KR102667768B1 - 마스크 패턴 형성 방법, 기억 매체 및 기판 처리 장치 - Google Patents

마스크 패턴 형성 방법, 기억 매체 및 기판 처리 장치 Download PDF

Info

Publication number
KR102667768B1
KR102667768B1 KR1020207013969A KR20207013969A KR102667768B1 KR 102667768 B1 KR102667768 B1 KR 102667768B1 KR 1020207013969 A KR1020207013969 A KR 1020207013969A KR 20207013969 A KR20207013969 A KR 20207013969A KR 102667768 B1 KR102667768 B1 KR 102667768B1
Authority
KR
South Korea
Prior art keywords
film
resist
substrate
sacrificial film
wafer
Prior art date
Application number
KR1020207013969A
Other languages
English (en)
Other versions
KR20200066711A (ko
Inventor
다카시 야마우치
신이치로 가와카미
마사시 에노모토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Priority to KR1020247016240A priority Critical patent/KR20240093674A/ko
Publication of KR20200066711A publication Critical patent/KR20200066711A/ko
Application granted granted Critical
Publication of KR102667768B1 publication Critical patent/KR102667768B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0042—Photosensitive materials with inorganic or organometallic light-sensitive compounds not otherwise provided for, e.g. inorganic resists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

메탈 함유 레지스트막을 사용해서 마스크 패턴 형성했을 때, 패턴의 저부에서의 메탈 성분의 잔존을 억제하는 기술을 제공한다. 미리 레지스트막(104)의 하층에 현상 가능의 반사 방지막(103)을 성막하고 있다. 또한 웨이퍼(W)에 노광, 현상 처리를 행한 후, 웨이퍼(W)에 TMAH를 공급하여, 레지스트막(104)의 오목부 패턴(110)의 저부에 면하는 반사 방지막(103)의 표면을 제거하고 있다. 그 때문에 오목부 패턴(110)의 저부에서의 메탈 성분(105)의 잔존을 억제할 수 있다. 따라서 계속해서 레지스트막(104)의 패턴을 사용하여, SiO2막(102)을 에칭했을 때, 에칭이 저해되지 않기 때문에, 브리지 등의 결함을 억제할 수 있다.

Description

마스크 패턴 형성 방법, 기억 매체 및 기판 처리 장치
본 발명은, 기판의 표면에 마스크 패턴을 형성하는 기술에 관한 것이다.
반도체 디바이스의 제조 공정에서는, 근년 회로 패턴의 미세화가 요구되고 있어, EUV(극단 자외선) 리소그래피가 채용되고 있다. EUV 리소그래피는, 예를 들어 자외선이나, X선 등의 파장이 짧은 에너지선을 사용하여, 레지스트막에 선폭이 가는 패턴을 형성하는데, 촬상 시에, 보다 콘트라스트가 높은 패터닝을 행하기 위해서 특허문헌 1에 기재된 바와 같은 메탈 함유 레지스트가 채용되고 있다. 그러나 메탈 함유 레지스트막은, 현상 후에 레지스트가 제거된 패턴 부분에서 메탈 함유 레지스트막에 포함되어 있는 메탈 성분이, 예를 들어 이온 등의 형태로 남는 경우가 있다.
이러한 메탈 성분은, 예를 들어 레지스트막 내의 유기물과 반응해서 화합물이 되어버리는 경우가 있다. 그리고 예를 들어 하층의 유기막을 에칭할 때 패턴의 저부에 부착되는 메탈 성분 유래의 화합물이 마스크로서 기능해버려, 박막의 에칭이 저해되어, 박막에 형성되는 회로 패턴에 브리지 등의 결함이 생기는 경우가 있다.
이러한 패턴의 저부에 부착된 메탈 성분은, 패턴의 면과의 결합이 강하여 제거하기 어렵다. 또한 패턴에 대미지가 미칠 우려가 있기 때문에, 강산 등의 산을 사용해서 용해 제거하는 것도 어렵다. 그 때문에 메탈 성분을 부착의 억제 혹은 잔존한 메탈 성분을 제거할 대책이 요구되고 있었다.
일본 특허 공개 제2016-29498호 공보
본 발명은 이러한 사정 하에 이루어진 것이며, 그 목적은, 메탈을 함유하는 레지스트막을 사용해서 마스크 패턴 형성했을 때, 패턴의 저부에서의 메탈 성분의 잔존을 억제하는 기술을 제공하는 데 있다.
본 발명의 마스크 패턴 형성 방법은, 기판의 표면에 메탈을 함유하는 레지스트를 사용한 마스크 패턴을 형성하는 마스크 패턴 형성 방법에 있어서,
기판의 표면에 희생막을 성막하는 공정과,
상기 희생막의 표면에 상기 레지스트를 도포해서 레지스트막을 성막하는 공정과,
이어서 기판을 노광하는 공정과,
계속해서 상기 기판에 현상액을 공급해서 레지스트 패턴을 형성하는 공정과,
그런 후, 상기 레지스트 패턴의 저부에 면하는 희생막의 적어도 표층부를 제거해서 잔존하는 메탈 성분을 제거하는 제거 공정을 포함하고, 상기 희생막은 상기 현상액에 대하여 불용성인 것을 특징으로 한다.
본 발명의 마스크 패턴 형성 방법은, 기판의 표면에 메탈을 함유하는 레지스트를 사용한 마스크 패턴을 형성하는 마스크 패턴 형성 방법에 있어서,
기판의 표면에 상기 레지스트를 도포해서 레지스트막을 성막하는 공정과,
이어서 기판을 노광하는 공정과,
계속해서 상기 기판에 현상액을 공급해서 레지스트 패턴을 형성하는 공정과,
그런 후, 상기 기판의 표면에 자외선을 조사하여, 상기 레지스트막을 가교시키는 공정과,
그 후 기판을 가열하여, 레지스트 패턴의 저부에 면하는 희생막의 적어도 표층을 제거하여, 잔존하는 메탈 성분을 제거하는 제거 공정을 포함하고, 상기 희생막은, 상기 현상액에 불용성인 것 특징으로 한다.
본 발명의 기억 매체는, 기판의 표면에 메탈을 함유하는 레지스트를 사용한 마스크 패턴을 형성하는 기판 처리 장치에 사용되는 컴퓨터 프로그램을 기억한 기억 매체이며,
상기 컴퓨터 프로그램은, 상술한 마스크 패턴 형성 방법을 실행하도록 스텝 군이 짜여지고 있는 것을 특징으로 한다.
본 발명의 기판 처리 장치는, 기판에 희생막인 도포막을 형성하는 희생막 도포 모듈과,
상기 희생막이 형성된 기판에 메탈을 함유하는 레지스트를 도포해서 레지스트막을 형성하는 레지스트 도포 모듈과,
상기 레지스트막이 형성되고, 노광된 후의 레지스트막을 현상액에 의해 현상해서 레지스트 패턴을 형성하는 현상 모듈과,
상기 레지스트 패턴의 저부에 면하는 희생막의 적어도 표층부를 제거해서 잔존하는 메탈 성분을 제거하는 희생막 제거 모듈을 구비한 것을 특징으로 한다.
본 발명의 기판 처리 장치는, 기판에 메탈을 함유하는 레지스트를 도포해서 레지스트막을 형성하는 레지스트 도포 모듈과,
상기 레지스트막이 형성되고, 노광된 후의 레지스트막을 현상액에 의해 현상해서 레지스트 패턴을 형성하는 현상 모듈과,
계속해서 현상 후의 기판의 표면에 자외선을 조사하는 자외선 조사 모듈과,
자외선 조사 후의 기판을 가열하는 가열 모듈을 구비한 것 특징으로 한다.
본 발명은 메탈을 함유하는 레지스트막을 노광, 현상해서 마스크 패턴을 형성하는 데 있어서, 미리 레지스트막의 하층에 희생막을 성막하고, 또한 기판에 노광, 현상 처리를 행한 후, 패턴의 저부에 면하는 희생막의 적어도 표층부를 제거하고 있다. 그 때문에 패턴의 저부에서의 메탈 성분의 잔존을 억제할 수 있다.
또한 다른 발명에서는, 메탈을 함유하는 레지스트막을 노광, 현상한 후, 기판에 자외선을 조사함으로써, 희생막의 적어도 표층을 깎아, 메탈 성분을 뜨게 하고, 또한 기판을 가열해서 메탈 성분을 제거하고 있다. 그 때문에 마찬가지로 패턴의 저부에서의 메탈 성분의 잔존을 억제할 수 있다.
도 1은 마스크 패턴 형성 전의 웨이퍼를 도시하는 단면도이다.
도 2는 마스크 패턴 형성 처리를 설명하는 설명도이다.
도 3은 마스크 패턴 형성 처리를 설명하는 설명도이다.
도 4는 마스크 패턴 형성 처리를 설명하는 설명도이다.
도 5는 마스크 패턴 형성 처리를 설명하는 설명도이다.
도 6은 마스크 패턴 형성 처리를 설명하는 설명도이다.
도 7은 마스크 패턴 형성 처리를 설명하는 설명도이다.
도 8은 마스크 패턴 형성 처리를 설명하는 설명도이다.
도 9는 제1 실시 형태에 따른 기판 처리 장치를 도시하는 사시도이다.
도 10은 제1 실시 형태에 따른 기판 처리 장치를 나타내는 종단 측면도이다.
도 11은 제1 실시 형태에 따른 기판 처리 장치를 도시하는 평면도이다.
도 12는 현상 모듈을 도시하는 종단 측면도이다.
도 13은 UV 조사 모듈을 도시하는 종단 측면도이다.
도 14는 제1 실시 형태의 다른 예에 관한 마스크 패턴 형성 처리를 설명하는 설명도이다.
도 15는 제1 실시 형태의 다른 예에 관한 마스크 패턴 형성 처리를 설명하는 설명도이다.
도 16은 제2 실시 형태에 따른 마스크 패턴 형성 처리를 설명하는 설명도이다.
도 17은 제2 실시 형태에 따른 마스크 패턴 형성 처리를 설명하는 설명도이다.
도 18은 제2 실시 형태에 따른 마스크 패턴 형성 처리의 다른 예를 설명하는 설명도이다.
도 19는 제3 실시 형태에 따른 마스크 패턴 형성 처리를 설명하는 설명도이다.
도 20은 제3 실시 형태에 따른 마스크 패턴 형성 처리를 설명하는 설명도이다.
도 21은 제3 실시 형태에 따른 마스크 패턴 형성 처리를 설명하는 설명도이다.
도 22는 제3 실시 형태에 따른 마스크 패턴 형성 처리를 설명하는 설명도이다.
도 23은 실시예에서의 메탈 성분의 잔존수를 도시하는 특성도이다.
[제1 실시 형태]
제1 실시 형태에 대해서 설명한다. 레지스트막의 도포 전의 반도체 기판인 반도체 웨이퍼(이하, 「웨이퍼」라고 함)(W)는, 도 1에 도시한 바와 같이 예를 들어 레지스트에 의한 마스크 패턴에 따라서, 회로 패턴이 형성되는 예를 들어 산화실리콘(SiO2)막(102)이 실리콘 기판(101) 상에 형성되어 있다. 이어서 웨이퍼(W)에는, 도 2에 도시한 바와 같이 희생막이 성막된다. 희생막으로서는, 예를 들어 레지스트막을 현상하는 현상액에 대하여 불용이며, 또한 TMAH(수산화테트라메틸암모늄)에 용해하여, 노광된 개소가, TMAH에 불용성이 되는 반사 방지막(103)을 사용할 수 있다. 그 후 도 3에 도시한 바와 같이 웨이퍼(W)에서의 반사 방지막(103)의 상층에 메탈을 함유하는, 이 예에서는, 네가티브형 레지스트막(메탈 함유 레지스트막)(104)이 성막된다. 이어서 웨이퍼(W)는, EUV를 사용한 노광 장치에 반송되어, 패턴이 노광된다.
이때 레지스트막(104)에 있어서, 노광된 영역이 현상액, 예를 들어 2헵타논에 대하여 불용성이 된다. 또한 노광된 영역의 하층에서의 반사 방지막(103)도 노광되어, TMAH에 대하여 불용성이 된다.
또한 웨이퍼(W)는, 현상 모듈에 반송되면, 표면에 현상액, 예를 들어 2헵타논이 공급되어, 네가티브 톤 현상이 행하여진다. 이에 의해 도 4에 도시한 바와 같이 레지스트막(104)에서의 노광되어 있지 않은 영역이, 현상액에 용해해서 제거되고, 현상에 의해 형성된 오목부 패턴(110)의 저부에, 레지스트막(104)의 하층의 반사 방지막(103)이 면한다. 이때 오목부 패턴(110)의 저부에서의 반사 방지막(103)의 표면에는, 제거된 레지스트막(104)에 포함되어 있던 메탈 성분(105)이 부착되어 남아있는 경우가 있다.
계속해서 도 5에 도시하는 바와 같이 웨이퍼(W)에, 예를 들어 TMAH(120)를 공급한다. 이때 공급된 TMAH(120)는, 오목부 패턴(110)에 진입하여, 오목부 패턴(110)의 저부에 노출되어 있는 반사 방지막(103)에 접한다. 오목부 패턴(110)의 저부에 면하는 반사 방지막(103)의 표면은, 노광되어 있지 않기 때문에, TMAH(120)에 대하여 가용성이므로 용해해서 제거되고, 노광된 영역이 남는다.
이에 의해 도 6에 도시하는 바와 같이 메탈 성분(105)이 부착된 반사 방지막(103)이 용해 제거되어, 오목부 패턴(110)의 저부에는, 반사 방지막(103)의 하층의 SiO2막(102)이 노출된다. 이렇게 레지스트막(104)에 포함되는 메탈 성분(105)은, 반사 방지막(103)과 함께 제거되어, 오목부 패턴(110)은, 그 저부에 부착되어 있던 메탈 성분(105)이 제거된 상태가 된다. 또한 이 예에서는, TMAH(120)에 의해, 반사 방지막(103)의 하층의 SiO2막(102)을 노출시키고 있지만, 표면의 메탈 성분이 부착되어 있는 층만 용해하면 된다.
그 후, 웨이퍼(W)는 예를 들어, 플라스마를 이용한 건식 에칭 장치에 반송되고, 도 7에 도시하는 바와 같이 레지스트막(104)의 마스크 패턴에 기초하여 SiO2막(102)이 에칭된다. 그 후, 도 8에 도시하는 바와 같이 예를 들어 플라스마 에칭장치를 사용한 애싱에 의해, 레지스트막(104)의 마스크 패턴이 제거되고, 이어서 건식 에칭에 의해, 반사 방지막(103)이 제거된다.
배경기술에서 설명한 바와 같이, 회로 패턴이 형성되는 하지막의 표면에 메탈 성분(105)이 잔존하고 있으면, 메탈 성분(105)은, 레지스트막(104) 내의 유기 성분과 결합하여, 화합물을 형성해버리는 경우가 있다. 이때 생성된 화합물이 에칭 마스크로서 기능해버려, 에칭을 행했을 때 당해 화합물의 잔존 부분이 에칭되지 않고, 예를 들어 브리지 등의 결함이 되는 경우가 있다. 그 때문에, 잔존하고 있는 메탈 성분(105)을 반사 방지막(103)과 함께 제거함으로써, 오목부 패턴(110)의 저부에 면하는 SiO2막(102)의 표면에 메탈 성분(105)이 잔존하지 않은 상태로 할 수 있기 때문에, 에칭의 결함을 억제할 수 있다.
계속해서 상술한 마스크 패턴 형성 방법을 실행하는 마스크 패턴 형성 장치인 기판 처리 장치에 대해서 도 9 내지 도 11을 참조하여 설명한다. 이 기판 처리 장치는, 캐리어 블록(B1)과, 처리 블록(B2)과, 인터페이스 블록(B3)을 직선형으로 접속해서 구성되어 있다. 인터페이스 블록(B3)에는, 또한 노광 스테이션(B4)이 접속되어 있다.
캐리어 블록(B1)은, 제품용 기판인 예를 들어 직경 300mm의 웨이퍼(W)를 복수매 수납하는 반송 용기인 캐리어(C)(예를 들어 FOUP)로부터 장치 내에 반출입한다. 캐리어 블록(B1)은, 캐리어(C)의 적재 스테이지(91)와, 덮개부(92)와, 덮개부(92)를 통해서 캐리어(C)로부터 웨이퍼(W)를 반송하기 위한 반송 암(93)을 구비하고 있다.
처리 블록(B2)은, 웨이퍼(W)에 액 처리를 행하기 위한 제1 내지 제6 단위 블록(D1 내지 D6)이 밑에서부터 순서대로 적층되어서 구성되고, 각 단위 블록(D1 내지 D6)은, 대략 동일한 구성이다. 도 9에서 각 단위 블록(D1 내지 D6)에 부여한 알파벳 문자는, 처리 종별을 표시하고 있으며, BCT는 현상 가능의 반사 방지막 형성 처리, COT는 웨이퍼(W)에 레지스트를 공급해서 레지스트막을 형성하는 레지스트막 형성 처리, DEV는 현상 처리를 나타내고 있다.
도 11에서는, 대표해서 단위 블록(D5)의 구성을 나타내면, 단위 블록(D5)은, 캐리어 블록(B1)측으로부터 인터페이스 블록(B5)을 향하는 직선형의 반송 영역(R5)을 구비하고, 반송 영역(R5)을 이동하는 메인 암(A5)을 구비하고 있다. 또한 캐리어 블록(B1)측에서 보아 반송 영역(R5)의 우측에는, 액 처리 모듈인 현상 모듈(5)이 마련되어 있다. 또한 반송 영역(R5)의 좌측에는, 웨이퍼(W)를 가열하기 위한 적재부인 가열 플레이트와, 웨이퍼(W)를 냉각하기 위한 냉각 플레이트를 구비한 가열-냉각 모듈(7)을 적층한 선반 유닛(U1 내지 U6)이 마련되어 있다.
반송 영역(R5)의 캐리어 블록(B1)측에는, 서로 적층된 복수의 모듈에 의해 구성되어 있는 선반 유닛(U7)이 마련되어 있다. 반송 암(93)과 메인 암(A3)의 사이의 웨이퍼(W)의 전달은, 선반 유닛(U7)의 전달 모듈(TRS)과 반송 암(94)을 통해서 행하여진다. 전달 모듈(TRS)은, 웨이퍼(W)를 주고 받기 위한 적재부인 전달 스테이지를 구비하고 있다.
인터페이스 블록(B3)은, 처리 블록(B2)과 노광 스테이션(B4)의 사이에서 웨이퍼(W)의 전달을 행하기 위한 것으로, 복수의 처리 모듈이 서로 적층된 선반 유닛(U8, U9, U10)을 구비하고 있다. 또한 도면 중 95, 96은 각각 선반 유닛(U8, U9)간, 선반 유닛(U9, U10)간에서 웨이퍼(W)의 전달을 하기 위한 반송 암이다. 또한 도면 중 97은 선반 유닛(U10)과 노광 스테이션(B4)의 사이에서 웨이퍼(W)의 전달을 하기 위한 반송 암이다. 메인 암(A1 내지 A6), 반송 암(93 내지 97)은 기판 반송 기구에 상당한다.
선반 유닛(U7, U8, U9, U10)에 마련되어 있는 모듈의 구체예를 들면, 단위 블록(D1 내지 D6)과의 사이에서의 웨이퍼(W)를 주고 받을 때 사용되는 이미 설명한 전달 모듈(TRS) 등으로 구성되어 있다.
계속해서 현상 모듈(5)에 대해서 설명한다. 현상 모듈(5)은, 도 12에 도시하는 바와 같이, 컵체(6)와, 현상액 노즐(43)과, 반사 방지막 제거용 약액을 공급하는 약액 노즐(51)을 구비하고 있다. 현상 모듈(5)에서는, 컵체(6)는, 예를 들어 현상 장치가 설치되는 공장의 요청에 따라서, 수성의 폐액 및 현상액 등의 유기 용매의 폐액이 서로 혼합되지 않도록 컵체(6) 밖으로 배출하도록 구성된다.
또한 현상 모듈(5)은, 회전축(131)을 통해서 회전 기구(13)에 접속되어, 연직축 주위로 회전 가능하게 구성된 스핀 척(12)을 구비하고 있다. 또한 도 12 중의 14는 웨이퍼(W)를 승강하여, 외부의 메인 암(A5)과의 사이에서 주고 받기 위한 승강 핀이며, 도 12 중의 15는 승강 기구이다.
컵체(6)는, 2개의 개별의 배액로를 형성하기 위한 가동 컵(60)을 구비하고 있다. 당해 가동 컵(60)은, 스핀 척(12)에 적재된 웨이퍼(W), 원형판(22) 및 산형 가이드부(23)의 주위를 둘러싸도록 마련되어 있다. 가동 컵(60)은, 컵체(6)의 중심측으로부터 주연을 향해서 경사지는 원형의 링판(60A, 60B)을 상하로 간격을 두고 겹쳐서 구성되어 있다. 하방측의 링판(60B)은, 하방을 향하는 도중에 굴곡되고, 그 하단부는, 수직 방향으로 신장되도록 형성된 원통부(60C)로 되어 있다. 또한 원통부(60C)의 내면에서의 하방쪽의 위치에는, 내측을 향해서 돌출된 돌기(60D)가 전체 둘레에 걸쳐서 마련되어 있다. 또한 도 12 중의 7은, 가동 컵(60)을 상승 위치와 하강 위치의 사이에서 승강시키는 승강 기구이다.
컵체(6)는, 가동 컵(60)의 더 외측을 둘러싸도록 원통형의 외측 컵(63)을 구비하고 있다. 외측 컵(63)의 상단은, 중심측을 향해서 수평하게 굴곡되고, 외측 컵(63)의 하단은, 단면이 오목부형이 되는 링형의 액 수용부(62)가 형성되어 있다. 액 수용부(62)에는 각각 기립한 구획벽(61A, 61B)이, 외측 컵(63)의 주연을 향해서 이 순서대로, 평면으로 보아 동심원형으로 마련되어 있다. 그리고, 구획벽(61A, 61B)과 외측 컵(63)의 측벽에 의해, 3개의 원환형의 오목부(62A, 62B, 62C)가, 외측 컵(63)의 주연을 향해서 이 순서대로, 동심원형으로 형성되어 있다. 그리고 오목부(62A, 62B, 62C)의 저면에는, 배기구(64), 배액구(65), 배액구(66)가 각각 개구되어 있다. 그리고 배액구(65)는, 유기계의 처리액을 배액하는 배액관(67)에 접속되고, 배액구(66)는, 예를 들어 순수 등의 유기 용매를 포함하지 않는 배액을 배액하는 배액관(68)에 접속되어 있다. 또한 도 12 중의 69는 배기관이다.
웨이퍼(W)로부터 유기계의 처리액, 예를 들어 현상액인 2헵타논을 원심 탈액할 때는, 가동 컵(60)을 상승 위치로 상승시킨다. 이에 의해 웨이퍼(W)로부터 원심 탈액된 처리액은, 가동 컵(60)에 의해 받아 들여져, 오목부(62B)에 유입되어, 배액구(65)로부터 배액된다. 그리고 웨이퍼(W)로부터 유기계의 처리액을 포함하지 않는 액, 예를 들어 약액인 TMAH를 원심 탈액할 때는, 가동 컵(60)을 하강 위치로 하강시킨다. 이에 의해 웨이퍼(W)로부터 원심 탈액된 처리액은, 가동 컵(60)의 상방을 넘어서 외측 컵(63)에 받아 들여져, 오목부(62C)에 유입되어, 배액구(66)로부터 배액된다.
도면 중 43은 현상액 노즐이며, 슬릿 형상으로 형성된 토출구(44)로부터 현상액을 연직 하방으로 토출한다. 도면 중 45는 현상액 공급원이며, 저류된 현상액을 현상액 노즐(43)에 공급한다. 도면 중 46은 선단부에서 현상액 노즐(43)을 지지하는 암이며, 도시하지 않은 구동 기구에 의해, 컵체(6)의 내측과 외측의 사이에서 이동할 수 있도록 구성되어 있다.
도면 중 51은 반사 방지막 제거용 약액인 TMAH를 공급하는 약액 노즐이다. 도면 중 53은 TMAH의 공급원이며, 저류된 TMAH를, 약액 공급로(52)를 통해서 약액 노즐(51)에 공급한다. 또한 도면 중 54는 선단부에서 약액 노즐(51)을 지지하는 암이며, 도시하지 않은 구동 기구에 의해, 컵체(6)의 내측과 외측의 사이에서 이동할 수 있도록 구성되어 있다. 이 예에서는, 현상 모듈(5)은, 희생막 제거 모듈을 겸용하고 있다. 또한 본 발명의 현상액은, 미스트이어도 된다.
다른 단위 블록(D1 내지 D4)은, 단위 블록(D5)과, 액 처리 모듈이 다른 것을 제외하고 거의 마찬가지로 구성되어 있다. 단위 블록(D1, D2)에는, 현상 모듈(5) 대신에, 웨이퍼(W)에 현상 가능의 반사 방지막(103)을 도포하는 반사 방지막 도포 모듈이 마련되고, 단위 블록(D3, D4)에는, 현상 모듈(5) 대신에 웨이퍼(W)에 레지스트막(104)을 도포하는 레지스트 도포 모듈이 마련되어 있다.
반사 방지막 도포 모듈은, 예를 들어 공지된 도포 처리 장치를 사용할 수 있다. 반사 방지막 도포 모듈은, 웨이퍼를 연직축 주위로 회전시키는 스핀 척의 주위를 둘러싸도록, 가동 컵(60)이 없고, 배액구가 도포액을 배액하는 배액구만인 것을 제외하고, 현상 모듈과 거의 마찬가지의 구성의 컵체를 구비하고 있다. 또한 반사 방지막 도포 모듈은, 현상액 노즐 및 약액 노즐 대신에, 현상 가능의 반사 방지막의 재료를 공급하는 반사 방지막 노즐을 구비하고 있다. 그리고 스핀 척에 보유 지지되어, 연직축 주위로 회전하는 웨이퍼(W)를 향해서 반사 방지막이 되는 도포액을 공급할 수 있도록 구성되어 있다.
또한 레지스트 도포 모듈은, 웨이퍼(W)에 공급하는 도포액이 메탈 함유 레지스트액인 것을 제외하고, 반사 방지막 도포 모듈과 거의 마찬가지로 구성되어 있다. 스핀 척에 보유 지지되어, 연직축 주위로 회전하는 웨이퍼(W)를 향해서 메탈 함유 레지스트액을 공급할 수 있도록 구성되어 있다.
또한 가열-냉각 모듈(7)로서는, 적재대에 적재된 웨이퍼(W)를 적재대에 매설된 히터에 의해 가열함과 함께, 가열-냉각 모듈(7) 내에서, 적재대에 웨이퍼(W)를 반송하는 반송 암에 웨이퍼(W)를 냉각하는 냉각 기구를 구비하도록 구성하면 된다.
또한 기판 처리 장치에는, 예를 들어 컴퓨터로 이루어지는 제어부(90)가 마련되어 있다. 제어부(90)는 프로그램 저장부를 갖고 있다. 프로그램 저장부에는, 기판 처리 장치 내에서의 웨이퍼(W)의 반송, 혹은 각 모듈에서의 웨이퍼(W)의 처리 스텝을 실행하여, 이미 설명한 마스크 패턴의 형성 방법을 실시하도록 스텝 군이 짜여진 프로그램이 저장된다. 이 프로그램은, 예를 들어 플렉시블 디스크, 콤팩트 디스크, 하드 디스크, MO(광자기 디스크), 메모리 카드 등의 기억 매체에 의해 저장되어 제어부(90)에 인스톨된다.
이 기판 처리 장치에서는, 도 1에 도시하는 웨이퍼(W)가 수납된 캐리어(C)가 적재 스테이지(91)에 적재되면, 반송 암(93)에 의해 웨이퍼(W)가 취출되어, 단위 블록(D1 또는 D2)에 반송된다. 이어서 단위 블록(D1 또는 D2)에서 웨이퍼(W)에는, 현상 가능의 반사 방지막(103)이 되고, 계속해서 웨이퍼(W)는, 단위 블록(D3 또는 D4)에 반송되어 레지스트막(104)이 성막된다. 그 후 웨이퍼(W)는, 노광 스테이션에 반송되어 EUV에 의한 노광 처리가 행하여진 후 단위 블록(D5 또는 D6)에 반송된다. 그리고 단위 블록(D5 또는 D6)에서, 현상 모듈(5)에 반입되어, 레지스트막(104)의 현상 및 반사 방지막(103)의 제거가 행하여지고, 캐리어(C)로 되돌려진다.
캐리어(C)로 되돌려진 웨이퍼(W)는, 예를 들어 외부의 건식 에칭 장치 및 플라스마 에칭 장치에 순차 반송되어, 이미 설명한 바와 같이 SiO2막(102)의 에칭 및 메탈 함유 레지스트막(104), 반사 방지막(103)이 제거된다.
상술한 실시 형태에 의하면, 레지스트막(104)을 노광, 현상해서 마스크 패턴을 형성하는 데 있어서, 미리 레지스트막(104)의 하층에 현상 가능의 반사 방지막(103)을 성막하고 있다. 또한 웨이퍼(W)에 노광, 현상 처리를 행한 후, 웨이퍼(W)에 TMAH를 공급하여, 레지스트막(104)의 오목부 패턴(110)의 저부에 면하는 반사 방지막(103)의 표면을 제거하고 있다. 그 때문에 오목부 패턴(110)의 저부에서의 메탈 성분(105)의 잔존을 억제할 수 있다. 따라서 계속해서 레지스트막(104)의 패턴을 사용하여, SiO2막(102)을 에칭했을 때, 에칭이 메탈 성분(105) 유래의 화합물에 의해 저해되지 않기 때문에, 브리지 등의 결함을 억제할 수 있다.
상술한 실시 형태에서는, 레지스트막(104)을 네가티브 톤 현상식의 레지스트막의 예를 나타냈지만, 레지스트막(104)은, 포지티브 톤 현상식의 레지스트막이어도 된다. 그 경우에는, 현상 가능의 반사 방지막(103)도 노광된 영역이 약액, 예를 들어 TMAH에 의해 제거할 수 있는 막으로 하면 된다. 이 경우에도, 표면에서의 메탈 성분(105)이 부착되어 있는 층을 제거함으로써 효과를 얻을 수 있다.
계속해서 제1 실시 형태에 따른 마스크 패턴의 형성 방법의 다른 예에 대해서 설명한다. 이 예에서는 레지스트막(104)을 현상한 후, 자외선의 조사에 의해 산소를 활성화시키고, 활성화된 산소에 의해 희생막을 깎아, 희생막의 표면에 잔존하고 있는 메탈 성분(105)을 제거한다. 이러한 예에서는, 레지스트막(104)의 하층에 형성하는 희생막으로서, 탄소를 주성분으로 하는, 예를 들어 탄소의 함유 비율이 80 내지 90％인 유기막으로 이루어지는 SOC(Spin On Carbon)막을 사용할 수 있다. SOC막의 원료로서는, 산소 함유 분위기 하에서 자외선을 조사함으로써 발생하는 활성 산소나 오존과 반응해서 분해되는 탄소 화합물을 포함하는 유기막 원료, 예를 들어 폴리에틸렌 구조((-CH2-)n)의 골격을 갖는 폴리머 원료를 용매에 용해시킨 도포액이 사용된다. 또한 SOC막은, 레지스트막을 현상하는 현상액에는 용해하지 않는다.
이러한 마스크 패턴의 형성 방법을 실행하는 기판 처리 장치로서는, 예를 들어 도 9 내지 11에 도시한 기판 처리 장치에 있어서, 반사 방지막 도포 모듈 대신에, SOC막 도포 모듈이 마련되어 있다. SOC막 도포 모듈은, 예를 들어 웨이퍼(W)에 공급하는 도포액이, 상술한 폴리머 원료 등의 SOC막의 전구체를 포함한 도포액인 것을 제외하고, 반사 방지막 도포 모듈과 거의 마찬가지로 구성되어 있다.
또한 예를 들어, 기판 처리 장치에서의, 가열-냉각 모듈(7) 중 1개는, UV(자외선) 조사 모듈로서 구성되어 있다. 도 13은 UV 조사 모듈(9)의 일례를 나타낸다. UV 조사 모듈(9)은, 도 13에 도시하는 바와 같이 편평하고 전후 방향으로 가늘고 긴 직육면체 형상의 하우징(70)을 구비하고, 하우징(70)의 전방측 측벽면에는 웨이퍼(W)를 반출입하기 위한 반입출구(71)와, 이 반입출구(71)를 개폐하는 셔터(72)가 마련되어 있다. 하우징(70)의 내부에서의, 반입출구(71)에서 보아 앞쪽측의 구획판(73)의 상방측 공간에는, 웨이퍼(W)를 반송함과 함께 처리 후의 웨이퍼(W)를 냉각하는 쿨링 암으로서 구성된 반송 암(74)이 마련되어 있다. 반송 암(74)에는, 외부의 반송 암, 예를 들어 메인 암(A5)과의 사이에서 웨이퍼(W)의 전달을 행하는 앞쪽측 위치와, 후술하는 적재대(81)와의 사이에서 웨이퍼(W)의 전달을 행하는 안쪽측 위치의 사이를 전후 방향으로 이동하기 위한 도시하지 않은 이동 기구가 마련되어 있다.
외부의 반송 암과의 사이에서 웨이퍼(W)를 주고 받는 앞쪽측 위치에는, 메인 암(A5)과 반송 암(74)의 사이의 웨이퍼(W)의 전달 시에, 당해 웨이퍼(W)를 일시적으로 지지하는 승강 핀(75)이 마련되어 있다. 승강 핀(75)은, 구획판(73)의 하방측 공간에 배치된 승강 기구(76)에 접속되어, 반송 암(74)에서의 웨이퍼(W)의 적재면보다도 하방측의 위치와, 당해 적재면보다도 상방측이며, 외부의 반송 암과의 사이에서 웨이퍼(W)의 전달을 행하는 위치의 사이를 승강할 수 있다.
반송 암(74)이 외부의 메인 암(A5)과의 사이에서 웨이퍼(W)의 전달을 행하는 위치의 후방측에는 웨이퍼(W)의 적재대(81)가 배치되어 있다. 적재대(81)의 내부에는, 히터(82)가 매립되어 있어, 웨이퍼(W)를 가열하는 가열부로서의 기능도 갖는다. 적재대(81)의 하방측에는, 반송 암(74)과의 사이에서의 웨이퍼(W)의 전달 시에, 당해 웨이퍼(W)를 일시적으로 지지하는 승강 핀(83)이 마련되어 있다.
승강 핀(83)은, 승강 기구(85)에 접속되어, 적재대(81)의 상방측까지 이동한 반송 암(74)에서의 웨이퍼(W)의 적재면의 하방측 위치와, 당해 적재면의 상방측 위치의 사이를 승강한다. 이에 의해 승강 핀(83)과, 반송 암(74)의 사이에서 웨이퍼(W)의 전달을 행한다.
적재대(81)의 상방측에는, 적재대(81)에 적재된 웨이퍼(W)에 UV 광을 조사하기 위한 광원부가 되는 UV 램프(78)를 수용한 램프실(77)이 마련되어 있다. 램프실(77)의 하면은, UV 램프(78)로부터 조사된 UV 광을 웨이퍼(W)를 향해서 투과시키는 광 투과 창인 UV 투과부(79)가 마련되어 있다. UV 투과부(79)는, 예를 들어 UV 광을 투과하는 석영판 등에 의해 구성된다. UV 램프(78)는, 예를 들어 피크 파장이 172nm의 UV를 조사하는 램프를 사용할 수 있다.
또한 램프실(77)의 하방의 측벽에는, 하우징(70) 내에 청정 공기를 공급하기 위한 가스 공급부(86)와, 하우징(70) 내의 분위기를 배기하기 위한 배기구(87)가 서로 대향하도록 마련되어 있다. 배기구(87)에는, 배기관(88)을 통해서 배기 기구(89)가 접속되어 있다. 도 13 중의 86a는 청정 가스 공급원이다.
이 예에서는, 예를 들어 도 1에 도시하는 웨이퍼(W)의 표면에 SOC막(106)이 성막되고, 이어서 SOC막(106)의 표면에 레지스트막(104)이 성막된다. 그 후, 제1 실시 형태에 따른 마스크 패턴의 형성 방법과 마찬가지로, 레지스트막(104)의 노광 및 현상 처리를 행한다. 이에 의해 희생막이 SOC막(106)인 것을 제외하고, 도 4와 마찬가지로 레지스트막(104)에 형성된 오목부 패턴(110)의 저부에 SOC막(106)이 면하는 상태가 된다. 이때 당해 오목부 패턴(110)의 저부에 면하는 SOC막(106)의 표면에 레지스트막(104)에 포함되어 있던 메탈 성분(105)이 부착된 상태가 된다.
또한 계속해서 웨이퍼(W)를 UV 조사 모듈(9)에 반송한다. UV 조사 모듈(9)에서는, 적재대(81)에 웨이퍼(W)를 적재하고, 가스 공급부(86a)로부터 청정 공기를 공급함과 함께 배기구(87)로부터 배기를 개시한다. 그 후 도 14에 도시하는 바와 같이, 웨이퍼(W)를 예를 들어 250℃로 가열하고, UV 램프(78)를 점등해서 UV 광을 조사한다. 조사된 UV 광에 의해, 웨이퍼(W)의 상방의 청정 공기(산소 함유 분위기) 중의 산소로부터 활성 산소나 오존이 발생한다. 이들 활성 산소와 오존에 의해, SOC막(106)의 표면(SOC막의 일부)이 분해된다. 또한 레지스트막(104)은, UV가 조사됨으로써, 가교되어, 강도가 높아진 레지스트막(104A)이 된다. 이때 SOC막(106)의 표면에 부착되어 있는 메탈 성분은, SOC막(106)과 함께 박리되어, 예를 들어 웨이퍼(W)의 상방을 흐르는 청정 공기에 포착되어 배기구(87)로부터 배기된다. 이에 의해 도 15에 도시하는 바와 같이, 오목부 패턴(110)의 저부에서의 SOC막(106)이 제거되어, 잔존하고 있던 메탈 성분(105)이 제거된 상태가 된다. 이에 의해 제1 실시 형태와 마찬가지로, 계속해서 에칭을 행했을 때 브리지 등의 결함이 억제된다. 또한 UV 램프(78)의 광에 의해, SOC막(106)의 표면을 깎을 수 있을 정도의 활성 산소가 생성되면 되기 때문에, UV 광을 조사할 때의 웨이퍼(W)의 가열은 필수적이지는 않지만, 웨이퍼를 가열함으로써 보다 확실하게 SOC막(106)의 표면을 깎을 수 있다.
제1 실시 형태에서는, 희생막을 제거해서 하층측의 SiO2막(102)을 노출시키고 있지만, 희생막의 표면의 메탈 성분(105)이 부착되어 있는 부위만 제거하는 구성이어도 된다. 그 후 마스크 패턴을 사용해서 에칭을 행할 때 오목부 패턴(110)의 저부에 남는 희생막을 제거하도록 구성하면 된다.
[제2 실시 형태]
제2 실시 형태에 따른 마스크 패턴의 형성 방법에 대해서 설명한다. 예를 들어 도 4에 도시하는 레지스트막(104)의 현상 처리를 행한 웨이퍼(W)를 UV 조사 모듈(9)에 반송하여, 도 16에 도시하는 바와 같이 웨이퍼(W)를 향해서, UV를 조사한다. 또한 이 예에서는, 레지스트막(104)의 하층에, 레지스트막(104)의 패턴을 형성 정밀도를 양호하게 하기 위해서 반사 방지막(103)을 성막하고 있지만, 반사 방지막(103)을 제외하고, SiO2막(102)의 상층에 레지스트막(104)을 성막한 구성이어도 된다.
이렇게 레지스트막(104)의 현상 처리를 행한 웨이퍼(W)에 UV를 조사함으로써, 레지스트막(104)이 가교되어 강도가 높은 레지스트막(104A)으로 된다. 이때 UV가 조사됨으로써, 오목부 패턴(110)의 저부에 잔존하는 메탈 성분(105)이 하층측의 막과의 결합이 도중에 끊어져, 뜬 상태가 된다.
그 후 웨이퍼(W)를 가열-냉각 모듈(7)에 반송하고, 도 17에 도시하는 바와 같이 예를 들어 180℃에서 180초 이상, 예를 들어 100분간 가열한다. 이에 의해 오목부 패턴(110)의 저부에 떠 있는 메탈 성분(105)이 승화해서 제거된다. 그 결과 레지스트막(104)의 패턴의 저부에 메탈 성분(105)이 부착되어 있지 않은 상태로 할 수 있기 때문에 마찬가지의 효과를 얻을 수 있다.
이때 메탈 성분(105)을 승화시킴에 있어서의 웨이퍼(W)의 가열 온도는, 150℃ 이상이고, 180초 이상 가열하는 것이 바람직하다.
또한 제2 실시 형태에서, 도 16에 도시하는 바와 같이 레지스트막(104)에 UV를 조사해서 가교시킨 후, 웨이퍼(W)에 염산 등의 메탈 성분을 용해할 수 있는 약액, 예를 들어 산을 공급해도 된다. 예를 들어 제2 실시 형태에서 나타낸 기판 처리 장치에서의 액 처리 장치에 하나의 기판에 공급하는 처리액을 염산으로 한 액 처리 장치로 하면 된다. 그리고 도 16에 도시한 UV를 조사해서 레지스트막(104)을 가교시킨 웨이퍼(W)를 액 처리 장치에 반송하여, 도 18에 도시하는 바와 같이 웨이퍼(W)를 향해서 염산(130)을 공급하면 된다. 또한 도 18 중의 131은 염산 공급 노즐이다. 이때 레지스트막(104)의 패턴은, 가교되어 있어, 강도가 높아져 있기 때문에, 염산(130)에 용해하지 않고 패턴을 유지할 수 있다. 또한 오목부 패턴(110)의 저부에 잔존하고 있는 메탈 성분(105)은, 염산(130)에 의해 용해 제거할 수 있다. 그 때문에 오목부 패턴(110)의 저부에 메탈 성분(105)이 잔존하지 않고, 또한 레지스트막(104)의 패턴의 대미지도 억제할 수 있다.
또한 현상 모듈(5)에 있어서 레지스트막(104)을 현상 제거한 후, 웨이퍼(W)에 가스와, 세정액을 공급해서 세정하는 2 유체 린스에 의해, 메탈 성분(105)을 제거하도록 구성해도 된다. 혹은, 현상 모듈(5)에 있어서 레지스트막(104)을 현상 제거한 후, 웨이퍼(W)의 표면의 기류를 제어해도 되고, 또한 웨이퍼(W)의 표면의 저습도화를 시킴과 함께, 웨이퍼(W)의 표면을 스캔시키도록 세정액에 의해 린스를 행하여, 메탈 성분(105)을 제거하도록 구성해도 된다.
또한 웨이퍼(W)에 레지스트막(104)을 성막한 후, 노광 스테이션(B4)에 반송하기 전에, 웨이퍼(W)를 예를 들어 300℃에서 가열하도록 해도 된다. 이렇게 구성함으로써, 레지스트막(104) 내의 메탈 성분(105)을 레지스트막(104)의 상방으로 편이(偏移)시키거나, 레지스트막(104)막 내로부터 휘발시켜서 제거할 수 있다. 그 때문에 계속해서 노광 처리 및 메탈 함유 레지스트막의 현상 처리를 행했을 때 오목부 패턴(110)의 저부에서의 메탈 성분의 잔존을 억제할 수 있다.
[제3 실시 형태]
계속해서 제3 실시 형태에 따른 마스크 패턴의 형성 방법에 대해서 설명한다. 예를 들어 제1 실시 형태와 마찬가지로 레지스트막(104)에 패턴의 노광 및 현상 처리를 행한 후, 도 19에 도시하는 바와 같이, 그 후 레지스트막(104)의 패턴을 묻도록 예를 들어 SiN 등의 반전제(反轉劑)(107)를 도포한다. 이에 의해, 레지스트막(104)의 오목부 패턴(110)의 저부에 잔존하고 있는 메탈 성분(105)이 반전제(107) 내에 매립된다. 이어서 도 20에 도시하는 바와 같이 예를 들어 CMP(Chemical Mechanical Polishing)에 의해 표면을 연마하여, 레지스트막(104)을 노출시킨다. CMP에는, 예를 들어 공지된 연마 장치를 사용할 수 있고, 도 9 내지 11에 도시한 기판 처리 장치에 있어서, 가열-냉각 모듈(7) 중 1개를 연마 장치로 하도록 구성하면 된다. 또한 이 예에서는, 레지스트막(104)의 하층에 하층 막, 예를 들어 반사 방지막(103)을 성막한 구성으로 하고 있지만, 반사 방지막(103)을 제거하고, SiO2막의 표면에 레지스트막(104)을 성막한 구성이어도 된다.
또한 웨이퍼(W)를 에칭 장치, 예를 들어 플라스마를 사용한 건식 에칭 장치에 반송하여, 도 21에 도시하는 바와 같이 에칭에 의해 레지스트막(104)을 제거한다. 이에 의해 레지스트막(104)의 현상 직후에 오목부 패턴(110)의 저부에 부착되어 있던 메탈 성분(105)은, 반전제(107)의 층에 매립되어, 표면에 노출되어 있지 않은 상태가 된다. 또한 이때 레지스트막(104)을 에칭에 의해 제거함으로써, 반사 방지막(103)의 표면에 메탈 성분을 남기지 않도록 제거할 수 있다.
그 후 반전제(107)의 부위를 마스크 패턴으로 해서, 도 22에 도시하는 바와 같이 하층의 에칭을 행하도록 하면 된다. 이때 반전제(107)에 의해 형성되는 패턴의 저부에는, 메탈 성분(105)은 잔존하고 있지 않기 때문에 에칭이 저해되지 않아, 결함의 발생을 억제할 수 있다.
[실시예]
본 발명의 실시 형태의 효과를 검증하기 위해서, 제2 실시 형태에 나타낸 기판 처리 장치를 사용하여, 제2 실시 형태에 따른 마스크 패턴의 형성 방법에 의해 마스크 패턴을 형성하였다. 즉 레지스트막(104)의 현상 처리를 행한 웨이퍼(W)에 UV를 조사하여, 레지스트막(104)을 가교시킨 후, 웨이퍼(W)를 180℃에서 100분 가열하였다. 이 시험을 2회 반복하고, 각각의 웨이퍼(W)의 가열 개시부터 1분 후와, 100분 후에 있어서, 각각 오목부 패턴(110)의 저부에 부착되어 있는 메탈 성분(105)의 잔존수(원자수/cm2)를 조사하였다.
도 23은 그 결과를 나타내며, 웨이퍼(W)의 가열 개시부터 1분 후와, 100분 후에 있어서, 각각 오목부 패턴(110)의 저부에 부착되어 있는 메탈 성분(105)의 잔존수(원자수/cm2)를 도시하는 특성도이다.
도 23에 도시하는 바와 같이 가열 개시부터 1분 후의 시점에서는, 1.0E+11(원자수/cm2) 정도의 메탈 성분이 확인되었지만, 100분간 가열을 행함으로써, 메탈 성분이 감소하여 1.0E+10(원자수/cm2) 이하까지 감소하였다. 그 결과에 의하면, 웨이퍼(W)에 형성한 레지스트막(104)을 현상하고, UV를 조사한 후, 웨이퍼(W)를 가열함으로써, 오목부 패턴(110)의 저부에 잔존하는 메탈 성분(105)을 감소시킬 수 있다고 할 수 있다. 따라서 본 발명에 따르면, 메탈 성분(105)의 잔존수를 감소시킬 수 있어, 회로 패턴의 결함을 억제할 수 있다고 할 수 있다.

Claims (12)

  1. 기판의 표면에 메탈을 함유하는 레지스트를 사용한 마스크 패턴을 형성하는 마스크 패턴 형성 방법에 있어서,
    기판의 표면에 희생막을 성막하는 공정과,
    상기 희생막의 표면에 상기 레지스트를 도포해서 레지스트막을 성막하는 공정과,
    이어서 기판을 노광하는 공정과,
    계속해서 상기 기판에 현상액을 공급해서 레지스트 패턴을 형성하는 공정과,
    그런 후, 상기 레지스트 패턴의 저부에 노출되는 희생막의 적어도 표층부를 제거해서 잔존하는 메탈 성분을 제거하는 제거 공정을 포함하고,
    상기 희생막은 상기 현상액에 대하여 불용성이고,
    상기 희생막은, 자외선의 조사에 의해 발생하는 활성 산소 또는 오존과 반응해서 분해되는 성상을 갖고,
    상기 제거 공정은, 기판에 산소 함유 분위기 하에서 자외선을 조사하고, 자외선의 조사에 의해 발생한 활성 산소 또는 오존에 의해 상기 레지스트 패턴의 저부에 노출되는 희생막의 적어도 표층부를 제거하는 것을 특징으로 하는, 마스크 패턴 형성 방법.
  2. 제1항에 있어서, 상기 제거 공정은, 상기 레지스트막에 대해서는 용해 작용이 없고, 상기 희생막에 대해서는 용해 작용을 갖는 약액을 상기 기판에 공급하는 것을 특징으로 하는, 마스크 패턴 형성 방법.
  3. 제2항에 있어서, 상기 레지스트막은, 노광 영역이 현상액에 대하여 불용성이 되고,
    상기 희생막은 반사 방지막이고, 상기 반사 방지막에서 상기 레지스트막의 노광 영역의 하층에서의 영역이 상기 약액에 대하여 불용성이 되는 것을 특징으로 하는, 마스크 패턴 형성 방법.
  4. 제2항에 있어서, 상기 레지스트막은, 노광 영역이 현상액에 대하여 가용성이 되고,
    상기 희생막은 반사 방지막이고, 상기 반사 방지막에서 상기 레지스트막의 노광 영역의 하층에서의 영역이 상기 약액에 대하여 가용성이 되는 것을 특징으로 하는, 마스크 패턴 형성 방법.
  5. 삭제
  6. 제1항에 있어서, 상기 희생막은, 탄소를 포함하는 유기막인 것을 특징으로 하는, 마스크 패턴 형성 방법.
  7. 삭제
  8. 기판의 표면에 메탈을 함유하는 레지스트를 사용한 마스크 패턴을 형성하는 기판 처리 장치에 사용되는 컴퓨터 프로그램을 기억한 기억 매체이며,
    상기 컴퓨터 프로그램은, 제1항에 기재된 마스크 패턴 형성 방법을 실행하도록 스텝 군이 짜여져 있는 것을 특징으로 하는 기억 매체.
  9. 기판에 희생막인 도포막을 형성하는 희생막 도포 모듈과,
    상기 희생막이 형성된 기판에 메탈을 함유하는 레지스트를 도포해서 레지스트막을 형성하는 레지스트 도포 모듈과,
    상기 레지스트막이 형성되고, 노광된 후의 레지스트막을 현상액에 의해 현상해서 레지스트 패턴을 형성하는 현상 모듈과,
    상기 레지스트 패턴의 저부에 노출되는 희생막의 적어도 표층부를 제거해서 잔존하는 메탈 성분을 제거하는 희생막 제거 모듈을 구비하고,
    상기 희생막은, 자외선의 조사에 의해 발생하는 활성 산소 또는 오존과 반응해서 분해되는 성상을 갖고,
    상기 희생막 제거 모듈은, 기판에 산소 함유 분위기 하에서 자외선을 조사하고, 자외선의 조사에 의해 발생한 활성 산소 또는 오존에 의해 상기 레지스트 패턴의 저부에 노출되는 희생막의 적어도 표층부를 제거하는 것을 특징으로 하는, 기판 처리 장치.
  10. 제9항에 있어서, 상기 희생막 제거 모듈은, 상기 레지스트막에 대해서는 용해 작용이 없고, 상기 희생막에 대해서는 용해 작용을 갖는 약액을 상기 기판에 공급하는 것을 특징으로 하는, 기판 처리 장치.
  11. 삭제
  12. 삭제
KR1020207013969A 2017-10-27 2018-10-22 마스크 패턴 형성 방법, 기억 매체 및 기판 처리 장치 KR102667768B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020247016240A KR20240093674A (ko) 2017-10-27 2018-10-22 마스크 패턴 형성 방법, 기억 매체 및 기판 처리 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017208558 2017-10-27
JPJP-P-2017-208558 2017-10-27
PCT/JP2018/039225 WO2019082851A1 (ja) 2017-10-27 2018-10-22 マスクパターン形成方法、記憶媒体及び基板処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020247016240A Division KR20240093674A (ko) 2017-10-27 2018-10-22 마스크 패턴 형성 방법, 기억 매체 및 기판 처리 장치

Publications (2)

Publication Number Publication Date
KR20200066711A KR20200066711A (ko) 2020-06-10
KR102667768B1 true KR102667768B1 (ko) 2024-05-22

Family

ID=66246532

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020247016240A KR20240093674A (ko) 2017-10-27 2018-10-22 마스크 패턴 형성 방법, 기억 매체 및 기판 처리 장치
KR1020207013969A KR102667768B1 (ko) 2017-10-27 2018-10-22 마스크 패턴 형성 방법, 기억 매체 및 기판 처리 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020247016240A KR20240093674A (ko) 2017-10-27 2018-10-22 마스크 패턴 형성 방법, 기억 매체 및 기판 처리 장치

Country Status (6)

Country Link
US (3) US11508580B2 (ko)
JP (1) JP7010299B2 (ko)
KR (2) KR20240093674A (ko)
CN (1) CN111226303B (ko)
TW (2) TWI788434B (ko)
WO (1) WO2019082851A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788434B (zh) * 2017-10-27 2023-01-01 日商東京威力科創股份有限公司 光罩圖案形成方法、記憶媒體及基板處理裝置
US11651961B2 (en) * 2019-08-02 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Patterning process of a semiconductor structure with enhanced adhesion
KR102398530B1 (ko) * 2020-09-03 2022-05-17 엠에이치디 주식회사 미세 패턴 형성 방법
CN112071742A (zh) * 2020-09-18 2020-12-11 上海华虹宏力半导体制造有限公司 半导体器件的制造方法
US11961738B2 (en) * 2021-02-12 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142339A (ja) 2003-11-06 2005-06-02 Semiconductor Leading Edge Technologies Inc パターン形成方法
JP2006309202A (ja) * 2005-03-29 2006-11-09 Toray Ind Inc 感光性樹脂組成物およびそれを用いた半導体装置
JP2009063989A (ja) 2007-02-16 2009-03-26 Shin Etsu Chem Co Ltd パターン形成方法並びにこれに用いるレジスト材料
JP2014119658A (ja) 2012-12-18 2014-06-30 Shin Etsu Chem Co Ltd ネガ型レジスト材料及びこれを用いたパターン形成方法
JP2017147328A (ja) * 2016-02-17 2017-08-24 株式会社Ｓｃｒｅｅｎホールディングス 現像ユニット、基板処理装置、現像方法および基板処理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190445A (ja) * 1995-06-19 2002-07-05 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
TW200725174A (en) 2005-09-16 2007-07-01 Fujifilm Corp Photosensitive composition, transfer material, light shielding film and production method thereof, color filter for display device, substrate for display device, and display device
JP4797662B2 (ja) * 2006-02-03 2011-10-19 東京エレクトロン株式会社 塗布、現像方法、塗布、現像装置及び記憶媒体
JP5344824B2 (ja) * 2008-01-31 2013-11-20 東京エレクトロン株式会社 レジストパターンの形成方法および記録媒体
JP4638550B2 (ja) * 2008-09-29 2011-02-23 東京エレクトロン株式会社 マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
JP5516931B2 (ja) * 2009-03-12 2014-06-11 ルネサスエレクトロニクス株式会社 レジストパターン形成方法
US9176377B2 (en) 2010-06-01 2015-11-03 Inpria Corporation Patterned inorganic layers, radiation based patterning compositions and corresponding methods
KR102319630B1 (ko) * 2014-10-23 2021-10-29 인프리아 코포레이션 유기 금속 용액 기반의 고해상도 패터닝 조성물 및 상응하는 방법
TWI788434B (zh) * 2017-10-27 2023-01-01 日商東京威力科創股份有限公司 光罩圖案形成方法、記憶媒體及基板處理裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142339A (ja) 2003-11-06 2005-06-02 Semiconductor Leading Edge Technologies Inc パターン形成方法
JP2006309202A (ja) * 2005-03-29 2006-11-09 Toray Ind Inc 感光性樹脂組成物およびそれを用いた半導体装置
JP2009063989A (ja) 2007-02-16 2009-03-26 Shin Etsu Chem Co Ltd パターン形成方法並びにこれに用いるレジスト材料
JP2014119658A (ja) 2012-12-18 2014-06-30 Shin Etsu Chem Co Ltd ネガ型レジスト材料及びこれを用いたパターン形成方法
JP2017147328A (ja) * 2016-02-17 2017-08-24 株式会社Ｓｃｒｅｅｎホールディングス 現像ユニット、基板処理装置、現像方法および基板処理方法

Also Published As

Publication number Publication date
US11508580B2 (en) 2022-11-22
US20240274438A1 (en) 2024-08-15
US20200279736A1 (en) 2020-09-03
KR20240093674A (ko) 2024-06-24
WO2019082851A1 (ja) 2019-05-02
US12002676B2 (en) 2024-06-04
KR20200066711A (ko) 2020-06-10
CN111226303A (zh) 2020-06-02
TWI826164B (zh) 2023-12-11
JP7010299B2 (ja) 2022-01-26
TW201928517A (zh) 2019-07-16
TW202314385A (zh) 2023-04-01
JPWO2019082851A1 (ja) 2020-11-19
US20230042982A1 (en) 2023-02-09
TWI788434B (zh) 2023-01-01
CN111226303B (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
KR102667768B1 (ko) 마스크 패턴 형성 방법, 기억 매체 및 기판 처리 장치
KR101940603B1 (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
TWI600056B (zh) Substrate cleaning device and substrate cleaning method
US10732508B2 (en) Coating and developing method and coating and developing apparatus
JP5988438B2 (ja) 塗布処理方法及び塗布処理装置
TWI384533B (zh) A coating developing device, a coating developing method, and a memory medium
WO2017141736A1 (ja) 基板処理装置および基板処理方法
US20150255271A1 (en) Substrate treatment method, computer storage medium, and substrate treatment system
JP7085392B2 (ja) 基板処理装置、基板処理方法及びコンピュータ読み取り可能な記録媒体
US11256180B2 (en) Processing apparatus and method thereof
US7781342B2 (en) Substrate treatment method for etching a base film using a resist pattern
KR100505693B1 (ko) 미세 전자 소자 기판으로부터 포토레지스트 또는 유기물을세정하는 방법
TWI281207B (en) Substrate processing method, substrate processing apparatus and computer-readable recording medium
US7176142B2 (en) Method of manufacturing trench structure for device
JP5346049B2 (ja) テンプレート処理方法、プログラム、コンピュータ記憶媒体、テンプレート処理装置及びインプリントシステム
JP2011056747A (ja) テンプレート処理方法、プログラム、コンピュータ記憶媒、テンプレート処理装置及びインプリントシステム
JP2003324063A (ja) 現像処理方法及び現像処理装置
TW201825197A (zh) 基板處理方法及基板處理裝置
JP2008091653A (ja) 塗布・現像処理方法
JP2024017893A (ja) 基板処理方法、プログラム及び基板処理装置
TW202433168A (zh) 基板處理方法及基板處理裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right