CN112071742A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN112071742A
CN112071742A CN202010986432.XA CN202010986432A CN112071742A CN 112071742 A CN112071742 A CN 112071742A CN 202010986432 A CN202010986432 A CN 202010986432A CN 112071742 A CN112071742 A CN 112071742A
Authority
CN
China
Prior art keywords
layer
patterned
semiconductor substrate
reflection
reflection layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010986432.XA
Other languages
English (en)
Inventor
陈宏�
杨辉
王卉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010986432.XA priority Critical patent/CN112071742A/zh
Publication of CN112071742A publication Critical patent/CN112071742A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种半导体器件的制造方法,通过第一次灰化处理去除部分厚度的图形化的第一光刻胶层,然后通过对半导体衬底进行清洗,去除部分所述图形化的第一光刻胶层和部分凸起层,使剩余的图形化的第一光刻胶层、剩余的凸起层和图形化的第二抗反射层容易通过后续的第二次灰化处理工艺去除,最后对所述半导体衬底执行第二次灰化工艺,去除剩余的所述图形化的第一光刻胶层、剩余的所述凸起层和所述图形化的第二抗反射层。由此,彻底去除所述凸起层、图形化的第一光刻胶层和所述图形化的第二抗反射层,从而避免金属结构层中形成丘状的凸起缺陷,进一步的避免金属结构层漏电。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体制造领域,特别涉及一种半导体器件的制造方法及半导 体器件制造方法。
背景技术
现今,在半导体器件制造的后端工艺(BEOL)上,一般是先在MOS晶体管等 半导体器件上形成第一金属层(M1),第一金属层与半导体器件之间通过金属栓 塞(plug,通常为W插塞)相导通,之后再在第一金属层上形成第二金属层(M2), 还可以在第二金属层上依次形成第三金属层(M3)、…第x金属层(Mx),每层金 属层都包括层间介质层以及嵌在层间介质层中的金属导线。
现有的半导体器件的制造方法,具体包括以下步骤,在半导体衬底上形成金 属层,然后在金属层上形成介电抗反射层(DARC),并在介电抗反射层上依次 形成抗反射层(BARC)和图形化的光刻胶层,刻蚀抗反射层,以将图形化的光 刻胶层中的图形转移到抗反射层上。其中,上述步骤采用ARF光刻机进行作业, 该光刻机在作业过程中时,会自动在金属层形成所述抗反射层(BARC),然后, 在所述抗反射层(BARC)上形成图形化的光刻胶层。如图1所示,其是采用现 有的半导体器件的制造方法形成的半导体衬底表面结构图,其为半导体衬底10 的电子扫描图,可以发现,图1中的半导体衬底10上有较多的异常点11。在刻蚀抗反射层后,半导体衬底10上的介电抗反射层(DARC)和金属层之间会形 成有丘状凸起的缺陷,而在后续对金属层刻蚀时,丘状凸起的缺陷会阻挡刻蚀, 并导致金属层变形,从而造成金属层的漏电,影响器件的性能。因此,如何提供 一种能够解决丘状凸起缺陷的半导体器件的制造方法,是本领域技术人员待解 决的技术问题之一。
发明内容
本发明的目的在于提供一种半导体器件的制造方法,以解决丘状凸起的缺 陷导致的金属层漏电问题。
为解决上述技术问题,本发明提供一种半导体器件的制造方法,包括:
提供半导体衬底,所述半导体衬底上依次形成有金属结构层、第一抗反射层、 图形化的第二抗反射层和图形化的第一光刻胶层,所述图形化的第一光刻胶层 中具有第一开口,所述第一开口延伸至所述图形化的第二抗反射层中,并暴露出 部分所述第一抗反射层,且暴露出的所述第一抗反射层上形成有凸起层;
对所述半导体衬底执行第一次灰化处理,以去除部分厚度的所述图形化的 第一光刻胶层;
对所述半导体衬底进行清洗,以去除部分厚度的所述图形化的第一光刻胶 层;
对清洗后的所述半导体衬底执行第二次灰化处理,以去除剩余的所述凸起 层、剩余的所述图形化的第一光刻胶层和所述图形化的第二抗反射层。
可选的,在所述的半导体器件的制造方法中,在120℃以下的条件下,通过 氧气与一辅助气体的混合气体执行所述第一次灰化处理和第二次灰化处理,且 所述第一次灰化处理和所述第二次灰化处理的时间为60s~120s。
可选的,在所述的半导体器件的制造方法中,所述辅助气体为氮气、氢气和 含氟气体中的至少一种。
可选的,在所述的半导体器件的制造方法中,对所述半导体衬底进行清洗的 方法包括:
对所述半导体衬底执行第一次清洗,以去除部分所述凸起层和部分所述图 形化的第一光刻胶层;以及,
对所述半导体衬底执行第二次清洗,以去除部分所述图形化的第一光刻胶 层和部分所述凸起层。
可选的,在所述的半导体器件的制造方法中,所述第一次清洗的时间至少为 60s;所述第二次清洗的时间为360s~440s。
可选的,在所述的半导体器件的制造方法中,所述第一次清洗和所述第二次 清洗采用的清洗溶液为酸性溶液。
可选的,在所述的半导体器件的制造方法中,在对清洗后的所述半导体衬底 执行第二次灰化处理之后,所述半导体器件的制造方法还包括:
在所述第一抗反射层上形成图形化的第二光刻胶层,所述图形化的第二光 刻胶层暴露出部分所述第一抗反射层;
以所述图形化的第二光刻胶层为掩膜,刻蚀所述第一抗反射层,以形成图形 化的第一抗反射层,所述图形化的第一抗反射层中具有第二开口,所述第二开口 暴露出部分所述金属结构层;
以所述图形化的第二光刻胶层和所述图形化的第一抗反射层为掩膜,刻蚀 暴露出的所述金属结构层,以形成贯穿所述金属结构层的第三开口;以及,
去除所述图形化的第二光刻胶层和所述图形化的第一抗反射层;其中,刻蚀 所述第一抗反射层与刻蚀暴露出的所述金属结构层之间的间隔时间等于或者小 于60min。
可选的,在所述的半导体器件的制造方法中,所述金属结构层包括依次堆叠 的第一粘合层、金属层和二粘合层,所述第一粘合层覆盖所述半导体衬底。
可选的,在所述的半导体器件的制造方法中,所述第一粘合层包括第一钛层 和覆盖所述第一钛层的第一氮化钛层,所述第二粘合层包括第二钛层和覆盖所 述第二钛层的第二氮化钛层,所述金属层包括一铝层。
可选的,在所述的半导体器件的制造方法中,所述第一抗反射层的材质为有 机物,所述第二抗反射层的材质为氧化物和氮氧化物。
在本发明提供的半导体器件的制造方法中,发明人研究发现,第一抗反射层 上形成的凸起层(或者说凸起缺陷)是由于,在形成图形化的第二抗反射层后, 半导体衬底放置一段时间以后,图形化的第一光刻胶层内易挥发溶剂散发导致 的光刻胶聚合物杂质。因此,在本发明中,在半导体衬底上依次形成金属结构层、 第一抗反射层、图形化的第二抗反射层和图形化的第一光刻胶层后,通过清洗和 两次灰化处理,将所述凸起层、所述图形化的第一光刻胶层和所述图形化的第二 抗反射层彻底去除。具体的,通过对所述半导体衬底执行第一次灰化处理,以去 除部分厚度的所述图形化的第一光刻胶层;接着,对所述半导体衬底进行清洗, 以去除部分所述凸起层和部分所述图形化的第一光刻胶层;以及,对清洗后的所 述半导体衬底执行第二次灰化处理,以去除剩余的所述凸起层、剩余的所述图形化的第一光刻胶层和所述图形化的第二抗反射层。即通过对所述半导体衬底进 行清洗,使剩余的图形化的第一光刻胶层和剩余的凸起层和图形化的第二抗反 射层容易通过后续的第二次灰化处理工艺去除。由此,通过所述清洗及两次灰化 处理,彻底去除所述凸起层(或者说丘状凸起缺陷)和所述图形化的第一光刻胶 层,从而避免金属结构层中形成丘状的凸起缺陷,进一步的避免金属结构层漏电。 进一步的,通过所述清洗及两次灰化可以避免所述凸起层、所述图形化的第一光 刻胶层或者所述图形化的第二抗反射层的残留。
附图说明
图1是现有技术半导体衬底表面的结构示意图;
图2是本发明提供的半导体器件的制造方法的流程示意图;
图3-图9是利用本发明提供的半导体器件的制造方法形成的结构示意图, 图10是采用本发明所提供的半导体器件的制造方法形成的半导体衬底表面的结 构示意图;
其中,附图标记如下:
10-半导体衬底;11-异常点;
100-半导体衬底;101-金属插塞;110-第一粘合层;111-第一钛层;112-第一 氮化钛层;131-第二钛层;132-第二氮化钛层;120-金属层;130-第二粘合层; 140-第一抗反射层;150-第二抗反射层;151-图形化的第二抗反射层;160-图形 化的第一光刻胶层;161-第一开口;170-凸起层;180-图形化的第二光刻胶层; 181-第二开口;190-第三开口。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件的制造方法作进一 步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附 图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说 明本发明实施例的目的。
请参考图2,其为本发明提供的半导体器件的制造方法的流程示意图。如图 2所示,本发明提供一种半导体器件的制造方法,包括:
步骤S1:提供半导体衬底,所述半导体衬底上依次形成有金属结构层、第 一抗反射层、图形化的第二抗反射层和图形化的第一光刻胶层,所述图形化的第 一光刻胶层中具有第一开口,所述第一开口延伸至所述图形化的第二抗反射层 中,并暴露出部分所述第一抗反射层,且暴露出的所述第一抗反射层上形成有凸 起层;
步骤S2:对所述半导体衬底执行第一次灰化处理,以去除部分厚度的所述 图形化的第一光刻胶层;
步骤S3:对所述半导体衬底进行清洗,以去除部分所述图形化的第一光刻 胶层和部分凸起层;
步骤S4:对清洗后的所述半导体衬底执行第二次灰化处理,以去除剩余的 所述凸起层、剩余的所述图形化的第一光刻胶层和所述图形化的第二抗反射层。
首先,如图3和图4所示所示,执行步骤S1,提供半导体衬底100,所述 半导体衬底100上依次形成有金属结构层、第一抗反射层140(DARC)、图形化 的第二抗反射层151(BARC)和图形化的第一光刻胶层160,所述图形化的第 一光刻胶层160中具有第一开口160,所述第一开口160延伸至所述图形化的第 二抗反射层151中,并暴露出部分所述第一抗反射层140,且暴露出的所述第一 抗反射层140上形成有凸起层170。具体的,所述半导体衬底100的材料可以为 单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(SOI), 绝缘体上锗(GOI)等。所述半导体衬底100中具有金属插塞101。
具体的,所述金属结构层包括依次堆叠的第一粘合层110、金属层120和第 二粘合层130,所述第一粘合层110覆盖所述半导体衬底100。进一步的,所述 第一粘合层110不仅与所述半导体衬底100之间具有较好的粘附性,而且能够 使所述金属层130更好地形成于所述第一粘合层110表面;更进一步的,所述 第二粘合层130与所述金属层120表面具有较好的粘附性,从而可以增加层与 层之间的粘附。
其中,所述第一粘合层110包括第一钛层111和覆盖所述第一钛层111的第 一氮化钛层112,所述第二粘合层130包括第二钛层131和覆盖所述第二钛层 131的第二氮化钛层132,所述金属层120包括一铝层。所述第一粘合层110、 所述金属层120和所述第二粘合层130可以通过沉积的方法形成。
所述第一抗反射层140的材质为有机物,所述图形化的第二抗反射层151 为氧化物和氮氧化物。进一步的,形成所述图形化的第二抗反射层151的方法 包括:如图3所示,在所述金属结构层上形成第二抗反射层150和所述图形化 的第一光刻胶层160,所述第二抗反射层150可以减少光刻时的驻波效应;然后, 如图4所示,以图形化的第一光刻胶层160为掩膜,刻蚀所述第二抗反射层150, 以使所述第一开口170延伸至所述第二抗反射层150中,并形成所述图形化的 第二抗反射层151。
其中,所述第一开口160中暴露出部分所述第一抗反射层140,且暴露出的 所述第一抗反射层140上形成有凸起层170,发明人研究发现,第一抗反射层 170上形成的凸起层(或者说凸起缺陷)是由于,半导体衬底100放置一段时间 以后,图形化的第一光刻胶层160内易挥发溶剂散发导致的光刻胶聚合物杂质, 或者是,半导体衬底100放置一段时间以后,在刻蚀所述第二抗反射层150时, 刻蚀的气体与所述图形化的第一光刻胶层160产生反应,因此导致在刻蚀所述 第二抗反射层150后,在刻蚀所述金属结构层之前,刻蚀的气体与图形化的第 一光刻胶层反应产生结晶。所述凸起层170会阻挡后续对所述第一抗反射层140的刻蚀。
接着,执行步骤S2,对所述半导体衬底100执行第一次灰化处理,以去除部 分厚度的所述图形化的第一光刻胶层160;具体的,在灰化温度为120℃以下的 条件下,例如110℃、115℃和100℃等,通过对灰化温度的选取,在执行第一次 灰化处理时,能够避免所述第一次灰化处理的气体在高温下造成所述金属结构 层的变形。进一步的,通过氧气与一辅助气体的混合气体对所述半导体衬底100 执行第一次灰化处理,所述第一次灰化处理的时间为60s~120s。其中,所述辅 助气体为氮气、氢气和含氟气体中的至少一种。
接着,执行步骤S3,对所述半导体衬底100进行清洗,以去除部分所述凸 起层170和部分所述图形化的第一光刻胶层160;具体的,对所述半导体衬底 100进行清洗的方法包括:对所述半导体衬底100进行第一次清洗,以去除部分 所述凸起层和部分所述图形化的第一光刻胶层160;以及,对所述半导体衬底100 进行第二次清洗,以去除部分所述图形化的第一光刻胶层和部分所述凸起层170。
更具体的,所述第一次清洗为湿法清洗。所述第一次清洗可以采用酸性溶液, 例如可以采用磷酸溶液,具体的可以为醇醚磷酸酯等,以去除部分所述凸起层 170和部分所述图形化的第一光刻胶层160,并去除所述第一次灰化处理时产生 的化合物、反应物和污染物等。所述第一次清洗的时间至少为60s,主要是对所 述凸起层170的表面处理,通过清洗溶液软化所述凸起层170的表面以去除部 分所述凸起层170,并且使清洗溶液和所述光刻胶层160溶解,从而去除部分所 述图形化的第一光刻胶层160。
进一步的,所述第二次清洗可以使部分所述图形化的第一光刻胶层160从 所述图形化的第二抗反射层151表面脱落。所述第二次清洗采用的清洗溶液可 以为酸性溶液,例如可以为氯酸溶液、高氯酸溶液、氢氟酸溶液和硝酸溶液中其 中一种或者多种组合,但不限于此,也可以采用本领域人员所知的其它清洗溶液, 例如臭氧水等。
优选的,所述第二次清洗的时间360s~440s,在此,所述第二次清洗可以将 所述半导体衬底100置于清洗溶液中浸泡清洗,以使清洗溶液可以从所述凸起 层170和所述图形化的第一光刻胶层160的侧面和表面溶解,并逐步渗透入凸 起层170和所述图形化的第一光刻胶层160的内部,从而可以使部分所述凸起 层170从所述第一抗反射层140的表面脱落,而部分图形化的第一光刻胶层160 从所述图形化的第二抗反射层151的表面脱落以后,会暴露出部分所述图形化 的第二抗反射层151,从而可以使清洗溶液作用于第二抗反射层151,并与所述 图形化的第二抗反射层151溶解。在清洗时间和清洗溶液足够的情况下,甚至 可以去除大部分的凸起层170、图形化的第一光刻胶层160和图形化的第二抗反 射层151,使其容易通过后续的灰化处理工艺,并避免图形化的第一光刻胶层160 内易挥发溶剂散发导致光刻胶聚合物杂质的再次产生。
再接着,执行步骤S4,参考图5,对清洗后的所述半导体衬底100执行第 二次灰化处理,以去除剩余的所述凸起层170、剩余的所述图形化的第一光刻胶 层160和图形化的所述第二抗反射层151。具体的,所述第二次灰化处理采用的 气体为氧气,在此,所述第二次灰化处理也可以采用氧气和辅助气体的混合气体。 所述第二次灰化处理的温度可以小于120℃,例如110℃、115℃和100℃等。所 述第二次灰化处理的时间为60s~120s。例如60s、80s、100s或者120s等。由 此,将剩余的所述凸起层170、剩余的所述图形化的第一光刻胶层160和所述图 形化的第二抗反射层151彻底去除,从而在后续刻蚀金属结构层时,避免所述凸起层170阻挡刻蚀,并避免金属结构层中产生丘状的凸起缺陷。进一步的,将 所述图形化的第一光刻胶层160和所述图形化的第二抗反射层151彻底去除后, 可以避免图形化的第一光刻胶层160或者残留的图形化的第一光刻胶层160在 执行下一工艺步骤过程中产生结晶,或者避免图形化的第一光刻胶层160内易 挥发溶剂散发导致光刻胶聚合物杂质的再次产生,即通过两次清洗及两次灰化, 彻底去除所述凸起层170和所述图形化的第一光刻胶层160,从而避免金属结构 层中形成丘状的凸起缺陷,进一步的避免金属结构层漏电。进一步的,避免所述 凸起层170、所述图形化的第一光刻胶层160或者所述图形化的第二抗反射层 151的残留。进一步的,在对清洗后的所述半导体衬底100执行第二次灰化处理 后,暴露出所述第一抗反射层140。
接着,参考图6,在对第二次清洗后的所述半导体衬底100执行第二次灰化 处理后,所述半导体器件的制造方法还包括:在所述第一抗反射层140上形成 图形化的第二光刻胶层180,所述图形化的第二光刻胶层180暴露出部分所述第 一抗反射层140。
接着,如图7所示,以所述图形化的第二光刻胶层180为掩膜,刻蚀暴露出 的所述第一抗反射层140,以形成图形化的第一抗反射层141,所述图形化的第 一抗反射层141中具有第二开口181,所述第二开口181暴露出部分所述金属结 构层。
接着,如图8所示,以所述图形化的第二光刻胶层180和所述图形化的第 一抗反射层141为掩膜,刻蚀暴露出的所述金属结构层,以形成贯穿所述金属 结构层的第三开口190,所述第三开口190暴露出部分半导体衬底100,后续可 以在所述第三开口190中填充隔离介质层,以形成金属互连结构。以及,去除剩 余的所述图形化的第二光刻胶层180和所述图形化的所述第一抗反射层141;其 中,刻蚀所述第一抗反射层与刻蚀暴露出的所述金属结构层之间的间隔时间等 于或者小于60min,由此,避免两者之间的工艺间隔较长的时间,从而避免在所 述图形化的第一抗反射层140上形成凸起层(或者说丘状凸起缺陷)。
接着,如图9所示,去除所述图形化的第二光刻胶层180和所述图形化的 第一抗反射层141。如图10所示,其为采用本发明所提供的半导体器件的制造 方法形成的半导体衬底表面的结构示意图,其为电子扫描图,可以发现图10中 半导体衬底100上的异常点数量很少,基本上可认为没有(电子扫描过程中,晶 圆表面即使没有任何异常,也可能会扫描出一些的异常点,这些异常点属于可接 受的范围之内,通常认为没有问题)。通过图1和图10的对比可发现,本发明所 提供的半导体器件的制造方法可以有效的去除丘状凸起缺陷,从而解决金属结 构层漏电的问题。
综上可见,在本发明实施例提供的半导体器件的制造方法中,通过第一次灰 化处理去除部分厚度的图形化的第一光刻胶层,然后通过清洗去除部分凸起层 和部分图形化的第一光刻胶层,使剩余的所述图形化的第一光刻胶层、凸起层和 图形化的第二抗反射层容易通过后续的第二次灰化处理工艺去除,最后对所述 半导体衬底执行第二次灰化工艺,去除剩余的所述图形化的第一光刻胶层、剩余 的所述凸起层和剩余的所述图形化的第二抗反射层。由此,去除所述凸起层、图 形化的第一光刻胶层和图形化的所述第二抗反射层,从而去除金属结构层中形 成丘状的凸起缺陷,进一步的避免金属结构层漏电。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定, 本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权 利要求书的保护范围。

Claims (10)

1.一种半导体器件的制造方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上依次形成有金属结构层、第一抗反射层、图形化的第二抗反射层和图形化的第一光刻胶层,所述图形化的第一光刻胶层中具有第一开口,所述第一开口延伸至所述图形化的第二抗反射层中,并暴露出部分所述第一抗反射层,且暴露出的所述第一抗反射层上形成有凸起层;
对所述半导体衬底执行第一次灰化处理,以去除部分厚度的所述图形化的第一光刻胶层;
对所述半导体衬底进行清洗,以去除部分所述图形化的第一光刻胶层和部分凸起层;
对清洗后的所述半导体衬底执行第二次灰化处理,以去除剩余的所述凸起层、剩余的所述图形化的第一光刻胶层和所述图形化的第二抗反射层。
2.如权利要求1所述的半导体器件的制造方法,其特征在于,在120℃以下的条件下,通过氧气与一辅助气体的混合气体执行所述第一次灰化处理和第二次灰化处理,且所述第一次灰化处理和所述第二次灰化处理的时间为60s~120s。
3.如权利要求2所述的半导体器件的制造方法,其特征在于,所述辅助气体为氮气、氢气和含氟气体中的至少一种。
4.如权利要求1所述的半导体器件的制造方法,其特征在于,对所述半导体衬底进行清洗的方法包括:
对所述半导体衬底进行第一次清洗,以去除部分所述凸起层和部分所述图形化的第一光刻胶层;以及,
对所述半导体衬底进行第二次清洗,以去除部分所述图形化的第一光刻胶层和部分所述凸起层。
5.如权利要求4所述的半导体器件的制造方法,其特征在于,所述第一次清洗的时间至少为60s;所述第二次清洗的时间为360s~440s。
6.如权利要求4所述的半导体器件的制造方法,其特征在于,所述第一次清洗和所述第二次清洗采用的清洗溶液为酸性溶液。
7.如权利要求1所述的半导体器件的制造方法,其特征在于,在对清洗后的所述半导体衬底执行第二次灰化处理之后,所述半导体器件的制造方法还包括:
在所述第一抗反射层上形成图形化的第二光刻胶层,所述图形化的第二光刻胶层暴露出部分所述第一抗反射层;
以所述图形化的第二光刻胶层为掩膜,刻蚀所述第一抗反射层,以形成图形化的第一抗反射层,所述图形化的第一抗反射层中具有第二开口,所述第二开口暴露出部分所述金属结构层;
以所述图形化的第二光刻胶层和所述图形化的第一抗反射层为掩膜,刻蚀暴露出的所述金属结构层,以形成贯穿所述金属结构层的第三开口;以及,
去除所述图形化的第二光刻胶层和所述图形化的第一抗反射层;其中,刻蚀所述第一抗反射层与刻蚀暴露出的所述金属结构层之间的间隔时间等于或者小于60min。
8.如权利要求1所述的半导体器件的制造方法,其特征在于,所述金属结构层包括依次堆叠的第一粘合层、金属层和二粘合层,所述第一粘合层覆盖所述半导体衬底。
9.如权利要求8所述的半导体器件的制造方法,其特征在于,所述第一粘合层包括第一钛层和覆盖所述第一钛层的第一氮化钛层,所述第二粘合层包括第二钛层和覆盖所述第二钛层的第二氮化钛层,所述金属层包括一铝层。
10.如权利要求1所述的半导体器件的制造方法,其特征在于,所述第一抗反射层的材质为有机物,所述第二抗反射层的材质为氧化物和氮氧化物。
CN202010986432.XA 2020-09-18 2020-09-18 半导体器件的制造方法 Pending CN112071742A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010986432.XA CN112071742A (zh) 2020-09-18 2020-09-18 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010986432.XA CN112071742A (zh) 2020-09-18 2020-09-18 半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN112071742A true CN112071742A (zh) 2020-12-11

Family

ID=73682367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010986432.XA Pending CN112071742A (zh) 2020-09-18 2020-09-18 半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN112071742A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030134231A1 (en) * 2002-01-15 2003-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Bi-layer photoresist dry development and reactive ion etch method
CN101393887A (zh) * 2007-09-20 2009-03-25 中芯国际集成电路制造(上海)有限公司 双镶嵌结构形成方法
CN101458463A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 灰化的方法
CN101937868A (zh) * 2009-06-30 2011-01-05 上海华虹Nec电子有限公司 集成电路中通孔的制作方法
CN102386088A (zh) * 2010-09-03 2012-03-21 中芯国际集成电路制造(上海)有限公司 用于去除半导体器件结构上的光致抗蚀剂层的方法
CN103137440A (zh) * 2011-11-21 2013-06-05 中芯国际集成电路制造(上海)有限公司 光刻胶移除方法
CN105824202A (zh) * 2016-05-11 2016-08-03 上海华虹宏力半导体制造有限公司 光刻胶去除方法及半导体器件制作方法
CN105845624A (zh) * 2016-05-11 2016-08-10 上海华虹宏力半导体制造有限公司 通孔及导电插塞的制作方法
CN106229288A (zh) * 2016-07-27 2016-12-14 上海华虹宏力半导体制造有限公司 有源区制备方法
CN108666203A (zh) * 2017-04-01 2018-10-16 中芯国际集成电路制造(上海)有限公司 改善晶圆边缘形貌的方法
CN109557774A (zh) * 2019-01-22 2019-04-02 上海华虹宏力半导体制造有限公司 光刻胶去除方法及铝制程工艺方法
US20200279736A1 (en) * 2017-10-27 2020-09-03 Tokyo Electron Limited Methodf for forming mask pattern, storage medium, and apparatus for processing substrate

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030134231A1 (en) * 2002-01-15 2003-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Bi-layer photoresist dry development and reactive ion etch method
CN101393887A (zh) * 2007-09-20 2009-03-25 中芯国际集成电路制造(上海)有限公司 双镶嵌结构形成方法
CN101458463A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 灰化的方法
CN101937868A (zh) * 2009-06-30 2011-01-05 上海华虹Nec电子有限公司 集成电路中通孔的制作方法
CN102386088A (zh) * 2010-09-03 2012-03-21 中芯国际集成电路制造(上海)有限公司 用于去除半导体器件结构上的光致抗蚀剂层的方法
CN103137440A (zh) * 2011-11-21 2013-06-05 中芯国际集成电路制造(上海)有限公司 光刻胶移除方法
CN105824202A (zh) * 2016-05-11 2016-08-03 上海华虹宏力半导体制造有限公司 光刻胶去除方法及半导体器件制作方法
CN105845624A (zh) * 2016-05-11 2016-08-10 上海华虹宏力半导体制造有限公司 通孔及导电插塞的制作方法
CN106229288A (zh) * 2016-07-27 2016-12-14 上海华虹宏力半导体制造有限公司 有源区制备方法
CN108666203A (zh) * 2017-04-01 2018-10-16 中芯国际集成电路制造(上海)有限公司 改善晶圆边缘形貌的方法
US20200279736A1 (en) * 2017-10-27 2020-09-03 Tokyo Electron Limited Methodf for forming mask pattern, storage medium, and apparatus for processing substrate
CN109557774A (zh) * 2019-01-22 2019-04-02 上海华虹宏力半导体制造有限公司 光刻胶去除方法及铝制程工艺方法

Similar Documents

Publication Publication Date Title
US7569492B1 (en) Method for post-etch cleans
US7192878B2 (en) Method for removing post-etch residue from wafer surface
JP3802507B2 (ja) 半導体装置の製造方法
US7220647B2 (en) Method of cleaning wafer and method of manufacturing gate structure
US7410909B2 (en) Method of removing ion implanted photoresist
CN111681957B (zh) 刻蚀方法及半导体器件的制造方法
US6833081B2 (en) Method of metal etching post cleaning
CN112071742A (zh) 半导体器件的制造方法
US7709393B2 (en) Method for manufacturing semiconductor device
CN112652518B (zh) 一种半导体器件的形成方法
KR100801744B1 (ko) 반도체소자의 금속게이트 형성방법
JP2008147434A (ja) 半導体装置の製造方法
US20090169767A1 (en) Method for increasing the removal rate of photoresist layer
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
US6576563B2 (en) Method of manufacturing a semiconductor device employing a fluorine-based etch substantially free of hydrogen
JPH09270420A (ja) 半導体装置の製造方法
JP2006319151A (ja) エッチング残渣除去方法及びそれを用いた半導体装置の製造方法
WO2022048224A1 (zh) 金属连线的制备方法
KR100361572B1 (ko) 반도체 소자의 접촉 구조 형성 방법
JP2003077901A (ja) 半導体装置の製造方法
KR20090037122A (ko) 다중 두께 게이트 절연막을 가지는 반도체 소자의 제조방법
CN112133626A (zh) 一种金属硬掩膜的制作方法和晶圆
KR100576438B1 (ko) 반도체 소자 제조 방법
CN116913770A (zh) 一种半导体器件的制作方法
US20040005765A1 (en) Fabrication method for shallow trench isolation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201211