CN111211059A - 电子封装件及其制法与散热件 - Google Patents

电子封装件及其制法与散热件 Download PDF

Info

Publication number
CN111211059A
CN111211059A CN201910298397.XA CN201910298397A CN111211059A CN 111211059 A CN111211059 A CN 111211059A CN 201910298397 A CN201910298397 A CN 201910298397A CN 111211059 A CN111211059 A CN 111211059A
Authority
CN
China
Prior art keywords
heat
section
concave
heat sink
electronic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910298397.XA
Other languages
English (en)
Other versions
CN111211059B (zh
Inventor
黄玉龙
郑子企
林长甫
余国华
蔡文山
林恩立
郑坤一
王维宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW108110299A external-priority patent/TWI708337B/zh
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN111211059A publication Critical patent/CN111211059A/zh
Application granted granted Critical
Publication of CN111211059B publication Critical patent/CN111211059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28F—DETAILS OF HEAT-EXCHANGE AND HEAT-TRANSFER APPARATUS, OF GENERAL APPLICATION
    • F28F13/00—Arrangements for modifying heat-transfer, e.g. increasing, decreasing
    • F28F13/18—Arrangements for modifying heat-transfer, e.g. increasing, decreasing by applying coatings, e.g. radiation-absorbing, radiation-reflecting; by surface treatment, e.g. polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种电子封装件及其制法与散热件，电子封装件，其于一设于承载件上的电子元件上经由导热介面层结合散热件，且该散热件具有凹凸结构，以增加该导热介面层的散热面积，使散热件具有更好的散热效果。

Description

电子封装件及其制法与散热件
技术领域
本发明有关一种封装结构，尤指一种具散热件的电子封装件及其制法。
背景技术
随着电子产品在功能及处理速度的需求的提升，作为电子产品的核心组件的半导体芯片需具有更高密度的电子元件(Electronic Components)及电子电路(ElectronicCircuits)，故半导体芯片在运作时将随之产生更大量的热能。此外，由于传统包覆该半导体芯片的封装胶体为一种导热系数仅0.8Wm-1k-1的不良传热材质(即热量的逸散效率不佳)，因而若不能有效逸散半导体芯片所产生的热量，将会造成半导体芯片的损害与产品信赖性问题。
因此，为了迅速将热能散逸至外部，业界通常在半导体封装件中配置散热片(HeatSink或Heat Spreader)，该散热片通常经由散热胶，如导热介面材(Thermal InterfaceMaterial，简称TIM)，结合至芯片背面，以借散热胶与散热片逸散出半导体芯片所产生的热量，此外，通常令散热片的顶面外露出封装胶体或直接外露于大气中，从而取得较佳的散热效果。
如图1所示，悉知半导体封装件1的制法为先将一半导体芯片11以其作用面11a利用覆晶接合方式(即透过导电凸块110与底胶111)设于一封装基板10上，再将一散热件13以其顶片130经由TIM层12(其包含焊锡层与助焊剂)回焊结合于该半导体芯片11的非作用面11b上，且该散热件13的支撑脚131透过粘着层14架设于该封装基板10上。接着，进行封装压模作业，以供封装胶体(图略)包覆该半导体芯片11及散热件13，并使该散热件13的顶片130外露出封装胶体。
于运作时，该半导体芯片11所产生的热能经由该非作用面11b、TIM层12而传导至该散热件13的顶片130以散热至该半导体封装件1的外部。
然而，悉知半导体封装件1中，该散热件13的顶片130为平整表面，致使其散热面积有限，导致散热效果受限，难以满足该半导体封装件1的高散热需求。
此外，悉知半导体封装件1的制程中，通常将该粘着层14加热上胶于该封装基板10上后，就直接粘贴该散热件13的支撑脚131，待该粘着层14冷却后产生粘着力，使该封装基板10及散热件13相粘固，然而该粘着层14于加热过程中容易产生气泡，造成该粘着层14的结构强度不佳，容易导致该散热件13脱落。
另外，当面临半导体封装件1的厚度薄化，且面积增大需求时，该散热件13与TIM层12之间因为热膨胀系数差异(CTE Mismatch)导致变形的情况(即翘曲程度)更加明显，而当变形量过大时，该散热件13的顶片130与该TIM层12(或与该半导体芯片11)之间容易发生脱层，不仅造成导热效果下降，且会造成该半导体封装件1外观上的不良，甚而严重影响产品的信赖性。
因此，如何克服上述悉知技术的种种问题，实已成为目前业界亟待克服的难题。
发明内容
鉴于上述悉知技术的种种缺失，本发明提供一种电子封装件及其制法与散热件，使散热件具有更好的散热效果。
本发明的电子封装件，包括：一承载件；至少一电子元件，其设于该承载件上；以及一散热件，其包含有散热体与设于该散热体上的支撑脚，该散热体经由导热介面层结合至该电子元件，且该支撑脚结合于该承载件上以支撑该散热体，其中，该散热体形成有凹凸结构，其具有多个凸部与位于两该凸部之间的凹部。
本发明还提供一种电子封装件的制法，包括：提供一散热件，其包含有散热体与设于该散热体上的支撑脚，其中，该散热体形成有凹凸结构，其具有多个凸部与位于两该凸部之间的凹部；以及将该散热件以其支撑脚结合于该承载件上，且该承载件上布设有至少一电子元件，并使该散热体经由导热介面层结合至该电子元件。
前述的制法中，还包括经由一定位装置控制该电子封装件的厚度。
前述的制法中，还包括于将该散热件结合于该承载件上时，进行抽气作业。
前述的电子封装件及其制法中，该凸部为山脊状，该凸部的底侧具有相对的第一侧边与第二侧边，且该第一侧边的宽度不同于该第二侧边的宽度。例如，该些凸部的第一侧边与第二侧边为交错排列。
前述的电子封装件及其制法中，该散热体定义有相邻接的第一区段与第二区段，该第一区段形成有该凹凸结构，且该第二区段形成有位于该支撑脚与该凹凸结构间的墙结构。例如，该墙结构经由结合材结合该电子元件，且该结合材还延伸至该凹凸结构上，使该结合材接触该导热介面层。或者，该散热体的第二区段、该承载件、该电子元件与该支撑脚形成一空气空间，且该凹部形成有气室，以令该气室的气压小于该空气空间的气压。
前述的电子封装件及其制法中，该导热介面层与该凹部之间形成有气室。
前述的电子封装件及其制法中，该导热介面层的形体互补该凹凸结构的形体。
前述的电子封装件及其制法中，该散热体定义有相邻接的第一区段与第二区段，该第一区段形成有该凹凸结构，且该第二区段经由该导热介面层结合该电子元件与该承载件。
前述的电子封装件及其制法中，该散热体的至少一表面的粗糙度大于1.5微米，以形成该凹凸结构。
前述的电子封装件及其制法中，该凹凸结构的凸部为凸条或凸块。
前述的电子封装件及其制法中，该凹凸结构的凹部为沟槽或凹穴。
本发明更提供一种散热件，包括：一散热体，其中，该散热体形成有凹凸结构，其具有多个凸部与位于两该凸部之间的凹部；以及至少一支撑脚，其立设于该散热体上。
前述的散热件中，该凸部为山脊状。例如，该凸部的底侧具有相对的第一侧边与第二侧边，且该第一侧边的宽度小于第二侧边的宽度。进一步，该多个凸部的第一侧边与第二侧边为交错排列。
前述的散热件中，该散热体定义有相邻接的第一区段与第二区段，该第一区段形成有该凹凸结构，且该第二区段形成有位于该支撑脚与该凹凸结构间的墙结构。
前述的散热件中，该散热体的至少一表面的粗糙度大于1.5微米，以形成该凹凸结构。
前述的散热件中，该凹凸结构的凸部为凸条或凸块。
前述的散热件中，该凹凸结构的凹部为沟槽或凹穴。
由上可知，本发明的电子封装件及其制法与散热件，主要经由该散热件具有凹凸结构的设计，以增加该散热体的散热面积，故相较于悉知技术，本发明的散热件具有更好的散热效果，以满足该电子封装件的高散热需求。
此外，本发明经由该抽气装置进行抽气作业，以于加热过程中，不易形成气泡于该结合材中，故相较于悉知技术，本发明的结合材的结构强度更好，因而该散热件不会脱落。
另外，本发明经由该凸部的交错排列，以有效分散热应力，致能避免热应力集中于该散热体的其中一侧，故本发明的制法能有效控制该散热体的变形量(翘曲量)，因而能防止该散热体与该导热介面层之间发生脱层的问题。
另外，本发明经由该气室的设计，以产生吸附力，故能增强该散热件接合于该承载件的固定效果。
附图说明
图1为悉知半导体封装件的剖视示意图。
图2A至图2D为本发明的电子封装件的制法的剖视示意图。
图2A’为图2A的局部立体示意图。
图2A”为图2A’的局部放大图。
图2C’为应用于图2C的制程设备配置示意图。
图2D’为图2D的局部立体示意图。
图2E为图2D的制法的另一实施例的局部示意图。
图3为本发明的电子封装件的剖视示意图。
图3A为图3的a-a剖线的剖面示意图。
图3B为图3的b-b剖线的剖面示意图。
图3C为图3的c-c剖线的剖面示意图。
图3D为图3的d-d剖线的剖面示意图。
图4A至图4E为图3的其它不同实施例的局部剖视图。
图5A至图5C为本发明的凹凸结构的其它不同实施例的局部立体图。
图6A-1至图6A-7为本发明的凹凸结构的其它不同实施例的局部立体图。
图6B-1至图6B-4为本发明的凹凸结构的其它不同实施例的局部立体图。
图6C-1至图6C-4为本发明的凹凸结构的其它不同实施例的局部立体图。
图7为本发明的凹凸结构的另一实施例的局部立体图。
符号说明
1 半导体封装件 10 封装基板
11 半导体芯片 11a 作用面
11b 非作用面 110 导电凸块
111 底胶 12 TIM层
13 散热件 130 顶片
131 支撑脚 14 粘着层
2 电子封装件 2a 散热件
20 散热体 20a 第一区段
20b 第二区段
200,500a,500b,500c,601a,602a,603a,604a,605a,606a,607a,601b,602b,603b,604b,601c,602c,603c,604c 凹凸结构
201,201’,201” 凸部 201a 第一侧边
201b 第二侧边 202,202’ 凹部
203 墙结构 21 支撑脚
210 凹穴 22 导热介面层
23,23’,43a,43b,43c,43d 结合材 24 承载件
24a 置晶侧 24b 植球侧
25 电子元件 26 导电元件
27 金层 3 定位装置
30 弹性元件 31 第一压板
310 第一定位部 32 第二压板
320 第二定位部 33 带动件
4 抽气装置 4a 外罩
40 气管 41 排气管
5 加热装置 A 气室
B 底侧 C 部位
D 宽度 e 凹面
H 距离 h 厚度总和
h1 厚度 h2 厚度
P 间隔空间 R 尖端
r 尖端 S,S’ 空气空间
t 间距 W 宽度
w1 宽度 w2 宽度
X 箭头方向。
具体实施方式
以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2D为本发明的电子封装件2的制法的剖面示意图。
如图2A及图2A’所示，提供一散热件2a，其包含有一散热体20与至少一设于该散热体20上的支撑脚21，其中，该散热体20表面形成有凹凸结构200，其具有多个凸部201,201’,201”与位于该多个凸部201,201’的间的多个凹部202,202’，且部分该凸部201,201’为山脊状(该凹部202为山沟状)，而部分该凸部201”为鳍片状或矩形片状，以对应形成不同形体的凹部202,202’。接着，形成一导热介面层22于该散热体20上。
在本实施例中，该散热体20定义有相邻接的第一区段20a与第二区段20b，其中，该第一区段20a形成有该凹凸结构200，该第二区段20b形成有该支撑脚21及至少一位于该支撑脚21与该凹凸结构200之间的墙结构203，且于该支撑脚21与该墙结构203之间形成有凹穴210，其中，该墙结构203的高度大于该凸部201,201’,201”的高度，以令相邻的墙结构203与凸部201”之间形成阶梯状。
此外，该凹部202,202’的最小宽度D小于1㎜，且该些山脊状凸部201,201’的顶侧为尖端R，其宽度W小于3㎜(如图2A”所示)，而该些山脊状凸部201,201’的底侧B具有相对的第一侧边(短侧边)201a与第二侧边(长侧边)201b，该第一侧边201a的宽度w1小于第二侧边201b的宽度w2。例如，该底侧B呈锥形面(如图2A’所示的图2A的第一区段20a的其中一部位C的形体)。
另外，该些山脊状凸部201,201’的至少两者基于该底侧B的第一侧边201a与第二侧边201b呈反向排列，即以其中一山脊状凸部201的短侧边(第一侧边201a)邻接另一山脊状凸部201’的长侧边(第二侧边201b)的方式所呈现的交错排列，如图2A’所示。
另外，该导热介面层22为TIM，如低温熔融的热传导材料，其可由固态金属或液态金属(如焊锡材料)形成，且将其填入该凹部
202,202’中。
如图2B所示，形成结合材23,23’于片状凸部201”与该支撑脚21上，且提供一置晶侧24a布设有至少一电子元件25的承载件24。
在本实施例中，该承载件24例如为具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，其于介电材上形成线路层，如扇出(fanout)型重布线路层(redistribution layer，简称RDL)。应可理解地，该承载件24也可为其它可供承载如芯片等电子元件的承载结构，例如导线架(leadframe)或硅中介板(siliconinterposer)，并不限于上述。
此外，该电子元件25为主动元件、被动元件或其二者组合等，其中，该主动元件例如为半导体芯片，且该被动元件例如为电阻、电容及电感。例如，该电子元件25以覆晶方式或打线方式电性连接该承载件24的线路层。然而，有关该电子元件25电性连接该承载件24的方式不限于上述。
另外，该结合材23,23’为胶材、粘着材或金属材，且其不同于该导热介面层22的材质。
如图2C所示，将该散热件2a以其支撑脚21经由该结合材23’结合于该承载件24的置晶侧24a上，且使该墙结构203与片状凸部201”经由该结合材23结合该电子元件25，并令该散热体20经由该导热介面层22结合该电子元件25。
在本实施例中，于部分凹部202’中未填满有该导热介面层22，以于该凹部202’中形成一气室A。例如，该气室A的容积大于或等于该导热介面层22于一预定温度(如260℃)下的膨胀量。例如，本发明的制法的过程中，温度于25℃至240℃之间升降，故该气室A的容积需高于该导热介面层22于240℃的膨胀量，否则该导热介面层22会填满该凹部202’而使该气室A消失。
此外，如图2C’所示，该散热件2a与该承载件24的接合制程可经由一定位装置3及一抽气装置4进行。例如，该散热件2a可经由该定位装置3压合于该承载件24与该电子装置25上，且于压合动作前，可先经由该抽气装置4进行抽气作业(如进行抽真空作业，其真空值约为1～10-7㎜Hg)。
具体地，于压合过程中，该定位装置3经由带动件33连接第一压板31以下压移动该第一压板31，且经由如弹簧的弹性元件30缓冲该第一压板31相对第二压板32的位移，使该第一压板31的第一定位部310与该第二压板32的第二定位部320相抵靠，以控制该第一压板31与第二压板32之间的距离H，此时，设于该第一压板31上的承载件24与设于该第二压板32上的散热件2a会相对定位，借此控制该支撑脚21的结合材23’的厚度h1与该导热介面层22的厚度h2，即该距离H等于该承载件24、该结合材23’与该散热件2a的三者的厚度总和h，且经由压合作业后，该墙结构203与部分凸部201”之处的结合材23可接触该导热介面层22，且该散热体20的第二区段20b、该承载件24、该电子元件25与该支撑脚21会形成一空气空间S。
另一方面，当该承载件24与该散热件2a相互定位的过程中，先以该抽气装置4的外罩4a封盖该定位装置3，再将该抽气装置4的至少一气管40插入该承载件24与该散热件2a之间，且将排气管41连通该外罩4a内部，以进行抽气作业，借此形成该气室A，且抽取该电子装置25与该散热件2a之间的间隔空间P(如图2B所示)的气体，使该电子装置25与该凹凸结构200之间的气压值可低于1大气压。具体地，于压合作业后，该气室A的气压不同于(如小于)该空气空间S的气压，例如，该气室A的气压值约为1～10-7㎜Hg，且该空气空间S的气压值约为大于760㎜Hg(即1大气压)，以产生压力差所致的吸附力，使该散热件2a与该承载件24之间可进一步经由空气吸附方式相互结合，借此增加该散热件2a与该承载件24之间的结合力。
应可理解地，该抽气装置4与该定位装置3可相互配合(即一边下压该第一压板31，一边抽取该电子装置25与该凹凸结构200之间的气体)，故该抽气装置4可提供气源至该定位装置3的带动件33，使该带动件33能以吸附方式连接该第一压板31。
另外，于进行抽气作业(抽取氧气及挥发性溶剂)后，再以加热装置5经由该第二压板32进行加热作业，使该导热介面层22的烧结能更均匀牢固，而不会形成气泡于该导热介面层22中，因而不仅可增加粘着性，且可有效降低该导热介面层22的热阻抗而增加热传导率，并于加热过程中，该结合材23,23’的溶剂容易朝外(如箭头方向X)挥发，因而也不会形成气泡于该结合材23,23’中。
另一方面，由于该电子装置25与该凹凸结构200之间的气压于合压作业后低于1大气压，故该加热装置5所提供的热能与气流于该间隔空间P处不会产生热对流作用，因而该加热装置5能均匀提供热能予该导热介面层22，以避免该导热介面层22于烧结时的温度不均的问题。
应可理解地，该加热装置5、抽气装置4与定位装置3可整合于一机台上，故能达到自动化设备的需求。
如图2D所示，形成多个导电元件26于该承载件24的植球侧24b上。
在本实施例中，该导电元件26为如铜块的金属块、焊锡凸块或具有铜核心的锡球等。应可理解地，有关该导电元件的种类繁多，并不限于上述。
此外，该电子元件25与该散热体20的山脊状凸部201,201’的尖端R的间距t至多1㎜，且该导热介面层22的形体互补该凹凸结构200的形体(如图2D’所示的山脉形体)，使该导热介面层22也形成具有尖端r的山脊部，且该导热介面层22的尖端r(或该山脊状凸部201,201’的尖端R)朝一侧倾斜，如图3C或图3D所示的剖面示意图。
另外，位于阶梯状之处的结合材23呈L形体，以增加该结合材23的接合效果，且经由其内外两侧的压力差(该气室A的气压小于该空气空间S的气压)，即吸附力，以进一步增加该散热件2a接合于该承载件24的固定效果。应可理解地，于一实施例中，该片状凸部201”的顶侧可形成有凹面e，如图2E所示的V形，以增加该结合材23的接触面积，使该结合材23接合效果更好。同理地，该墙结构203的端面也可为凹面(如图4D所示)、或该支撑脚21的端面也可为凹面(图未示)。
另外，为了提升导热介面层22(TIM)与电子元件25之间的接着强度，可于该电子元件25的表面上覆金(即所谓的Coating Gold On Chip Back)。具体地，如图2E所示，于该电子元件25的表面与该散热体20的表面上形成一金层27，且进一步配合助焊剂(flux)，以利于该导热介面层22接着于该金层27上。
请参阅图3及图3A至图3D所示的本发明的制法所形成的电子封装件2的不同方向剖面示意图，本发明主要经由该散热件2a具有凹凸结构200的设计，以增加该散热体20的散热面积，故相较于悉知技术，本发明的散热件2a具有更好的散热效果，以满足该电子封装件2的高散热需求。进一步，该导热介面层22的形体互补该凹凸结构200的形体，使该导热介面层22的尖端r因体积(或热容量)较小而较容易热饱和，故该导热介面层22的尖端r之处的热量容易传递至该散热体20(如该凸部201,201’的底侧B或该凹部202底端)，且因该散热体20的热容量较大，故可快速将热能排至外部环境。
此外，本发明的制法经由先以该抽气装置4进行抽气作业，再进行加热作业，以于加热过程中，该结合材23,23’的溶剂容易朝外挥发，因而不易形成气泡于该结合材23,23’与该导热介面层22中，故相较于悉知技术，本发明的结合材23,23’与该导热介面层22的结构强度更好，因而该散热件2a不会脱落。
另外，本发明的制法经由该凸部201,201’的长短边侧交错排列，以有效分散热应力，致能避免热应力集中于该凸部201,201’的底侧B的其中一侧边，故本发明的制法能有效控制该散热体20的变形量(翘曲量)，因而能防止该散热体20与该导热介面层22之间发生脱层的问题，致使不仅能提升导热效果，且不会影响该电子封装件2的外观。换言之，若相邻的凸部201,201’的底侧B以长侧边对齐长侧边的方式排列，则该散热体20的变形量容易过大。
另外，本发明的制法经由该气室A的气压小于该空气空间S的气压的设计，以产生吸附力，故能增强该散热件2a接合于该承载件24的固定效果。
在其它实施例中，该结合材23可依需求增减布设范围，如图4A所示的结合材43a延伸至该凹部202’处、如图4B所示的结合材43b未接触该凸部201”、如图4C所示的结合材43c延伸至该空气空间S中而改变该空气空间S’的范围(或向外超出该墙结构203的垂直投影范围)、或如图4D所示的结合材43d仅位于该墙结构203的垂直投影范围内。
在其它实施例中，该第一区段20a的凹凸结构可依散热需求作设计。如图5A所示，该第一区段20a呈矩形体，再粗糙化该矩形体表面，使其表面粗糙度Ra大于1.5微米(um)，以形成凹凸结构500a。如图5B所示，该第一区段20a呈梯形体，再粗糙化该梯形体的斜面，使其表面粗糙度Ra＞1.5um，以形成凹凸结构500b。如图5C所示，该第一区段20a呈矩形体，再凹凸化该矩形体表面，使其表面形成不规则状，俾供作为凹凸结构500c。
除了粗糙化制程外，也可采用条块方式设计凹凸结构。如图6A-1、图6A-2、图6A-3、图6A-4、图6A-5、图6A-6及图6A-7所示，该第一区段20a呈矩形体，再于散热面上形成至少一(如半圆管状、矩形、三角形、弯曲状、梯形状或其它形状)沟槽，以形成(如矩形、波浪状、三角片形、弯曲状、三角柱或其它形状)凸条，俾供作为凹凸结构601a,602a,603a,604a,605a,606a,607a。也如图6B-1、图6B-2、图6B-3或图6B-4所示，该第一区段20a呈矩形体，再于散热面上形成至少一(如圆柱状、半球状、锥状、矩形或其它形状)凸块，以形成凹凸结构601b,602b,603b,604b。也如图6C-1、图6C-2、图6C-3或图6C-4所示，该第一区段20a呈矩形体，再于散热面上形成至少一(如圆孔状、半球孔状、锥孔状、矩形孔状或其它形状)凹穴，以形成凹凸结构601c,602c,603c,604c。
应可理解地，该凹凸结构也可将粗糙化制程及条块方式相互配合应用，如图7所示。
本发明还提供一种电子封装件2，包括：一承载件24、一设于该承载件24上的电子元件25以及一结合该电子元件25的散热件2a。
所述的散热件2a包含有一散热体20与至少一设于该散热体20上的支撑脚21，该散热体20经由导热介面层22结合该电子元件25，且该支撑脚21结合于该承载件24上以支撑该散热体20，其中，该散热体20形成有凹凸结构200，其具有多个凸部201,201’,201”与位于该凸部201,201’,201”之间的凹部202,202’。
在一实施例中，部分该凸部201,201’为山脊状，其底侧B具有相对的第一侧边201a与第二侧边201b，且该第一侧边(短边侧)201a的宽度w1小于该第二侧边(长边侧)201b的宽度w2。例如，该些凸部201,201’长短边侧为交错排列。
在一实施例中，该导热介面层22的形体互补该凹凸结构200的形体。
在一实施例中，该导热介面层22未填满该凹部202’，以于该凹部201”中形成气室A。
在一实施例中，该散热体20定义有相邻接的第一区段20a与第二区段20b，该第一区段20a形成有该凹凸结构200，且该第二区段20b具有位于该支撑脚21与该凹凸结构200之间的墙结构203。
例如，该墙结构203经由结合材23结合该电子元件25，且该支撑脚21也经由结合材23’结合该承载件24。进一步，该结合材23还延伸至该凹凸结构200的凸部201”上，使该结合材23接触该导热介面层22。
另一方面，该散热体20的第二区段20b(含该墙结构203及结合材23)、该承载件24、该电子元件25与该支撑脚21(含结合材23’)形成一空气空间S，以令该气室A的气压小于该空气空间S的气压。
在其它实施例中，如图4E所示，该散热体20的第二区段20b也可不形成该墙结构203，使该第二区段20b经由该导热介面层22结合该电子元件25与该承载件24，且该空气空间S可填满该导热介面层22(即没有空气空间S)而未填满该气室A。
应可理解地，如图4A至图4E所示，该电子元件25周围可依需求形成有覆晶制程用的底胶45。
在一实施例中，该散热体20的至少一表面的粗糙度大于1.5微米，以形成该凹凸结构500a,500b,500c。
在一实施例中，该凹凸结构601a,602a,603a,604a,605a,606a,607a,601b,602b,603b,604b的凸部为凸条或凸块。
在一实施例中，该凹凸结构601a,602a,603a,604a,605a,606a,607a,601c,602c,603c,604c的凹部为沟槽或凹穴。
综上所述，本发明的电子封装件及其制法，经由该散热件具有凹凸结构的设计，以增加该散热体的散热面积，故本发明的散热件具有更好的散热效果，以满足该电子封装件的高散热需求。
此外，本发明经由抽气作业，以避免形成气泡于该结合材中，故本发明的结合材的结合效果更好。
另外，本发明的散热件经由该凸部的交错排列，以有效分散热应力，故能防止该散热体发生应力集中而过度翘曲的问题。
另外，本发明经由该气室的设计，使其产生吸附力，以提升该散热件的固定效果。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (42)

1.一种电子封装件，其特征在于，包括：
一承载件；
至少一电子元件，其设于该承载件上；以及
一散热件，其包含有散热体与设于该散热体上的支撑脚，该散热体经由导热介面层结合至该电子元件，且该支撑脚结合于该承载件上以支撑该散热体，其中，该散热体形成有凹凸结构，其具有多个凸部与位于任二该凸部之间的凹部。
2.根据权利要求1所述的电子封装件，其特征在于，该凸部为山脊状。
3.根据权利要求2所述的电子封装件，其特征在于，该凸部的底侧具有相对的第一侧边与第二侧边，且该第一侧边的宽度不同于该第二侧边的宽度。
4.根据权利要求3所述的电子封装件，其特征在于，该多个凸部的第一侧边与第二侧边为交错排列。
5.根据权利要求1所述的电子封装件，其特征在于，该散热体定义有相邻接的第一区段与第二区段，该第一区段形成有该凹凸结构，且该第二区段形成有位于该支撑脚与该凹凸结构间的墙结构。
6.根据权利要求5所述的电子封装件，其特征在于，该墙结构经由结合材结合该电子元件。
7.根据权利要求6所述的电子封装件，其特征在于，该结合材还延伸至该凹凸结构上。
8.根据权利要求6所述的电子封装件，其特征在于，该结合材接触该导热介面层。
9.根据权利要求5所述的电子封装件，其特征在于，该散热体的第二区段、该承载件、该电子元件与该支撑脚形成一空气空间。
10.根据权利要求9所述的电子封装件，其特征在于，该凹部形成有气室，以令该气室的气压小于该空气空间的气压。
11.根据权利要求1所述的电子封装件，其特征在于，该导热介面层与该凹部之间形成有气室。
12.根据权利要求1所述的电子封装件，其特征在于，该导热介面层的形体互补该凹凸结构的形体。
13.根据权利要求1所述的电子封装件，其特征在于，该散热体定义有相邻接的第一区段与第二区段，该第一区段形成有该凹凸结构，且该第二区段经由该导热介面层结合该电子元件与该承载件。
14.根据权利要求1所述的电子封装件，其特征在于，该散热体的至少一表面的粗糙度大于1.5微米，以形成该凹凸结构。
15.根据权利要求1所述的电子封装件，其特征在于，该凹凸结构的凸部为凸条或凸块。
16.根据权利要求1所述的电子封装件，其特征在于，该凹凸结构的凹部为沟槽或凹穴。
17.一种电子封装件的制法，其特征在于，包括：
提供一散热件，其包含有散热体与设于该散热体上的支撑脚，其中，该散热体形成有凹凸结构，其具有多个凸部与位于两该凸部之间的凹部；以及
将该散热件以其支撑脚结合于一承载件上，且该承载件上布设有至少一电子元件，并使该散热体经由导热介面层结合至该电子元件。
18.根据权利要求17所述的电子封装件的制法，其特征在于，该凸部为山脊状。
19.根据权利要求18所述的电子封装件的制法，其特征在于，该凸部的底侧具有相对的第一侧边与第二侧边，且该第一侧边的宽度不同于该第二侧边的宽度。
20.根据权利要求19所述的电子封装件的制法，其特征在于，该多个凸部的第一侧边与第二侧边为交错排列。
21.根据权利要求17所述的电子封装件的制法，其特征在于，该散热体定义有相邻接的第一区段与第二区段，该第一区段形成有该凹凸结构，且该第二区段形成有位于该支撑脚与该凹凸结构间的墙结构。
22.根据权利要求21所述的电子封装件的制法，其特征在于，该墙结构经由结合材结合该电子元件。
23.根据权利要求22所述的电子封装件的制法，其特征在于，该结合材还延伸至该凹凸结构上。
24.根据权利要求22所述的电子封装件的制法，其特征在于，该结合材接触该导热介面层。
25.根据权利要求21所述的电子封装件的制法，其特征在于，该散热体的第二区段、该承载件、该电子元件与该支撑脚形成一空气空间。
26.根据权利要求25所述的电子封装件的制法，其特征在于，该凹部形成有气室，以令该气室的气压小于该空气空间的气压。
27.根据权利要求17所述的电子封装件的制法，其特征在于，该导热介面层与该凹部之间形成有气室。
28.根据权利要求17所述的电子封装件的制法，其特征在于，该导热介面层的形体互补该凹凸结构的形体。
29.根据权利要求17所述的电子封装件的制法，其特征在于，该散热体定义有相邻接的第一区段与第二区段，该第一区段形成有该凹凸结构，且该第二区段经由该导热介面层结合该电子元件与该承载件。
30.根据权利要求17所述的电子封装件的制法，其特征在于，该制法还包括经由定位装置控制该电子封装件的厚度。
31.根据权利要求17所述的电子封装件的制法，其特征在于，该制法还包括于将该散热件结合于该承载件上时，进行抽气作业。
32.根据权利要求17所述的电子封装件的制法，其特征在于，该散热体的至少一表面的粗糙度大于1.5微米，以形成该凹凸结构。
33.根据权利要求17所述的电子封装件的制法，其特征在于，该凹凸结构的凸部为凸条或凸块。
34.根据权利要求17所述的电子封装件的制法，其特征在于，该凹凸结构的凹部为沟槽或凹穴。
35.一种散热件，其特征在于，包括：
一散热体，其中，该散热体形成有凹凸结构，其具有多个凸部与位于两该凸部之间的凹部；以及
至少一支撑脚，其立设于该散热体上。
36.根据权利要求35所述的散热件，其特征在于，该凸部为山脊状。
37.根据权利要求36所述的散热件，其特征在于，该凸部的底侧具有相对的第一侧边与第二侧边，且该第一侧边的宽度小于第二侧边的宽度。
38.根据权利要求37所述的散热件，其特征在于，该多个凸部的第一侧边与第二侧边为交错排列。
39.根据权利要求35所述的散热件，其特征在于，该散热体定义有相邻接的第一区段与第二区段，该第一区段形成有该凹凸结构，且该第二区段形成有位于该支撑脚与该凹凸结构间的墙结构。
40.根据权利要求35所述的散热件，其特征在于，该散热体的至少一表面的粗糙度大于1.5微米，以形成该凹凸结构。
41.根据权利要求35所述的散热件，其特征在于，该凹凸结构的凸部为凸条或凸块。
42.根据权利要求35所述的散热件，其特征在于，该凹凸结构的凹部为沟槽或凹穴。
CN201910298397.XA 2018-11-22 2019-04-15 电子封装件及其制法与散热件 Active CN111211059B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW107141676 2018-11-22
TW107141676 2018-11-22
TW108110299A TWI708337B (zh) 2018-11-22 2019-03-25 電子封裝件及其製法與散熱件
TW108110299 2019-03-25

Publications (2)

Publication Number Publication Date
CN111211059A true CN111211059A (zh) 2020-05-29
CN111211059B CN111211059B (zh) 2023-07-04

Family

ID=70771041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910298397.XA Active CN111211059B (zh) 2018-11-22 2019-04-15 电子封装件及其制法与散热件

Country Status (2)

Country Link
US (1) US10950520B2 (zh)
CN (1) CN111211059B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728238B2 (en) * 2019-07-29 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with heat dissipation films and manufacturing method thereof
US10777483B1 (en) * 2020-02-28 2020-09-15 Arieca Inc. Method, apparatus, and assembly for thermally connecting layers
KR20220029987A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치
US11373931B1 (en) * 2021-01-05 2022-06-28 Yuci Shen Lid allowing for liquid metal thermal interfacing materials in a lidded flip chip package
US11915991B2 (en) * 2021-03-26 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having first heat spreader and second heat spreader and manufacturing method thereof
US20220328378A1 (en) * 2021-04-08 2022-10-13 Mediatek Inc. Semiconductor device and manufacturing method thereof
TWI802905B (zh) * 2021-06-09 2023-05-21 矽品精密工業股份有限公司 電子封裝件及其製法
US20230245993A1 (en) * 2022-02-03 2023-08-03 Ciena Corporation Enhanced Thermal Control of a Hybrid Chip Assembly
TW202339146A (zh) * 2022-03-22 2023-10-01 聯發科技股份有限公司 半導體裝置及其製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014863A (ja) * 2002-06-07 2004-01-15 Mitsubishi Electric Corp 電力用半導体装置
JP2006237103A (ja) * 2005-02-23 2006-09-07 Kyocera Corp 熱伝導部材および電子装置
CN101752327A (zh) * 2008-12-01 2010-06-23 矽品精密工业股份有限公司 具有散热结构的半导体封装件
US8397518B1 (en) * 2012-02-20 2013-03-19 Dhama Innovations PVT. Ltd. Apparel with integral heating and cooling device
US20140061890A1 (en) * 2012-08-30 2014-03-06 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US20140252634A1 (en) * 2013-03-06 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Devices and Methods for Semiconductor Devices
CN106158785A (zh) * 2015-03-20 2016-11-23 矽品精密工业股份有限公司 散热型封装结构及其散热件
US20170287805A1 (en) * 2016-03-30 2017-10-05 Shinko Electric Industries Co., Ltd. Semiconductor device
WO2018067150A1 (en) * 2016-10-06 2018-04-12 Hewlett-Packard Development Company, L.P. Adhesive sealing of thermal interface materials

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55116295U (zh) * 1979-02-09 1980-08-16
JPH03222350A (ja) * 1990-01-29 1991-10-01 Hitachi Ltd 樹脂封止形半導体装置及びその実装構造
KR100230515B1 (ko) * 1997-04-04 1999-11-15 윤종용 요철이 형성된 리드 프레임의 제조방법
JP2000012744A (ja) * 1998-06-19 2000-01-14 Fujitsu Ltd 半導体装置及びその製造方法
US6614123B2 (en) * 2001-07-31 2003-09-02 Chippac, Inc. Plastic ball grid array package with integral heatsink
US6870246B1 (en) * 2001-08-31 2005-03-22 Rambus Inc. Method and apparatus for providing an integrated circuit cover
JP2003236632A (ja) * 2002-02-19 2003-08-26 Shinko Electric Ind Co Ltd 金属板及びその成形方法
JP2003249607A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6882535B2 (en) * 2003-03-31 2005-04-19 Intel Corporation Integrated heat spreader with downset edge, and method of making same
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP2006222406A (ja) * 2004-08-06 2006-08-24 Denso Corp 半導体装置
JP4715231B2 (ja) * 2005-02-22 2011-07-06 日本電気株式会社 ヒートシンクの実装構造
TW200636954A (en) * 2005-04-15 2006-10-16 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package and fabrication method thereof
WO2007061112A1 (ja) * 2005-11-28 2007-05-31 Dai Nippon Printing Co., Ltd. 回路部材、回路部材の製造方法、及び、回路部材を含む半導体装置
US7468886B2 (en) * 2007-03-05 2008-12-23 International Business Machines Corporation Method and structure to improve thermal dissipation from semiconductor devices
US7737550B2 (en) * 2007-08-30 2010-06-15 International Business Machines Corporation Optimization of electronic package geometry for thermal dissipation
US8651711B2 (en) * 2009-02-02 2014-02-18 Apex Technologies, Inc. Modular lighting system and method employing loosely constrained magnetic structures
JP5271886B2 (ja) * 2009-12-08 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20120094438A1 (en) * 2010-04-02 2012-04-19 Utac Thai Limited Apparatus for and methods of attaching heat slugs to package tops
WO2012108073A1 (ja) * 2011-02-08 2012-08-16 富士電機株式会社 半導体モジュール用放熱板の製造方法、その放熱板およびその放熱板を用いた半導体モジュール
JP5799541B2 (ja) * 2011-03-25 2015-10-28 株式会社ソシオネクスト 半導体装置及びその製造方法
JP2013115083A (ja) * 2011-11-25 2013-06-10 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US20130340988A1 (en) * 2012-06-21 2013-12-26 Fluiditech Ip Limited Heat dissipating structure, heat dissipating pad, and heat dissipating bag
KR20140009731A (ko) * 2012-07-12 2014-01-23 삼성전자주식회사 방열부를 포함하는 반도체 칩 및 그 반도체 칩 제조 방법
KR20150066513A (ko) * 2012-10-12 2015-06-16 신토고교 가부시키가이샤 감압 지그 및 감압 지그를 이용한 피가압물의 가압 방법
US9437518B2 (en) * 2012-10-29 2016-09-06 Samsung Electronics Co., Ltd. Semiconductor module
JP6141064B2 (ja) * 2013-03-21 2017-06-07 日立オートモティブシステムズ株式会社 回路基板と筐体の接続方法
US9230878B2 (en) * 2013-04-12 2016-01-05 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Integrated circuit package for heat dissipation
KR102103375B1 (ko) * 2013-06-18 2020-04-22 삼성전자주식회사 반도체 패키지
US9318411B2 (en) * 2013-11-13 2016-04-19 Brodge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9607890B1 (en) * 2013-11-18 2017-03-28 Amkor Technology, Inc. Stress relieving through-silicon vias
US20150170989A1 (en) * 2013-12-16 2015-06-18 Hemanth K. Dhavaleswarapu Three-dimensional (3d) integrated heat spreader for multichip packages
US9735043B2 (en) * 2013-12-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and process
US10163754B2 (en) * 2013-12-26 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for heat dissipation enhancement of die package
US20150187675A1 (en) * 2013-12-31 2015-07-02 Jinbang Tang Methods and apparatus for dissipating heat from a die assembly
WO2015111242A1 (ja) * 2014-01-21 2015-07-30 富士通株式会社 放熱部品、放熱部品の製造方法、電子装置、電子装置の製造方法、一体型モジュール、情報処理システム
US9673119B2 (en) * 2014-01-24 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for bonding package lid
US10056267B2 (en) * 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9355997B2 (en) * 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
JP6423604B2 (ja) * 2014-03-28 2018-11-14 昭和電工株式会社 ヒートシンク及び電子部品
US9425114B2 (en) * 2014-03-28 2016-08-23 Oracle International Corporation Flip chip packages
US9524917B2 (en) * 2014-04-23 2016-12-20 Optiz, Inc. Chip level heat dissipation using silicon
US9799626B2 (en) * 2014-09-15 2017-10-24 Invensas Corporation Semiconductor packages and other circuit modules with porous and non-porous stabilizing layers
US9691729B2 (en) * 2015-07-08 2017-06-27 Tpyota Motor Engineering & Manufacturing North America, Inc. Systems of bonded substrates and methods for bonding substrates with bonding layers
KR102424402B1 (ko) * 2015-08-13 2022-07-25 삼성전자주식회사 반도체 패키지 및 그 제조방법
JP6650723B2 (ja) * 2015-10-16 2020-02-19 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
EP3378293B1 (en) * 2015-11-20 2023-06-07 Laird Technologies, Inc. Board level shield including an integrated heat sink
WO2017111839A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Swaging process for complex integrated heat spreaders
FR3049160B1 (fr) * 2016-03-15 2018-04-13 Aptiv Technologies Limited Dispositif electronique et methode d'assemblage d'un tel dispositif
DE102016105243A1 (de) * 2016-03-21 2017-09-21 Infineon Technologies Ag Räumlich Selektives Aufrauen von Verkapselungsmasse, um eine Haftung mit einer Funktionsstruktur zu Fördern
EP3471137A4 (en) * 2016-06-14 2019-06-19 Mitsubishi Electric Corporation SEMICONDUCTOR COMPONENT
US11222868B2 (en) * 2016-07-06 2022-01-11 Micron Technology, Inc. Thermal transfer structures for semiconductor die assemblies
US10410958B2 (en) * 2016-08-03 2019-09-10 Soliduv, Inc. Strain-tolerant die attach with improved thermal conductivity, and method of fabrication
CN107771005B (zh) * 2016-08-19 2020-12-15 台达电子工业股份有限公司 散热模块及其制造方法
JP2018046057A (ja) * 2016-09-12 2018-03-22 株式会社東芝 半導体パッケージ
US10748830B2 (en) * 2016-09-20 2020-08-18 Mitsubishi Electric Corporation Semiconductor device
DE112016007419B4 (de) * 2016-11-08 2022-06-30 Mitsubishi Electric Corporation Halbleitermodul und Halbleitervorrichtung
JP7181093B2 (ja) * 2017-02-02 2022-11-30 株式会社カネカ 層間熱接合部材、層間熱接合方法、層間熱接合部材の製造方法
US10573579B2 (en) * 2017-03-08 2020-02-25 Mediatek Inc. Semiconductor package with improved heat dissipation
US10957611B2 (en) * 2017-08-01 2021-03-23 Mediatek Inc. Semiconductor package including lid structure with opening and recess
JP6477800B2 (ja) * 2017-08-02 2019-03-06 三菱マテリアル株式会社 ヒートシンク
JP2019057546A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体記憶装置
JP6847013B2 (ja) * 2017-09-29 2021-03-24 日立Astemo株式会社 パワー半導体装置
JP6994342B2 (ja) * 2017-10-03 2022-01-14 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
KR102420589B1 (ko) * 2017-12-04 2022-07-13 삼성전자주식회사 히트 싱크를 가지는 반도체 패키지
JP6917287B2 (ja) * 2017-12-11 2021-08-11 日立Astemo株式会社 電子制御装置
KR102492796B1 (ko) * 2018-01-29 2023-01-30 삼성전자주식회사 반도체 패키지
US10991638B2 (en) * 2018-05-14 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor package system
JP2020017631A (ja) * 2018-07-25 2020-01-30 日本軽金属株式会社 ヒートシンク及び溝入れ加工方法
US11551994B2 (en) * 2018-09-24 2023-01-10 Intel Corporation Liquid metal TIM with STIM-like performance with no BSM and BGA compatible
US10541156B1 (en) * 2018-10-31 2020-01-21 International Business Machines Corporation Multi integrated circuit chip carrier package
US10692795B2 (en) * 2018-11-13 2020-06-23 International Business Machines Corporation Flip chip assembly of quantum computing devices
DE102018130936B4 (de) * 2018-12-05 2022-08-11 Infineon Technologies Ag Halbleitergehäuse, Metallblech zur Anwendung in einem Halbleitergehäuse und Verfahren zum Herstellen eines Halbleitergehäuses
US11588009B2 (en) * 2018-12-12 2023-02-21 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having a lid configured as an enclosure and a capacitive structure and method of manufacturing a semiconductor device
US10643924B1 (en) * 2019-05-01 2020-05-05 Yuci Shen Heat-dissipating lid with reservoir structure and associated lidded flip chip package allowing for liquid thermal interfacing materials
US20200381332A1 (en) * 2019-05-28 2020-12-03 Intel Corporation Integrated circuit packages with solder thermal interface materials with embedded particles
US11817369B2 (en) * 2019-06-07 2023-11-14 Intel Corporation Lids for integrated circuit packages with solder thermal interface materials

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014863A (ja) * 2002-06-07 2004-01-15 Mitsubishi Electric Corp 電力用半導体装置
JP2006237103A (ja) * 2005-02-23 2006-09-07 Kyocera Corp 熱伝導部材および電子装置
CN101752327A (zh) * 2008-12-01 2010-06-23 矽品精密工业股份有限公司 具有散热结构的半导体封装件
US8397518B1 (en) * 2012-02-20 2013-03-19 Dhama Innovations PVT. Ltd. Apparel with integral heating and cooling device
US20140061890A1 (en) * 2012-08-30 2014-03-06 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US20140252634A1 (en) * 2013-03-06 2014-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Devices and Methods for Semiconductor Devices
CN106158785A (zh) * 2015-03-20 2016-11-23 矽品精密工业股份有限公司 散热型封装结构及其散热件
US20170287805A1 (en) * 2016-03-30 2017-10-05 Shinko Electric Industries Co., Ltd. Semiconductor device
WO2018067150A1 (en) * 2016-10-06 2018-04-12 Hewlett-Packard Development Company, L.P. Adhesive sealing of thermal interface materials

Also Published As

Publication number Publication date
US10950520B2 (en) 2021-03-16
CN111211059B (zh) 2023-07-04
US20200168523A1 (en) 2020-05-28

Similar Documents

Publication Publication Date Title
CN111211059B (zh) 电子封装件及其制法与散热件
US7190585B2 (en) Thermal heat spreaders designed for lower cost manufacturability, lower mass and increased thermal performance
EP1493186B1 (en) Heat spreader with down set leg attachment feature
US20080093733A1 (en) Chip package and manufacturing method thereof
JP2012520575A (ja) ヒートスプレッダを備えた多重ダイ半導体パッケージ
US11749640B2 (en) Semiconductor package and method of manufacturing the same
JP2005217405A (ja) 熱放出形半導体パッケージ及びその製造方法
US6069027A (en) Fixture for lid-attachment for encapsulated packages
TWI242863B (en) Heat dissipating structure and semiconductor package with the heat dissipating structure
CN113035786A (zh) 半导体结构及其制造方法
US20220352121A1 (en) Semiconductor package having passive support wafer
CN111834303B (zh) 电子封装件及其制法与承载结构
TWI708337B (zh) 電子封裝件及其製法與散熱件
CN115966564A (zh) 一种改善散热的芯片封装结构及其制备方法
CN209880583U (zh) 半导体封装结构
CN112117243A (zh) 半导体封装结构及其制备方法
TWI841420B (zh) 電子封裝件及其製法
CN209880589U (zh) 半导体封装结构
US11973000B2 (en) Heat dissipation plate and semiconductor device
TWI766540B (zh) 電子封裝件及其製法
US6525423B2 (en) Semiconductor device package and method of die attach
CN109935557B (zh) 电子封装件及其制法
KR20050031599A (ko) 열 매개 물질을 갖는 반도체 패키지
US20210090970A1 (en) Integrated device package
CN117790329A (zh) 电子封装件的制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant