CN111129040A - 阵列基板及其制作方法、显示面板 - Google Patents

阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN111129040A
CN111129040A CN202010001985.5A CN202010001985A CN111129040A CN 111129040 A CN111129040 A CN 111129040A CN 202010001985 A CN202010001985 A CN 202010001985A CN 111129040 A CN111129040 A CN 111129040A
Authority
CN
China
Prior art keywords
layer
insulating layer
routing
array substrate
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010001985.5A
Other languages
English (en)
Inventor
李曼曼
宋艳芹
李威龙
刘锦涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202010001985.5A priority Critical patent/CN111129040A/zh
Publication of CN111129040A publication Critical patent/CN111129040A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例公开了一种阵列基板及其制作方法、显示面板。阵列基板包括：衬底，衬底包括显示区和非显示区，非显示区包括邦定区；第一走线层，位于衬底上，第一走线层包括第一走线，第一走线由显示区向邦定区延伸；第一绝缘层，位于第一走线层远离衬底的一侧；第一绝缘层包括第一开口，第一开口暴露第一走线的部分形成邦定部，第一绝缘层覆盖第一走线沿长度方向的边缘；平坦化层，位于第一绝缘层远离衬底的一侧；平坦化层用于对阵列基板进行平坦化；平坦化层包括第二开口，第二开口暴露第一绝缘层位于邦定区的部分。与现有技术相比，本发明实施例提升了阵列基板邦定的可靠性。

Description

阵列基板及其制作方法、显示面板
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板。
背景技术
随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。尤其是显示面板的可靠性，始终是消费者和面板生产厂商对显示面板的品质衡量的重要指标之一。在现有技术中，显示面板通过在非显示区设置邦定区，以实现驱动芯片与显示面板的信号传输，然而，现有的阵列基板存在邦定可靠性差的问题。
发明内容
本发明实施例提供一种阵列基板及其制作方法、显示面板，以提升阵列基板邦定的可靠性。
为实现上述技术目的，本发明实施例提供了如下技术方案：
一种阵列基板，包括：
衬底，所述衬底包括显示区和非显示区，所述非显示区包括邦定区；
第一走线层，位于所述衬底上，所述第一走线层包括第一走线，所述第一走线由所述显示区向所述邦定区延伸；
第一绝缘层，位于所述第一走线层远离所述衬底的一侧；所述第一绝缘层包括第一开口，所述第一开口暴露所述第一走线的部分形成邦定部，所述第一绝缘层覆盖所述第一走线沿长度方向的边缘；
平坦化层，位于所述第一绝缘层远离所述衬底的一侧；所述平坦化层用于对所述阵列基板进行平坦化；所述平坦化层包括第二开口，所述第二开口暴露所述第一绝缘层位于所述邦定区的部分。
从上述技术方案可以看出，本发明实施例通过提供一种新的邦定方案，采用第一绝缘层开小孔，而不采用平坦化层开小孔。这样，一方面，减小了第一开口的深度，有利于邦定区的平坦化，使得异方性导电胶能够与绑定部以及金手指可靠电连接；另一方面，在刻蚀阳极的工艺步骤中，刻蚀液不会对第一走线的侧面产生侧蚀，从而避免了第一走线的导电性能下降，有利于提升阵列基板邦定的可靠性。综上，本发明实施例不仅实现了邦定部具备较好的导电性能，而且实现了邦定部能够与金手指进行可靠电连接，从而提升了阵列基板邦定的可靠性。
进一步地，第一走线层可以与阵列基板中的金属层复用，阵列基板还包括栅极层，所述第一走线层与所述栅极层同层设置；或者，所述阵列基板还包括电容层，所述第一走线层与所述电容层同层设置；或者，所述阵列基板还包括源漏电极层，所述第一走线层与所述源漏电极层同层设置。这样设置，第一走线可以和金属层中的金属结构在同一工艺步骤中制作完成，从而有利于降低阵列基板的工艺成本。
进一步地，阵列基板还包括：第二走线层，位于所述第一走线层远离所述平坦化层的一侧，所述第二走线层包括第二走线，所述第二走线由所述显示区向所述邦定区延伸；第二绝缘层，位于所述第一走线层和所述第二走线层之间；所述第二绝缘层包括第三开口，所述第三开口位于所述邦定区对应所述第二走线的位置，且所述第一走线通过所述第三开口与所述第二走线电连接。本发明实施例这样设置，降低了绑定部的阻抗，有利于提升绑定部的导电性能，从而有利于降低显示面板的功耗以及确保信号的可靠性。
进一步地，阵列基板还包括栅极层和电容层，所述电容层位于所述栅极层远离所述衬底的一侧；所述第二走线层与栅极层同层设置；所述第一走线层与所述电容层同层设置。本发明实施例分别设置第一走线层和第二走线层与阵列基板中的金属层复用，有利于降低阵列基板的工艺成本。
进一步地，所述第一开口和所述第三开口在所述衬底上的垂直投影完全重合。这样设置，可以在阵列基板的制作过程中，中间层和层间绝缘层采用相同的光罩进行刻蚀，从而减少了光罩数目，节约了制作成本。
进一步地，所述第一走线被所述第一绝缘层覆盖的宽度与所述第一走线的宽度的比例范围为a，且0＜a≤0.1。这样设置，有利于在避免在后续刻蚀阳极时，阳极刻蚀液对第一走线造成侧蚀的基础上，确保第一开口具有较大的尺寸，以有利于提升邦定的可靠性。
相应地，本发明还提供了一种显示面板，包括：如本发明任意实施例所述的阵列基板。
相应地，本发明还提供了一种阵列基板的制作方法，包括：
提供衬底，所述衬底包括显示区和非显示区，所述非显示区包括邦定区；
制作有源层；所述有源层位于所述显示区内；
制作第一走线层，并图案化所述第一走线层，形成第一走线；所述第一走线由所述显示区向所述邦定区延伸；
制作第一绝缘层，并图案化所述第一绝缘层，在所述邦定区内对应所述第一走线的位置形成第一开口，所述第一绝缘层覆盖所述第一走线沿长度方向的边缘，形成邦定部；
制作平坦化层，所述平坦化层用于对所述阵列基板进行平坦化；图案化所述平坦化层，形成第二开口，所述第二开口暴露所述第一绝缘层位于所述邦定区的部分。
进一步地，在制作第一走线层之前，还包括：
制作第二走线层，并图案化所述第二走线层，形成第二走线；所述第二走线由所述显示区向所述邦定区延伸；
制作第二绝缘层，并图案化所述第二绝缘层，在所述邦定区内对应所述第二走线的位置形成第三开口，所述第一走线通过所述第三开口与所述第二走线电连接。
进一步地，图案化所述第一绝缘层的工艺和在图案化所述第二绝缘层的工艺均为光刻工艺；且图案化所述第一绝缘层和图案化所述第二绝缘层采用同一光罩进行曝光。
本发明实施例通过提供一种新的邦定方案，设置第一绝缘层包括第一开口，第一开口暴露第一走线的部分形成邦定部，第一绝缘层覆盖第一走线沿长度方向的边缘，以及平坦化层包括第二开口，第二开口暴露第一绝缘层位于邦定区的部分，本发明实施例采用第一绝缘层开小孔，而不采用平坦化层开小孔一方面，减小了第一开口的深度，有利于邦定区的平坦化，使得异方性导电胶能够与绑定部以及金手指可靠电连接；另一方面，在刻蚀阳极的工艺步骤中，刻蚀液不会对第一走线的侧面产生侧蚀，从而避免了第一走线的导电性能下降，有利于提升阵列基板邦定的可靠性。综上，本发明实施例不仅实现了邦定部具备较好的导电性能，而且实现了邦定部能够与金手指进行可靠电连接，从而提升了阵列基板邦定的可靠性。
附图说明
图1为本发明实施例提供的一种阵列基板的结构示意图；
图2为沿图1中A-A的剖面结构示意图；
图3为沿图1中B-B的剖面结构示意图；
图4为本发明实施例提供的另一种阵列基板的剖面结构示意图；
图5为本发明实施例提供的又一种阵列基板的剖面结构示意图；
图6为沿图5中C-C的剖面结构示意图；
图7为本发明实施例提供的又一种阵列基板的剖面结构示意图；
图8为本发明实施例提供的一种显示面板的剖面结构示意图；
图9为本发明实施例提供的一种阵列基板的制作步骤中形成的阵列基板的剖面结构示意图；
图10为本发明实施例提供的另一种阵列基板的制作步骤中形成的阵列基板的剖面结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
本发明实施例提供了一种阵列基板，该阵列基板可适用于薄膜晶体管为顶栅型结构阵列基板。图1为本发明实施例提供的一种阵列基板的结构示意图，图2为沿图1中A-A的剖面结构示意图，图3为沿图1中B-B的剖面结构示意图。参见图1～图3，该阵列基板包括：依次层叠的衬底100、第一走线层210、第一绝缘层200和平坦化层300。衬底100包括显示区110和非显示区，非显示区包括邦定区120。第一走线层位于衬底100上，第一走线层包括第一走线210，第一走线210由显示区110向邦定区120延伸。第一绝缘层200位于第一走线层远离衬底100的一侧，第一绝缘层200包括第一开口220，第一开口220暴露第一走线210的部分形成邦定部211，第一绝缘层200覆盖第一走线210沿长度方向的边缘211B。平坦化层300位于第一绝缘层200远离衬底100的一侧，平坦化层300用于对阵列基板进行平坦化；平坦化层300包括第二开口，第二开口暴露第一绝缘层200位于邦定区120的部分。
其中，邦定区120是指在阵列基板的非显示区设置一个用于将显示面板的信号线与柔性电路板(FPC)或者驱动芯片(driver IC)电连接的区域。示例性地，邦定区120与柔性电路板电连接，邦定区120内的第一走线210包括绑定部211，柔性电路板上设置有金属焊盘，例如金手指，邦定部211通过异方性导电胶(Anisotropic Conductive Film，ACF)与金手指进行邦定，实现电连接。
第一绝缘层200覆盖第一走线210沿长度方向的边缘211B是指，第一走线210的中间部分211A被第一开口220暴露，而边缘211B被第一绝缘层200覆盖。这样，在刻蚀阳极的工艺步骤中，刻蚀液不会对第一走线210的侧面产生侧蚀，从而避免了第一走线210的导电性能下降，有利于提升阵列基板邦定的可靠性。
另外，平坦化层300在阵列基板中的作用是对阵列基板进行平坦化，避免阵列基板上的薄膜晶体管产生的不平坦对阳极产生影响，造成阳极不平坦，从而影响发光元件的发光效果。由此，与其他绝缘层(例如第一绝缘层200)相比，平坦化层300的厚度较厚，示例性地，平坦化层300为阵列基板中厚度最厚的绝缘层。
平坦化层300的第二开口暴露第一绝缘层200位于邦定区120的部分是指，平坦化层300位于邦定区120的部分被刻蚀掉，相当于平坦化层300在邦定区120的位置开大孔，也就是说，邦定区120不设置平坦化层300，平坦化层300的覆盖面积包括显示区110和非显示区除邦定区120以外的部分。而第一绝缘层200的第一开口220仅暴露邦定部211的中间部分211A，相当于将第一绝缘层200开小孔。示例性地，异方性导电胶通过按压工艺填充于第一开口220内，实现第一走线210的邦定部与柔性电路板的金手指电连接。若第一开口220的厚度较深，异方性导电胶在第一开口220内容易发生产生气泡和断裂等接触不良的现象，从而影响异方性导电胶的导电性能，影响邦定的可靠性。本发明实施例采用第一绝缘层200开小孔，而不采用平坦化层300开小孔，从而减小了第一开口220的深度，有利于邦定区120的平坦化，使得异方性导电胶能够与绑定部211以及金手指可靠电连接。
综上，本发明实施例通过提供一种新的邦定方案，设置第一绝缘层200包括第一开口220，第一开口220暴露第一走线210的部分形成邦定部211，第一绝缘层200覆盖第一走线210沿长度方向的边缘211B，以及平坦化层300包括第二开口，第二开口暴露第一绝缘层200位于邦定区120的部分，不仅实现了邦定部211具备较好的导电性能，而且实现了邦定部211能够与金手指进行可靠电连接，从而提升了阵列基板邦定的可靠性。
在上述各实施例的基础上，可选地，第一走线210被第一绝缘层200覆盖的宽度与第一走线210的宽度的比例范围为a，且0＜a≤0.1。这样设置，有利于在避免在后续刻蚀阳极400时，阳极刻蚀液对第一走线210造成侧蚀的基础上，确保第一开口220具有较大的尺寸，以有利于提升邦定的可靠性。
继续参见图1～图3，在上述各实施例的基础上，可选地，在阵列基板中包括多个金属层以及分别与多个金属层对应设置的多个绝缘层，示例性地，阵列基板包括依次层叠的第一金属层、第二金属层和第三金属层。其中，第一金属层为栅极层，栅极层包括薄膜晶体管的栅极510和电容的第一极板520；第二金属层为电容层，电容层包括电容的第二极板610；第三金属层为源漏电极层，源漏电极层包括源极310和漏极320。第一走线层可以与阵列基板中的金属层复用，这样，第一走线210可以和金属层中的金属结构在同一工艺步骤中制作完成，从而有利于降低阵列基板的工艺成本。
具体地，第一走线210和各金属层的复用方式有多种，下面就其中的几种设置方式进行说明，但不作为对本发明的限定。
继续参见图1～图3，在本发明的一种实施方式中，可选地，第一走线层与电容层同层设置，即第一走线210和电容的第二极板610同层设置，可以在同一工艺步骤中制作而成。相应地，第一绝缘层200即为层间绝缘层。其中，相比于平坦化层300，层间绝缘层的厚度较薄，本发明实施例这样设置，减小了第一开口220的深度，有利于邦定区120的平坦化，使得异方性导电胶能够与绑定部211以及金手指可靠电连接，从而提升了阵列基板邦定的可靠性。
图4为本发明实施例提供的另一种阵列基板的剖面结构示意图，参见图4，在本发明的一种实施方式中，可选地，第一走线层与栅极层同层设置，即第一走线210、栅极510、电容的第一极板520同层设置，可以在同一工艺步骤中制作而成。相应地，第一绝缘层200即为中间层。其中，相比于平坦化层300，中间层的厚度较薄，本发明实施例这样设置，减小了第一开口220的深度，有利于邦定区120的平坦化，使得异方性导电胶能够与绑定部211以及金手指可靠电连接，从而提升了阵列基板邦定的可靠性。
图5为本发明实施例提供的又一种阵列基板的剖面结构示意图，图6为沿图5中C-C的剖面结构示意图。参见图5和图6，在本发明的一种实施方式中，可选地，阵列基板还包括：第二走线层和第二绝缘层700。第二走线层位于第一走线层远离平坦化层300的一侧，第二走线层包括第二走线710，第二走线710由显示区110向邦定区120延伸。第二绝缘层700位于第一走线层和第二走线层之间；第二绝缘层700包括第三开口720，第三开口720位于邦定区120对应第二走线710的位置，且第一走线210通过第三开口720与第二走线710电连接。本发明实施例这样设置，降低了绑定部211的阻抗，有利于提升绑定部211的导电性能，从而有利于降低显示面板的功耗以及确保信号的可靠性。
继续参见图5和图6，在本发明的一种实施方式中，可选地，第二走线层与栅极层同层设置，即第二走线710、栅极510、电容的第一极板520同层设置，可以在同一工艺步骤中制作而成。相应地，第二绝缘层700为中间层。第一走线层与电容层同层设置，即第一走线210和电容的第二极板610同层设置，可以在同一工艺步骤中制作而成。相应地，第一绝缘层200为层间绝缘层。本发明实施例设置分别设置第一走线层和第二走线层与阵列基板中的金属层复用，有利于降低阵列基板的工艺成本。
另外，在现有技术中，阵列基板仅采用一次刻蚀深孔的工艺，在对应有源层810的位置将层间绝缘层、中间层和栅极绝缘层进行一次刻蚀，形成深孔，以实现源极310与有源层的电连接，以及漏极320与有源层的电连接；在深孔刻蚀工艺中，还可以在对应栅极层的信号线的位置，将层间绝缘层和中间层进行一次刻蚀，形成深孔，以实现源漏电极层和栅极层中的信号线的电连接；在深孔刻蚀工艺中，还可以在对应电容层对应信号线的位置进行一次刻蚀，形成浅孔，以实现源漏电极层和电容层中的信号线的电连接。因此，在现有技术中，栅极层中的信号线和电容层中的信号线的电连接需要通过源漏电极层进行换线。
本发明实施例还采用两次刻蚀浅孔的工艺，分别为第一次刻蚀工艺和第二次刻蚀工艺。示例性地，在第一次刻蚀工艺中，在对应第二走线710的位置，刻蚀中间层，以实现第一走线210和第二走线710的电连接。在第二次刻蚀工艺中，在对应第一走线210的邦定部211的位置，刻蚀层间绝缘层，以形成第一开口220。其中，在进行第一次刻蚀工艺中，还可以在对应有源层的位置，刻蚀栅极绝缘层和中间层，以露出有源层的源漏区；以及，在进行第一次刻蚀工艺中，还可以在对应栅极层的信号线的位置，刻蚀中间层，以实现电容层和栅极层中的信号线的电连接。在进行第二次刻蚀工艺中，还可以在对应有源层的位置，刻蚀层间绝缘层，以露出有源层的源漏区。由此可见，本发明实施例这样设置，一方面，可以减少每次刻蚀工艺中的刻蚀液的使用量，从而可以减少对层间绝缘层的横向侧蚀，提升层间绝缘层的绝缘性能，与此同时，可以减少对有源层的过刻量，提升薄膜晶体管的电性表现；另一方面，有利于栅极层和电容层中的信号线在进行电连接时，无需经过源漏电极层进行串接，从而有利于节省源漏电极层的布线空间。
继续参见图6，在上述各实施例的基础上，可选地，第一开口220和第三开口720在衬底100上的垂直投影完全重合。这样设置，可以在阵列基板的制作过程中，中间层和层间绝缘层采用相同的光罩进行刻蚀，从而减少了光罩数目，节约了制作成本。
图7为本发明实施例提供的又一种阵列基板的剖面结构示意图，参见图7，在本发明的一种实施方式中，可选地，阵列基板还包括第四金属层，第四金属层为辅助电源层，辅助电源层包括辅助电源信号线910。平坦化层300设置于辅助电源层远离衬底100的一侧，第一绝缘层200设置于源漏电极层和辅助电源层之间。第一走线层与源漏电极层同层设置，即第一走线210和辅助电源信号线910同层设置，可以在同一工艺步骤中制作而成。其中，包括辅助电源层的阵列基板与不包括辅助电源层的阵列基板相比，源漏电极层上的绝缘层不是平坦化层300，而是第一绝缘层200，这样源漏电极层上的第一绝缘层200的厚度较薄。本发明实施例设置第一走线层与源漏电极层同层设置，减小了第一开口220的深度，有利于邦定区120的平坦化，使得异方性导电胶能够与绑定部211以及金手指可靠电连接，从而提升了阵列基板邦定的可靠性。
综上，本发明实施例通过提供一种新的邦定方案，设置第一绝缘层200包括第一开口220，第一开口220暴露第一走线210的部分形成邦定部211，第一绝缘层200覆盖第一走线210沿长度方向的边缘211B，以及平坦化层300包括第二开口，第二开口暴露第一绝缘层200位于邦定区120的部分，第二绝缘层700包括第三开口720，第三开口720位于邦定区120对应第二走线910的位置，且第一走线210通过第三开口720与第二走线710电连接。这样设置，不仅减小了第一开口220的深度，有利于邦定区120的平坦化，使得异方性导电胶能够与绑定部211以及金手指可靠电连接，且绑定部211由两层金属构成，其阻抗较低，有利于提升绑定部211的导电性能，从而有利于降低显示面板的功耗以及确保信号的可靠性，而且邦定部211能够与金手指进行可靠电连接，提升了阵列基板邦定的可靠性。另外，第二走线层与栅极层同层设置，第一走线层与电容层同层设置，本发明实施例还采用两次刻蚀浅孔的工艺，一方面，可以减少每次刻蚀工艺中的刻蚀液的使用量，从而可以减少对层间绝缘层的横向侧蚀，提升层间绝缘层的绝缘性能，与此同时，可以减少对有源层的过刻量，提升薄膜晶体管的电性表现；另一方面，有利于栅极层和电容层中的信号线在进行电连接时，无需经过源漏电极层进行串接，从而有利于节省源漏电极层的布线空间。
本发明实施例还提供了一种显示面板，该显示面板例如可以是有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板和微发光二极管(Micro LightEmitting Diode，micro-LED/μLED)显示面板等。图8为本发明实施例提供的一种显示面板的剖面结构示意图。参见图8，该显示面板包括如本发明实施例提供的任意一种阵列基板、像素限定层400和发光层420，其技术原理和产生的效果类似，不再赘述。
本发明实施例还提供了一种阵列基板的制作方法，该制作方法适用于本发明任意实施例所提供的阵列基板。图9为本发明实施例提供的一种阵列基板的制作步骤中形成的阵列基板的剖面结构示意图。参见图9，该阵列基板的制作方法包括以下步骤。
S110、提供衬底100，衬底100包括显示区110和非显示区，非显示区包括邦定区120。
其中，衬底100的材料可以包括绝缘材料，例如聚酰亚胺(PI)、氧化硅(SiOx)和氮化硅(SiNx)中的至少一种，示例性地，衬底100为层叠结构，具体为有机材料PI层和无机材料层(SiOx层和SiNx层)层叠设置。层叠结构可以通过沉积工艺依次制作而成。
S120、制作有源层810；有源层810位于显示区110内。
其中，有源层810的材料例如可以为低温多晶硅。示例性地，通过沉积工艺在衬底100上制作非晶硅，采用退火工艺形成多晶硅有源层，然后采用光刻胶+蚀刻工艺图形化有源层810。
可选地，在制作有源层810之后，还包括，在有源层810远离衬底100的一侧制作栅极绝缘层811。栅极绝缘层811的材料例如可以是有机材料、无机材料、或有机层和无机层构成的层叠结构。示例性地，通过沉积工艺在有源层810远离衬底100的一侧制作栅极绝缘层811。
S130、制作栅极510；栅极510位于所述显示区内，且栅极510在衬底上的垂直投影与有源层810在衬底100上的垂直投影交叠。
其中，栅极510的材料可以包括铝(Al)、铝合金、银(Ag)、银合金、铜(Cu)、铜合金、钼(Mo)、钼合金、铬(Cr)、钽(Ta)、钕(Nd)或钛(Ti)中至少一种。具体地，可以采用沉积工艺将栅极材料层制作在栅极绝缘层811上，然后采用光刻胶+光罩+显影的刻蚀工艺图形化栅极材料层，形成栅极510。
可选地，在制作栅极510之后，还包括，在栅极510远离衬底100的一侧制作中间层511。中间层511的材料例如可以是有机材料、无机材料、或有机层和无机层构成的层叠结构。示例性地，通过沉积工艺在栅极510远离衬底100的一侧制作中间层511。
S140、制作第一走线层，并图案化第一走线层，形成第一走线210；第一走线210由显示区110向邦定区120延伸。
其中，第一走线210的材料可以包括铝(Al)、铝合金、银(Ag)、银合金、铜(Cu)、铜合金、钼(Mo)、钼合金、铬(Cr)、钽(Ta)、钕(Nd)或钛(Ti)中至少一种。可选地，第一走线层和电容层同层设置，在刻蚀形成第一走线210的同时，刻蚀形成有电容的第二极板610。具体地，可以采用沉积工艺将第一走线材料层制作在中间层上，然后采用光刻胶+光罩+显影的刻蚀工艺图形化第一走线材料层，形成第一走线210和第二极板610。
S150、制作第一绝缘层200，并图案化第一绝缘层200，在邦定区120内对应第一走线210的位置形成第一开口220，第一绝缘层200覆盖第一走线210沿长度方向的边缘，形成邦定部211。
其中，第一绝缘层200的材料例如可以是单层结构，也可以是由有机材料、无机材料、或有机层和无机层构成的层叠结构。具体地，可以采用沉积工艺在第一走线层上制作第一绝缘层200。然后采用刻蚀工艺形成第一开口220。
S160、制作平坦化层300，平坦化层300用于对阵列基板进行平坦化；图案化平坦化层300，形成第二开口301，第二开口301暴露第一绝缘层200位于邦定区120的部分。
其中，平坦化层300的材料例如可以是有机材料，例如聚酰亚胺(PI)，平坦化层300的厚度较厚，对阵列基板上的各金属层形成的凹凸不平的表面具有较好的平坦化作用。具体地，可以采用沉积工艺制作平坦化层300，然后采用刻蚀工艺形成第二开口301，暴露第一绝缘层200位于邦定区120的部分。
本发明实施例通过提供一种新的阵列基板的制作方法，制作而成的第一绝缘层200包括第一开口220，第一开口220暴露第一走线210的部分形成邦定部211，第一绝缘层200覆盖第一走线210沿长度方向的边缘211B，以及平坦化层300包括第二开口301，第二开口301暴露第一绝缘层200位于邦定区120的部分，本发明实施例采用第一绝缘层200开小孔，而不采用平坦化层300开小孔一方面，减小了第一开口220的深度，有利于邦定区120的平坦化，使得异方性导电胶能够与绑定部211以及金手指可靠电连接；另一方面，在刻蚀阳极410的工艺步骤中，刻蚀液不会对第一走线210的侧面产生侧蚀，从而避免了第一走线210的导电性能下降，有利于提升阵列基板邦定的可靠性。综上，不仅实现了邦定部211具备较好的导电性能，而且实现了邦定部211能够与金手指进行可靠电连接，从而提升了阵列基板邦定的可靠性。
需要说明的是，在上述实施例中示例性地示出了第一走线210与电容层同层设置，因此，第一走线210和第二极板610在同一步骤中制作完成，这并非对本发明的限定。在其他实施例中，例如还可以设置第一走线210与栅极510同层设置，那么，第一走线210和栅极510在同一步骤中制作完成。
图10为本发明实施例提供的另一种阵列基板的制作步骤中形成的阵列基板的剖面结构示意图。参见图10，该阵列基板的制作方法包括以下步骤。
S210、提供衬底100，衬底100包括显示区110和非显示区，非显示区包括邦定区120。
其中，衬底100的材料可以包括绝缘材料，例如聚酰亚胺(PI)、氧化硅(SiOx)和氮化硅(SiNx)中的至少一种，示例性地，衬底100为层叠结构，具体为有机材料PI层和无机材料层(SiOx层和SiNx层)层叠设置。层叠结构可以通过沉积工艺依次制作而成。
S220、制作有源层810；有源层810位于显示区110内。
其中，有源层810的材料例如可以为低温多晶硅。示例性地，通过沉积工艺在衬底100上制作非晶硅，采用退火工艺形成多晶硅有源层，然后采用光刻胶+蚀刻工艺图形化有源层810。
可选地，在制作有源层810之后，还包括，在有源层810远离衬底100的一侧制作栅极绝缘层811。栅极绝缘层811的材料例如可以是有机材料、无机材料、或有机层和无机层构成的层叠结构。示例性地，通过沉积工艺在有源层810远离衬底100的一侧制作栅极绝缘层811。
S230、制作第二走线层，并图案化第二走线层，形成第二走线710；第二走线710由显示区110向邦定区120延伸。
其中，第二走线710的材料可以包括铝(Al)、铝合金、银(Ag)、银合金、铜(Cu)、铜合金、钼(Mo)、钼合金、铬(Cr)、钽(Ta)、钕(Nd)或钛(Ti)中至少一种。可选地，第二走线层和栅极层同层设置，在刻蚀形成第二走线710的同时，刻蚀形成有栅极510和电容的第一极板520。具体地，可以采用沉积工艺将第二走线材料层制作在栅极绝缘层上，然后采用光刻胶+光罩+显影的刻蚀工艺图形化第二走线材料层，形成第二走线710、栅极510和电容的第一极板520。
S240、制作第二绝缘层700，并图案化第二绝缘层700，在邦定区120内对应第二走线710的位置形成第三开口720。
其中，第二绝缘层200的材料例如可以是单层结构，也可以是由有机材料、无机材料、或有机层和无机层构成的层叠结构。具体地，可以采用沉积工艺在第二走线层上制作第二绝缘层700。然后采用刻蚀工艺形成第三开口720。
S250、制作第一走线层，并图案化第一走线层，形成第一走线210；第一走线210由显示区110向邦定区120延伸，第一走线210通过第三开口720与第二走线710电连接。
其中，第一走线210的材料可以包括铝(Al)、铝合金、银(Ag)、银合金、铜(Cu)、铜合金、钼(Mo)、钼合金、铬(Cr)、钽(Ta)、钕(Nd)或钛(Ti)中至少一种。可选地，第一走线层和电容层同层设置，在刻蚀形成第一走线210的同时，刻蚀形成有电容的第二极板610。具体地，可以采用沉积工艺将第一走线材料层制作在中间层上，然后采用光刻胶+光罩+显影的刻蚀工艺图形化第一走线材料层，形成第一走线210和第二极板610。
S260、制作第一绝缘层200，并图案化第一绝缘层200，在邦定区120内对应第一走线210的位置形成第一开口220，第一绝缘层200覆盖第一走线210沿长度方向的边缘，形成邦定部211。
其中，第一绝缘层200的材料例如可以是单层结构，也可以是由有机材料、无机材料、或有机层和无机层构成的层叠结构。具体地，可以采用沉积工艺在第一走线层上制作第一绝缘层200。然后采用刻蚀工艺形成第一开口220。
S270、制作平坦化层300，平坦化层300用于对阵列基板进行平坦化；图案化平坦化层300，形成第二开口301，第二开口301暴露第一绝缘层200位于邦定区120的部分。
其中，平坦化层300的材料例如可以是有机材料，例如聚酰亚胺(PI)，平坦化层300的厚度较厚，对阵列基板上的各金属层形成的凹凸不平的表面具有较好的平坦化作用。具体地，可以采用沉积工艺制作平坦化层300，然后采用刻蚀工艺形成第二开口301，暴露第一绝缘层200位于邦定区120的部分。
本发明实施例对第一绝缘层200和第二绝缘层700采用两次刻蚀工艺，将第一走线210和第二走线710电连接，降低了绑定部211的阻抗，有利于提升绑定部211的导电性能，从而有利于降低显示面板的功耗以及确保信号的可靠性。另外，第二走线层可以与栅极层同层设置，第一走线层可以与电容层同层设置，在刻蚀邦定区120内的第二绝缘层700的同时，还可以刻蚀显示区110内的第二绝缘层700，一方面，可以减少每次刻蚀工艺中的刻蚀液的使用量，从而可以减少对层间绝缘层的横向侧蚀，提升层间绝缘层的绝缘性能，与此同时，可以减少对有源层的过刻量，提升薄膜晶体管的电性表现；另一方面，有利于栅极层和电容层中的信号线在进行电连接时，无需经过源漏电极层进行串接，从而有利于节省源漏电极层的布线空间。
在上述各实施例的基础上，可选地，图案化第一绝缘层200的工艺和在图案化第二绝缘层的工艺均为光刻工艺；且图案化第一绝缘层200和图案化第二绝缘层采用同一光罩进行曝光，从而减少了光罩数目，节约了制作成本。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底，所述衬底包括显示区和非显示区，所述非显示区包括邦定区；
第一走线层，位于所述衬底上，所述第一走线层包括第一走线，所述第一走线由所述显示区向所述邦定区延伸；
第一绝缘层，位于所述第一走线层远离所述衬底的一侧；所述第一绝缘层包括第一开口，所述第一开口暴露所述第一走线的部分形成邦定部，所述第一绝缘层覆盖所述第一走线沿长度方向的边缘；
平坦化层，位于所述第一绝缘层远离所述衬底的一侧；所述平坦化层用于对所述阵列基板进行平坦化；所述平坦化层包括第二开口，所述第二开口暴露所述第一绝缘层位于所述邦定区的部分。
2.根据权利要求1所述的阵列基板，其特征在于，还包括栅极层，所述第一走线层与所述栅极层同层设置；
或者，所述阵列基板还包括电容层，所述第一走线层与所述电容层同层设置；
或者，所述阵列基板还包括源漏电极层，所述第一走线层与所述源漏电极层同层设置。
3.根据权利要求1所述的阵列基板，其特征在于，还包括：
第二走线层，位于所述第一走线层远离所述平坦化层的一侧，所述第二走线层包括第二走线，所述第二走线由所述显示区向所述邦定区延伸；
第二绝缘层，位于所述第一走线层和所述第二走线层之间；所述第二绝缘层包括第三开口，所述第三开口位于所述邦定区对应所述第二走线的位置，且所述第一走线通过所述第三开口与所述第二走线电连接。
4.根据权利要求3所述的阵列基板，其特征在于，还包括栅极层和电容层，所述电容层位于所述栅极层远离所述衬底的一侧；
所述第二走线层与栅极层同层设置；
所述第一走线层与所述电容层同层设置。
5.根据权利要求3所述的阵列基板，其特征在于，所述第一开口和所述第三开口在所述衬底上的垂直投影完全重合。
6.根据权利要求1所述的阵列基板，其特征在于，所述第一走线被所述第一绝缘层覆盖的宽度与所述第一走线的宽度的比例范围为a，且0＜a≤0.1。
7.一种显示面板，其特征在于，包括：如权利要求1-6任一项所述的阵列基板。
8.一种阵列基板的制作方法，其特征在于，包括：
提供衬底，所述衬底包括显示区和非显示区，所述非显示区包括邦定区；
制作有源层；所述有源层位于所述显示区内；
制作第一走线层，并图案化所述第一走线层，形成第一走线；所述第一走线由所述显示区向所述邦定区延伸；
制作第一绝缘层，并图案化所述第一绝缘层，在所述邦定区内对应所述第一走线的位置形成第一开口，所述第一绝缘层覆盖所述第一走线沿长度方向的边缘，形成邦定部；
制作平坦化层，所述平坦化层用于对所述阵列基板进行平坦化；图案化所述平坦化层，形成第二开口，所述第二开口暴露所述第一绝缘层位于所述邦定区的部分。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，在制作第一走线层之前，还包括：
制作第二走线层，并图案化所述第二走线层，形成第二走线；所述第二走线由所述显示区向所述邦定区延伸；
制作第二绝缘层，并图案化所述第二绝缘层，在所述邦定区内对应所述第二走线的位置形成第三开口，所述第一走线通过所述第三开口与所述第二走线电连接。
10.根据权利要求9所述的阵列基板的制作方法，其特征在于，图案化所述第一绝缘层的工艺和在图案化所述第二绝缘层的工艺均为光刻工艺；且图案化所述第一绝缘层和图案化所述第二绝缘层采用同一光罩进行曝光。
CN202010001985.5A 2020-01-02 2020-01-02 阵列基板及其制作方法、显示面板 Pending CN111129040A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010001985.5A CN111129040A (zh) 2020-01-02 2020-01-02 阵列基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010001985.5A CN111129040A (zh) 2020-01-02 2020-01-02 阵列基板及其制作方法、显示面板

Publications (1)

Publication Number Publication Date
CN111129040A true CN111129040A (zh) 2020-05-08

Family

ID=70507415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010001985.5A Pending CN111129040A (zh) 2020-01-02 2020-01-02 阵列基板及其制作方法、显示面板

Country Status (1)

Country Link
CN (1) CN111129040A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111596476A (zh) * 2020-06-29 2020-08-28 厦门天马微电子有限公司 阵列基板、显示面板以及显示装置
CN111999950A (zh) * 2020-08-03 2020-11-27 京东方科技集团股份有限公司 阵列基板、阵列基板的制备方法及液晶面板
CN112186025A (zh) * 2020-10-13 2021-01-05 合肥鑫晟光电科技有限公司 一种显示面板及其制作方法、显示装置
CN112310180A (zh) * 2020-10-29 2021-02-02 昆山国显光电有限公司 显示面板及其制备方法和显示装置
CN112864175A (zh) * 2021-01-27 2021-05-28 昆山国显光电有限公司 显示面板及显示屏
CN112864177A (zh) * 2021-02-05 2021-05-28 昆山国显光电有限公司 显示模组和显示面板
CN113192982A (zh) * 2021-04-14 2021-07-30 深圳市华星光电半导体显示技术有限公司 有机发光显示器件的阵列基板及其制备方法
CN113192979A (zh) * 2021-04-13 2021-07-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN113539086A (zh) * 2021-06-17 2021-10-22 云谷（固安）科技有限公司 引脚组件和显示装置
CN113644105A (zh) * 2021-08-11 2021-11-12 苏州清越光电科技股份有限公司 显示面板的引线结构及其制备方法、显示面板
CN113707830A (zh) * 2021-08-30 2021-11-26 武汉天马微电子有限公司 显示面板及显示装置
WO2024065106A1 (zh) * 2022-09-26 2024-04-04 京东方科技集团股份有限公司 阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847830A (zh) * 2017-03-02 2017-06-13 上海天马微电子有限公司 阵列基板及其制作方法、显示面板
CN107946317A (zh) * 2017-11-20 2018-04-20 京东方科技集团股份有限公司 一种柔性阵列基板及制备方法、显示基板、显示装置
CN109103231A (zh) * 2018-08-27 2018-12-28 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN109659304A (zh) * 2017-10-12 2019-04-19 上海和辉光电有限公司 一种阵列基板、显示面板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847830A (zh) * 2017-03-02 2017-06-13 上海天马微电子有限公司 阵列基板及其制作方法、显示面板
CN109659304A (zh) * 2017-10-12 2019-04-19 上海和辉光电有限公司 一种阵列基板、显示面板及显示装置
CN107946317A (zh) * 2017-11-20 2018-04-20 京东方科技集团股份有限公司 一种柔性阵列基板及制备方法、显示基板、显示装置
CN109103231A (zh) * 2018-08-27 2018-12-28 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111596476B (zh) * 2020-06-29 2022-08-19 厦门天马微电子有限公司 阵列基板、显示面板以及显示装置
CN111596476A (zh) * 2020-06-29 2020-08-28 厦门天马微电子有限公司 阵列基板、显示面板以及显示装置
CN111999950A (zh) * 2020-08-03 2020-11-27 京东方科技集团股份有限公司 阵列基板、阵列基板的制备方法及液晶面板
CN111999950B (zh) * 2020-08-03 2023-07-28 京东方科技集团股份有限公司 阵列基板、阵列基板的制备方法及液晶面板
CN112186025A (zh) * 2020-10-13 2021-01-05 合肥鑫晟光电科技有限公司 一种显示面板及其制作方法、显示装置
US11930677B2 (en) 2020-10-13 2024-03-12 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Display panel with resistance-reducing trace and signal line configured to reduce peel-off, and fabricating method thereof, and displaying device
CN112310180A (zh) * 2020-10-29 2021-02-02 昆山国显光电有限公司 显示面板及其制备方法和显示装置
CN112310180B (zh) * 2020-10-29 2022-10-21 昆山国显光电有限公司 显示面板及其制备方法和显示装置
CN112864175A (zh) * 2021-01-27 2021-05-28 昆山国显光电有限公司 显示面板及显示屏
CN112864175B (zh) * 2021-01-27 2022-10-28 昆山国显光电有限公司 显示面板及显示屏
CN112864177B (zh) * 2021-02-05 2022-10-28 昆山国显光电有限公司 显示模组和显示面板
CN112864177A (zh) * 2021-02-05 2021-05-28 昆山国显光电有限公司 显示模组和显示面板
CN113192979A (zh) * 2021-04-13 2021-07-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN113192982A (zh) * 2021-04-14 2021-07-30 深圳市华星光电半导体显示技术有限公司 有机发光显示器件的阵列基板及其制备方法
CN113539086A (zh) * 2021-06-17 2021-10-22 云谷（固安）科技有限公司 引脚组件和显示装置
CN113644105A (zh) * 2021-08-11 2021-11-12 苏州清越光电科技股份有限公司 显示面板的引线结构及其制备方法、显示面板
CN113707830A (zh) * 2021-08-30 2021-11-26 武汉天马微电子有限公司 显示面板及显示装置
CN113707830B (zh) * 2021-08-30 2023-11-24 武汉天马微电子有限公司 显示面板及显示装置
WO2024065106A1 (zh) * 2022-09-26 2024-04-04 京东方科技集团股份有限公司 阵列基板及显示面板

Similar Documents

Publication Publication Date Title
CN111129040A (zh) 阵列基板及其制作方法、显示面板
CN107394060B (zh) 显示面板、显示装置及制备显示面板的方法
CN109037297B (zh) 一种有机发光显示基板及其制作方法
US8493541B2 (en) Array substrate, manufacturing method thereof and liquid crystal display
US20060175610A1 (en) Signal line, thin film transistor array panel with the signal line, and method for manufacturing the same
CN112366220B (zh) 一种显示基板及其制备方法、显示装置
CN111725250A (zh) 阵列基板及其制备方法、显示面板
US8187929B2 (en) Mask level reduction for MOSFET
CN110718563B (zh) 一种显示基板及其制备方法、显示装置
CN109065590B (zh) 有机发光显示基板及其制作方法、有机发光显示装置
CN110767738B (zh) 显示装置、显示面板及其制造方法
CN105321958B (zh) 薄膜晶体管阵列面板及其制造方法
CN103135304B (zh) 阵列基板及其制造方法
US8048698B2 (en) Thin film transistor array substrate and method for manufacturing the same
US11538892B2 (en) Display panel having circuits on opposing sides of insulating substrate connected by tapered through hole and pad, manufacturing method thereof, and display device
CN112596313A (zh) 阵列基板
US20100230679A1 (en) Contact portion of wire and manufacturing method thereof
KR101254479B1 (ko) 반도체 장치 및 그 제조 방법
KR100848100B1 (ko) 박막 트랜지스터 기판 및 그의 제조방법
CN114464656A (zh) 显示面板、制作方法及显示装置
US20120149158A1 (en) Flattening method of a substrate
CN113421903B (zh) 显示基板及其制备方法、显示面板、显示装置
CN111682050B (zh) 触控显示装置及其制造方法
CN218995843U (zh) 阵列基板、显示面板及显示装置
CN112259579B (zh) Oled显示面板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200508

RJ01 Rejection of invention patent application after publication