CN111999950B - 阵列基板、阵列基板的制备方法及液晶面板 - Google Patents
阵列基板、阵列基板的制备方法及液晶面板 Download PDFInfo
- Publication number
- CN111999950B CN111999950B CN202010768188.XA CN202010768188A CN111999950B CN 111999950 B CN111999950 B CN 111999950B CN 202010768188 A CN202010768188 A CN 202010768188A CN 111999950 B CN111999950 B CN 111999950B
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- array substrate
- substrate
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板、阵列基板的制备方法及液晶面板,其中,阵列基板包括衬底基板和在衬底基板的像素区域和非像素区域中,沿远离衬底基板的方向依次设置的第一走线层、平坦层和第二走线层,其中,像素区域中的平坦层开设有用于供第一走线层与第二走线层电导通的第一通孔,非像素区域中的第一走线层与第二走线层相互绝缘,且该阵列基板还包括设置在平坦层与第二走线层之间的保护层,保护层由不会被刻蚀的材料形成,且像素区域中的保护层开设有与第一通孔对应的第二通孔。本发明提供的阵列基板、阵列基板的制备方法及液晶面板,其能够避免平坦层的损伤,从而提高产品良率,并能够避免对刻蚀设备的工艺腔室造成污染。
Description
技术领域
本发明涉及显示技术领域,具体地,涉及一种阵列基板、阵列基板的制备方法及液晶面板。
背景技术
在采用机发光二极管(Organic Light-Emitting Diode,简称OLED)的穿戴产品的阵列(Array)基板制备过程中,为了满足增加线路排布、实现不同走线方式、提高导电性或减少电阻等需求,经常采用双走线层(SD)结构,即在阵列基板的像素区域和非像素区域,均采用上下两层走线层,并在两层走线层之间设置由聚酰亚胺(PI)胶形成的平坦层(PLN),以满足平坦化的要求,且像素区域中的平坦层中开设有通孔,以使上下两侧走线层能够实现电导通,而非像素区域的平坦层不开设通孔,以使上下两侧走线层相互绝缘。
但在采用双走线层结构的阵列基板的制作过程中,在对位于平坦层上方的走线层进行掩膜工艺,以在位于平坦层上方的走线层上形成图案后,采用干法刻蚀(Dry Etch)设备对图案进行刻蚀时,会将成型的平坦层破坏,且会对刻蚀设备的工艺腔室造成污染。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种阵列基板、阵列基板的制备方法及液晶面板,其能够避免平坦层的损伤,从而提高产品良率,并能够避免对刻蚀设备的工艺腔室造成污染。
为实现本发明的目的而提供一种阵列基板,包括衬底基板和在所述衬底基板的像素区域和非像素区域中,沿远离所述衬底基板的方向依次设置的第一走线层、平坦层和第二走线层,其中,所述像素区域中的所述平坦层开设有用于供所述第一走线层与所述第二走线层电导通的第一通孔,所述非像素区域中的所述第一走线层与所述第二走线层相互绝缘,
所述阵列基板还包括设置在所述平坦层与所述第二走线层之间的保护层,所述保护层由不会被刻蚀的材料形成,且所述像素区域中的所述保护层开设有与所述第一通孔对应的第二通孔。
优选的,所述非像素区域中的所述保护层开设有第三通孔。
优选的,所述第二通孔的内径等于或小于所述第一通孔的内径。
优选的,所述第二通孔的内径小于所述第一通孔的内径。
优选的,形成所述保护层的材料包括硅氮化合物。
本发明还提供一种阵列基板的制备方法,包括:
在衬底基板的像素区域和非像素区域中形成第一走线层;
在形成有所述第一走线层的所述衬底基板上形成平坦层,且所述像素区域中的所述平坦层开设有第一通孔;
在形成有所述平坦层的所述衬底基板上形成保护层,所述保护层由不会被刻蚀的材料形成,且所述像素区域中的所述保护层开设有与所述第一通孔对应的第二通孔;
在形成有所述保护层的所述衬底基板上形成第二走线层。
优选的,在所述在形成有所述平坦层的所述衬底基板上形成保护层之后,在所述非像素区域中的所述保护层中开设第三通孔。
优选的,在所述在形成有所述平坦层的所述衬底基板上形成保护层之后,对所述像素区域中的所述保护层进行掩膜工艺,以在所述像素区域中的所述保护层上与所述第一通孔对应的形成所述第二通孔的图案;
对所述第二通孔的图案进行刻蚀工艺,以在所述像素区域中的所述保护层上开设与所述第一通孔对应的所述第二通孔。
优选的,在所述在形成有所述平坦层的所述衬底基板上形成保护层之后,对所述非像素区域中的所述保护层进行掩膜工艺,以在所述非像素区域中的所述保护层上形成所述第三通孔的图案;
对所述第三通孔的图案进行刻蚀工艺,以在所述非像素区域中的所述保护层上开设所述第三通孔。
本发明还提供一种液晶面板,包括阵列基板、彩膜基板和液晶层,其中,所述阵列基板和所述彩膜基板相对设置,所述液晶层设置在所述阵列基板和所述彩膜基板之间,所述阵列基板采用如本发明提供的所述阵列基板。
本发明具有以下有益效果:
本发明提供的阵列基板,通过在平坦层与第二走线层之间设置,由不会被刻蚀的材料形成的保护层,以在对第二走线层进行刻蚀时,使得保护层不会被刻蚀,从而借助保护层对平坦层进行保护,使平坦层不会被刻蚀,避免在对第二走线层进行刻蚀时,对平坦层造成损伤,从而提高产品良率,并且由于在对第二走线层进行刻蚀时,保护层和平坦层均不会被刻蚀,从而能够避免对刻蚀设备的工艺腔室造成污染。
本发明提供的阵列基板的制备方法,通过在形成有平坦层的衬底基板上形成,由不会被刻蚀的材料形成的保护层,并在形成有保护层的衬底基板上形成第二走线层,以在对第二走线层进行刻蚀时,使得保护层不会被刻蚀,从而借助保护层对平坦层进行保护,使平坦层不会被刻蚀,避免在对第二走线层进行刻蚀时,对平坦层造成损伤,从而提高产品良率,并且由于在对第二走线层进行刻蚀时,保护层和平坦层均不会被刻蚀,从而能够避免对刻蚀设备的工艺腔室造成污染。
本发明提供的液晶面板,借助本发明提供的阵列基板,以能够避免平坦层的损伤,从而提高产品良率,并能够避免对刻蚀设备的工艺腔室造成污染。
附图说明
图1为本发明实施例提供的阵列基板的像素区域的一种结构示意图;
图2为本发明实施例提供的阵列基板的非像素区域的一种结构示意图;
图3为本发明实施例提供的阵列基板的像素区域的另一种的结构示意图;
图4为本发明实施例提供的阵列基板的非像素区域的另一种的结构示意图;
图5为本发明实施例提供的阵列基板的结构示意图;
图6为本发明实施例提供的阵列基板的制备方法的流程图;
附图标记说明:
11-衬底基板;111-像素区域;112-非像素区域;12-第一走线层;13-平坦层;131-第一通孔;14-第二走线层;15-保护层;151-第二通孔;152-第三通孔。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图来对本发明提供的阵列基板、阵列基板的制备方法及液晶面板进行详细描述。
如图1-图4所示,本实施例提供一种阵列基板,包括衬底基板11和在衬底基板11的像素区域111和非像素区域112中,沿远离衬底基板11的方向依次设置的第一走线层12、平坦层13和第二走线层14,其中,像素区域111中的平坦层13开设有用于供第一走线层12与第二走线层14电导通的第一通孔131,非像素区域112中的第一走线层12与第二走线层14相互绝缘,阵列基板还包括设置在平坦层13与第二走线层14之间的保护层15,保护层15由不会被刻蚀的材料形成,且像素区域111中的保护层15开设有与第一通孔131对应的第二通孔151。
本实施例提供的阵列基板,通过在平坦层13与第二走线层14之间设置,由不会被刻蚀的材料形成的保护层15,以在对第二走线层14进行刻蚀时,使得保护层15不会被刻蚀,从而借助保护层15对平坦层13进行保护,使平坦层13不会被刻蚀,避免在对第二走线层14进行刻蚀时,对平坦层13造成损伤,从而提高产品良率,并且由于在对第二走线层14进行刻蚀时,保护层15和平坦层13均不会被刻蚀,从而能够避免对刻蚀设备的工艺腔室造成污染。
具体的,阵列基板包括衬底基板11,衬底基板11包括像素区域111和非像素区域112,其中,像素区域111用于显示图像,非像素区域112不显示图像,像素区域111和非像素区域112中均设置有第一走线层12、平坦层13、保护层15和第二走线层14,且像素区域111和非像素区域112中的第一走线层12、平坦层13、保护层15和第二走线层14均沿远离衬底基板11的方向依次设置。
在位于像素区域111中的平坦层13上开设的第一通孔131,在位于像素区域111中的保护层15上开设的第二通孔151,并使第一通孔131与第二通孔151对应设置,是为了使位于平坦层13和保护层15两侧的第一走线层12和第二走线层14能够电导通,以使像素区域111能够显示图像。而位于非像素区域112中的平坦层13和保护层15并不需要开设通孔,是为了避免位于非像素区域112中的位于平坦层13和保护层15两侧的第一走线层12和第二走线层14电导通,以使位于非像素区域112中的第一走线层12和第二走线层14之间相互绝缘,避免第一走线层12和第二走线层14电导通而产生的短路。
在实际应用中,可能会根据不同产品的要求,对第二走线层14进行图案设计,并对第二走线层14进行掩膜工艺,以在第二走线层14上形成待刻蚀图案,之后通过刻蚀设备对待刻蚀图案进行刻蚀工艺,以在第二走线层14上形成设计的图案。由于平坦层13由聚酰亚胺胶形成,因此,在对第二走线层14进行刻蚀时,也会对平坦层13造成刻蚀,导致平坦层13的损伤,而通过在平坦层13与第二走线层14之间设置保护层15,由保护层15由不会被刻蚀的材料形成,以在对第二走线层14进行刻蚀时,借助保护层15对平坦层13进行保护,使保护层15不会被刻蚀,从而避免平坦层13的损伤。
可选的,形成保护层15的材料可以包括硅氮化合物(SiNx)。
如图1和图3所示,在本发明一优选实施例中,第一通孔131可以沿平坦层13的厚度方向贯穿平坦层13,第二通孔151可以沿保护层15的厚度方向贯穿保护层15。但是,第一通孔131和第二通孔151的开设方式并不限于此。
如图1和图3所示,在本发明一优选实施例中,第一通孔131与第二通孔151可以同轴设置。但是,第一通孔131和第二通孔151的对应方式并不限于此,例如,第一通孔131与第二通孔151不同轴设置,但是第一通孔131与第二通孔151连通,这样也可以使位于平坦层13和保护层15两侧的第一走线层12和第二走线层14能够电导通。
如图1和图3所示,在本发明一优选实施例中,第二通孔151的内径可以等于或小于第一通孔131的内径,以使保护层15能够完全遮挡平坦层13,从而进一步避免平坦层13的损伤,从而进一步提高产品良率,并能够进一步避免对刻蚀设备的工艺腔室造成污染。
如图1所示,优选的,第二通孔151的内径小于第一通孔131的内径。这样的设计是由于在对第二走线层14进行刻蚀时,有可能会对第一通孔131的内周壁造成刻蚀,通过使第二通孔151的内径小于第一通孔131的内径,以使保护层15在第一通孔131中的正投影能够覆盖第一通孔131的部分,从而可以借助保护层15对第一通孔131的内周壁进行遮挡,避免在对第二走线层14进行刻蚀时,对第一通孔131的内周壁造成刻蚀,以进一步避免平坦层13的损伤,从而进一步提高产品良率,并能够进一步避免对刻蚀设备的工艺腔室造成污染。
如图2所示,在本发明一优选实施例中,非像素区域112中的保护层15可以开设有第三通孔152。
在实际应用中,可能会对第二走线层14进行例如物理气相沉积工艺(PhysicalVapor Deposition,简称PVD)或者化学气相沉积工艺(Chemical Vapor Deposition,简称CVD)等薄膜沉积工艺,由于在薄膜沉积工艺过程中,需要使用等离子体对靶材进行溅射,将靶材的原子溅射出来,并使这些溅射出来的原子沉积以形成薄膜,因此,薄膜沉积工艺的温度通常很高,这就使得在对第二走线层14进行薄膜沉积工艺时,阵列基板会处于高温环境中,若位于非像素区域112中的保护层15未开设通孔,则会使得位于非像素区域112中的平坦层13无法散热,则有可能导致平坦层13由于温度过高而爆裂,造成平坦层13的损伤,因此,通过在位于非像素区域112中的保护层15未开设第三通孔152,以使位于非像素区域112中的平坦层13中的热量能够从第三通孔152中散发出去,避免在对第二走线层14进行薄膜沉积工艺时,造成平坦层13的损伤,从而进一步提高产品良率,并能够进一步避免对刻蚀设备的工艺腔室造成污染。
并且,由于位于非像素区域112中的平坦层13并不开设通孔,因此,位于非像素区域112中的位于平坦层13和保护层15两侧的第一走线层12和第二走线层14仍然无法电导通,仍然可以使位于非像素区域112中的第一走线层12和第二走线层14之间相互绝缘,以避免第一走线层12和第二走线层14电导通而产生的短路。
如图5所示,在本发明一优选实施例中,阵列基板的非像素区域112环绕在像素区域111的周围,图5中像素区域111中的黑点表示像素区域111中的保护层15的第二通孔151,图5中非像素区域112中的黑点表示非像素区域112中的保护层15的第三通孔152。
如图2所示,在本发明一优选实施例中,第三通孔152可以沿保护层15的厚度方向贯穿保护层15。但是,第三通孔152的开设方式并不限于此。
如图6所示,本实施例还提供一种阵列基板的制备方法,包括:
S1,在衬底基板11的像素区域111和非像素区域112中形成第一走线层12;
S2,在形成有第一走线层12的衬底基板11上形成平坦层13,且像素区域111中的平坦层13开设有第一通孔131;
S3,在形成有平坦层13的衬底基板11上形成保护层15,保护层15由不会被刻蚀的材料形成,且像素区域111中的保护层15开设有与第一通孔131对应的第二通孔151;
S4,在形成有保护层15的衬底基板11上形成第二走线层14。
这样就可以在衬底基板11的像素区域111和非像素区域112中,沿远离衬底基板11的方向依次形成第一走线层12、平坦层13和第二走线层14,并在平坦层13与第二走线层14之间形成,由不会被刻蚀的材料形成的保护层15。
本实施例提供的阵列基板的制备方法,通过在形成有平坦层13的衬底基板11上形成,由不会被刻蚀的材料形成的保护层15,并在形成有保护层15的衬底基板11上形成第二走线层14,以在对第二走线层14进行刻蚀时,使得保护层15不会被刻蚀,从而借助保护层15对平坦层13进行保护,使平坦层13不会被刻蚀,避免在对第二走线层14进行刻蚀时,对平坦层13造成损伤,从而提高产品良率,并且由于在对第二走线层14进行刻蚀时,保护层15和平坦层13均不会被刻蚀,从而能够避免对刻蚀设备的工艺腔室造成污染。
在实际应用中,在形成有保护层15的衬底基板11上形成第二走线层14之后,可能会根据不同产品的要求,对第二走线层14进行图案设计,并对第二走线层14进行掩膜工艺,以在第二走线层14上形成待刻蚀图案,之后通过刻蚀设备对待刻蚀图案进行刻蚀工艺,以在第二走线层14上形成设计的图案。由于平坦层13由聚酰亚胺胶形成,因此,在对第二走线层14进行刻蚀时,也会对平坦层13造成刻蚀,导致平坦层13的损伤,而通过在平坦层13与第二走线层14之间设置保护层15,由保护层15由不会被刻蚀的材料形成,以在对第二走线层14进行刻蚀时,借助保护层15对平坦层13进行保护,使保护层15不会被刻蚀,从而避免平坦层13的损伤。
可选的,在形成有第一走线层12的衬底基板11上形成平坦层13之后,可以对像素区域111中的平坦层13进行掩膜工艺,以在像素区域111中的保护层15上形成第一通孔131的图案;并对第一通孔131的图案进行刻蚀工艺,以在像素区域111中的保护层15上开设第一通孔131。
可选的,在形成有平坦层13的衬底基板11上形成保护层15之后,对像素区域111中的保护层15进行掩膜工艺,以在像素区域111中的保护层15上与第一通孔131对应的形成第二通孔151的图案;并对第二通孔151的图案进行刻蚀工艺,以在像素区域111中的保护层15上开设与第一通孔131对应的第二通孔151。
在位于像素区域111中的平坦层13上开设的第一通孔131,在位于像素区域111中的保护层15上开设的第二通孔151,并使第一通孔131与第二通孔151对应设置,是为了使位于平坦层13和保护层15两侧的第一走线层12和第二走线层14能够电导通,以使像素区域111中能够显示图像。而位于非像素区域112中的平坦层13和保护层15并不需要开设通孔,是为了避免位于非像素区域112中的位于平坦层13和保护层15两侧的第一走线层12和第二走线层14电导通,以使位于非像素区域112中的第一走线层12和第二走线层14之间相互绝缘,避免第一走线层12和第二走线层14电导通而产生的短路。
如图1和图3所示,在本发明一优选实施例中,第一通孔131可以沿平坦层13的厚度方向贯穿平坦层13,第二通孔151可以沿保护层15的厚度方向贯穿保护层15。但是,第一通孔131和第二通孔151的开设方式并不限于此。
如图2所示,在本发明一优选实施例中,在形成有平坦层13的衬底基板11上形成保护层15之后,可以在非像素区域112中的保护层15中开设第三通孔152。
在实际应用中,在形成有保护层15的衬底基板11上形成第二走线层14之后,可能会对第二走线层14进行例如物理气相沉积工艺或者化学气相沉积工艺等薄膜沉积工艺,由于在薄膜沉积工艺过程中,需要使用等离子体对靶材进行溅射,将靶材的原子溅射出来,并使这些溅射出来的原子沉积以形成薄膜,因此,薄膜沉积工艺的温度通常很高,这就使得在对第二走线层14进行薄膜沉积工艺时,阵列基板会处于高温环境中,若位于非像素区域112中的保护层15未开设通孔,则会使得位于非像素区域112中的平坦层13无法散热,则有可能导致平坦层13由于温度过高而爆裂,造成平坦层13的损伤,因此,通过在位于非像素区域112中的保护层15未开设第三通孔152,以使位于非像素区域112中的平坦层13中的热量能够从第三通孔152中散发出去,避免在对第二走线层14进行薄膜沉积工艺时,造成平坦层13的损伤,从而进一步提高产品良率,并能够进一步避免对刻蚀设备的工艺腔室造成污染。
可选的,在形成有平坦层13的衬底基板11上形成保护层15之后,可以对非像素区域112中的保护层15进行掩膜工艺,以在非像素区域112中的保护层15上形成第三通孔152的图案;并对第三通孔152的图案进行刻蚀工艺,以在非像素区域112中的保护层15上开设第三通孔152。
本实施例还提供一种液晶面板,包括阵列基板、彩膜基板和液晶层,其中,阵列基板和彩膜基板相对设置,液晶层设置在阵列基板和彩膜基板之间,阵列基板采用如本实施例提供的阵列基板。
本实施例提供的液晶面板,借助本发明提供的阵列基板,以能够避免平坦层13的损伤,从而提高产品良率,并能够避免对刻蚀设备的工艺腔室造成污染。
综上所述,本实施例提供的阵列基板、阵列基板的制备方法及液晶面板,其能够避免平坦层13的损伤,从而提高产品良率,并能够避免对刻蚀设备的工艺腔室造成污染。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种阵列基板,包括衬底基板和在所述衬底基板的像素区域和非像素区域中,沿远离所述衬底基板的方向依次设置的第一走线层、平坦层和第二走线层,其中,所述像素区域中的所述平坦层开设有第一通孔,所述非像素区域中的所述第一走线层与所述第二走线层相互绝缘,其特征在于,
所述阵列基板还包括设置在所述平坦层与所述第二走线层之间的保护层,所述保护层由不会被刻蚀的材料形成,且所述像素区域中的所述保护层开设有与所述第一通孔对应的第二通孔,对应的所述第一通孔和所述第二通孔用于供所述第一走线层与所述第二走线层电导通。
2.根据权利要求1所述的阵列基板,其特征在于,所述非像素区域中的所述保护层开设有第三通孔。
3.根据权利要求1所述的阵列基板,其特征在于,所述第二通孔的内径等于或小于所述第一通孔的内径。
4.根据权利要求1所述的阵列基板,其特征在于,所述第二通孔的内径小于所述第一通孔的内径。
5.根据权利要求1所述的阵列基板,其特征在于,形成所述保护层的材料包括硅氮化合物。
6.一种阵列基板的制备方法,其特征在于,包括:
在衬底基板的像素区域和非像素区域中形成第一走线层;
在形成有所述第一走线层的所述衬底基板上形成平坦层,且所述像素区域中的所述平坦层开设有第一通孔;
在形成有所述平坦层的所述衬底基板上形成保护层,所述保护层由不会被刻蚀的材料形成,且所述像素区域中的所述保护层开设有与所述第一通孔对应的第二通孔;
在形成有所述保护层的所述衬底基板上形成第二走线层,所述非像素区域中的所述第一走线层与所述第二走线层相互绝缘,对应的所述第一通孔和所述第二通孔用于供所述第一走线层与所述第二走线层电导通。
7.根据权利要求6所述的阵列基板的制备方法,其特征在于,在所述在形成有所述平坦层的所述衬底基板上形成保护层之后,在所述非像素区域中的所述保护层中开设第三通孔。
8.根据权利要求6所述的阵列基板的制备方法,其特征在于,在所述在形成有所述平坦层的所述衬底基板上形成保护层之后,对所述像素区域中的所述保护层进行掩膜工艺,以在所述像素区域中的所述保护层上与所述第一通孔对应的形成所述第二通孔的图案;
对所述第二通孔的图案进行刻蚀工艺,以在所述像素区域中的所述保护层上开设与所述第一通孔对应的所述第二通孔。
9.根据权利要求7所述的阵列基板的制备方法,其特征在于,在所述在形成有所述平坦层的所述衬底基板上形成保护层之后,对所述非像素区域中的所述保护层进行掩膜工艺,以在所述非像素区域中的所述保护层上形成所述第三通孔的图案;
对所述第三通孔的图案进行刻蚀工艺,以在所述非像素区域中的所述保护层上开设所述第三通孔。
10.一种液晶面板,包括阵列基板、彩膜基板和液晶层,其中,所述阵列基板和所述彩膜基板相对设置,所述液晶层设置在所述阵列基板和所述彩膜基板之间,其特征在于,所述阵列基板采用如权利要求1-5任意一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010768188.XA CN111999950B (zh) | 2020-08-03 | 2020-08-03 | 阵列基板、阵列基板的制备方法及液晶面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010768188.XA CN111999950B (zh) | 2020-08-03 | 2020-08-03 | 阵列基板、阵列基板的制备方法及液晶面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111999950A CN111999950A (zh) | 2020-11-27 |
CN111999950B true CN111999950B (zh) | 2023-07-28 |
Family
ID=73464268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010768188.XA Active CN111999950B (zh) | 2020-08-03 | 2020-08-03 | 阵列基板、阵列基板的制备方法及液晶面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111999950B (zh) |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007192968A (ja) * | 2006-01-18 | 2007-08-02 | Epson Imaging Devices Corp | 液晶表示装置 |
JP2008205333A (ja) * | 2007-02-22 | 2008-09-04 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタ及びその製造方法 |
JP2009133965A (ja) * | 2007-11-29 | 2009-06-18 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板 |
CN103208491A (zh) * | 2013-02-25 | 2013-07-17 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
CN103257499A (zh) * | 2013-05-28 | 2013-08-21 | 南京中电熊猫液晶显示科技有限公司 | Tft-lcd阵列基板及其制造方法 |
CN104076567A (zh) * | 2014-07-22 | 2014-10-01 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
CN104698709A (zh) * | 2015-04-01 | 2015-06-10 | 上海天马微电子有限公司 | 一种阵列基板和液晶显示面板 |
CN104698710A (zh) * | 2015-04-01 | 2015-06-10 | 上海天马微电子有限公司 | 一种阵列基板以及液晶显示装置 |
CN105096753A (zh) * | 2015-09-01 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
CN105808014A (zh) * | 2016-05-19 | 2016-07-27 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、触控显示装置 |
CN207517684U (zh) * | 2017-11-30 | 2018-06-19 | 云谷(固安)科技有限公司 | 阵列基板及显示屏 |
CN109003960A (zh) * | 2018-07-31 | 2018-12-14 | 京东方科技集团股份有限公司 | 一种柔性显示基板 |
CN109037235A (zh) * | 2018-07-20 | 2018-12-18 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
CN109100896A (zh) * | 2018-10-08 | 2018-12-28 | 深圳市华星光电技术有限公司 | 阵列基板、显示面板及其显示面板的垂直淡线修复方法 |
CN111129040A (zh) * | 2020-01-02 | 2020-05-08 | 昆山国显光电有限公司 | 阵列基板及其制作方法、显示面板 |
CN111158519A (zh) * | 2019-12-24 | 2020-05-15 | 维沃移动通信有限公司 | 触控组件、显示模组、电子设备和触控组件的制备方法 |
-
2020
- 2020-08-03 CN CN202010768188.XA patent/CN111999950B/zh active Active
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007192968A (ja) * | 2006-01-18 | 2007-08-02 | Epson Imaging Devices Corp | 液晶表示装置 |
JP2008205333A (ja) * | 2007-02-22 | 2008-09-04 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタ及びその製造方法 |
JP2009133965A (ja) * | 2007-11-29 | 2009-06-18 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板 |
CN103208491A (zh) * | 2013-02-25 | 2013-07-17 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
CN103257499A (zh) * | 2013-05-28 | 2013-08-21 | 南京中电熊猫液晶显示科技有限公司 | Tft-lcd阵列基板及其制造方法 |
CN104076567A (zh) * | 2014-07-22 | 2014-10-01 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、显示装置 |
CN104698709A (zh) * | 2015-04-01 | 2015-06-10 | 上海天马微电子有限公司 | 一种阵列基板和液晶显示面板 |
CN104698710A (zh) * | 2015-04-01 | 2015-06-10 | 上海天马微电子有限公司 | 一种阵列基板以及液晶显示装置 |
CN105096753A (zh) * | 2015-09-01 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
CN105808014A (zh) * | 2016-05-19 | 2016-07-27 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、触控显示装置 |
CN207517684U (zh) * | 2017-11-30 | 2018-06-19 | 云谷(固安)科技有限公司 | 阵列基板及显示屏 |
CN109037235A (zh) * | 2018-07-20 | 2018-12-18 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
CN109003960A (zh) * | 2018-07-31 | 2018-12-14 | 京东方科技集团股份有限公司 | 一种柔性显示基板 |
CN109100896A (zh) * | 2018-10-08 | 2018-12-28 | 深圳市华星光电技术有限公司 | 阵列基板、显示面板及其显示面板的垂直淡线修复方法 |
CN111158519A (zh) * | 2019-12-24 | 2020-05-15 | 维沃移动通信有限公司 | 触控组件、显示模组、电子设备和触控组件的制备方法 |
CN111129040A (zh) * | 2020-01-02 | 2020-05-08 | 昆山国显光电有限公司 | 阵列基板及其制作方法、显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN111999950A (zh) | 2020-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI658579B (zh) | 有機發光顯示設備及其製造方法 | |
CN101930992B (zh) | 显示装置 | |
CN107919377A (zh) | 柔性显示装置及其制造方法 | |
CN101086996B (zh) | 薄膜晶体管阵列面板及其制造方法 | |
US8906718B2 (en) | Method for forming vapor deposition film, and method for producing display device | |
CN109616587B (zh) | 显示基板及其制造方法和显示装置 | |
US20150147838A1 (en) | Manufacturing method of display device | |
WO2019184252A1 (zh) | 柔性tft背板的制作方法及柔性tft背板 | |
TWI555150B (zh) | 電子元件及其製法 | |
US20170285430A1 (en) | Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device | |
CN107039488A (zh) | 显示装置 | |
CN101017840A (zh) | 有机薄膜晶体管阵列板 | |
CN104716147B (zh) | 一种tft阵列基板及其制备方法、显示装置 | |
US10325985B2 (en) | Protecting transistor elements against degrading species | |
CN105810695B (zh) | 阵列基板及显示装置 | |
KR20100122282A (ko) | 유기발광다이오드 표시장치의 제조방법 | |
US20220262890A1 (en) | Display substrate and display apparatus | |
CN109920845A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
CN108550711A (zh) | Oled器件及其制造方法、oled显示器 | |
US9799688B2 (en) | Array substrate with uniform charge distribution, method for manufacturing the same and display device | |
KR20140008562A (ko) | 유기 발광 표시 장치의 제조 방법 | |
CN111999950B (zh) | 阵列基板、阵列基板的制备方法及液晶面板 | |
CN109524421A (zh) | 转接基板及其制造方法、阵列基板及显示装置 | |
CN111081140B (zh) | 显示面板及显示面板制作方法 | |
WO2020233485A1 (zh) | 发光器件及其制造方法、掩膜板、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |