CN111106799B - 振荡器、电子设备和移动体 - Google Patents

振荡器、电子设备和移动体 Download PDF

Info

Publication number
CN111106799B
CN111106799B CN201911030715.0A CN201911030715A CN111106799B CN 111106799 B CN111106799 B CN 111106799B CN 201911030715 A CN201911030715 A CN 201911030715A CN 111106799 B CN111106799 B CN 111106799B
Authority
CN
China
Prior art keywords
oscillator
integrated circuit
vibrator
circuit element
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911030715.0A
Other languages
English (en)
Other versions
CN111106799A (zh
Inventor
伊藤久浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN111106799A publication Critical patent/CN111106799A/zh
Application granted granted Critical
Publication of CN111106799B publication Critical patent/CN111106799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49596—Oscillators in combination with lead-frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02015—Characteristics of piezoelectric layers, e.g. cutting angles
    • H03H9/02023—Characteristics of piezoelectric layers, e.g. cutting angles consisting of quartz
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02157—Dimensional parameters, e.g. ratio between two dimension parameters, length, width or thickness
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0519—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for cantilever
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0533—Holders; Supports for bulk acoustic wave devices consisting of wire
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/21—Crystal tuning forks
    • H03H9/215—Crystal tuning forks consisting of quartz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/802—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

振荡器、电子设备和移动体。能够减少集成电路元件内置的电感的Q值发生恶化的可能性。振荡器具有：振子，其包含振动片和收纳所述振动片的振动片用容器；集成电路元件，其包含电感；以及作为非导体的间隔部件，所述振子与所述集成电路元件层叠，所述振子具有金属部件，所述间隔部件设置在所述振子与所述集成电路元件之间。

Description

振荡器、电子设备和移动体
技术领域
本发明涉及振荡器、电子设备和移动体。
背景技术
使石英振子等振子振荡并输出期望频率的信号的振荡器被广泛用于各种电子设备、系统。为了满足小型化的要求，已知有将振子与用于使振子振荡的集成电路元件(IC：Integrated Circuit)层叠而成的振荡器。例如，在专利文献1中公开了将石英振子与半导体元件层叠在基板上的半导体模块。在该半导体模块中，电感等电子部件与石英振子以及半导体元件分开地搭载在基板上。
专利文献1：日本特开2010-10480号公报
但是，在振子与IC层叠而成的振荡器构成为将电感内置于IC以实现进一步小型化的情况下，本发明人发现产生新的问题。即，由于在电感中流过的电流而产生的磁场被构成石英振子的一部分的金属部件遮挡，在该金属部件内产生涡电流，其结果，电感的Q值可能发生恶化，从而作为电路要素的功能发生劣化。
发明内容
本发明的振荡器的一个方式具有：振子，其包含振动片和收纳所述振动片的振动片用容器；集成电路元件，其包含电感；以及作为非导体的间隔部件，所述振子与所述集成电路元件层叠，所述振子具有金属部件，所述间隔部件设置在所述振子与所述集成电路元件之间。
在所述振荡器的一个方式中，也可以是，所述间隔部件的厚度为所述电感的外径的1/2以上。
在所述振荡器的一个方式中，也可以是，所述振动片用容器包含：基体，其设置有收纳所述振动片的凹部；以及作为所述金属部件的盖体，所述振子以所述盖体与所述集成电路元件面对的方式搭载于所述间隔部件。
本发明的振荡器的一个方式具有：振子，其包含振动片和收纳所述振动片的振动片用容器；集成电路元件，其包含电感；以及作为导体的间隔部件，所述振子与所述集成电路元件层叠，所述振子具有金属部件，所述间隔部件设置在所述振子与所述集成电路元件之间，将所述振子与所述集成电路元件电连接，在俯视观察时，所述间隔部件不与所述电感重叠。
在所述振荡器的一个方式中，也可以是，所述集成电路元件包含保护环，该保护环设置在所述电感的周围，在俯视观察时，所述间隔部件不与所述保护环重叠。
在所述振荡器的一个方式中，也可以是，所述振动片用容器包含：基体，其设有收纳所述振动片的凹部；以及作为所述金属部件的盖体，所述振子以所述基体与所述集成电路元件面对的方式，隔着所述间隔部件搭载于所述集成电路元件。
在所述振荡器的一个方式中，也可以是，在俯视观察时，所述电感与所述金属部件重叠。
在所述振荡器的一个方式中，也可以是，所述间隔部件的厚度为1毫米以下。
本发明的电子设备的一个方式具有所述振荡器的一个方式。
本发明的移动体的一个方式具有所述振荡器的一个方式。
附图说明
图1是本实施方式的振荡器的功能框图。
图2是示出压控振荡器的结构例的图。
图3是本实施方式的振荡器的立体图。
图4是第1实施方式的振荡器的侧视图。
图5是示出第1实施方式的振荡器中的集成电路元件的内部配置的一例的图。
图6是从振荡器的侧面观察到的集成电路元件、间隔部件和振子的图。
图7是示出比较例的振荡器中的振荡信号的相位噪声的图。
图8是第1实施方式的振荡器中的振荡信号的相位噪声的图。
图9是第2实施方式的振荡器的侧视图。
图10是示出第2实施方式的振荡器中的集成电路元件的内部配置的一例的图。
图11是本实施方式的电子设备的功能框图。
图12是示出本实施方式的电子设备的外观的一例的图。
图13是示出本实施方式的移动体的一例的图。
标号说明
1：振荡器；2：电极；3：基座；4：模制树脂；10：集成电路元件；10a、10b、10c、10d：边；11：振荡用电路；12：控制电路；13：电压调节器；14：PLL电路；16：输出电路；20：振子；21：振动片；22：振动片用容器；23：基体；24：盖体；25：接缝环；26：电极；27：电极；28：导电性粘接材料；31：电流源；32：电感；33：电感；34：可变电容二极管；35：可变电容二极管；36：N沟道型MOS晶体管；37：N沟道型MOS晶体管；41：粘接材料；42：粘接材料；50：保护环；51：线；52：线；53：线；60：涂层部件；70：间隔部件；80：间隔部件；141：相位比较器；142：电荷泵；143：低通滤波器；144：压控振荡器；145：分频电路；146：分频电路；161：分频电路；162：输出缓冲器；300：电子设备；310：振荡器；312：集成电路元件；313：振子；320：CPU；330：操作部；340：ROM；350：RAM；360：通信部；370：显示部；400：移动体；410：振荡器；420、430、440：控制器；450：电池；460：备用电池。
具体实施方式
下面，参照附图对本发明的优选实施方式进行详细说明。另外，以下说明的实施方式不对权利要求所记载的本发明的内容进行不合理限定。此外，以下说明的所有结构并非都是本发明的必要结构要件。
1.振荡器
1-1.第1实施方式
[振荡器的功能结构]
图1是本实施方式的振荡器1的功能框图。如图1所示，本实施方式的振荡器1包含集成电路元件10和振子20。
作为振子20，例如可以使用石英振子、SAW(Surface Acoustic Wave)谐振元件、其它压电振动元件、MEMS(Micro Electro Mechanical Systems)振子等。
在本实施方式中，集成电路元件10包含振荡用电路11、控制电路12、电压调节器13、PLL电路14和输出电路16。另外，集成电路元件10也可以构成为省略或变更这些要素的一部分或者追加其它要素。
电压调节器13根据经由VDD端子而供给的电源电压，生成以经由VSS端子而供给的地电压为基准的规定电压。电压调节器13生成的电压成为振荡用电路11和PLL电路14的电源电压。
振荡用电路11经由XG端子与振子20的一端连接，经由XD端子与振子20的另一端连接。振荡用电路11对经由XG端子输入的振子20的输出信号进行放大，将放大后的信号经由XD端子反馈到振子20，由此使振子20振荡。例如，由振子20和振荡用电路11构成的振荡电路也可以是皮尔斯振荡电路、反相器型振荡电路、考毕兹振荡电路、哈特莱振荡电路等各种类型的振荡电路。
PLL电路14生成并输出与从振荡用电路11输出的振荡信号相位同步的、对该振荡信号的频率进行倍增后进行分频而得的振荡信号。PLL电路14的倍增数、分频比由控制信号PLLCTRL设定。
在本实施方式中，PLL电路14为分数N-PLL电路。具体而言，PLL电路14包含相位比较器141、电荷泵142、低通滤波器143、压控振荡器144、分频电路145和分频电路146。
相位比较器141对振荡用电路11输出的振荡信号和分频电路145输出的振荡信号的相位差进行比较，将比较结果作为脉冲电压输出。
电荷泵142将相位比较器141输出的脉冲电压转换为电流，低通滤波器143对电荷泵142输出的电流进行平滑化并转换为电压。
压控振荡器144输出频率与低通滤波器143的输出电压对应地发生变化的振荡信号。在本实施方式中，压控振荡器144由使用电感和可变电容元件而构成的LC振荡电路实现。
分频电路145输出以根据控制信号PLLCTRL而设定的分频比对压控振荡器144输出的振荡信号进行整数分频后的振荡信号。在本实施方式中，分频电路145的分频比按照时序变化为整数值N的附近的范围的多个整数值，其时间平均值为N+F/M。因此，在从振荡用电路11输出的振荡信号的相位与从分频电路145输出的振荡信号的相位同步的稳态下，从压控振荡器144输出的振荡信号的频率fVCO与从振荡用电路11输出的振荡信号的频率fOSC满足式(1)的关系。
Figure BDA0002250071360000041
分频电路146输出以根据控制信号PLLCTRL而设定的分频比对压控振荡器144输出的振荡信号进行整数分频后的振荡信号。
输出电路16输出基于从PLL电路14输出的振荡信号的信号。具体而言，向输出电路16输入从振荡用电路11输出的振荡信号，并且输入从PLL电路14的分频电路146输出的振荡信号。然后，输出电路16生成从所输入的两种振荡信号中选择1个振荡信号并进行分频后的振荡信号，以所选择的输出形式输出所生成的振荡信号。与控制信号OUTCTRL对应地进行输出电路16中的振荡信号、输出形式的选择和分频比的设定。
在本实施方式中，输出电路16包含分频电路161和输出缓冲器162。
分频电路161根据控制信号OUTCTRL选择从振荡用电路11输出的振荡信号和从PLL电路14的分频电路146输出的振荡信号中的任意一个，输出以根据控制信号OUTCTRL而设定的分频比对所选择的振荡信号进行分频后的振荡信号。
输出缓冲器162基于经由VDDO端子供给的电源电压，将从分频电路161输出的振荡信号转换为根据控制信号OUTCTRL而选择的输出形式的振荡信号，经由OUT端子和OUTB端子中的至少一方输出到集成电路元件10的外部。例如，在选择了PECL(Positive EmitterCoupled Logic)输出、LVDS(Low Voltage Differential Signaling)输出、HCSL(High-Speed Current Steering Logic)输出等差动输出作为输出形式的情况下，输出缓冲器162经由OUT端子和OUTB端子输出差动的振荡信号。此外，在选择了CMOS(Complementary MetalOxide Semiconductor)输出等单端输出作为输出形式的情况下，输出缓冲器162经由OUT端子或OUTB端子输出单端的振荡信号。另外，根据控制信号OUTCTRL而控制输出缓冲器162是输出振荡信号、还是停止振荡信号的输出。
控制电路12生成上述的控制信号PLLCTRL和控制信号OUTCTRL。具体而言，控制电路12具有未图示的支持I2C(Inter-Integrated Circuit)总线的接口电路和存储电路，与从未图示的外部装置经由SCL端子输入的串行时钟信号同步地接收经由SDA端子输入的串行数据信号，依照接收到的串行数据将各种数据存储到存储电路中。然后，控制电路12根据存储电路存储的各种数据，生成控制信号PLLCTRL和控制信号OUTCTRL。另外，控制电路12具有的接口电路不限于支持I2C总线的接口电路，例如也可以是支持SPI(Serial PeripheralInterface)总线的接口电路等。
图2是示出压控振荡器144的结构例的图。图2所示的压控振荡器144包含电流源31、电感32、33、作为可变电容元件的可变电容二极管34、35和N沟道型MOS晶体管36、37。而且，压控振荡器144将由振荡级生成的振荡信号例如作为差动信号OUT+、OUT-输出，该振荡级由N沟道型MOS晶体管36、37构成。对可变电容二极管34的阳极与可变电容二极管35的阳极连接的节点N1施加低通滤波器143的输出电压，可变电容二极管34、35的电容值与节点N1的电压对应地发生变化。从压控振荡器144输出的振荡信号的频率由电感32、33的电感值和可变电容二极管34、35的电容值决定。
以上述的方式构成的本实施方式的振荡器1根据从振子20输出的振荡信号生成并输出与设定对应的多种频率的振荡信号，该振荡器1能够用作时钟信号生成装置。
[振荡器的构造]
图3和图4是示出第1实施方式的振荡器1的构造的一例的图。图3是振荡器1的立体图，图4是振荡器1的侧视图。在图4中，为了方便起见，以透视的状态示出模制树脂4、振子20的容器等。
如图3和图4所示，第1实施方式的振荡器1是利用模制树脂4密封集成电路元件10和振子20的构造、例如QFN(Quad Flat Non-lead Package)封装构造，整体上为低高度的长方体形状。在振荡器1的各侧面设置有多个金属的电极2。各电极2也在振荡器1的底面的周边部露出。
如图4所示，集成电路元件10搭载在金属的基座3上，集成电路元件10与基座3利用粘接材料41粘接起来。基座3的底面朝振荡器1的底面露出。该基座3例如接地。
如图4所示，振子20包含振动片21和收纳振动片21的振动片用容器22。振动片用容器22包含：基体23，其设置有收纳振动片21的凹部；作为金属部件的盖体24；以及接缝环25，其将基体23与盖体24接合。基体23的部件例如为陶瓷。盖体24的部件例如是可伐合金。
振动片21是薄板状的部件，在该振动片21的两面分别设置有金属的激励电极21a、21b。振动片21利用导电性粘接材料28与设置在基体23上的金属的电极27粘接，以与振动片21的形状、质量对应的期望频率进行振荡，该振动片21包含激励电极21a、21b。作为振动片21的材料，可使用石英、钽酸锂、铌酸锂等压电单晶体、锆钛酸铅等压电陶瓷等压电材料或硅半导体材料等。此外，作为振动片21的激励方法，可以使用基于压电效应的激励，也可以使用基于库仑力的静电驱动。
如图4所示，在集成电路元件10的上表面涂敷有用于保护集成电路元件10的内部电路的涂层部件60。涂层部件60的材料例如为聚酰亚胺。而且，在集成电路元件10的上表面隔着涂层部件60而设置有作为非导体的间隔部件70。间隔部件70的材料例如可以是聚酰亚胺等合成树脂。间隔部件70例如也可以是层叠以聚酰亚胺等合成树脂为材料的带而成的部件，还可以是对聚酰亚胺等合成树脂进行旋涂而形成的部件。
间隔部件70设置在振子20与集成电路元件10之间。具体而言，振子20搭载在间隔部件70的上表面，振子20的盖体24与间隔部件70利用粘接材料42粘接起来。即，振子20以使盖体24与集成电路元件10面对的方式，搭载在间隔部件70上。
如图4所示，在振子20的振动片用容器22的外表面、即基体23的外表面设置有多个电极26。其中的2个电极26利用设置在基体23上的未图示的布线，分别与振动片21的激励电极21a、21b电连接。
1个电极26利用以金等为材料的线51与作为设置在集成电路元件10的上表面的XG端子发挥功能的焊盘键合。另一个电极26利用未图示的其它线51与作为设置在集成电路元件10的上表面的XD端子发挥功能的焊盘键合。
设置在集成电路元件10的上表面的其它一部分的焊盘分别利用以金等为材料的线52与各电极2键合。此外，作为设置在集成电路元件10的上表面的VSS端子发挥功能的焊盘利用以金等为材料的线53与基座3键合。
这样，本实施方式的振荡器1将振子20与集成电路元件10层叠，实现了小型化。
[集成电路元件的内部配置]
图5是示出第1实施方式的振荡器1中的集成电路元件10的内部配置的一例的图，是从上表面观察振荡器1时的集成电路元件10的俯视图。图5示出集成电路元件10具有的各电路和作为一部分端子发挥功能的焊盘的配置。此外，在图5中，用虚线表示振子20。另外，在图5中，“OSC”为振荡用电路11，“Control Logic”为控制电路12，“VREG”为电压调节器13。此外，“PFD”为相位比较器141，“CP”为电荷泵142，“LPF”为低通滤波器143，“VCO”为压控振荡器144，“ODIV1”为分频电路146。此外，“ODIV2”为分频电路161，“OBUF”为输出缓冲器162。
如图5所示，集成电路元件10在俯视观察时为具有4个边10a、10b、10c、10d的矩形。
在俯视观察振荡器1或集成电路元件10时，振荡用电路11配置于集成电路元件10的边10a的附近。而且，作为XG端子发挥功能的焊盘沿着集成电路元件10的边10a设置。同样，作为XD端子发挥功能的焊盘沿着集成电路元件10的边10a设置。因此，根据本实施方式的振荡器1，在振荡用电路11中根据从XG端子输入的信号而生成的振荡信号在较短的布线中传播而从XD端子输出，因此，不易受到噪声的影响。
在俯视观察振荡器1或集成电路元件10时，电压调节器13配置于振荡用电路11与PLL电路14之间。此外，控制电路12配置于振荡用电路11与PLL电路14之间。
此外，在俯视观察振荡器1或集成电路元件10时，PLL电路14配置于振荡用电路11与输出电路16之间。
此外，在俯视观察振荡器1或集成电路元件10时，输出电路16配置于与集成电路元件10的边10a相对的边10c的附近。而且，作为OUT端子或OUTB端子发挥功能，与输出电路16电连接的焊盘沿着边10c设置。
由振荡用电路11生成的振荡信号传播到PLL电路14，进一步传播到输出电路16，从OUT端子和OUTB端子输出基于该振荡信号的信号。因此，在本实施方式的振荡器1中，通过与这样的信号流向匹配地使各电路和各焊盘成为图5的配置，在从边10a朝向边10c的大致一个方向上流过各种信号，该各种信号传播的各布线变短，因此，可减少由于与其它信号的串扰等而叠加在各信号上的噪声。并且，由于各布线变短，所以，布线区域整体变小，因此，可减少集成电路元件10的面积。
此外，在本实施方式中，PLL电路14的压控振荡器144包含的电感32、33设置于边10b的附近。在电感32、33的周围设置有作为恒压例如地电压的保护环50。而且，在俯视观察振荡器1时，用虚线表示的振子20与电感32、33重叠。即，电感32、33与振子20具有的作为金属部件的盖体24、激励电极21a、21b重叠。
因此，当振子20与集成电路元件10的距离较小时，由流过电感32、33的电流产生的磁场被振子20的金属部件遮挡，在该金属部件中产生涡电流。其结果，电感32、33的Q值发生恶化，作为电路要素的功能发生劣化。
与此相对，在本实施方式中，在振子20与集成电路元件10之间设置有间隔部件70，因此，振子20与集成电路元件10隔开间隔部件70的厚度。因此，由流过电感32、33的电流而产生的磁场不易被振子20的金属部件遮挡，不易在该金属部件中产生涡电流。其结果，可减少电感32、33的Q值的恶化，减少作为电路要素的功能发生劣化的可能性。
图6是从振荡器1的侧面观察图4所示的集成电路元件10、间隔部件70和振子20的图，为了方便起见，还示出了集成电路元件10内部的电感32。在图6中，在电感32的右侧从近前侧向里侧流过电流，由该电流产生顺时针的磁场M1。此外，在电感32的左侧，从里侧向近前侧流过电流，由该电流产生逆时针的磁场M2。
电感32的卷绕数越大，则产生的磁场M1、M2越大，并且，电感32的外径L1越大。即，电感32的外径L1与磁场M1、M2的大小存在相关，电感32的外径L1越大，则磁场M1、M2越大。因此，为了减少由磁场M1、M2引起的电感32、33的Q值的恶化，优选增大间隔部件70的厚度L2，从而增大振子20与集成电路元件10的距离。关于电感33，也是同样的。例如，在电感32、33的轮廓为矩形的情况下，电感32、33的外径L1为该矩形的最长的边的长度，在电感32、33的轮廓为椭圆的情况下，该电感32、33的外径L1为该椭圆的长轴的长度。
在图7中，用实线示出以不存在间隔部件70、且振子20的盖体24为上侧的方式在集成电路元件10的上表面搭载有振子20的比较例的振荡器中的振荡信号的相位噪声。此外，在图8中，用实线表示电感32、33的外径L1为340μm、且间隔部件70的厚度为200μm的情况下的振荡器1中的振荡信号的相位噪声。在图7和图8中，横轴为频率，纵轴为相位噪声的大小。另外，在图7和图8中，虚线表示在集成电路元件10的上表面未搭载有振子20的情况下的振荡信号的相位噪声、即理想相位噪声。
在比较例的振荡器中，盖体24与电感32、33的距离较大，但是，激励电极21a、21b与电感32、33的距离较小，因此，如图7所示，比较例的振荡器的相位噪声比理想相位噪声恶化。
与此相对，如图8所示，本实施方式的振荡器1的相位噪声与理想相位噪声几乎不存在差异。根据图8所示的结果，可认为电感32、33的外径L1为340μm、且间隔部件70的厚度为170μm的振荡器1的相位噪声与理想相位噪声是相同程度、或者最差也优于比较例的振荡器的相位噪声。一般而言，在本实施方式的振荡器1中，为了充分减少被振子20的金属部件遮挡的磁场M1、M2，间隔部件70的厚度L2优选为电感32、33的外径L1的1/2以上。但是，间隔部件70的厚度L2越大，则振荡器1的高度越大，可能存在不满足QFN等封装的尺寸的限制的情况，因此，间隔部件70的厚度L2优选为1毫米以下。
[本实施方式的作用效果]
在以上说明的第1实施方式的振荡器1中，层叠振子20与集成电路元件10，在振子20与集成电路元件10之间设置有作为非导体的间隔部件70。具体而言，振子20以使盖体24与集成电路元件10面对的方式，搭载在间隔部件70上。因此，振子20具有的作为金属部件的盖体24与集成电路元件10具有的电感32、33的距离增大间隔部件70的厚度。其结果，即使在俯视观察振荡器1时盖体24与电感32、33重叠，由流过电感32、33的电流产生的磁场不易被盖体24遮挡，在盖体24中不易产生涡电流。因此，根据第1实施方式的振荡器1，可减少电感32、33的Q值的恶化，减少作为电路要素的功能发生劣化的可能性。特别是，通过设间隔部件70的厚度为电感32、33的外径的1/2以上，可大幅减少电感32、33的Q值的恶化。
此外，在第1实施方式的振荡器1中，也可以配置成在俯视观察振荡器1时，振子20的金属部件与电感32、33重叠，所以，能够减少集成电路元件10的面积。因此，根据第1实施方式，能够实现振荡器1的小型化。
此外，在第1实施方式的振荡器1中，振荡用电路11的输出信号传播到PLL电路14，从PLL电路14输出的振荡信号传播到输出电路16。即，从振子20的1个电极26经由作为XG端子发挥功能的焊盘输入到集成电路元件10的信号从边10a朝边10c传播，经由作为OUT端子或OUTB端子发挥功能的各焊盘输出。而且，在集成电路元件10中，以与这样的各种信号流向匹配的方式，将PLL电路14配置在振荡用电路11与输出电路16之间，各种信号传播的各布线变短。因此，根据第1实施方式的振荡器1，可减少各布线的寄生电容，减少由于与其它信号的串扰等而叠加在各信号中的噪声。并且，由于各布线变短，所以，布线区域整体变小，因此，可减少集成电路元件10的面积。
此外，根据第1实施方式，能够通过线键合将设置在振子20的基体23的外表面上的2个电极26与作为设置在集成电路元件10上的XG端子发挥功能的焊盘以及作为XD端子发挥功能的焊盘连接，因此，容易安装振荡器1。
1-2.第2实施方式
以下，对于第2实施方式的振荡器1，对与第1实施方式相同的结构要素标注相同标号，省略或简略与第1实施方式重复的说明，主要说明与第1实施方式不同的内容。
第2实施方式的振荡器1的功能框图与图1相同，因此，省略其图示和说明。此外，第2实施方式的振荡器1的立体图与图3相同，因此，省略其图示和说明。
图9是第2实施方式的振荡器1的侧视图。在图9中，为了方便起见，以透视的状态示出模制树脂4、振子20的容器等。如图9所示，与第1实施方式同样，第2实施方式的振荡器1是利用模制树脂4密封集成电路元件10和振子20的构造、例如QFN封装构造，整体上为低高度的长方体形状。在振荡器1的各侧面设置有多个金属的电极2。各电极2也在振荡器1的底面的周边部露出。
此外，与第1实施方式同样，集成电路元件10搭载在金属的基座3上，集成电路元件10与基座3利用粘接材料41粘接起来。基座3的底面朝振荡器1的底面露出。该基座3例如接地。
此外，与第1实施方式同样，振子20包含振动片21和收纳振动片21的振动片用容器22。此外，振动片用容器22包含：基体23，其设置有收纳振动片21的凹部；作为金属部件的盖体24；以及接缝环25，其将基体23与盖体24接合。
此外，与第1实施方式同样，振动片21为薄板状的部件，在该振动片21的两面分别设置有金属的激励电极21a、21b。振动片21利用导电性粘接材料28与设置在基体23上的金属的电极27粘接，以与振动片21的形状、质量对应的期望频率进行振荡，该振动片21包含激励电极21a、21b。在振子20的振动片用容器22的外表面即基体23的外表面设置有多个电极26。其中的2个电极26利用设置在基体23上的未图示的布线分别与振动片21的激励电极21a、21b电连接。
此外，与第1实施方式同样，在集成电路元件10的上表面涂敷有涂层部件60，该涂层部件60用于保护集成电路元件10的内部电路。
在第2实施方式的振荡器1中，与第1实施方式不同，在集成电路元件10的上表面隔着涂层部件60设置有多个作为导体的间隔部件80。间隔部件80的材料例如可以是各种金属、合金等。
间隔部件80设置在振子20与集成电路元件10之间，将振子20与集成电路元件10电连接。具体而言，振子20搭载在多个间隔部件80的上表面，设置在振子20的盖体23的外表面的多个电极26与多个间隔部件80分别接合。即，振子20以使基体23与集成电路元件10面对的方式，搭载在间隔部件80上。间隔部件80例如可以是金凸块、焊锡球。
一个电极26利用一个间隔部件80，与设置在集成电路元件10的上表面的作为XG端子发挥功能的焊盘接合。此外，另一个电极26利用另一个间隔部件80，与设置在集成电路元件10的上表面的作为XD端子发挥功能的焊盘接合。
设置在集成电路元件10的上表面的其它一部分的焊盘分别利用以金等为材料的线52与各电极2键合。此外，作为设置在集成电路元件10的上表面的VSS端子发挥功能的焊盘利用以金等为材料的线53与基座3键合。
这样，本实施方式的振荡器1将振子20与集成电路元件10层叠，实现了小型化。
图10是示出第2实施方式的振荡器1中的集成电路元件10的内部配置的一例的图，是从上表面观察振荡器1时的集成电路元件10的俯视图。图10示出集成电路元件10具有的各电路和作为一部分的端子发挥功能的焊盘的配置。此外，在图10中，用虚线表示振子20。另外，在图10中，对与图5相同的结构要素标注相同标号。如图10所示，在集成电路元件10中，各电路的配置与图5相同，因此，省略其说明。
如图10所示，在俯视观察振荡器1时，用虚线表示的振子20与电感32、33重叠。即，电感32、33与振子20具有的作为金属部件的盖体24、激励电极21a、21b重叠。
因此，当振子20与集成电路元件10的距离较小时，由流过电感32、33的电流产生的磁场被振子20的金属部件遮挡，在该金属部件中产生涡电流。其结果，电感32、33的Q值发生恶化，作为电路要素的功能发生劣化。
与此相对，在本实施方式中，在振子20与集成电路元件10之间设置有间隔部件80，因此，振子20与集成电路元件10隔开间隔部件80的厚度。因此，由流过电感32、33的电流产生的磁场不易被振子20的金属部件遮挡，不易在该金属部件中产生涡电流。其结果，可减少电感32、33的Q值的恶化，减少作为电路要素的功能发生劣化的可能性。
并且，在俯视观察振荡器1时，间隔部件80不与电感32、33重叠。并且，在俯视观察振荡器1时，间隔部件80不与设置在电感32、33的周围的恒压的保护环50重叠。即，间隔部件80与电感32、33的距离较大。因此，由流过电感32、33的电流产生的磁场不易被作为导体的间隔部件80遮挡，不易在间隔部件80中产生涡电流。其结果，可减少电感32、33的Q值的恶化，减少作为电路要素的功能发生劣化的可能性。
另外，优选增大间隔部件80的厚度从而增大振子20与集成电路元件10的距离，以更加减少由流过电感32、33的电流产生的磁场引起的电感32、33的Q值的恶化。但是，间隔部件80的厚度越大，则振荡器1的高度越大，可能存在不满足QFN等封装的尺寸的限制的情况，因此，间隔部件80的厚度L2优选为1毫米以下。
在以上说明的第2实施方式的振荡器1中，层叠振子20与集成电路元件10，在振子20与集成电路元件10之间设置有作为导体的间隔部件80。具体而言，振子20以使基体23与集成电路元件10面对的方式，隔着间隔部件80搭载在集成电路元件10上。因此，振子20具有的金属部件与集成电路元件10具有的电感32、33的距离增大间隔部件80的厚度。其结果，即使在俯视观察振荡器1时振子20的金属部件与电感32、33重叠，由流过电感32、33的电流产生的磁场也不易被该金属部件遮挡，在该金属部件中不易产生涡电流。此外，在俯视观察振荡器1时，间隔部件80与电感32、33不重叠，并且，间隔部件80也不与设置在电感32、33的周围的保护环50重叠，因此，间隔部件80与电感32、33的距离也变大。其结果，由流过电感32、33的电流产生的磁场不易被作为导体的间隔部件80遮挡，不易在间隔部件80中产生涡电流。因此，根据第2实施方式的振荡器1，可减少电感32、33的Q值的恶化，减少作为电路要素的功能发生劣化的可能性。
此外，在第2实施方式的振荡器1中，也可以配置成在俯视观察振荡器1时振子20的金属部件与电感32、33重叠，所以，能够减少集成电路元件10的面积。此外，作为导体的间隔部件80不仅作为确保振子20与集成电路元件10的距离的部件发挥功能，还作为将振子20与集成电路元件10电连接的部件发挥功能，因此，无需为了间隔部件80而增大振子20、集成电路元件10的面积。因此，根据第2实施方式，能够实现振荡器1的小型化。
此外，在第2实施方式的振荡器1中，与第1实施方式的振荡器1同样，在集成电路元件10中，以与各种信号的流向匹配的方式配置有各电路，各种信号传播的各布线变短。因此，根据第2实施方式的振荡器1，可减少各布线的寄生电容，减少由于与其它信号的串扰等而叠加在各信号中的噪声。并且，由于各布线变短，所以，布线区域整体变小，因此，可减少集成电路元件10的面积。
此外，根据第2实施方式，能够利用作为导体的间隔部件80将设置在振子20的基体23的外表面的2个电极26与设置在集成电路元件10的作为XG端子发挥功能的焊盘以及作为XD端子发挥功能的焊盘连接，因此，容易安装振荡器1。
1-3.变形例
例如，在上述的第1实施方式的振荡器1中，集成电路元件10具有一个包含电感的PLL电路，但也可以具有2个以上的PLL电路，在俯视观察振荡器1时，至少1个电感与振子20具有的金属部件重叠。此外，在上述的第2实施方式的振荡器1中，集成电路元件10具有包含电感的一个PLL电路，但也可以具有2个以上的PLL电路，在俯视观察振荡器1时，至少1个电感与振子20具有的金属部件重叠、且全部电感不与间隔部件80重叠。
此外，例如，在上述的第1实施方式和第2实施方式的振荡器1中，在集成电路元件10的PLL电路14中，电感32、33构成LC振荡器的一部分，但是，在PLL电路中，电感也可以构成LC滤波器、LR滤波器的一部分。
此外，例如，在上述的第1实施方式和第2实施方式的振荡器1中，振子20的盖体24为金属部件，但是，也可以不具有金属部件的盖体24。例如，振荡器也可以是利用由硅构成的基体和由玻璃构成的盖体收纳振动片的构造的振荡器、或利用均由石英构成的基体和盖体收纳了振动片的构造的振荡器等。在这些构造的振荡器1中，也通过设置间隔部件，将各电感例如配置成不与设置在振动片上的电极重叠，可减少各电感的Q值的恶化。
此外，例如，在上述的第1实施方式和第2实施方式的振荡器1中，振子20具有的金属部件与电感重叠，但是由金属以外的具有导电性的部件构成的盖体、振动片的电极等也可以与电感重叠。如果是导电性的部件，则可能产生涡电流，但是，通过设置间隔部件，即使该导电性的部件与电感重叠，也不易在该导电性的部件内产生涡电流，可减少电感的Q值的恶化。
2.电子设备
图11是示出本实施方式的电子设备的结构的一例的功能框图。此外，图12是示出作为本实施方式的电子设备的一例的智能手机的外观的一例的图。
本实施方式的电子设备300构成为包含振荡器310、CPU(Central ProcessingUnit)320、操作部330、ROM(Read Only Memory)340、RAM(Random Access Memory)350、通信部360和显示部370。另外，本实施方式的电子设备也可以构成为省略或变更图11的结构要素的一部分或者附加其他结构要素。
振荡器310具有集成电路元件312和振子313。集成电路元件312使振子313振荡而产生振荡信号。该振荡信号从振荡器310的外部端子输出到CPU 320。集成电路元件312具有未图示的PLL电路，利用该PLL电路对从振子313输出的振荡信号的频率进行转换，输出与来自CPU 320的设定对应的频率的振荡信号。
CPU 320是如下处理部：依照ROM 340等所存储的程序，将从振荡器310输入的振荡信号作为时钟信号进行各种计算处理和控制处理。具体而言，CPU 320进行与来自操作部330的操作信号对应的各种处理、控制通信部360以与外部装置进行数据通信的处理、发送用于使显示部370显示各种信息的显示信号的处理等。
操作部330是由操作键、按钮开关等构成的输入装置，将与用户的操作对应的操作信号输出到CPU 320。
ROM 340是如下存储部：存储用于供CPU 320进行各种计算处理和控制处理的程序和数据等。
RAM 350是如下存储部：被用作CPU 320的工作区域，临时存储从ROM 340读出的程序和数据、从操作部330输入的数据、CPU 320依照各种程序执行的运算结果等。
通信部360进行用于建立CPU 320与外部装置之间的数据通信的各种控制。
显示部370是由LCD(Liquid Crystal Display)等构成的显示装置，根据从CPU320输入的显示信号显示各种信息。也可以在显示部370上设置作为操作部330发挥功能的触摸面板。
通过应用例如上述的各实施方式的振荡器1作为振荡器310，能够减少由于集成电路元件312所内置的电感的Q值发生恶化而导致作为电路要素的功能发生劣化的可能性，能够实现可靠性较高的电子设备。
作为这样的电子设备300，可考虑各种电子设备，例如可举出移动型/膝上型/平板型等的个人计算机、智能手机或移动电话机等移动终端、数字照相机、喷墨式打印机、路由器或交换机等存储区域网络设备、局域网设备、移动终端基站用设备、电视机、摄像机、录像机、车载导航装置、实时时钟装置、寻呼机、电子记事本、电子辞典、计算器、电子游戏设备、游戏用控制器、文字处理器、工作站、视频电话、防盗用电视监视器、电子望远镜、POS终端、电子体温计、血压计、血糖仪、心电图计测装置、超声波诊断装置、电子内窥镜等医疗设备、鱼群探测器、各种测量设备、车辆、飞机、船舶等计量仪器类、飞行模拟器、头戴式显示器、运动轨迹仪、运动跟踪器、运动控制器、步行者自主导航(PDR：Pedestrian Dead Reckoning)装置等。
作为本实施方式的电子设备300的一例，可举出作为终端基站用装置等发挥功能的传输装置，该终端基站用装置使用上述振荡器310作为基准信号源，例如通过有线或无线的方式与终端进行通信。例如通过应用上述各实施方式的振荡器1作为振荡器310，能够以比以往低的成本实现例如可用于通信基站等的、期望频率精度高、高性能、高可靠性的电子设备300。
此外，作为本实施方式的电子设备300的另一例，也可以是如下的通信装置：通信部360接收外部时钟信号，CPU 320包含根据该外部时钟信号和振荡器310的输出信号而控制振荡器310的频率的频率控制部。该通信装置例如可以是在Stratum3等主干系统网络设备或毫微微小区中使用的通信设备。
3.移动体
图13是示出本实施方式的移动体的一例的图。图13所示的移动体400构成为包含振荡器410、进行发动机系统、制动系统、无匙门禁系统等的各种控制的控制器420、430、440、电池450和备用电池460。另外，本实施方式的移动体也可以构成为省略图13的结构要素的一部分或者附加其它结构要素。
振荡器410具有未图示的集成电路元件和振子，集成电路元件使振子振荡而产生振荡信号。该振荡信号从振荡器410的外部端子输出到控制器420、430、440，例如被用作时钟信号。集成电路元件具有未图示的PLL电路，利用该PLL电路对从振子输出的振荡信号的频率进行转换，输出与设定对应的频率的振荡信号。
电池450向振荡器410和控制器420、430、440供给电力。备用电池460在电池450的输出电压低于阈值时，向振荡器410和控制器420、430、440供给电力。
例如通过应用上述的各实施方式的振荡器1作为振荡器410，能够减少由于振荡器410的集成电路元件所内置的电感的Q值发生恶化而导致作为电路要素的功能发生劣化的可能性，能够实现可靠性较高的移动体。
作为这样的移动体400，可考虑各种移动体，例如可举出电动汽车等的汽车、喷气式飞机或直升飞机等的飞机、船舶、火箭、人造卫星等。
本发明不限于本实施方式，能够在本发明的主旨范围内进行各种变形实施。
上述实施方式和变形例是一例，并不限于此。例如，还能够适当组合各实施方式和各变形例。
本发明包含与在实施方式中说明的结构实质相同的结构、例如，功能、方法以及结果相同的结构，或者目的以及效果相同的结构。此外，本发明包含对实施方式中说明的结构的非本质部分进行置换后的结构。此外，本发明包含能够起到与在实施方式中说明的结构相同作用效果的结构或达到相同目的的结构。此外，本发明包含对在实施方式中说明的结构附加公知技术后的结构。

Claims (10)

1.一种振荡器，其具有：
振子，其包含振动片和收纳所述振动片的振动片用容器；
集成电路元件，其包含电感；以及
作为非导体的间隔部件，
所述振子层叠在所述集成电路元件上，
所述振子具有金属部件，
所述间隔部件设置在所述振子与所述集成电路元件之间，
所述间隔部件的厚度为所述电感的外径的1/2以上。
2.根据权利要求1所述的振荡器，其中，
所述振动片用容器包含：
基体，其设置有收纳所述振动片的凹部；以及
作为所述金属部件的盖体，
所述振子以所述盖体与所述集成电路元件面对的方式搭载于所述间隔部件。
3.根据权利要求1所述的振荡器，其中，
在俯视观察时，所述电感与所述金属部件重叠。
4.根据权利要求1所述的振荡器，其中，
所述间隔部件的厚度为1毫米以下。
5.一种振荡器，其具有：
振子，其包含振动片和收纳所述振动片的振动片用容器；
集成电路元件，其包含电感；以及
作为导体的间隔部件，
所述振子层叠在所述集成电路元件上，
所述振子具有金属部件，
所述间隔部件设置在所述振子与所述集成电路元件之间，将所述振子与所述集成电路元件电连接，
在俯视观察时，所述间隔部件不与所述电感重叠，
所述集成电路元件包含保护环，该保护环设置在所述电感的周围，
在俯视观察时，所述间隔部件不与所述保护环重叠。
6.根据权利要求5所述的振荡器，其中，
所述振动片用容器包含：
基体，其设有收纳所述振动片的凹部；以及
作为所述金属部件的盖体，
所述振子以所述基体与所述集成电路元件面对的方式，隔着所述间隔部件搭载于所述集成电路元件。
7.根据权利要求5所述的振荡器，其中，
在俯视观察时，所述电感与所述金属部件重叠。
8.根据权利要求5所述的振荡器，其中，
所述间隔部件的厚度为1毫米以下。
9.一种电子设备，其具有权利要求1～8中的任意一项所述的振荡器。
10.一种移动体，其具有权利要求1～8中的任意一项所述的振荡器。
CN201911030715.0A 2018-10-29 2019-10-28 振荡器、电子设备和移动体 Active CN111106799B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018202459A JP7183699B2 (ja) 2018-10-29 2018-10-29 発振器、電子機器及び移動体
JP2018-202459 2018-10-29

Publications (2)

Publication Number Publication Date
CN111106799A CN111106799A (zh) 2020-05-05
CN111106799B true CN111106799B (zh) 2023-06-02

Family

ID=70325691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911030715.0A Active CN111106799B (zh) 2018-10-29 2019-10-28 振荡器、电子设备和移动体

Country Status (3)

Country Link
US (1) US10784817B2 (zh)
JP (1) JP7183699B2 (zh)
CN (1) CN111106799B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7484429B2 (ja) 2020-05-29 2024-05-16 セイコーエプソン株式会社 発振器、電子機器、及び移動体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148448A (ja) * 1999-11-19 2001-05-29 Kyocera Corp 集積回路素子搭載用基板および集積回路装置
JP2013005099A (ja) * 2011-06-14 2013-01-07 Nippon Dempa Kogyo Co Ltd 圧電デバイスとその製造方法
JP2017038125A (ja) * 2015-08-07 2017-02-16 セイコーエプソン株式会社 発振モジュール、振動デバイス、電子機器、および移動体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230742B2 (ja) * 1994-07-04 2001-11-19 セイコーエプソン株式会社 圧電発振器
JP3389530B2 (ja) 1999-05-27 2003-03-24 三洋電機株式会社 半導体装置
JP3781610B2 (ja) * 2000-06-28 2006-05-31 株式会社東芝 半導体装置
JP4291164B2 (ja) 2004-01-08 2009-07-08 富士通メディアデバイス株式会社 弾性表面波装置
US7026880B2 (en) 2004-05-13 2006-04-11 Winbond Electronics Corp. Quadrature VCO using symmetrical spiral inductors and differential varactors
JP2007189378A (ja) 2006-01-12 2007-07-26 Epson Toyocom Corp 圧電デバイスおよび圧電デバイスの製造方法
US8559186B2 (en) 2008-04-03 2013-10-15 Qualcomm, Incorporated Inductor with patterned ground plane
WO2009157208A1 (ja) 2008-06-27 2009-12-30 三洋電機株式会社 回路モジュールおよびその製造方法、ならびに携帯機器
JP2010010480A (ja) 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2011171415A (ja) 2010-02-17 2011-09-01 Seiko Epson Corp 半導体集積回路
JP5494214B2 (ja) 2010-05-14 2014-05-14 ルネサスエレクトロニクス株式会社 半導体装置
JP6107333B2 (ja) * 2013-03-29 2017-04-05 セイコーエプソン株式会社 振動子、発振器、電子機器および移動体
JP2016187153A (ja) * 2015-03-27 2016-10-27 セイコーエプソン株式会社 発振器、電子機器及び移動体
US10362678B2 (en) 2016-04-18 2019-07-23 Skyworks Solutions, Inc. Crystal packaging with conductive pillars
JP6888343B2 (ja) 2017-03-14 2021-06-16 セイコーエプソン株式会社 振動デバイス、発振器、電子機器および移動体
US10505497B2 (en) * 2017-10-05 2019-12-10 Texas Instruments Incorporated Low-power microelectromechanical system resonator based oscillator using impedance transformation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148448A (ja) * 1999-11-19 2001-05-29 Kyocera Corp 集積回路素子搭載用基板および集積回路装置
JP2013005099A (ja) * 2011-06-14 2013-01-07 Nippon Dempa Kogyo Co Ltd 圧電デバイスとその製造方法
JP2017038125A (ja) * 2015-08-07 2017-02-16 セイコーエプソン株式会社 発振モジュール、振動デバイス、電子機器、および移動体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张倩 ; .电感三点式振荡电路设计探讨.大众用电.2018,(第04期),全文. *

Also Published As

Publication number Publication date
JP7183699B2 (ja) 2022-12-06
US20200136558A1 (en) 2020-04-30
JP2020072279A (ja) 2020-05-07
CN111106799A (zh) 2020-05-05
US10784817B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
US9676610B2 (en) Physical quantity sensor, electronic apparatus, and moving object
CN106026915B (zh) 振荡器、电子设备以及移动体
US9577604B2 (en) Electronic component, oscillator, electronic apparatus, and moving object
US9484857B2 (en) Semiconductor circuit device, electronic device, electronic apparatus, and moving object
JP2020170910A (ja) Ｌｖｄｓドライバー回路、集積回路装置、発振器、電子機器及び移動体
JP2015104074A (ja) 発振回路、発振器、電子機器および移動体
CN105846791A (zh) 振动片、振子、振动装置、振荡器、电子设备以及移动体
CN111464133A (zh) 振荡器、电子设备以及移动体
CN109842377B (zh) 振荡器、电子设备以及移动体
CN111245433A (zh) 振荡器、电子设备以及移动体
US9391560B2 (en) Semiconductor integrated circuit, oscillator, electronic apparatus, and moving object
JP7159637B2 (ja) 発振器、電子機器及び移動体
CN111106799B (zh) 振荡器、电子设备和移动体
US20110227660A1 (en) Resonator element, resonator device and electronic device
JP2017038125A (ja) 発振モジュール、振動デバイス、電子機器、および移動体
JP6414430B2 (ja) 半導体回路、発振器、電子機器及び移動体
US10547274B2 (en) Oscillation module, electronic device, and moving object
JP7419877B2 (ja) 振動デバイス、電子機器および移動体
JP7331376B2 (ja) 発振器、電子機器および移動体
JP6044222B2 (ja) 振動片、振動子、電子デバイス、電子機器、および移動体
JP2016134736A (ja) 発振器、電子機器及び移動体
JP7484429B2 (ja) 発振器、電子機器、及び移動体
JP6813065B2 (ja) 振動デバイス、電子機器、および移動体
JP2021144974A (ja) 電子デバイス、電子機器、及び移動体
JP2021150699A (ja) 振動デバイス、電子機器および移動体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant