CN110890358A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN110890358A
CN110890358A CN201910396112.6A CN201910396112A CN110890358A CN 110890358 A CN110890358 A CN 110890358A CN 201910396112 A CN201910396112 A CN 201910396112A CN 110890358 A CN110890358 A CN 110890358A
Authority
CN
China
Prior art keywords
semiconductor package
insulating layer
opening
connection
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910396112.6A
Other languages
English (en)
Other versions
CN110890358B (zh
Inventor
白承旼
金润秀
洪锡逸
朴炳律
韩成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110890358A publication Critical patent/CN110890358A/zh
Application granted granted Critical
Publication of CN110890358B publication Critical patent/CN110890358B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0218—Structure of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/0221—Shape of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02215—Material of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14517—Bump connectors having different functions including bump connectors providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

本发明提供一种半导体封装件，所述半导体封装件包括：半导体芯片，并且包括设置在有效表面上并且具有使所述半导体芯片的连接焊盘的至少一部分暴露的第一开口的钝化膜以及设置在所述钝化膜上的保护膜，所述保护膜填充所述第一开口的至少一部分，并且具有使所述连接焊盘的位于所述第一开口中的至少一部分暴露的第二开口；包封剂，覆盖所述半导体芯片的至少一部分；以及连接结构，设置在所述半导体芯片的所述有效表面上，并包括连接到位于所述第一开口中且位于所述第二开口中的所述连接焊盘的连接过孔，以及通过所述连接过孔电连接到所述连接焊盘的重新分布层。所述第二开口的宽度窄于所述第一开口的宽度。

Description

半导体封装件
本申请要求于2018年9月11日在韩国知识产权局提交的第10-2018-0108313号韩国专利申请的优先权的权益，该韩国专利申请的全部内容通过引用被包含于此。
技术领域
本公开涉及一种半导体封装件，例如，涉及一种扇出型半导体封装件。
背景技术
涉及半导体芯片的技术开发中的重要的近期趋势是半导体芯片尺寸的减小。因此，在封装技术领域中，随着对小尺寸半导体芯片等的需求的快速增长，需要实现具有紧凑尺寸同时包括多个引脚的半导体封装件。如上所述，提出满足技术需求的一种类型的封装技术是扇出型封装件。这种扇出型封装件具有紧凑的尺寸，并且可通过使连接端子重新分布到设置有半导体芯片的区域的外部实现多个引脚。
另一方面，在半导体芯片的情况下，使用铝(Al)或铜(Cu)作为连接焊盘的材料。在这种情况下，在制造封装件的工艺中，半导体芯片的连接焊盘可能暴露于空气、水分、化学溶液等，这可能导致腐蚀和损坏。
发明内容
本公开的一方面提供一种用于显著降低对半导体芯片的连接焊盘的腐蚀和损坏的新的半导体封装件结构。
根据本公开的一方面，提供一种保护膜，所述保护膜能够显著减少对钝化膜上的连接焊盘的腐蚀和损坏，所述钝化膜具有使在封装之前处于芯片状态的半导体芯片的所述连接焊盘暴露的开口。
根据本公开的一方面，一种半导体封装件包括：半导体芯片，具有设置有连接焊盘的有效表面和与所述有效表面相对的无效表面，并且包括设置在所述有效表面上并且具有使所述连接焊盘的至少一部分暴露的第一开口的钝化膜和设置在所述钝化膜上的保护膜，所述保护膜填充所述第一开口中的至少一部分，并且具有使所述连接焊盘的位于所述第一开口中的至少一部分暴露的第二开口；包封剂，覆盖所述半导体芯片的至少一部分；以及连接结构，设置在所述半导体芯片的所述有效表面上，并包括连接到位于所述第一开口中且位于所述第二开口中的所述连接焊盘的连接过孔，以及通过所述连接过孔电连接到所述连接焊盘的重新分布层。所述第二开口的宽度窄于所述第一开口的宽度。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示意性示出电子装置系统的示例的框图；
图2是示出电子装置的示例的示意性透视图；
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；
图4是示出扇入型半导体封装件的封装工艺的示意性截面图；
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图；
图6是示出扇入型半导体封装件嵌入在印刷电路板中并且最终安装在电子装置的主板上的情况的示意性截面图；
图7是示出扇出型半导体封装件的示意性截面图；
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是示出半导体封装件的示例的示意性截面图；
图10是沿图9的半导体封装件的线I-I'截取的示意性平面图；
图11是示出制造图9的半导体封装件的工艺的一部分的示意性工艺图；
图12示出扇出型半导体封装件的另一示例；以及
图13示出扇出型半导体封装件的另一示例。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
然而，本公开可以以许多不同的形式例证，并且不应被解释为局限于在此所阐述的具体实施例。更确切的说，提供这些实施例以使本公开将是彻底的和完整的，并将要把本公开的范围充分地传达给本领域技术人员。
在整个说明书中，将理解的是，当诸如层、区域或晶圆(基板)的元件被称为“位于”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“位于”另一元件“上”、“连接到”另一元件或“结合到”另一元件，或者可存在介于两者之间的其他元件。相比之下，当元件被称为“直接位于”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于两者之间的其他元件或层。同样的标号始终指示同样的元件。如在此所使用的，术语“和/或”包括相关所列项中的一个或更多个的任意和全部组合。
将显而易见的是，虽然可在在此使用“第一”、“第二”、“第三”等的术语来描述各种构件、组件、区域、层和/或部分，但是任何这样的构件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因而，在不脱离示例性实施例的教导的情况下，下面论述的第一构件、组件、区域、层或部分也可被称为第二构件、组件、区域、层或部分。
为了易于描述，在此可使用诸如“上方”、“上面”、“下方”以及“下面”等的空间相关术语来描述如附图中所示的一个元件相对于另一个(或多个)元件的关系。将理解的是，空间相关术语意图除了包含附图中所描绘的方位以外还包含装置在使用或操作中的不同方位。例如，如果附图中的装置翻转，则描述为相对于其他元件或特征位于“上方”或“上面”的元件于是将相对于其他元件或特征位于“下方”或“下面”。因而，术语“上方”可根据附图的具体方向而包括“上方”和“下方”两种方位。装置可以另外地定位(旋转90度或处于其他方位)，并且可对在此使用的空间相关描述符做出相应解释。
在此使用的术语仅描述特定实施例，本公开不受此限制。除非上下文另外清楚地指出，否则如在此所使用的单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，指定存在所陈述的特征、整体、步骤、操作、构件、元件和/或它们的组，但不排除存在或添加一个或更多个其他特征、整体、步骤、操作、构件、元件和/或它们的组。
在下文中，将参照示出本公开的实施例的示意图描述本公开的实施例。在附图中，例如，由于制造技术和/或公差，可估计所示出的形状的变型。因此，本公开的实施例不应解释为局限于在此所示的区域的具体形状，而是例如，包括在制造中导致的形状的改变。接下来的实施例也可单独构成、组合构成或部分组合构成。
下面描述的本公开的内容可具有各种构造并且在此仅提出所需的构造，但不限于此。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可容纳主板1010。主板1010可包括物理连接或者电连接到主板1010的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括以下芯片等：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，并且可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括实现诸如以下的协议的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、
Figure BDA0002058158410000041
3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括实现各种其他无线标准或协议或者有线标准或协议的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数码摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，并且可以是能够处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，印刷电路板1110(诸如，主板)可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到印刷电路板1110。另外，可物理连接或电连接到印刷电路板1110或者可不物理连接或电连接到印刷电路板1110的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，例如，半导体封装件1121，但不限于此。电子装置不必然地局限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不会被使用，而是可被封装并且在封装的状态下在电子装置等中使用。
这里，就电连接而言，由于半导体芯片和电子装置的主板之间的电路宽度存在差异，因此需要半导体封装。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，并且需要用于缓解半导体芯片和主板之间的电路宽度的差异的封装技术。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件或扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图。
图4是示出扇入型半导体封装件的封装工艺的示意性截面图。
参照图3A、图3B和图4，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的金属材料；以及诸如氧化物层、氮化物层等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少一部分。在这种情况下，由于连接焊盘2222可能非常小，因此可能会难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。
因此，为使连接焊盘2222重新分布，可根据半导体芯片2220的尺寸在半导体芯片2220上形成连接结构2240。连接结构2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，并且然后形成布线图案2242和过孔2243。然后，可形成保护连接结构2240的钝化层2250，可形成开口2251，并且可形成凸块下金属2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接结构2240、钝化层2250和凸块下金属2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可以以低成本生产。因此，安装在智能电话中的许多元件已经以扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子需要设置在扇入型半导体封装件的内部，因此扇入型半导体封装件具有很大的空间局限性。因此，难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有紧凑尺寸的半导体芯片。此外，由于上述问题，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是，即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在印刷电路板上并且最终安装在电子装置的主板上的情况的示意性截面图。
图6是示出扇入型半导体封装件嵌入在印刷电路板中并且最终安装在电子装置的主板上的情况的示意性截面图。
参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2301重新分布，并且在扇入型半导体封装件2200安装在印刷电路板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊料球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外侧可利用模制材料2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌入在单独的印刷电路板2302中，在扇入型半导体封装件2200嵌入在印刷电路板2302中的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过印刷电路板2302重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能会难以在电子装置的主板上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的印刷电路板上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在印刷电路板中的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外侧可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接结构2140重新分布到半导体芯片2120的外部。在这种情况下，可在连接结构2140上进一步形成钝化层2150，并且可在钝化层2150的开口中进一步形成凸块下金属2160。焊料球2170可进一步形成在凸块下金属2160上。半导体芯片2120可以是包括主体2121、连接焊盘2122等的集成电路(IC)。连接结构2140可包括：绝缘层2141；布线层2142，形成在绝缘层2141上；以及过孔2143，使连接焊盘2122和布线层2142彼此电连接。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子需要设置在半导体芯片的内部。因此，当半导体芯片的尺寸减小时，球的尺寸和节距需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片的I/O端子通过形成在半导体芯片上的连接结构重新分布并且设置在半导体芯片的外部的形式。因此，即使在半导体芯片的尺寸减小的情况下，在扇出型半导体封装件中仍可按照原样使用标准化的球布局，使得扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，如下所述。
图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，可通过焊料球2170等将扇出型半导体封装件2100安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接结构2140，连接结构2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到半导体芯片2120的尺寸之外的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。从而，扇出型半导体封装件2100可在不使用单独的印刷电路板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的印刷电路板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可以以比使用印刷电路板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。此外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装件(POP)类型的形式紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
此外，扇出型半导体封装件指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术，并且是与印刷电路板(PCB)(诸如具有与扇出型半导体封装件的规格、用途等不同的规格、用途等并且其中嵌入有扇入型半导体封装件的印刷电路板等)的概念不同的概念。
在下文中，将参照附图描述能够显著减少对半导体芯片的连接焊盘的腐蚀和损坏的新型半导体封装件结构。
图9是示出半导体封装件的示例的示意性截面图。
图10是沿图9的半导体封装件的线I-I'截取的示意性平面图。
参照图9，根据示例的半导体封装件100A可包括半导体芯片120、包封剂130和连接结构140，半导体芯片120具有设置有连接焊盘122的有效表面和与有效表面相对的无效表面，并且包括钝化膜123和保护膜124，钝化膜123设置在有效表面上并且具有使连接焊盘122的至少一部分暴露的第一开口123h，保护膜124设置在钝化膜123上，填充第一开口123h中的至少一部分，并且具有使连接焊盘122的位于第一开口123h中的至少一部分暴露的第二开口124h，包封剂130覆盖半导体芯片120的至少一部分，连接结构140设置在半导体芯片120的有效表面上并包括第一连接过孔143a和第一重新分布层142a，第一连接过孔143a连接到位于第一开口123h中且位于第二开口124h中的连接焊盘122，第一重新分布层142a通过第一连接过孔143a电连接到连接焊盘122。在这种情况下，第二开口124h的宽度w2可小于第一开口123h的宽度w1。这里，宽度表示诸如图9的截面图中的宽度。当相应的开口具有锥形形状并且开口的截面图中的宽度根据位置而变化时，宽度指的是最大宽度。
此外，在半导体芯片120的情况下，连接焊盘122的材料可以是铝(Al)或铜(Cu)。在这种情况下，在制造半导体封装件100A的工艺中，如果不采取措施，则半导体芯片120的连接焊盘122暴露于空气、水分、化学溶液等。因此，可能发生引起腐蚀和损坏的问题。详细地，当第一连接过孔143a直接形成在半导体芯片120上而没有任何措施时，在涂覆通常包含感光介电(PID)材料的第一绝缘层141a之前，在连接焊盘122的表面上的有机层和氧化层通过化学处理被去除。在这种情况下，连接焊盘122可能被化学处理损坏。此外，在通路孔143h的形成工艺中，通过PID显影剂，也损坏连接焊盘122。上述损坏可能使连接焊盘122发生腐蚀，并且可能使连接焊盘122的表面粗糙度变粗糙。因此，使得用于形成第一连接过孔143a的种子层不均匀，因此在此后执行封装工艺时可能引起连接焊盘122的腐蚀。
另一方面，以与根据示例的半导体封装件100A类似的方式，当包括具有小于第一开口123h的宽度w1的宽度w2的第二开口124h的保护膜124形成在具有第一开口123h的钝化膜123上时，连接焊盘122的由第一开口123h暴露的区域中的除了由第二开口124h暴露的区域之外的区域可被保护膜124覆盖。对此，在制造半导体封装件100A的工艺中，连接焊盘122暴露于空气、水分、化学溶液等可被显著最小化，因此可显著减少腐蚀和损坏。
详细地，保护膜124可用作防止可能发生在用于形成连接结构140的第一绝缘层141a的工艺中的连接焊盘122的氧化和腐蚀的屏障。之后，在通路孔143h在第一绝缘层141a中形成之后，仅选择性地去除通路孔143h的区域中的保护膜124，以形成与通路孔143h连接的第二开口124h。因此，容易提供通过第一连接过孔143a的电连接路径。换言之，尽管以类似于现有技术的方式引入用于形成第一重新分布层142a的第一绝缘层141a，但通过保护膜124可显著减少连接焊盘122的氧化和腐蚀。在这种情况下，第一绝缘层141a可通过保护膜124与连接焊盘122物理地分开，并且第一绝缘层141a可填充保护膜124和第一连接过孔143a之间在第一开口123h中的空间的至少一部分。
详细地，在半导体芯片120被封装之前，保护膜124优选地形成在具有使在芯片状态下的半导体芯片120的连接焊盘122暴露的第一开口123h的钝化膜123上。在这种情况下，保护膜124形成在如上所述的钝化膜123上，并且保护膜124还设置在半导体芯片120的有效表面内的区域中。此外，包封剂130可不仅覆盖钝化膜123的侧表面，并且还覆盖保护膜124的侧表面。此外，包封剂130可填充保护膜124和连接结构140的第一绝缘层141a之间的部分。如上所述，由于保护膜124在芯片状态(例如，晶圆状态)下形成，因此在封装之前仅选择良品，从而可提高良率。此外，不需要将保护膜124甚至形成至诸如包封剂130或框架110的其他组件，因此可简化工艺并且可降低成本。此外，可更有效地显著减少连接焊盘122的污染。
以下将更详细地描述根据示例性实施例的半导体封装件100A中包括的各个组件。
作为附加组件的框架110可根据绝缘层111的特定材料来改善扇出型半导体封装件100A的刚性，并且用于确保包封剂130的厚度的均匀性。框架110可具有穿过绝缘层111的通孔110H。在通孔110H中，设置半导体芯片120，并且可根据需要与无源组件(未示出)一起设置。通孔110H可呈具有围绕半导体芯片120的壁表面的形式，但是不限于此。
绝缘层111的材料没有特别限制。例如，绝缘材料可用作绝缘层111的材料。在这种情况下，绝缘材料可以是热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺树脂)、热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的材料(例如，覆铜层压板(CCL)、无包覆铜层压板(CCL Unclad)、半固化片等)，但不限于此。如果需要，绝缘层111的材料可以是玻璃、陶瓷等。绝缘层111的下表面与半导体芯片120的保护膜124的最下表面共面。这是因为保护膜124在芯片状态下形成。
此外，尽管未在附图中示出，但是如果需要，为了电磁屏蔽的目的或用于散热，金属层(未示出)可设置在框架110的通孔110H的壁表面上，并且金属层(未示出)可围绕半导体芯片120。
半导体芯片120可以是设置成数百至数百万或更多数量的元件集成在单个芯片中的集成电路(IC)。在这种情况下，IC可以是例如应用处理器芯片(诸如，中央处理器(例如，CPU)、图形处理器(例如，GPU)、数字信号处理器、密码处理器、微处理器、微控制器等)，但不限于此。这里，IC可以是电源管理IC(PMIC)、存储器芯片(诸如，易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存)、模数转换器或逻辑芯片(诸如，专用IC(ASIC))。
半导体芯片120可以是其中未设置单独的凸块或布线层的处于裸态的集成电路。然而，其不限于此，如果需要，半导体芯片可以是封装件型集成电路。可基于有源晶圆设置集成电路。在这种情况下，半导体芯片120的主体121的基体材料可以是硅(Si)、锗(Ge)、砷化镓(GaAs)等。可在主体121上形成各种电路。连接焊盘122可将半导体芯片120电连接到其他组件。连接焊盘122中的每个的材料可以是金属材料(诸如，铝(Al)、铜(Cu)等)，但不限于此。具有使连接焊盘122的至少一部分暴露的第一开口123h的钝化膜123形成在主体121上，并且钝化膜123可以是氧化物膜或氮化物膜。填充第一开口123h中的至少一部分并且具有使连接焊盘122的位于第一开口123h中的至少一部分暴露的第二开口124h的保护膜124可形成在钝化膜123上，并且保护膜124也可以是与钝化膜123相同或不同的氧化物膜或氮化物膜。详细地，保护膜124可利用具有绝缘性能的薄膜(例如，SiOx(诸如，SiO2)、SiNx(诸如，SiN)、TiO2、ZnO、Al2O3、其他聚合物中的一种或更多种)形成，并且其厚度可比钝化膜123薄，例如，约1nm至约500nm。诸如SiO的绝缘膜(未示出)可进一步设置在其他需要的位置，例如，设置在连接焊盘122、钝化膜123和主体121之间的空间中。此外，在半导体芯片120中，设置连接焊盘122的侧面是有效表面，而相对的侧面是无效表面。
此外，保护膜124的第二开口124h的宽度w2比钝化膜123的第一开口123h的宽度w1窄。因此，连接焊盘122的由第一开口123h暴露的区域中的除了由第二开口124h暴露的区域之外的区域可被保护膜124覆盖。对此，在制造封装件100A的工艺中，可显著减少连接焊盘122暴露于空气、水分、化学溶液等，因此可显著减少腐蚀和损坏。保护膜124的厚度比钝化膜123的厚度薄，因此保护膜124可在第二开口124h中具有预定倾斜度的锥形内壁表面，同时其在第一开口123h和第二开口124h之间的内壁表面具有圆形形状。这里，圆形形状指的保护膜124的内壁表面具有预定倾斜度同时朝向钝化膜123呈圆形地凹入的形状，使得保护膜124的内壁表面具有碗形状。
包封剂130可覆盖半导体芯片120的至少一部分。当设置框架110时，包封剂130可覆盖框架110的至少一部分。此外，包封剂130可填充通孔110H的至少一部分。包封剂130可包括绝缘材料。绝缘材料可以是包含无机填料和绝缘树脂的材料，例如，热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺)或在热固性树脂或热塑性树脂中包含诸如无机填料的增强料的树脂(详细地，ABF(Ajinomoto build-up film)、FR-4树脂、双马来酰亚胺三嗪(BT)树脂等)。此外，根据需要，可使用诸如EMC的模制材料，或者可使用感光材料(即，感光包封剂(PIE))。根据需要，可使用其中诸如热固性树脂或热塑性树脂的绝缘树脂浸在诸如无机填料和/或玻璃纤维(或玻璃布或玻璃织物)的芯材料中的材料。
此外，在封装半导体芯片120之前，保护膜124优选地形成在具有使在芯片状态下的半导体芯片120的连接焊盘122暴露的第一开口123h的钝化膜123上。在这种情况下，保护膜124形成在如上所述的钝化膜123上，并且保护膜124还设置在半导体芯片120的有效表面内的区域中。此外，包封剂130可不仅覆盖钝化膜123的侧表面，并且还覆盖保护膜124的侧表面。此外，包封剂130可填充保护膜124和连接结构140的第一绝缘层141a之间的部分。如上所述，由于保护膜124在芯片状态(例如，晶圆状态)下形成，因此在封装之前仅选择良品，从而可提高良率。此外，不需要使保护膜124甚至形成至诸如包封剂130或框架110的其他部件，因此可简化工艺并且可降低成本。此外，可更有效地显著减少连接焊盘122的污染。
连接结构140可使半导体芯片120的连接焊盘122重新分布。半导体芯片120的具有各种功能的数十至数百个连接焊盘122可通过连接结构140重新分布，并且可根据功能通过电连接金属170物理连接或电连接到外部。连接结构140包括：第一绝缘层141a，设置在半导体芯片120的有效表面上并且具有连接到第二开口124h并且使连接焊盘122的至少一部分暴露的通路孔143h；第一重新分布层142a，设置在第一绝缘层141a上；第一连接过孔143a，填充通路孔143h和第二开口124h的至少一部分并将连接焊盘122电连接到第一重新分布层142a；第二绝缘层141b，设置在第一绝缘层141a上并且覆盖第一重新分布层142a的至少一部分；第二重新分布层142b，设置在第二绝缘层141b上；第二连接过孔143b，穿过第二绝缘层141b并且将第一重新分布层142a电连接到第二重新分布层142b。上面描述的这些可多于或少于附图中所示的那些。
第一绝缘层141a和第二绝缘层141b的材料可以是绝缘材料。在这种情况下，绝缘材料可以是感光介电(PID)材料。在这种情况下，可通过感光孔引入精细节距，因此可有效地使半导体芯片120的数十至数百万个连接焊盘122重新分布。第一绝缘层141a和第二绝缘层141b可具有彼此分开的边界。第一绝缘层141a可通过保护膜124与连接焊盘122物理地分开。第一绝缘层141a可填充保护膜124和第一连接过孔143a之间在第一开口123h中的空间的至少一部分。
第一重新分布层142a和第二重新分布层142b可使半导体芯片120的连接焊盘122重新分布以电连接到电连接金属170。第一重新分布层142a和第二重新分布层142b的材料可以是金属材料，诸如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。重新分布层142还可根据其设计执行各种功能。例如，重新分布层可包括接地(GND)图案、电源(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除接地(GND)图案、电源(PWR)图案等之外的诸如数据信号图案等的各种信号图案。此外，重新分布层可包括过孔焊盘、电连接金属焊盘等。
第一连接过孔143a和第二连接过孔143b可将形成在不同层中的半导体芯片120的连接焊盘122和第一重新分布层142a彼此电连接，并且可将形成在不同的层中的第一重新分布层142a和第二重新分布层142b彼此电连接。当半导体芯片120是裸片时，第一连接过孔143a可与连接焊盘122物理接触。第一连接过孔143a和第二连接过孔143b的材料也可以是金属材料，诸如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。第一连接过孔143a和第二连接过孔143b中的每个可以是其中通路孔完全利用金属材料填充的填充型或者其中金属材料沿着通路孔的壁表面镀覆的共形型。此外，第一连接过孔143a和第二连接过孔143b可应用为锥形形状。
此外，第一连接过孔143a可填充穿过第一绝缘层141a的通路孔143h和第二开口124h中的每个的至少一部分。在这种情况下，通路孔143h连接到第二开口124h。对此，当连接焊盘122完全被保护膜124覆盖时，形成第一绝缘层141a。之后，形成穿过第一绝缘层141a的通路孔143h。之后，形成穿过保护膜124的第二开口124h，以暴露连接焊盘122。因此，可显著有效地防止连接焊盘122的污染。
此外，利用镀覆工艺同时形成第一重新分布层142a和第一连接过孔143a。在这种情况下，可包括种子层145和形成在种子层145上的镀层146。详细地，种子层145可利用溅射而在连接焊盘122的暴露表面、通路孔143h的壁表面、第二开口124h的壁表面和第一绝缘层141a的表面上形成为非常薄，并且可包括钛(Ti)层或钛(Ti)和铜(Cu)的双层。利用电解镀覆在种子层145上形成镀层146，从而填充通路孔143h和第二开口124h。使用镀覆工艺以类似方式同时形成第二重新分布层142b和第二连接过孔143b。在这种情况下，可包括种子层145和形成在种子层145上的镀层146。然而，本实施例不限于此，种子层145也可仅形成在连接焊盘122的暴露表面、通路孔143h的壁表面以及第二开口124h的壁表面上。
作为附加组件的钝化层150可保护连接结构140不受外部物理或化学损坏。钝化层150可包括绝缘树脂和无机填料，但是可不包括玻璃纤维。例如，钝化层150可以是ABF，但不限于此。钝化层150可具有使第二重新分布层142b的至少一部分暴露的第三开口150h。
作为附加组件的凸块下金属160可改善电连接金属170的连接可靠性，以提高半导体封装件100A的板级(board level)可靠性。凸块下金属160的数量可以是数十至数百万。凸块下金属160中的每个可通过穿过钝化层150的第三开口150h连接到第二重新分布层142b。凸块下金属160可使用金属通过任意已知金属化方法形成，但不限于此。
电连接金属170将半导体封装件100A物理连接和/或电连接到外部电源。例如，半导体封装件100A可通过电连接金属170安装在电子装置的主板上。电连接金属170可利用低熔点金属(例如，锡(Sn)或包括锡(Sn)的合金)形成。更详细地，电连接金属可利用焊料等形成。然而，这仅是示例，并且电连接金属的材料不特别限于此。电连接金属170中的每个可以是焊盘、焊球、引脚等。电连接金属170可形成为多层或单层结构。当电连接金属包括多个层时，电连接金属包括铜柱和焊料。当电连接金属包括单层时，电连接金属包括锡-银焊料或铜。然而，电连接金属仅是示例，并且本公开不限于此。电连接金属170的数量、间距、设置形式等没有特别限制，而是本领域技术人员可根据设计细节进行充分地修改的。例如，电连接金属170可根据连接焊盘122的数量以数十至数千的数量设置，或者可以以数十至数千或更多或者数十至数千或更少的数量设置。
电连接金属170中的至少一个可设置在扇出区域中。扇出区域指的是除了设置有半导体芯片120的区域之外的区域。例如，根据示例性实施例的半导体封装件100A可以是扇出型半导体封装件。与扇入型封装件相比，扇出型封装件可具有优异的可靠性，可实现多个输入/输出(I/O)端子，并且可便于3D互连。此外，与球栅阵列(BGA)封装件、栅格阵列(LGA)封装件等相比，扇出型封装件可被制造为具有小的厚度，并且可具有价格竞争力。
图11是示出制造图9的半导体封装件的工艺的一部分的示意性工艺流程图。
参照图11，在芯片状态(例如，晶圆状态)下，在钝化膜123上形成覆盖钝化膜123和连接焊盘122的保护膜124。保护膜124形成为完全覆盖连接焊盘122的已经暴露的表面和钝化膜123的第一开口123h的壁表面。保护膜124利用薄膜形成，因此保护膜124在第一开口123h中可具有碗形的内壁表面。然后，在保护膜124上形成第一绝缘层141a。在这种情况下，由于连接焊盘122被保护膜124覆盖，因此在形成第一绝缘层141a和通路孔143h的过程中发生的污染问题可显著减少。在形成第一绝缘层141a之后，通路孔143h'在连接到第二开口124h之前使用光刻法形成。然后，利用蚀刻从通路孔143h'的区域去除保护膜124，从而形成暴露连接焊盘122的第二开口124h。也就是说，通过至少两个独立的蚀刻工艺形成通路孔143h，一个蚀刻工艺是通过光刻法去除通过由光刻法限定的图案所暴露的第一绝缘层141a以形成通路孔143h'，另一个蚀刻工艺去除由通路孔143h'暴露的保护膜124，以形成通路孔143h的底部。在这种情况下，因为在形成通路孔143h'时连接焊盘122由保护膜124保护，所以用于形成通路孔143h'的化学溶液或等离子体不太可能直接接触或损坏连接焊盘122。结果，通路孔143h连接到第二开口124h。然后，使用溅射形成种子层145。种子层145覆盖连接焊盘122的已经暴露的表面、通路孔143h的壁表面、第二开口124h的壁表面和第一绝缘层141a的表面。然后，使用诸如半加成工艺(SAP)或改进的半加成工艺(MSAP)的镀覆工艺，形成填充通路孔143h和第二开口124h的第一连接过孔143a以及设置在第一绝缘层141a上的第一重新分布层142a。然后，形成第二绝缘层141b。如上所述，通过一系列工艺，在芯片状态下，首先通过保护膜124保护连接焊盘122，然后形成连接结构140。因此，可有效地解决连接焊盘122的污染问题。例如，在工艺之间防止连接焊盘122的氧化，并且确保与第一连接过孔143a的界面粘合可靠性。因此，防止了电开口，保持了优异的工艺性能，并且可确保高的工艺良率。
图12示意性地示出了半导体封装件的另一示例。
参照图12，根据另一示例的半导体封装件100B可具有框架110，框架110具有与根据上述示例的半导体封装件100A的框架110的形状不同的形状。详细地，框架110可包括电连接到连接焊盘122的多个布线层112a、112b和112c。换言之，框架110除了包括绝缘层111a和111b之外还可包括布线层112a、112b和112c以及布线过孔113a和113b，并且因此可用作连接结构。在这种情况下，布线层112a、112b和112c以及布线过孔113a和113b可用作电连接构件。
更详细地，框架110包括：第一绝缘层111a，与连接结构140接触；第一布线层112a，与连接结构140接触并嵌入在第一绝缘层111a中；第二布线层112b，设置在第一绝缘层111a的与第一绝缘层111a的嵌入有第一布线层112a的一侧相对的一侧；第二绝缘层111b，设置在第一绝缘层111a的与第一绝缘层111a的嵌入有第一布线层112a的一侧相对的一侧，并覆盖第二布线层112b的至少一部分；以及第三布线层112c，设置在第二绝缘层111b的与第二绝缘层111b的嵌入有第二布线层112b的一侧相对的一侧。第一布线层112a和第二布线层112b以及第二布线层112b和第三布线层112c可分别通过穿过第一绝缘层111a的第一布线过孔113a和穿过第二绝缘层111b的第二布线过孔113b彼此电连接。第一布线层112a、第二布线层112b和第三布线层112c可通过连接结构140的第一重新分布层142a和第二重新分布层142b电连接到连接焊盘122。
第一绝缘层111a和第二绝缘层111b中的每个的材料没有特别限制。例如，绝缘材料可用作第一绝缘层和第二绝缘层中的每个的材料。在这种情况下，绝缘材料可以是热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺树脂)或热固性树脂或热塑性树脂与无机填料混合的树脂(例如，ABF(Ajinomoto build-up film)等)。可选地，绝缘材料可以是其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或玻璃布或玻璃织物)的芯材料中的材料(例如，半固化片)。第一绝缘层111a的下表面与半导体芯片120的保护膜124的最下表面共面。这是因为保护膜124在芯片状态下形成。
第一布线层112a、第二布线层112b和第三布线层112c可与第一布线过孔113a和第二布线过孔113b提供封装件的上/下电连接路径，并且可用于使连接焊盘122重新分布。第一布线层112a、第二布线层112b和第三布线层112c的材料可以是金属材料，诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。布线层112a、112b和112c可根据相应层的设计执行不同的功能。例如，布线层可包括接地(GND)图案、电源(PWR)图案、信号(S)图案等。这里，信号(S)图案可包括除接地(GND)图案、电源(PWR)图案等之外的各种信号图案，诸如，数据信号图案等。此外，布线层可包括过孔焊盘、布线焊盘、电连接金属焊盘等。第一布线层112a、第二布线层112b和第三布线层112c可使用已知的镀覆工艺形成，并且均可利用种子层和镀覆层形成。第一布线层112a、第二布线层112b和第三布线层112c中的每个的厚度可比第一重新分布层142a和第二重新分布层142b中的每个的厚度厚。第一布线层112a可凹入到第一绝缘层111a的内侧。如上所述，当第一布线层112a凹入到第一绝缘层111a的内侧并且在第一绝缘层111a的下表面和第一布线层112a的下表面之间设置台阶时，可防止第一布线层112a由于包封剂130的形成材料的渗出而被污染。
第一布线过孔113a和第二布线过孔113b可将形成在不同层上的第一布线层112a、第二布线层112b和第二布线层112c彼此电连接，从而在框架110中形成电路径。第一布线过孔113a和第二布线过孔113b的材料可以是金属材料，诸如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。第一布线过孔113a和第二布线过孔113b中的每个可以是填充有金属材料的填充型的过孔，或者可以是金属材料沿着通路孔的壁表面形成的共形型的过孔。此外，第一布线过孔113a和第二布线过孔113b可应用为锥形形状。第一布线过孔113a和第二布线过孔113b也可使用已知的镀覆工艺形成，并且均可利用种子层和镀覆层形成。
当形成用于第一布线过孔113a的孔时，第一布线层112a中的一些焊盘可用作阻挡件。对此，在使第一布线过孔113a具有上表面的宽度大于下表面的宽度的锥形形状的工艺中可以是有利的。在这种情况下，第一布线过孔113a可与第二布线层112b的焊盘图案一体化。当形成用于第二布线过孔113b的孔时，第二布线层112b中的一些焊盘可用作阻挡件。对此，在使第二布线过孔113b具有上表面的宽度大于下表面的宽度的锥形形状的工艺中可以是有利的。在这种情况下，第二布线过孔113b可与第三布线层112c的焊盘图案一体化。
包封剂130可具有使框架110的第三布线层112c的至少一部分暴露的第四开口130h，并且表面处理层(未示出)(诸如，镍(Ni)/金(Au))可形成在第三布线层112c由第四开口130h暴露的表面上。其他内容与上面参照图9至图11描述的内容重复，因此省略其详细描述。
图13示意性地示出了半导体封装件的另一示例。
参照图13，根据另一示例的半导体封装件100C也可具有框架110，框架110具有与根据上述示例的半导体封装件100A的框架110的形状不同的形状。详细地，框架110可包括电连接到连接焊盘122的多个布线层112a、112b、112c和112d。换言之，框架110除了包括绝缘层111a、111b和111c之外还可包括布线层112a、112b、112c和112d以及布线过孔113a、113b和113c，并且因此可用作连接结构。在这种情况下，布线层112a、112b、112c和112d以及布线过孔113a、113b和113c可用作电连接构件。
更详细地，框架110包括：第一绝缘层111a；第一布线层112a，设置在第一绝缘层111a的下表面上；第二布线层112b，设置在第一绝缘层111a的上表面上；第二绝缘层111b，设置在第一绝缘层111a的下表面上，并且覆盖第一布线层112a的至少一部分；第三布线层112c，设置在第二绝缘层111b的下表面上；第三绝缘层111c，设置在第一绝缘层111a的上表面上并且覆盖第二布线层112b的至少一部分；第四布线层112d，设置在第三绝缘层111c的上表面上；第一布线过孔113a，穿过第一绝缘层111a并且将第一布线层112a电连接到第二布线层112b；第二布线过孔113b，穿过第二绝缘层111b并且将第一布线层112a电连接到第三布线层112c；以及第三布线过孔113c，穿过第三绝缘层111c并且将第二布线层112b电连接到第四布线层112d。由于框架110可包括更多数量的布线层112a、112b、112c和112d，因此可进一步简化连接结构140。
第一绝缘层111a的厚度可大于第二绝缘层111b的厚度和第三绝缘层111c的厚度。第一绝缘层111a可基本上相对较厚以保持刚性，并且可引入第二绝缘层111b和第三绝缘层111c以形成较多数量的布线层112c和112d。类似地，穿过第一绝缘层111a的第一布线过孔113a的直径可分别大于穿过第二绝缘层111b的第二布线过孔113b和穿过第三绝缘层111c的第三布线过孔113c的直径。第一布线过孔113a可具有沙漏形状或圆柱形状，而第二布线过孔113b和第三布线过孔113c可具有方向彼此相反的锥形形状。第一布线层112a、第二布线层112b、第三布线层112c和第四布线层112d中的每个的厚度可比第一重新分布层142a和第二重新分布层142b中的每个的厚度厚。第三布线层112c的下表面与半导体芯片120的保护膜124的最下表面共面。这是因为保护膜124在芯片状态下形成。其他内容(包括第一布线层112a、第二布线层112b、第三布线层112c和第四布线层112d以及第一布线过孔113a、第二布线过孔113b和第三布线过孔113c以及第四开口130h等的材料或作用)与以上参照图9至图12描述的那些重复，因此省略其详细描述。
如上所述，根据示例性实施例，可提供一种能够显著减少对半导体芯片的连接焊盘的腐蚀和损坏的新型半导体封装件结构。
尽管上面已经示出并描述了示例性实施例，但是对于本领域技术人员将明显的是，可在不脱离本发明的由所附权利要求限定的范围的情况下做出修改和改变。

Claims (19)

1.一种半导体封装件，包括：
半导体芯片，具有设置有连接焊盘的有效表面和与所述有效表面相对的无效表面，并且包括设置在所述有效表面上并且具有使所述连接焊盘的至少一部分暴露的第一开口的钝化膜和设置在所述钝化膜上的保护膜，所述保护膜填充所述第一开口中的至少一部分并且具有使所述连接焊盘的位于所述第一开口中的至少一部分暴露的第二开口；
包封剂，覆盖所述半导体芯片的至少一部分；以及
连接结构，设置在所述半导体芯片的所述有效表面上，并包括连接到位于所述第一开口中且位于所述第二开口中的所述连接焊盘的连接过孔，以及通过所述连接过孔电连接到所述连接焊盘的重新分布层，
其中，所述第二开口的宽度窄于所述第一开口的宽度。
2.根据权利要求1所述的半导体封装件，其中，所述连接焊盘的由所述第一开口暴露的区域中的除了由所述第二开口暴露的区域之外的区域由所述保护膜覆盖。
3.根据权利要求1所述的半导体封装件，其中，所述钝化膜和所述保护膜设置在所述有效表面内的区域中。
4.根据权利要求3所述的半导体封装件，其中，所述包封剂覆盖所述钝化膜和所述保护膜中的每个的侧表面。
5.根据权利要求3所述的半导体封装件，其中，所述包封剂填充所述保护膜和所述连接结构之间的部分。
6.根据权利要求1所述的半导体封装件，其中，所述连接结构包括绝缘层、重新分布层以及所述连接过孔，所述绝缘层设置在所述半导体芯片的所述有效表面上并且具有连接到所述第二开口的通路孔以暴露所述连接焊盘的至少一部分，所述重新分布层设置在所述绝缘层上，并且所述连接过孔在填充所述通路孔和所述第二开口中的每个的至少一部分的同时将所述连接焊盘电连接到所述重新分布层。
7.根据权利要求6所述的半导体封装件，其中，所述绝缘层填充所述保护膜和所述连接过孔之间的位于所述第一开口中的空间的至少一部分。
8.根据权利要求6所述的半导体封装件，其中，所述绝缘层与所述连接焊盘物理地分开。
9.根据权利要求6所述的半导体封装件，其中，所述连接过孔包括设置在所述连接焊盘的暴露表面、所述通路孔的壁表面以及所述第二开口的壁表面上的种子层以及设置在所述种子层上并填充所述通路孔和所述第二开口的镀层。
10.根据权利要求1所述的半导体封装件，其中，所述保护膜具有在所述第一开口中的碗形状。
11.根据权利要求1所述的半导体封装件，其中，所述保护膜的厚度薄于所述钝化膜的厚度。
12.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：具有通孔的框架，
其中，所述半导体芯片设置在所述通孔中，
所述包封剂覆盖所述框架的至少一部分，并且
所述包封剂填充所述通孔的至少一部分。
13.根据权利要求12所述的半导体封装件，其中，所述框架包括多个布线层，并且
所述多个布线层电连接到所述连接焊盘。
14.根据权利要求13所述的半导体封装件，其中，所述框架包括：第一绝缘层，与所述连接结构接触；第一布线层，嵌入在所述第一绝缘层中并且与所述连接结构接触；第二布线层，设置在所述第一绝缘层的与所述第一绝缘层嵌入有所述第一布线层的一侧相对的一侧；第二绝缘层，设置在所述第一绝缘层上并且覆盖所述第二布线层；第三布线层，设置在所述第二绝缘层上，
所述第一布线层、所述第二布线层和所述第三布线层电连接到所述连接焊盘，并且
所述第一绝缘层的下表面与所述保护膜的最下表面共面。
15.根据权利要求13所述的半导体封装件，其中，所述框架包括：第一绝缘层；第一布线层，设置在所述第一绝缘层的下表面上；第二布线层，设置在所述第一绝缘层的上表面上；第二绝缘层，设置在所述第一绝缘层的所述下表面上并覆盖所述第一布线层；第三布线层，设置在所述第二绝缘层的下表面上；第三绝缘层，设置在所述第一绝缘层的所述上表面上并且覆盖所述第二布线层；以及第四布线层，设置在所述第三绝缘层的上表面上，
所述第一布线层、所述第二布线层、所述第三布线层和所述第四布线层电连接到所述连接焊盘，并且
所述第三布线层的下表面与所述保护膜的最下表面共面。
16.根据权利要求1所述的半导体封装件，其中，所述半导体封装件是扇出型半导体封装件。
17.根据权利要求1所述的半导体封装件，其中，所述连接过孔与所述钝化膜间隔开。
18.根据权利要求1所述的半导体封装件，其中，所述保护膜利用SiOx、SiNx、TiO2、ZnO、Al2O3和聚合物中的一种或更多种制成。
19.根据权利要求1所述的半导体封装件，其中，所述保护膜的厚度为1nm至500nm。
CN201910396112.6A 2018-09-11 2019-05-14 半导体封装件 Active CN110890358B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180108313A KR102477356B1 (ko) 2018-09-11 2018-09-11 반도체 패키지
KR10-2018-0108313 2018-09-11

Publications (2)

Publication Number Publication Date
CN110890358A true CN110890358A (zh) 2020-03-17
CN110890358B CN110890358B (zh) 2024-08-02

Family

ID=69718908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910396112.6A Active CN110890358B (zh) 2018-09-11 2019-05-14 半导体封装件

Country Status (4)

Country Link
US (1) US11380636B2 (zh)
KR (1) KR102477356B1 (zh)
CN (1) CN110890358B (zh)
TW (1) TWI818957B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12051622B2 (en) * 2020-05-27 2024-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation layer and planarization layer and method of forming the same
TWI790962B (zh) * 2022-04-22 2023-01-21 矽品精密工業股份有限公司 電子封裝件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080036086A1 (en) * 2006-08-11 2008-02-14 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US20080246113A1 (en) * 2007-04-04 2008-10-09 Samsung Electronics Co., Ltd. Semiconductor device including redistribution line structure and method of fabricating the same
US20110079897A1 (en) * 2009-10-01 2011-04-07 Samsung Electronics Co., Ltd Integrated circuit chip and flip chip package having the integrated circuit chip
US20110127681A1 (en) * 2009-12-01 2011-06-02 Ching-Yu Ni Chip package and fabrication method thereof
US20130026658A1 (en) * 2011-07-29 2013-01-31 Yen-Ju Chen Wafer level chip scale package for wire-bonding connection
US20170125375A1 (en) * 2015-10-29 2017-05-04 Semtech Corporation Semiconductor Device and Method of Forming DCALGA Package Using Semiconductor Die with Micro Pillars
CN107785333A (zh) * 2016-08-31 2018-03-09 三星电机株式会社 扇出型半导体封装件
US20180082917A1 (en) * 2016-09-16 2018-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure with copper pillar having reversed profile
CN107887360A (zh) * 2016-09-29 2018-04-06 三星电机株式会社 扇出型半导体封装件
US20180108639A1 (en) * 2016-10-19 2018-04-19 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5589735B2 (ja) 2010-10-06 2014-09-17 日本電気株式会社 電子部品内蔵基板及びその製造方法
US9305856B2 (en) 2012-02-10 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure AMD method of forming same
KR20170061370A (ko) 2015-11-26 2017-06-05 삼성전기주식회사 전자부품 패키지 및 그 제조 방법
KR102059403B1 (ko) * 2016-10-04 2019-12-26 삼성전자주식회사 팬-아웃 반도체 패키지
KR102004801B1 (ko) * 2016-11-17 2019-07-29 삼성전기주식회사 팬-아웃 반도체 패키지

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080036086A1 (en) * 2006-08-11 2008-02-14 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US20080246113A1 (en) * 2007-04-04 2008-10-09 Samsung Electronics Co., Ltd. Semiconductor device including redistribution line structure and method of fabricating the same
US20110079897A1 (en) * 2009-10-01 2011-04-07 Samsung Electronics Co., Ltd Integrated circuit chip and flip chip package having the integrated circuit chip
US20110127681A1 (en) * 2009-12-01 2011-06-02 Ching-Yu Ni Chip package and fabrication method thereof
US20130026658A1 (en) * 2011-07-29 2013-01-31 Yen-Ju Chen Wafer level chip scale package for wire-bonding connection
US20170125375A1 (en) * 2015-10-29 2017-05-04 Semtech Corporation Semiconductor Device and Method of Forming DCALGA Package Using Semiconductor Die with Micro Pillars
CN107785333A (zh) * 2016-08-31 2018-03-09 三星电机株式会社 扇出型半导体封装件
US20180082917A1 (en) * 2016-09-16 2018-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure with copper pillar having reversed profile
CN107887360A (zh) * 2016-09-29 2018-04-06 三星电机株式会社 扇出型半导体封装件
US20180108639A1 (en) * 2016-10-19 2018-04-19 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor package

Also Published As

Publication number Publication date
CN110890358B (zh) 2024-08-02
TW202011531A (zh) 2020-03-16
KR102477356B1 (ko) 2022-12-15
TWI818957B (zh) 2023-10-21
US11380636B2 (en) 2022-07-05
KR20200029812A (ko) 2020-03-19
US20200083184A1 (en) 2020-03-12

Similar Documents

Publication Publication Date Title
CN109755191B (zh) 扇出型半导体封装件
CN110896061B (zh) 半导体封装件
CN110828391B (zh) 扇出型半导体封装件
CN111048484B (zh) 半导体封装件
CN110391219B (zh) 扇出型半导体封装件
CN109727958B (zh) 扇出型半导体封装件
US10825775B2 (en) Semiconductor package integrating active and passive components with electromagnetic shielding
CN111199937B (zh) 半导体封装件
TW201939694A (zh) 半導體封裝
CN111341733B (zh) 扇出型半导体封装件
CN109427719B (zh) 扇出型半导体封装件
CN110739286A (zh) 半导体封装件
CN111180409B (zh) 半导体封装件
CN111326485B (zh) 半导体封装件和连接结构
CN110676229B (zh) 半导体封装件
CN111244079A (zh) 封装件模块
CN110890358B (zh) 半导体封装件
CN111180419B (zh) 半导体封装件及用于半导体封装件的电磁干扰屏蔽结构
CN111341752B (zh) 半导体封装件
CN111613538A (zh) 制造半导体芯片的连接结构和制造半导体封装件的方法
CN111106083A (zh) 半导体封装件
CN111146161A (zh) 半导体封装件
CN110783296B (zh) 扇出型半导体封装件
CN111613602A (zh) 半导体封装件
CN112151460A (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant