KR20200029812A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20200029812A
KR20200029812A KR1020180108313A KR20180108313A KR20200029812A KR 20200029812 A KR20200029812 A KR 20200029812A KR 1020180108313 A KR1020180108313 A KR 1020180108313A KR 20180108313 A KR20180108313 A KR 20180108313A KR 20200029812 A KR20200029812 A KR 20200029812A
Authority
KR
South Korea
Prior art keywords
semiconductor package
opening
insulating layer
disposed
layer
Prior art date
Application number
KR1020180108313A
Other languages
English (en)
Other versions
KR102477356B1 (ko
Inventor
백승민
김윤수
홍석일
박병률
한성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180108313A priority Critical patent/KR102477356B1/ko
Priority to TW108106280A priority patent/TWI818957B/zh
Priority to US16/293,239 priority patent/US11380636B2/en
Priority to CN201910396112.6A priority patent/CN110890358B/zh
Publication of KR20200029812A publication Critical patent/KR20200029812A/ko
Application granted granted Critical
Publication of KR102477356B1 publication Critical patent/KR102477356B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0218—Structure of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/0221—Shape of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02215—Material of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14517—Bump connectors having different functions including bump connectors providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/811—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector the bump connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Abstract

본 개시는 접속패드가 배치된 활성면 및 상기 활성면의 반대측인 비활성면을 가지며, 상기 활성면 상에 배치되며 상기 접속패드의 적어도 일부를 오픈시키는 제1개구부를 갖는 패시베이션막 및 상기 패시베이션막 상에 배치되어 상기 제1개구부 내의 적어도 일부를 채우며 상기 제1개구부 내에서 상기 접속패드의 적어도 일부를 오픈시키는 제2개구부를 갖는 보호막을 포함하는 반도체칩; 상기 반도체칩의 적어도 일부를 덮는 봉합재; 및 상기 반도체칩의 활성면 상에 배치되며, 상기 제1 및 제2개구부 내에서 상기 접속패드와 연결된 접속비아 및 상기 접속비아를 통하여 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결구조체; 를 포함하며, 상기 제2개구부는 상기 제1개구부 보다 폭이 좁은, 반도체 패키지에 관한 것이다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 개시는 반도체 패키지, 예를 들면, 팬-아웃 반도체 패키지에 관한 것이다.
최근 반도체칩에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 반도체칩 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다. 이에 부합하기 위하여 제안된 패키지 기술 중의 하나가 팬-아웃 패키지이다. 팬-아웃 패키지는 접속단자를 반도체칩이 배치된 영역 외로도 재배선하여, 소형의 크기를 가지면서도 다수의 핀을 구현할 수 있게 해준다.
한편, 반도체칩의 경우 접속패드의 재질로 알루미늄(Al) 또는 구리(Cu)를 이용하며, 이때 패키지 제조를 위한 공정에서 반도체칩의 접속패드는 대기, 수분, 약액 등에 오픈되는바, 부식 및 손상이 유발되는 문제점이 있다.
본 개시의 여러 목적 중 하나는 반도체칩의 접속패드의 부식 및 손상을 최소화하기 위한 새로운 반도체 패키지 구조를 제안하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 패키징 전의 칩 상태에서 반도체칩의 접속패드를 오픈시키는 개구부를 갖는 패시베이션막 상에 접속패드의 부식 및 손상을 최소화할 수 있는 보호막을 형성하는 것이다.
예를 들면, 본 개시에서 제안하는 일례에 따른 반도체 패키지는, 접속패드가 배치된 활성면 및 상기 활성면의 반대측인 비활성면을 가지며, 상기 활성면 상에 배치되며 상기 접속패드의 적어도 일부를 오픈시키는 제1개구부를 갖는 패시베이션막 및 상기 패시베이션막 상에 배치되어 상기 제1개구부 내의 적어도 일부를 채우며 상기 제1개구부 내에서 상기 접속패드의 적어도 일부를 오픈시키는 제2개구부를 갖는 보호막을 포함하는 반도체칩; 상기 반도체칩의 적어도 일부를 덮는 봉합재; 및 상기 반도체칩의 활성면 상에 배치되며, 상기 제1 및 제2개구부 내에서 상기 접속패드와 연결된 접속비아 및 상기 접속비아를 통하여 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결구조체; 를 포함하며, 상기 제2개구부는 상기 제1개구부 보다 폭이 좁은 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서 반도체칩의 접속패드의 부식 및 손상을 최소화할 수 있는 새로운 반도체 패키지 구조를 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 반도체 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 반도체 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도 11은 도 9의 반도체 패키지의 제조 과정의 일부분을 개략적으로 나타낸 공정도다.
도 12는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸다.
도 13은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인보드 등의 인쇄회로기판(1110)이 수용되어 있으며, 이러한 인쇄회로기판(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 인쇄회로기판(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
반도체 패키지
일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.
반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.
이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.
이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.
(팬-인 반도체 패키지)
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 금속물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.
이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결구조체(2240)를 형성한다. 연결구조체(2240)는 반도체칩(2220) 상에 감광성 절연수지(PID)와 같은 절연 물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴(2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결구조체(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결구조체(2240), 패시베이션층(2250), 및 언더범프금속(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.
이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.
다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인쇄회로기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인쇄회로기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인쇄회로기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인쇄회로기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.
이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인쇄회로기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인쇄회로기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.
(팬-아웃 반도체 패키지)
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결구조체(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결구조체(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속(2160)이 더 형성될 수 있다. 언더범프금속(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122) 등을 포함하는 집적회로(IC)일 수 있다. 연결구조체(2140)는 절연층(2141), 절연층(2241) 상에 형성된 배선층(2142), 접속패드(2122)와 배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결구조체를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인쇄회로기판 없이도 실장될 수 있다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결구조체(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인쇄회로기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.
이와 같이, 팬-아웃 반도체 패키지는 별도의 인쇄회로기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인쇄회로기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.
한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인쇄회로기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.
이하에서는, 반도체칩의 접속패드의 부식 및 손상을 최소화할 수 있는 새로운 반도체 패키지 구조를 도면을 참조하여 설명한다.
도 9는 반도체 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 반도체 패키지의 개략적인 Ⅰ-Ⅰ' 절단 평면도다.
도면을 참조하면, 일례에 따른 반도체 패키지(100A)는 접속패드(122)가 배치된 활성면 및 활성면의 반대측인 비활성면을 가지며, 활성면 상에 배치되며 접속패드(122)의 적어도 일부를 오픈시키는 제1개구부(123h)를 갖는 패시베이션막(123) 및 패시베이션막(123) 상에 배치되어 제1개구부(123h) 내의 적어도 일부를 채우며 제1개구부(123h) 내에서 접속패드(122)의 적어도 일부를 오픈시키는 제2개구부(124h)를 갖는 보호막(124)을 포함하는 반도체칩(120)과, 반도체칩(120)의 적어도 일부를 덮는 봉합재(130)와, 반도체칩(120)의 활성면 상에 배치되며 제1 및 제2개구부(123h, 124h) 내에서 접속패드(122)와 연결된 제1접속비아(143a) 및 제1접속비아(143a)를 통하여 접속패드(122)와 전기적으로 연결된 제1재배선층(142a)을 포함하는 연결구조체(140)를 포함한다. 이때, 제2개구부(124h)의 폭(w2)은 제1개구부(123h)의 폭(w1) 보다 폭이 좁다. 여기서 폭은, 도 9와 같은 단면도에서의 폭을 의미하며, 해당 개구부가 테이퍼진 형상을 가져 위치에 따라서 개구부의 단면도에서의 폭이 달라지는 경우에는, 가장 큰 폭을 의미한다.
한편, 반도체칩(120)의 경우 접속패드(122)의 재질로 알루미늄(Al) 또는 구리(Cu)를 보통 이용하며, 이때 패키지(100A) 제조를 위한 공정에서 반도체칩(120)의 접속패드(122)는 별다른 조치를 취하지 않는 경우, 대기, 수분, 약액 등에 오픈되는바, 부식 및 손상이 유발되는 문제점이 있다. 구체적으로, 별다른 조치 없이 반도체칩(120)에 바로 제1접속비아(143a)를 형성하는 경우, 감광성 절연물질(PID: Photo Image-able Dielectric)을 보통 포함하는 제1절연층(141a)의 도포 전에 화학처리를 통하여 접속패드(122)의 표면의 유기 및 산화층을 제거하는데, 이때 접속패드(122)가 화학처리에 의하여 데미지를 받을 수 있으며, 또한 PID 현상액에 의해서도 비아홀(143h) 형성 과정에서 접속패드(122)에 데미지가 발생할 수 있다. 이러한 데미지는 접속패드(122)의 부식과 접속패드(122)의 표면의 거칠기를 터프하게 만들어, 제1접속비아(143a)를 형성하기 위한 시드층을 불균일하게 만들며, 따라서 이후 패키지 공정 진행시 접속패드(122)의 부식을 야기할 수 있다.
반면, 일례에 따른 반도체 패키지(100A)와 같이, 제1개구부(123h)를 갖는 패시베이션막(123) 상에 제1개구부(123h)의 폭(w1) 보다 작은 폭(w2)을 갖는 제2개구부(124h)를 갖는 보호막(124)을 형성하는 경우, 접속패드(122)의 제1개구부(123h)에 의하여 오픈된 영역 중 제2개구부(124h)에 의하여 오픈된 영역을 제외한 영역은 보호막(124)에 의하여 덮일 수 있는바, 패키지(100A) 제조를 위한 공정에서 접속패드(122)가 대기, 수분, 약액 등에 오픈되는 것을 최소화할 수 있어, 부식 및 손상을 최소화할 수 있다.
구체적으로, 보호막(124)이 연결구조체(140)의 제1절연층(141a) 등을 형성하는 과정에서 발생하는 접속패드(122)의 산화 및 부식 등으로부터 배리어 역할을 하게 되며, 그 후 제1절연층(141a)에 비아홀(143h)을 형성한 후 비아홀(143h) 영역의 보호막(124) 만을 선택적으로 제거하여 비아홀(143h)을 제2개구부(124h)와 연결시킴으로써 제1접속비아(143a)를 통한 전기적 연결 경로도 용이하게 형성할 수 있다. 즉, 종래와 마찬가지로 제1재배선층(142a) 형성을 위한 제1절연층(141a) 도입에도 불구하고 보호막(124)을 통하여 접속패드(122)의 산화 및 부식 등을 최소화할 수 있다. 이 경우, 제1절연층(141a)은 보호막(124)에 의하여 접속패드(122)와 물리적으로 이격될 수 있으며, 제1절연층(141a)은 제1개구부(123h) 내의 보호막(124)과 제1접속비아(143a) 사이의 공간의 적어도 일부를 채울 수 있다.
특히, 보호막(124)은 반도체칩(120)의 패키징 전에 칩 상태에서 반도체칩(120)의 접속패드(122)을 오픈시키는 제1개구부(123h)를 갖는 패시베이션막(123) 상에 형성함이 바람직하다. 이 경우, 보호막(124)은 패시베이션막(123)뿐만 아니라 보호막(124) 역시 반도체칩(120)의 활성면 이내의 영역에 배치될 수 있으며, 봉합재(130)가 패시베이션막(123)의 측면뿐만 아니라 보호막(124)의 측면 역시 덮을 수 있다. 또한, 봉합재(130)가 보호막(124)과 연결구조체(140)의 제1절연층(141a) 사이의 일부를 채울 수 있다. 이와 같이, 보호막(124)을 칩 상태, 예컨대 웨이퍼(wafer) 상태에서 형성함으로써 패키징 전에 양품만을 선택할 수 있는바 수율을 높일 수 있고, 나아가 봉합재(130)나 프레임(110)과 같은 다른 구성요소에까지 보호막(124)을 형성할 필요가 없는바 공정을 간소화할 수 있고, 비용 절감이 가능하다. 또한, 접속패드(122)의 오염을 더욱 효과적으로 최소화할 수 있다.
이하, 일례에 따른 반도체 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.
프레임(110)은 부가적인 구성으로, 절연층(111)의 구체적인 재료에 따라 패키지(100A)의 강성을 보다 개선시킬 수 있으며, 봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 프레임(110)은 절연층(111)을 관통하는 관통홀(110H)을 가질 수 있다. 관통홀(110H)에는 반도체칩(120)이 배치되며, 필요에 따라서는 수동부품(미도시)이 함께 배치될 수도 있다. 관통홀(110H)은 벽면이 반도체칩(120)을 둘러싸는 형태일 수 있으나, 반드시 이에 한정되는 것은 아니다.
절연층(111)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 재료, 예를 들면, 동박적층판(CCL), 언클레드 동박적층판(Unclad CCL), 프리프레그(prepreg) 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 필요에 따라서는, 절연층(111)의 재료로 글래스(glass)나 세라믹(ceramics) 등이 사용될 수도 있다. 절연층(111)의 하면은 반도체칩(120)의 보호막(124)의 최하면과 코플레너(Coplanar) 할 수 있다. 이는, 보호막(124)이 칩 상태에서 형성될 수 있기 때문이다.
한편, 도면에는 도시하지 않았으나, 필요에 따라서 전자파 차폐의 목적이나 방열 목적으로 프레임(110)의 관통홀(110H)의 벽면에 금속층(미도시)이 배치될 수도 있으며, 금속층(미도시)은 반도체칩(120)을 둘러쌀 수 있다.
반도체칩(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit)일 수 있다. 이때 집적회로는, 예를 들면, 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니며, 전력관리 집적회로(PMIC: Power Management IC)나, 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩, 또는 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등일 수도 있다.
반도체칩(120)은 별도의 범프나 배선층이 형성되지 않은 베어(Bare) 상태의 집적회로일 수 있다. 다만, 이에 한정되는 것은 아니며, 필요에 따라서는 패키지드 타입의 집적회로일 수도 있다. 집적회로는 액티브 웨이퍼를 기반으로 형성될 수 있다. 이 경우 반도체칩(120)의 바디(121)를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디(121)에는 다양한 회로가 형성되어 있을 수 있다. 접속패드(122)는 반도체칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성 물질로는 각각 알루미늄(Al), 구리(Cu) 등의 금속물질을 특별한 제한 없이 사용할 수 있다. 바디(121) 상에는 접속패드(122)의 적어도 일부를 오픈시키는 제1개구부(123h)를 갖는 패시베이션막(123)이 형성되며, 패시베이션막(123)은 산화막 또는 질화막 등일 수 있다. 패시베이션막(123) 상에는 제1개구부(123h) 내의 적어도 일부를 채우며 제1개구부(123h) 내에서 접속패드(122)의 적어도 일부를 오픈시키는 제2개구부(124h)를 갖는 보호막(124)이 형성되며, 보호막(124) 역시 패시베이션막(123)과 동일 또는 상이한 산화막 또는 질화막 등일 수 있다. 구체적으로는, 보호막(124)은 SiO2 등의 SiOx, SiN 등의 SiNx, TiO2, ZnO, Al2O3, 및 기타 폴리머 등의 절연특성을 가지는 박막으로 형성될 수 있으며, 두께는 패시베이션막(123)보다 얇은, 예컨대 1㎚ 내지 500㎚ 정도일 수 있다. 기타 필요한 위치, 예컨대 접속패드(122) 및 패시베이션막(123)과 바디(121) 사이에 SiO 등의 절연막(미도시) 등이 더 배치될 수도 있다. 한편, 반도체칩(120)은 접속패드(122)가 배치된 면이 활성면이 되며, 그 반대측이 비활성면이 된다.
한편, 보호막(124)의 제2개구부(124h)의 폭(w2)은 패시베이션막(123)의 제1개구부(123h)의 폭(w1) 보다 폭이 좁으며, 따라서 접속패드(122)의 제1개구부(123h)에 의하여 오픈된 영역 중 제2개구부(124h)에 의하여 오픈된 영역을 제외한 영역은 보호막(124)에 의하여 덮일 수 있는바, 패키지(100A) 제조를 위한 공정에서 접속패드(122)가 대기, 수분, 약액 등에 오픈되는 것을 최소화할 수 있어, 부식 및 손상을 최소화할 수 있다. 보호막(124)은 패시베이션막(123) 보다 두께가 얇은바, 제1개구부(123h) 내에서 보호막(124)은 소정의 기울기를 갖는 테이퍼진 벽면을 가짐과 동시에 벽면이 라운드 형상을 가질 수 있다.
봉합재(130)는 반도체칩(120)의 적어도 일부를 덮는다. 프레임(110)이 존재하는 경우에는 프레임(110)의 적어도 일부를 덮는다. 또한, 관통홀(110H)의 적어도 일부를 채운다. 봉합재(130)는 절연물질을 포함하며, 절연물질로는 무기필러 및 절연수지를 포함하는 재료, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF, FR-4, BT, 수지 등이 사용될 수 있다. 또한, EMC와 같은 몰딩 물질을 사용할 수 있으며, 필요에 따라 감광성 재료, 즉 PIE(Photo Imagable Encapsulant)를 사용할 수도 있다. 필요에 따라 열경화성 수지나 열가소성 수지와 같은 절연수지가 무기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 함침된 재료를 사용할 수도 있다.
한편, 보호막(124)은 반도체칩(120)의 패키징 전에 칩 상태에서 반도체칩(120)의 접속패드(122)을 오픈시키는 제1개구부(123h)를 갖는 패시베이션막(123) 상에 형성함이 바람직하다. 이 경우, 보호막(124)은 패시베이션막(123)뿐만 아니라 보호막(124) 역시 반도체칩(120)의 활성면 이내의 영역에 배치될 수 있으며, 봉합재(130)가 패시베이션막(123)의 측면뿐만 아니라 보호막(124)의 측면 역시 덮을 수 있다. 또한, 봉합재(130)가 보호막(124)과 연결구조체(140)의 제1절연층(141a) 사이의 일부를 채울 수 있다. 이와 같이, 보호막(124)을 칩 상태, 예컨대 웨이퍼(wafer) 상태에서 형성함으로써 패키징 전에 양품만을 선택할 수 있는바 수율을 높일 수 있고, 나아가 봉합재(130)나 프레임(110)과 같은 다른 구성요소에까지 보호막(124)을 형성할 필요가 없는바 공정을 간소화할 수 있고, 비용 절감이 가능하다. 또한, 접속패드(122)의 오염을 더욱 효과적으로 최소화할 수 있다.
연결구조체(140)는 반도체칩(120)의 접속패드(122)를 재배선할 수 있다. 연결구조체(140)를 통하여 다양한 기능을 가지는 수십 수백의 반도체칩(120)의 접속패드(122)가 각각 재배선 될 수 있으며, 전기연결금속(170)을 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 연결구조체(140)는 반도체칩(120)의 활성면 상에 배치되며 제2개구부(124h)와 연결되어 접속패드(122)의 적어도 일부를 오픈시키는 비아홀(143h)을 갖는 제1절연층(141a), 절연층(141a) 상에 배치된 제1재배선층(142a), 비아홀(143h) 및 제2개구부(124h) 각각의 적어도 일부를 채우며 접속패드(122) 및 제1재배선층(142a)을 전기적으로 연결하는 제1접속비아(143a), 제1절연층(141a) 상에 배치되며 제1재배선층(142a)의 적어도 일부를 덮는 제2절연층(141b), 제2절연층(141b) 상에 배치된 제2재배선층(142b), 및 제2절연층(141b)을 관통하며 제1 및 제2재배선층(142a, 142b)을 전기적으로 연결하는 제2접속비아(143b)를 포함한다. 이들은 도면에 도시한 것 보다 많을 수도, 적을 수도 있다.
제1 및 제2절연층(141a, 141b)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 감광성 절연물질(PID)을 사용할 수 있으며, 이 경우 포토 비아를 통한 파인 피치의 도입도 가능해지는바, 반도체칩(120)의 수십 내지 수백만의 접속패드(122)를 매우 효과적으로 재배선할 수 있다. 제1 및 제2절연층(141a, 141b)은 서로 경계가 구분될 수 있다. 제1절연층(141a)은 보호막(124)에 의하여 접속패드(122)와 물리적으로 이격될 수 있다. 제1절연층(141a)은 제1개구부(123h) 내의 보호막(124)과 제1접속비아(143a) 사이의 공간의 적어도 일부를 채울 수 있다.
제1 및 제2재배선층(142a, 142b)은 반도체칩(120)의 접속패드(122)를 재배선하여 전기연결금속(170)과 전기적으로 연결시킬 수 있다. 제1 및 제2재배선층(142a, 142b)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 사용할 수 있다. 재배선층(142) 역시 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 전기연결금속 패드 등을 포함할 수 있다.
제1 및 제2접속비아(143a, 143b)는 서로 다른 층에 형성된 반도체칩(120)의 접속패드(122)와 제1재배선층(142a)을 전기적으로 연결하며, 또한 서로 다른 층에 형성된 제1 및 제2재배선층(142a, 142b)을 전기적으로 연결한다. 제1접속비아(143a)는 반도체칩(120)이 베어 다이인 경우 접속패드(122)와 물리적으로 접할 수 있다. 접속비아(143)의 형성물질로는 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 사용할 수 있다. 제1 및 제2접속비아(143a, 143b)는 각각 금속물질로 비아홀이 완전히 충전된 필드 타입일 수도 있고, 비아홀의 벽면을 따라 금속물질이 도금돈 컨포멀 타입일 수도 있다. 또한, 테이퍼 형상 등을 가질 수 있다.
한편, 제1접속비아(143a)는 제1절연층(141a)을 관통하는 비아홀(143h) 및 제2개구부(124h) 각각의 적어도 일부를 채운다. 이때, 비아홀(143h)은 제2개구부(124h)와 연결된다. 이는, 보호막(124)으로 접속패드(122)를 완전히 덮은 상태에서 제1절연층(141a)을 형성하고, 그 후 제1절연층(141a)을 관통하는 비아홀(143h)을 형성하고, 그 후 보호막(124)을 관통하는 제2개구부(124h)를 형성함으로써 접속패드(122)를 노출시키기 때문으로, 이를 통해서 접속패드(122)의 오염을 매우 효과적으로 방지할 수 있다.
한편, 제1재배선층(142a)과 제1접속비아(143a)는 도금 공정으로 동시에 형성되는바 서로 일체화될 수 있으며, 이때 시드층(145)과 시드층(145) 상에 형성된 도금층(146)을 포함할 수 있다. 구체적으로, 시드층(145)은 접속패드(122)의 오픈된 표면과 비아홀(143h)의 벽면과 제2개구부(124h)의 벽면과 제1절연층(141)의 표면 상에 스퍼터 등으로 매우 얇게 형성될 수 있으며, 티타늄(Ti)층이나 티타늄(Ti)/구리(Cu) 이중층 등을 포함할 수 있다. 도금층(146)은 전해도금 등으로 시드층(145) 상에 형성되어 비아홀(143h)과 제2개구부(124h)를 채울 수 있다. 제2재배선층(142b)과 제2접속비아(143b) 역시 마찬가지로 도금 공정으로 동시에 형성되는바 서로 일체화될 수 있으며, 이때 시드층(145)과 시드층(145) 상에 형성된 도금층(146)을 포함할 수 있다.
패시베이션층(150)은 부가적인 구성으로, 연결구조체(140)를 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 패시베이션층(150)은 절연수지 및 무기필러를 포함하되, 유리섬유는 포함하지 않을 수 있다. 예컨대, 패시베이션층(150)은 ABF일 수 있으나, 이에 한정되는 것은 아니다. 패시베이션층(150)은 제2재배선층(142b)의 적어도 일부를 오픈시키는 제3개구부(150h)를 가질 수 있다.
언더범프금속(160) 역시 부가적인 구성으로, 전기연결금속(170)의 접속 신뢰성을 향상시켜주며, 그 결과 일례에 따른 반도체 패키지(100A)의 보드 레벨 신뢰성을 개선할 수 있다. 언더범프금속(160)은 수십 내지 수만 개 있을 수 있다. 각각의 언더범프금속(160)은 패시베이션층(150)을 관통하는 제3개구부(150h)를 통하여 제2재배선층(142b)과 연결될 수 있다. 언더범프금속(160)은 금속을 이용하여 공지의 메탈화 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.
전기연결금속(170)은 반도체 패키지(100A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 반도체 패키지(100A)는 전기연결금속(170)을 통하여 전자기기의 메인보드에 실장될 수 있다. 전기연결금속(170)은 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 보다 구체적으로는 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 전기연결금속(170)은 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결금속(170)은 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필러(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 전기연결금속(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결금속(170)의 수는 접속패드(122)의 수에 따라서 수십 내지 수천 개일 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다.
전기연결금속(170) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(120)이 배치된 영역을 벗어나는 영역을 의미한다. 즉, 일례에 따른 반도체 패키지(100A)는 팬-아웃 반도체 패키지일 수 있다. 팬-아웃 패키지는 팬-인 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.
도 11은 도 9의 반도체 패키지의 제조 과정의 일부분을 개략적으로 나타낸 공정도다.
도면을 참조하면, 칩 상태, 예컨대 웨이퍼(wafer) 상태에서 패시베이션막(123) 상에 패시베이션막(123)과 접속패드(122)를 덮는 보호막(124)을 형성한다. 보호막(124)은 패시베이션막(123)의 제1개구부(123h)의 벽면과 오픈된 접속패드(122)의 표면을 완전히 덮도록 형성한다. 보호막(124)은 박막으로 형성되는바, 제1개구부(123h) 내에서 보호막(124)은 소정의 기울기를 갖는 테이퍼진 벽면을 가짐과 동시에 벽면이 라운드 형상을 가질 수 있다. 다음으로, 보호막(124) 상에 제1절연층(141a)을 형성한다. 이때, 접속패드(122)가 보호막(124)으로 덮여 있는바, 제1절연층(141a) 및 비아홀(143h) 형성 과정에서 발생하는 오염 문제를 최소화할 수 있다. 제1절연층(141a)을 형성한 후에는 포토리소그래피 방법으로 제2개구부(124h)와 연결 전의 비아홀(143h')을 형성한다. 다음으로, 비아홀(143h') 영역에서 보호막(124)을 에칭 등으로 제거하여 접속패드(122)를 오픈시키는 제2개구부(124h)를 형성한다. 결과적으로, 비아홀(143h)은 제2개구부(124h)와 연결된다. 다음으로, 스퍼터 등으로 시드층(145)을 형성한다. 시드층(145)은 오픈된 접속패드(122)의 표면과 비아홀(143h)의 벽면과 제2개구부(124h)의 벽면과 제1절연층(141a)의 표면을 덮는다. 다음으로, SAP(Semi Additive Process)나 MSAP(Modified Semi Additive Process)와 같은 도금 공정으로 비아홀(143h)과 제2개구부(124h)를 채우는 제1접속비아(143a)와 제1절연층(141a) 상에 배치되는 제1재배선층(142a)을 형성한다. 이후, 제2절연층(141b) 등을 형성한다. 일련의 과정을 통하여 설명한 바와 같이, 칩 상태에서 우선적으로 접속패드(122)를 보호막(124)으로 보호하고, 그 후 연결구조체(140)를 형성하는바, 접속패드(122)의 오염 문제를 효과적으로 해결할 수 있다. 예를 들면, 공정 진행간 접속패드(122)의 산화를 방지하여 제1접속비아(143a)와의 계면 밀착 신뢰성을 확보하여 전기적 오픈을 방지하고 우수한 공정성을 유지하여 높은 공정 수율을 확보할 수 있다.
도 12는 반도체 패키지의 다른 일례를 개략적으로 나타낸다.
도면을 참조하면, 다른 일례에 따른 반도체 패키지(100B)는 상술한 일례에 따른 반도체 패키지(100A)에 있어서, 프레임(110)이 다른 형태를 가진다. 구체적으로, 프레임(110)이 접속패드(122)와 전기적으로 연결된 복수의 배선층(112a, 112b, 112c)을 포함한다. 즉, 프레임(110)은 절연층(111a, 111b) 외에도 배선층(112a, 112b, 112c)과 배선비아(113a, 113b)를 포함하며, 따라서 연결구조체로 기능할 수 있다. 이때, 배선층(112a, 112b, 112c)과 배선비아(113a, 113b)는 전기연결부재로 기능할 수 있다.
보다 구체적으로, 프레임(110)이 연결구조체(140)와 접하는 제1절연층(111a), 연결구조체(140)와 접하며 제1절연층(111a)에 매립된 제1배선층(112a), 제1절연층(111a)의 제1배선층(112a)이 매립된측의 반대측 상에 배치된 제2배선층(112b), 제1절연층(111a)의 제1배선층(112a)이 매립된측의 반대측 상에 배치되며 제2배선층(112b)의 적어도 일부를 덮는 제2절연층(111b), 및 제2절연층(111b)의 제2배선층(112b)이 매립된 측의 반대측 상에 배치된 제3배선층(112c)을 포함한다. 제1 및 제2배선층(112a, 112b)과 제2 및 제3배선층(112b, 112c)은 각각 제1 및 제2절연층(111a, 111b)을 관통하는 제1 및 제2배선비아(113a, 113b)를 통하여 전기적으로 연결된다. 제1 내지 제3배선층(112a, 112b, 112c)은 연결구조체(140)의 제1 및 제2재배선층(142a, 142b)을 통하여 접속패드(122)와 전기적으로 연결된다.
제1 및 제2절연층(111a, 111b)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합된 수지, 예를 들면, ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다. 또는, 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 상술한 수지가 함침된 재료, 예를 들면, 프리프레그(prepreg) 등이 사용될 수 있다. 제1절연층(111a)의 하면은 반도체칩(120)의 보호막(124)의 최하면과 코플레너(Coplanar) 할 수 있다. 이는, 보호막(124)이 칩 상태에서 형성될 수 있기 때문이다.
제1 내지 제3배선층(112a, 112b, 112c)은 제1 및 제2배선비아(113a, 113b)와 함께 패키지의 상/하 전기적 연결 경로를 제공할 수 있으며, 접속패드(122)를 재배선하는 역할을 수행할 수 있다. 제1 내지 제3배선층(112a, 112b, 112c)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 사용할 수 있다. 배선층(112a, 112b, 112c)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 또한, 비아 패드, 와이어 패드, 전기연결금속 패드 등을 포함할 수 있다. 제1 내지 제3배선층(112a, 112b, 112c)은 공지의 도금공정으로 형성될 수 있으며, 각각 시드층 및 도금층으로 구성될 수 있다. 제1 내지 제3배선층(112a, 112b, 112c) 각각의 두께는 제1 및 제2재배선층(142a, 142b) 각각의 두께보다 두꺼울 수 있다. 제1배선층(112a)은 제1절연층(111a)의 내부로 리세스될 수 있다. 이와 같이, 제1배선층(112a)이 제1절연층(111a) 내부로 리세스되어 제1절연층(111a)의 하면과 제1배선층(112a)의 하면이 단차를 가지는 경우, 제1봉합재(131) 형성 물질이 블리딩되어 제1배선층(112a)을 오염시키는 것을 방지할 수도 있다.
제1 및 제2배선비아(113a, 113b)는 서로 다른 층에 형성된 제1 내지 제3배선층(112a, 112b, 112c)을 전기적으로 연결시키며, 그 결과 프레임(110) 내에 전기적 경로를 형성시킨다. 제1 및 제2배선비아(113a, 113b)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속물질을 사용할 수 있다. 제1 및 제2배선비아(113a, 113b)는 각각 금속물질로 충전된 필드 타입의 비아일 수도 있고, 또는 금속물질이 비아 홀의 벽면을 따라 형성된 컨포멀 타입의 비아일 수도 있다. 또한, 각각 테이퍼 형상을 가질 수 있다. 제1 및 제2배선비아(113a, 113b)도 도금공정으로 형성될 수 있으며, 시드층 및 도금층으로 구성될 수 있다.
제1배선비아(113a)를 위한 홀을 형성할 때 제1배선층(112a)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 제1배선비아(113a)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제1배선비아(113a)는 제2배선층(112b)의 패드 패턴과 일체화될 수 있다. 또한, 제2배선비아(113b)를 위한 홀을 형성할 때 제2배선층(112b)의 일부 패드가 스토퍼 역할을 수행할 수 있는바, 제2배선비아(113b)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제2배선비아(113b)는 제3배선층(112c)의 패드 패턴과 일체화될 수 있다.
봉합재(130)는 프레임(110)의 제3배선층(112c)의 적어도 일부를 노출시키는 제4개구부(130h)를 가질 수 있으며, 제4개구부(130h)에 의하여 노출된 제3배선층(112c)의 표면에는 니켈(Ni)/금(Au)와 같은 표면처리층(미도시)이 형성될 수 있다. 그 외에 다른 내용은 상술한 도 9 내지 도 11을 통하여 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 13은 반도체 패키지의 다른 일례를 개략적으로 나타낸다.
도면을 참조하면, 다른 일례에 따른 반도체 패키지(100C) 역시 상술한 일례에 따른 반도체 패키지(100A)에 있어서, 프레임(110)이 다른 형태를 가진다. 구체적으로, 프레임(110)이 접속패드(122)와 전기적으로 연결된 복수의 배선층(112a, 112b, 112c, 112d)을 포함한다. 즉, 프레임(110)은 절연층(111a, 111b, 111c) 외에도 배선층(112a, 112b, 112c, 112d)과 배선비아(113a, 113b, 113c)를 포함하며, 따라서 연결구조체로 기능할 수 있다. 이때, 배선층(112a, 112b, 112c, 112d)과 배선비아(113a, 113b, 113c)는 전기연결부재로 기능할 수 있다.
보다 구체적으로, 프레임(110)은 제1절연층(111a), 제1절연층(111a)의 하면 상에 배치된 제1배선층(112a), 제1절연층(111a)의 상면 상에 배치된 제2배선층(112b), 제1절연층(111a)의 하면 상에 배치되어 제1배선층(112a)의 적어도 일부를 덮는 제2절연층(111b), 제2절연층(111b)의 하면 상에 배치된 제3배선층(112c), 제1절연층(111a)의 상면 상에 배치되어 제2배선층(112b)의 적어도 일부를 덮는 제3절연층(111c), 제3절연층(111c)의 상면 상에 배치된 제4배선층(112d), 제1절연층(111a) 을 관통하며 제1 및 제2배선층(112a, 112b)을 전기적으로 연결하는 제1배선비아(113a), 제2절연층(111b)을 관통하며 제1 및 제3배선층(112a, 113c)을 전기적으로 연결하는 제2배선비아(113b), 및 제3절연층(111c)을 관통하며 제2 및 제4배선층(112b, 112d)을 전기적으로 연결하는 제3배선비아(113c)를 포함한다. 프레임(110)은 보다 많은 수의 배선층(112a, 112b, 112c, 112d)를 가지는바, 연결구조체(140)를 더욱 간소화할 수 있다.
제1절연층(111a)은 제2절연층(111b) 및 제3절연층(111c)보다 두께가 두꺼울 수 있다. 제1절연층(111a)은 기본적으로 강성 유지를 위하여 상대적으로 두꺼울 수 있으며, 제2절연층(111b) 및 제3절연층(111c)은 더 많은 수의 배선층(112c, 112d)을 형성하기 위하여 도입된 것일 수 있다. 유사한 관점에서, 제1절연층(111a)을 관통하는 제1배선비아(113a)는 제2 및 제3절연층(111b, 111c)을 관통하는 제2및 제3배선비아(113b, 113c)보다 직경이 클 수 있다. 또한, 제1배선비아(113a)는 모래시계 또는 원기둥 형상을 가지는 반면, 제2 및 제3배선비아(113b, 113c)는 서로 반대 방향의 테이퍼 형상을 가질 수 있다. 제1 내지 제4배선층(112a, 112b, 112c, 112d) 각각의 두께는 제1 및 제2재배선층(142a, 142b) 각각의 두께보다 두꺼울 수 있다. 제3배선층(112c)의 하면은 반도체칩(120)의 보호막(124)의 최하면과 코플레너(Coplanar) 할 수 있다. 이는, 보호막(124)이 칩 상태에서 형성될 수 있기 때문이다. 기타, 제1 내지 제4배선층(112a, 112b, 112c, 112d)과 제1 내지 제3배선비아(113a, 113b, 113c)의 재료나 역할, 그리고 제4개구부(130h) 등을 포함하는 그 외에 다른 내용은, 상술한 도 9 내지 도 12를 통하여 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 아래쪽 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향을 의미하는 것으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이며, 상/하의 개념은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (16)

  1. 접속패드가 배치된 활성면 및 상기 활성면의 반대측인 비활성면을 가지며, 상기 활성면 상에 배치되며 상기 접속패드의 적어도 일부를 오픈시키는 제1개구부를 갖는 패시베이션막 및 상기 패시베이션막 상에 배치되어 상기 제1개구부 내의 적어도 일부를 채우며 상기 제1개구부 내에서 상기 접속패드의 적어도 일부를 오픈시키는 제2개구부를 갖는 보호막을 포함하는 반도체칩;
    상기 반도체칩의 적어도 일부를 덮는 봉합재; 및
    상기 반도체칩의 활성면 상에 배치되며, 상기 제1 및 제2개구부 내에서 상기 접속패드와 연결된 접속비아 및 상기 접속비아를 통하여 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결구조체; 를 포함하며,
    상기 제2개구부는 상기 제1개구부 보다 폭이 좁은,
    반도체 패키지.
  2. 제 1 항에 있어서,
    상기 접속패드의 상기 제1개구부에 의하여 오픈된 영역 중 상기 제2개구부에 의하여 오픈된 영역을 제외한 영역은 상기 보호막에 의하여 덮이는,
    반도체 패키지.
  3. 제 1 항에 있어서,
    상기 패시베이션막 및 상기 보호막은 상기 활성면 이내의 영역에 배치된,
    반도체 패키지.
  4. 제 3 항에 있어서,
    상기 봉합재는 상기 패시베이션막 및 상기 보호막 각각의 측면을 덮는,
    반도체 패키지.
  5. 제 3 항에 있어서,
    상기 봉합재는 상기 보호막 및 상기 연결구조체 사이의 일부를 채우는,
    반도체 패키지.
  6. 제 1 항에 있어서,
    상기 연결구조체는, 상기 반도체칩의 활성면 상에 배치되며 상기 제2개구부와 연결되어 상기 접속패드의 적어도 일부를 오픈시키는 비아홀을 갖는 절연층, 상기 절연층 상에 배치된 상기 재배선층, 및 상기 비아홀 및 상기 제2개구부 각각의 적어도 일부를 채우며 상기 접속패드 및 상기 재배선층을 전기적으로 연결하는 상기 접속비아, 를 포함하는,
    반도체 패키지.
  7. 제 6 항에 있어서,
    상기 절연층은 상기 제1개구부 내의 상기 보호막 및 상기 접속비아 사이의 공간의 적어도 일부를 채우는,
    반도체 패키지.
  8. 제 6 항에 있어서,
    상기 절연층은 상기 접속패드와 물리적으로 이격된,
    반도체 패키지.
  9. 제 6 항에 있어서,
    접속비아는 상기 접속패드의 오픈된 표면과 상기 비아홀의 벽면과 상기 제2개구부의 벽면에 배치된 시드층 및 상기 시드층 상에 배치되어 상기 비아홀 및 상기 제2개구부를 채우는 도금층을 포함하는,
    반도체 패키지.
  10. 제 1 항에 있어서,
    상기 보호막은 상기 제1개구부 내에서 기울기를 갖는 라운드 형상을 갖는,
    반도체 패키지.
  11. 제 1 항에 있어서,
    상기 보호막은 상기 패시베이션막 보다 두께가 얇은,
    반도체 패키지.
  12. 제 1 항에 있어서,
    관통홀을 갖는 프레임; 을 더 포함하며,
    상기 반도체칩은 상기 관통홀에 배치되며,
    상기 봉합재는 상기 프레임의 적어도 일부를 덮으며,
    상기 봉합재는 상기 관통홀의 적어도 일부를 채우는,
    반도체 패키지.
  13. 제 12 항에 있어서,
    상기 프레임은 복수의 배선층을 포함하며,
    상기 복수의 배선층은 상기 접속패드와 전기적으로 연결된,
    반도체 패키지.
  14. 제 13 항에 있어서,
    상기 프레임은 상기 연결구조체와 접하는 제1절연층, 상기 제1절연층에 매립되며 상기 연결구조체와 접하는 제1배선층, 상기 제1절연층의 상기 제1배선층이 매립된 측의 반대측 상에 배치된 제2배선층, 상기 제1절연층 상에 배치되며 상기 제2배선층을 덮는 제2절연층, 및 상기 제2절연층 상에 배치된 제3배선층을 포함하며,
    상기 제1 내지 제3배선층은 상기 접속패드와 전기적으로 연결되며,
    상기 제1절연층의 하면은 상기 보호막의 최하면과 코플레너(Coplanar)한,
    반도체 패키지.
  15. 제 13 항에 있어서,
    상기 프레임은 제1절연층, 상기 제1절연층의 하면 상에 배치된 제1배선층, 상기 제1절연층의 상면 상에 배치된 제2배선층, 상기 제1절연층의 하면 상에 배치되며 상기 제1배선층을 덮는 제2절연층, 상기 제2절연층의 하면 상에 배치된 제3배선층, 상기 제1절연층의 상면 상에 배치되며 상기 제2배선층을 덮는 제3절연층, 및 상기 제3절연층의 상면 상에 배치된 제4배선층을 포함하며,
    상기 제1 내지 제4배선층은 상기 접속패드와 전기적으로 연결되며,
    상기 제3배선층의 하면은 상기 보호막의 최하면과 코플레너(Coplanar)한,
    반도체 패키지.
  16. 제 1 항에 있어서,
    상기 반도체 패키지는 팬-아웃 반도체 패키지인,
    반도체 패키지.
KR1020180108313A 2018-09-11 2018-09-11 반도체 패키지 KR102477356B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180108313A KR102477356B1 (ko) 2018-09-11 2018-09-11 반도체 패키지
TW108106280A TWI818957B (zh) 2018-09-11 2019-02-25 半導體封裝
US16/293,239 US11380636B2 (en) 2018-09-11 2019-03-05 Semiconductor package
CN201910396112.6A CN110890358B (zh) 2018-09-11 2019-05-14 半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180108313A KR102477356B1 (ko) 2018-09-11 2018-09-11 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20200029812A true KR20200029812A (ko) 2020-03-19
KR102477356B1 KR102477356B1 (ko) 2022-12-15

Family

ID=69718908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180108313A KR102477356B1 (ko) 2018-09-11 2018-09-11 반도체 패키지

Country Status (4)

Country Link
US (1) US11380636B2 (ko)
KR (1) KR102477356B1 (ko)
CN (1) CN110890358B (ko)
TW (1) TWI818957B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220007332A (ko) * 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12051622B2 (en) * 2020-05-27 2024-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation layer and planarization layer and method of forming the same
TWI790962B (zh) * 2022-04-22 2023-01-21 矽品精密工業股份有限公司 電子封裝件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130207258A1 (en) * 2012-02-10 2013-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure amd method of forming same
US20170154838A1 (en) * 2015-11-26 2017-06-01 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing the same
US20180082917A1 (en) * 2016-09-16 2018-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure with copper pillar having reversed profile
US20180108639A1 (en) * 2016-10-19 2018-04-19 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor package

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4354469B2 (ja) * 2006-08-11 2009-10-28 シャープ株式会社 半導体装置および半導体装置の製造方法
KR100858242B1 (ko) * 2007-04-04 2008-09-12 삼성전자주식회사 재배선 구조를 포함하는 반도체 소자 및 그 형성 방법
KR101652386B1 (ko) * 2009-10-01 2016-09-12 삼성전자주식회사 집적회로 칩 및 이의 제조방법과 집적회로 칩을 구비하는 플립 칩 패키지 및 이의 제조방법
TWI430415B (zh) * 2009-12-01 2014-03-11 Xintec Inc 晶片封裝體及其製造方法
JP5589735B2 (ja) 2010-10-06 2014-09-17 日本電気株式会社 電子部品内蔵基板及びその製造方法
US20130026658A1 (en) * 2011-07-29 2013-01-31 Yen-Ju Chen Wafer level chip scale package for wire-bonding connection
US9875988B2 (en) * 2015-10-29 2018-01-23 Semtech Corporation Semiconductor device and method of forming DCALGA package using semiconductor die with micro pillars
KR101982044B1 (ko) * 2016-08-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR102073294B1 (ko) * 2016-09-29 2020-02-04 삼성전자주식회사 팬-아웃 반도체 패키지
KR102059403B1 (ko) * 2016-10-04 2019-12-26 삼성전자주식회사 팬-아웃 반도체 패키지
KR102004801B1 (ko) * 2016-11-17 2019-07-29 삼성전기주식회사 팬-아웃 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130207258A1 (en) * 2012-02-10 2013-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure amd method of forming same
US20170154838A1 (en) * 2015-11-26 2017-06-01 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing the same
US20180082917A1 (en) * 2016-09-16 2018-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure with copper pillar having reversed profile
US20180108639A1 (en) * 2016-10-19 2018-04-19 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220007332A (ko) * 2020-07-10 2022-01-18 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
US11380636B2 (en) 2022-07-05
CN110890358B (zh) 2024-08-02
TW202011531A (zh) 2020-03-16
CN110890358A (zh) 2020-03-17
KR102477356B1 (ko) 2022-12-15
TWI818957B (zh) 2023-10-21
US20200083184A1 (en) 2020-03-12

Similar Documents

Publication Publication Date Title
KR102551747B1 (ko) 반도체 패키지
KR102145218B1 (ko) 팬-아웃 반도체 패키지
KR102028713B1 (ko) 반도체 패키지
KR102513078B1 (ko) 반도체 패키지
KR102185706B1 (ko) 팬-아웃 반도체 패키지
KR102160035B1 (ko) 반도체 패키지
KR102145203B1 (ko) 팬-아웃 반도체 패키지
KR102538180B1 (ko) 패드 오픈 구조체 및 이를 포함하는 반도체 패키지
KR102674028B1 (ko) 반도체 패키지
KR102509645B1 (ko) 팬-아웃 반도체 패키지
KR102570902B1 (ko) 반도체 패키지
KR20200057358A (ko) 팬-아웃 반도체 패키지
KR102029535B1 (ko) 팬-아웃 반도체 패키지
KR102477356B1 (ko) 반도체 패키지
CN111180409B (zh) 半导体封装件
KR102689651B1 (ko) 반도체 패키지
CN111326485A (zh) 半导体封装件和连接结构
KR102086363B1 (ko) 반도체 패키지
KR102555814B1 (ko) 반도체 패키지
KR20200104087A (ko) 반도체 패키지
KR20200047132A (ko) 반도체 패키지
KR20200053828A (ko) 반도체 패키지 및 이에 이용되는 전자파 차폐 구조물
KR20200075398A (ko) 반도체 패키지
KR102099748B1 (ko) 전자부품 패키지
CN112151460A (zh) 半导体封装件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right