CN110875273A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN110875273A
CN110875273A CN201910358470.8A CN201910358470A CN110875273A CN 110875273 A CN110875273 A CN 110875273A CN 201910358470 A CN201910358470 A CN 201910358470A CN 110875273 A CN110875273 A CN 110875273A
Authority
CN
China
Prior art keywords
layer
semiconductor package
disposed
insulating layer
connection member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910358470.8A
Other languages
English (en)
Other versions
CN110875273B (zh
Inventor
金炳镐
崔在薰
崔朱伶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110875273A publication Critical patent/CN110875273A/zh
Application granted granted Critical
Publication of CN110875273B publication Critical patent/CN110875273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体封装件，所述半导体封装件包括：连接构件，具有彼此背对的第一表面和第二表面，并包括至少一个绝缘层和重新分布层，所述重新分布层包括贯穿所述绝缘层的过孔和连接到所述过孔并位于所述绝缘层的上表面上的RDL图案；半导体芯片，设置在所述第一表面上，并包括连接到所述重新分布层的连接焊盘；以及包封剂，设置在所述第一表面上并包封所述半导体芯片。所述重新分布层包括设置在所述绝缘层的表面上的种子层和设置在所述种子层上的镀层。所述绝缘层和所述种子层的构成所述过孔的部分之间的界面包括第一凹凸表面，所述第一凹凸表面具有30nm或更大的表面粗糙度。

Description

半导体封装件
本申请要求于2018年8月30日在韩国知识产权局提交的第10-2018-0102886号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种半导体封装件。
背景技术
已积极地研究用于实现装置轻量化、纤薄化且紧凑化的封装技术。就这一点而言，在制造工艺或使用环境中确保封装件抵抗热应力的可靠性是非常重要的。
这样的热应力可能集中发生在不同材料之间的接触点处。因此，绝缘层中的重新分布层可能会有缺陷，从而导致封装件可靠性降低的问题。
发明内容
本公开的一方面提供一种可降低由于发生在不同材料之间的热应力而导致可靠性劣化的半导体封装件。
根据本公开的一方面，一种半导体封装件包括：连接构件，具有彼此背对的第一表面和第二表面，并包括至少一个绝缘层和至少一个重新分布层，所述至少一个重新分布层包括过孔和RDL图案，所述过孔贯穿所述至少一个绝缘层，所述RDL图案连接到所述过孔并位于所述至少一个绝缘层的上表面上；半导体芯片，设置在所述连接构件的所述第一表面上，并包括连接到所述至少一个重新分布层的连接焊盘；以及包封剂，设置在所述连接构件的所述第一表面上并包封所述半导体芯片。所述至少一个重新分布层包括设置在所述至少一个绝缘层的表面上的种子层和设置在所述种子层上的镀层，并且所述至少一个绝缘层和所述种子层的构成所述过孔的部分之间的界面包括第一凹凸表面，所述第一凹凸表面具有30nm或更大的表面粗糙度。
根据本公开的一方面，一种半导体封装件包括：连接构件，具有彼此背对的第一表面和第二表面，并包括绝缘层和重新分布层，所述重新分布层包括贯穿所述绝缘层的过孔；半导体芯片，设置在所述连接构件的所述第一表面上并包括连接到所述重新分布层的连接焊盘；以及包封剂，设置在所述连接构件的所述第一表面上并包封所述半导体芯片。所述绝缘层包括开口，所述过孔贯穿所述开口，所述重新分布层包括设置在所述开口的侧壁上和所述绝缘层的上表面上的种子层以及设置在所述种子层上的镀层。所述开口的所述侧壁和所述绝缘层的所述上表面的表面粗糙度大于所述种子层的位于所述过孔的底表面上的部分的表面粗糙度。
根据本公开的一方面，一种半导体封装件包括：半导体芯片，具有位于有效表面上的连接焊盘，所述半导体芯片设置在连接构件上，使得所述有效表面直接接触所述连接构件的第一表面。所述连接构件包括：绝缘层，包括贯穿所述绝缘层的通路孔；重新分布层，电连接到所述连接焊盘并设置在所述绝缘层的与所述连接构件的所述第一表面背对的第一表面上，所述重新分布层包括设置在所述通路孔中的过孔。其中，所述重新分布层包括设置在所述通路孔的侧壁和所述绝缘层的所述第一表面上的种子层以及设置在所述种子层上的镀层，并且所述种子层与所述绝缘层之间的界面和所述种子层与所述通路孔的所述侧壁之间的界面形成第一凹凸表面，所述第一凹凸表面的表面粗糙度大于所述种子层与位于所述绝缘层的与所述绝缘层的所述第一表面背对的第二表面上的所述通路孔下方的层之间的界面处的表面粗糙度。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示出电子装置系统的示例的示意性框图；
图2是电子装置的示例的示意性透视图；
图3A和图3B是示意性示出扇入型半导体封装件在被封装之前和封装之后的截面图；
图4是扇入型半导体封装件的封装工艺的示意性截面图；
图5是示意性示出扇入型半导体封装件安装在中介基板上以最终安装在电子装置的主板上的情况的截面图；
图6是示意性示出扇入型半导体封装件嵌入在中介基板内以最终安装在电子装置的主板上的情况的截面图；
图7是扇出型半导体封装件的示意性截面图；
图8是扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；
图9是根据本公开中的示例性实施例的半导体封装件的示意性截面图；
图10是沿着图9中的线I-I′截取的半导体封装件的平面图；
图11是示出图9的半导体封装件的A部分的放大截面图；
图12和图13是分别通过捕获根据没有应用凹凸结构的比较示例的半导体封装件的一部分和本公开的应用了凹凸结构的示例性实施例的半导体封装件的一部分而提供的放大图像；
图14A至图14E是示出制造根据本公开中的示例性实施例的半导体封装件的方法的主要工艺的截面图；以及
图15和图16是示出根据本公开的各种实施例的半导体封装件的侧截面图。
具体实施方式
在下文中，将参照附图描述本公开的示例性实施例。为了清楚起见，可夸大或减小在附图中的组成元件的形状和尺寸。
这里，与附图的截面相关的下侧、下部、下表面等用于指朝向扇出型半导体封装件的安装表面的方向，而上侧、上部、上表面等用于指与该方向相反的方向。然而，这些方向是为了便于说明而定义的，权利要求不被如上所述定义的方向具体限制。
在说明书中，组件与另一组件的“连接”的含义包括通过粘合层的间接连接以及两个组件之间的直接连接。另外，“电连接”意思是包括物理连接和物理断开的概念。可理解的是，当利用“第一”和“第二”来提及元件时，该元件不由此受限。术语“第一”和“第二”等可仅用于将元件与其他元件相区分的目的，并且可不限制元件的顺序或重要性。在一些情况下，在不脱离在此阐述的权利要求的范围的情况下，第一元件可被称为第二元件。相似地，第二元件也可被称为第一元件。
在此使用的术语“示例性实施例”不指相同的示例性实施例，而是被提供来强调与另一示例性实施例的特征或特性不同的特定的特征或特性。然而，在此提供的示例性实施例被理解为能够通过彼此全部组合或部分组合来实现。例如，除非在此提供了相反或相矛盾的描述，否则在特定的示例性实施例中描述的一个元件即使在另一示例性实施例中没有被描述，也可被理解为与另一示例性实施例相关的描述。
在此使用的术语仅用于描述示例性实施例而不是限制本公开。在这种情况下，除非上下文中另外解释，否则单数形式包括复数形式。
电子装置
图1是示出电子装置系统的示例的示意性框图。
参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括彼此物理连接或者电连接的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，并且还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。
网络相关组件1030可包括实现诸如以下协议的组件：无线保真(Wi-Fi)(电工电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是可包括实现各种其他无线标准或协议或者有线标准或协议的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，并且还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接或电连接到主板1010或者可不物理连接或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD)驱动器(未示出)、数字通用光盘(DVD)驱动器(未示出)等。然而，这些其他组件不限于此，而是也可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示出电子装置的示例的示意性透视图。
参照图2，半导体封装件可在如上所述的各种电子装置1000中用于各种目的。例如，主板1110可容纳在智能电话1100的主体1101中，并且各种电子组件1120可物理连接或者电连接到主板1110。另外，可物理连接或电连接到主板1110或者可不物理连接或电连接到主板1110的其他组件(诸如，相机模块1130)可容纳在主体1101中。电子组件1120中的一些可以是芯片相关组件，并且半导体封装件100可以是例如芯片相关组件中的应用处理器，但不限于此。电子装置不必然地限于智能电话1100，而可以是如上所述的其他电子装置。
半导体封装件
通常，半导体芯片中集成了大量的微电子电路。然而，半导体芯片本身可能无法用作成品的半导体产品，并且可能会由于外部的物理冲击或者化学冲击而损坏。因此，半导体芯片本身可能不被使用，而是被封装并且在封装状态下在电子装置等中使用。
通常使用半导体封装的原因在于：就电连接而言，半导体芯片和电子装置的主板之间的电路宽度通常存在差异。详细地，半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距非常细小，而在电子装置中使用的主板的组件安装焊盘的尺寸和主板的组件安装焊盘之间的间距显著大于半导体芯片的连接焊盘的尺寸和半导体芯片的连接焊盘之间的间距。因此，可能难以将半导体芯片直接安装在主板上，因此使用用于缓解半导体和主板之间的电路宽度的差异的封装技术是有利的。
通过封装技术制造的半导体封装件可根据其结构和目的而分为扇入型半导体封装件和扇出型半导体封装件。
在下文中，将参照附图更详细地描述扇入型半导体封装件和扇出型半导体封装件。
扇入型半导体封装件
图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的示意性截面图，图4示出了显示扇入型半导体封装件的封装工艺的一系列示意性截面图。
参照附图，半导体芯片2220可以是例如处于裸态的集成电路(IC)，并且包括：主体2221，包括硅(Si)、锗(Ge)、砷化镓(GaAs)等；连接焊盘2222，形成在主体2221的一个表面上，并且包括诸如铝(Al)等的导电材料；以及诸如氧化物膜、氮化物膜等的钝化层2223，形成在主体2221的一个表面上并且覆盖连接焊盘2222的至少部分。在这种情况下，由于连接焊盘2222非常小，因此可能难以将集成电路(IC)安装在中等尺寸等级的印刷电路板(PCB)以及电子装置的主板等上。
因此，根据半导体芯片2220的尺寸，可在半导体芯片2220上形成连接构件2240，以使连接焊盘2222重新分布。连接构件2240可通过如下步骤形成：使用诸如感光介电(PID)树脂的绝缘材料在半导体芯片2220上形成绝缘层2241，形成使连接焊盘2222敞开的通路孔2243h，然后形成布线图案2242和过孔2243。然后，可形成保护连接构件2240的钝化层2250，可形成开口2251，并且可形成延伸穿过开口2251的凸块下金属层2260等。也就是说，可通过一系列工艺制造包括例如半导体芯片2220、连接构件2240、钝化层2250和凸块下金属层2260的扇入型半导体封装件2200。
如上所述，扇入型半导体封装件可具有半导体芯片的所有的连接焊盘(例如，输入/输出(I/O)端子)设置在半导体芯片的内部的封装件形式，可具有优异的电特性，并且可按照低成本生产。因此，安装在智能电话中的许多元件已经按照扇入型半导体封装件形式来制造。详细地，安装在智能电话中的许多元件已经被开发为在具有紧凑的尺寸的同时实现快速的信号传输。
然而，在扇入型半导体封装件中，由于所有的I/O端子通常需要设置在半导体芯片的内部，因此扇入型半导体封装件具有大的空间局限性。因此，可能难以将此结构应用于具有大量的I/O端子的半导体芯片或者具有小尺寸的半导体芯片。另外，由于上述缺点，可能无法在电子装置的主板上直接安装和使用扇入型半导体封装件。原因是：即使在半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距通过重新分布工艺被增大的情况下，半导体芯片的I/O端子的尺寸和半导体芯片的I/O端子之间的间距可能仍不足以将扇入型半导体封装件直接安装在电子装置的主板上。
图5是示出扇入型半导体封装件安装在最终安装于电子装置的主板上的中介基板上的示意性截面图，图6是示出扇入型半导体封装件嵌入在最终安装在电子装置的主板上的中介基板内的示意性截面图。
参照图5，在扇入型半导体封装件2200中，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2301再次重新分布，并且在扇入型半导体封装件2200安装在中介基板2301上的状态下，扇入型半导体封装件2200可最终安装在电子装置的主板2500上。在这种情况下，焊球2270等可通过底部填充树脂2280等固定，并且半导体芯片2220的外表面可利用包封剂2290等覆盖。可选地，参照图6，扇入型半导体封装件2200可嵌入在单独的中介基板2302内，在扇入型半导体封装件2200嵌入在中介基板2302内的状态下，半导体芯片2220的连接焊盘2222(即，I/O端子)可通过中介基板2302再次重新分布，并且扇入型半导体封装件2200可最终安装在电子装置的主板2500上。
如上所述，可能难以在电子装置的主板(例如，2500)上直接安装和使用扇入型半导体封装件。因此，扇入型半导体封装件可安装在单独的中介基板(例如，2301)上然后通过封装工艺安装在电子装置的主板上，或者可在扇入型半导体封装件嵌入在中介基板(例如，2302)内的状态下在电子装置的主板上安装和使用扇入型半导体封装件。
扇出型半导体封装件
图7是示出扇出型半导体封装件的示意性截面图。
参照图7，在扇出型半导体封装件2100中，例如，半导体芯片2120的外表面可通过包封剂2130保护，并且半导体芯片2120的连接焊盘2122可通过连接构件2140重新分布到半导体芯片2120的外部。在这种情况下，可在连接构件2140上进一步形成钝化层2150，并且可在钝化层2150的开口中进一步形成凸块下金属层2160。可在凸块下金属层2160上进一步形成焊球2170。半导体芯片2120可以是包括主体2121、连接焊盘2122、钝化层(未示出)等的集成电路(IC)。连接构件2140可包括：绝缘层2141；重新分布层2142，形成在绝缘层2141上；及过孔2143，使连接焊盘2122和重新分布层2142彼此电连接。
在本制造工艺中，可在半导体芯片2120的外部形成包封剂2130之后形成连接构件2140。在这种情况下，执行用于形成连接构件2140的工艺，以形成使重新分布层和半导体芯片2120的连接焊盘2122彼此连接的过孔，因此过孔2143可具有朝向半导体芯片2120变小的宽度(见放大区域)。
如上所述，扇出型半导体封装件可具有半导体芯片的I/O端子通过形成在半导体芯片2120上的连接构件2140重新分布并且设置在半导体芯片2120的外部的形式。如上所述，在扇入型半导体封装件中，半导体芯片的所有的I/O端子通常需要设置在半导体芯片的内部(例如，在封装件上的半导体芯片的封装(footprint)内)。因此，当半导体芯片的尺寸减小时，球的尺寸和节距通常需要减小，使得在扇入型半导体封装件中可能无法使用标准化的球布局。另一方面，如上所述，扇出型半导体封装件具有半导体芯片2120的I/O端子通过形成在半导体芯片上的连接构件2140重新分布并且设置在半导体芯片2120的外部(例如，半导体芯片的封装的外部)的形式。
图8是扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图。
参照图8，扇出型半导体封装件2100可通过焊球2170等安装在电子装置的主板2500上。也就是说，如上所述，扇出型半导体封装件2100包括连接构件2140，连接构件2140形成在半导体芯片2120上并且能够使连接焊盘2122重新分布到半导体芯片2120的区域/封装的外部的扇出区域，使得可在扇出型半导体封装件2100中按照原样使用标准化的球布局。结果，扇出型半导体封装件2100可在不使用单独的中介基板等的情况下安装在电子装置的主板2500上。
如上所述，由于扇出型半导体封装件可在不使用单独的中介基板的情况下安装在电子装置的主板上，因此扇出型半导体封装件可按照比使用中介基板的扇入型半导体封装件的厚度小的厚度实现。因此，扇出型半导体封装件可被小型化和纤薄化。另外，扇出型半导体封装件具有优异的热特性和电特性，使得其特别适合于移动产品。因此，扇出型半导体封装件可按照比使用印刷电路板(PCB)的普通的层叠封装(POP)类型的形式更紧凑的形式实现，并且可解决由于翘曲现象的发生而引起的问题。
另一方面，扇出型半导体封装指的是如上所述的用于将半导体芯片安装在电子装置的主板等上并且保护半导体芯片免受外部冲击的影响的封装技术。扇出型半导体封装是与诸如中介基板的印刷电路板(PCB)等(具有与扇出型半导体封装件的规格、用途等不同的规格、用途等，并且具有嵌入其中的扇入型半导体封装件)的概念不同的概念。
图9是根据示例性实施例的半导体封装件的示意性截面图，图10是沿着图9中的线I-I′截取半导体封装件的平面图。
参照图9和图10，根据示例性实施例的半导体封装件100可包括：连接构件140，具有彼此背对的第一表面140A和第二表面140B并包括重新分布层(RDL)145；半导体芯片120，设置在连接构件140的第一表面140A上并包括连接到重新分布层145的连接焊盘120P；以及包封剂130，设置在连接构件140的第一表面140A上并包封半导体芯片120。
连接构件140可包括绝缘构件141和形成在绝缘构件141上的重新分布层145。重新分布层145可包括设置在两个不同高度上(例如，分别在绝缘构件141的第一绝缘层141a和第二绝缘层141b上)的第一重新分布层145a和第二重新分布层145b。尽管示例性实施例中采用的重新分布层145通过示例示出为具有双层结构，但重新分布层145也可具有单层结构或具有不同层数的结构。
在示例性实施例中，重新分布层145在结构上可包括RDL图案142和过孔143。详细地，第一重新分布层145a包括设置在第一绝缘层141a上的第一RDL图案142a，以及贯穿第一绝缘层141a以将第一RDL图案142a和半导体芯片120的连接焊盘彼此连接的第一过孔143a。相似地，第二重新分布层145b包括设置在第二绝缘层141b上的第二RDL图案142b，以及贯穿第二绝缘层141b以将第一RDL图案142a和第二RDL图案142b彼此连接的第二过孔143b。
另一方面，重新分布层145可包括设置在第一绝缘层141a和第二绝缘层141b的各自表面上的种子层145S(参照图11)，以及设置在种子层145S上的镀层145P。例如，种子层145S可包括钛(Ti)、镍(Ni)、铬(Cr)和钨(W)中的至少一种。在具体示例中，种子层145S可包括Ti-Cu或Ti-W。例如，镀层145P可包括铜(Cu)。
在示例性实施例中采用的连接构件140的情况下，绝缘构件141和重新分布层145利用不同材料的树脂和金属形成，因此，由于不同材料之间的热膨胀系数的差异，可能发生相对大的热应力，导致在不同材料之间出现诸如分层或裂纹的缺陷。
在一些示例中，绝缘构件141(例如，第一绝缘层141a和第二绝缘层141b)可利用感光介电(PID)材料形成，并且具有例如大约30μm或更小的直径的精细的第一过孔143a和第二过孔143b可使用光刻工艺形成在第一绝缘层141a和第二绝缘层141b中。在这种情况下，第一过孔143a和第二过孔143b的结合强度可由于它们与第一绝缘层141a和第二绝缘层141b的接触面积的减小而大大减小，并且在发生相当大的热应力的情况下，可能容易引起分层或诸如脱落的缺陷等。结果，可以大大降低半导体封装件的可靠性。
图11是示出图9的半导体封装件的A部分的放大截面图。
参见图11和图9，第一绝缘层141a和种子层145S的构成第一过孔143a的部分之间的界面，以及第二绝缘层141b和种子层145S的构成第二过孔143b的部分之间的界面可具有第一凹凸表面R1。这样的第一凹凸表面可改善过孔和绝缘层之间的结合强度。这里，凹凸表面可以为不平坦的表面，凹凸表面(或称为凹凸结构)可以优选呈波浪形、三角波形、矩形波形等或它们的任意组合，该凹凸表面或凹凸结构可以是特意形成的。
种子层145S和镀层145P之间的界面也分别具有第二凹凸表面R2。该第二凹凸表面R2可通过形成第一凹凸表面R1获得，以具有足够的表面粗糙度。例如，为了将第二凹凸表面R2设置到种子层145S的另一表面，第一凹凸表面R1可形成为具有大约30nm或更大的表面粗糙度Rz。例如，第一凹凸表面R1的表面粗糙度可以为大约50nm或更大。在具体示例中，第一凹凸表面R1的表面粗糙度可以在大约50nm至大约70nm的范围内。
如在此所提及的，上下文中的尺寸或其他单元的术语“大约”包括由测量公差和/或制造公差引起的相应量的变化。例如，使用椭圆计测量的粗糙度与使用原子力显微镜测量的粗糙度可能具有不同的公差。因此，根据所引用的量，“大约”所涵盖的范围将根据本领域技术人员的理解而不同。
可通过向第一绝缘层141a和第二绝缘层141b的开口OP的侧壁设置足够的粗糙度来提供第一凹凸表面R1，稍后将参照图14A至图14E中所示的工艺对其进行描述。
第一凹凸表面R1的表面粗糙度可至少大于种子层145S的位于第一过孔143a和第二过孔143b的底表面上的部分的表面粗糙度。如上所述，第一凹凸表面R1可通过特意为第一绝缘层141a和第二绝缘层141b的表面设置足够的粗糙度而获得，而种子层145S的位于第一过孔143a和第二过孔143b的底表面上的部分位于导电图案上，例如，位于未对其应用附加的粗糙化处理的连接焊盘120P或第一重新分布层145a上，因此，可能不具有特意设置的表面粗糙度。因此，第一过孔143a和第二过孔143b的侧壁(例如，第一凹凸表面R1)的表面粗糙度可大于第一过孔143a和第二过孔143b的底表面的表面粗糙度。
在该示例性实施例中，尽管第一凹凸表面R1和第二凹凸表面R2被示出为应用于第一过孔143a和第二过孔143b两者，但是可仅一些过孔选择性地设置有凹凸表面。例如，第一凹凸表面R1和第二凹凸表面R2可仅设置在种子层145S的构成第一重新分布层145a的与产生热的半导体芯片120相邻的第一过孔143a的部分。
在该示例性实施例中，第一凹凸表面R1可分别延伸到第一绝缘层141a的上表面和种子层145S的构成第一RDL图案142a的部分之间的界面，以及第二绝缘层141b的上表面和种子层145S的构成第二RDL图案142b的部分之间的界面。如图11中所示，第一绝缘层141a和第二绝缘层141b的上表面可形成为具有与第一凹凸表面R1的表面粗糙度相似的表面粗糙度，这可被理解为第一绝缘层141a和第二绝缘层141b的上表面在使开口OP的内侧壁粗糙化的工艺中也与开口OP的内侧壁一起暴露并粗糙化的结果。第二凹凸表面R2还可延伸到种子层145S的构成第一RDL图案142a和第二RDL图案142b的部分与镀层145P之间的界面。
半导体封装件100包括设置在连接构件140的第二表面140B上的钝化层150，以及通过钝化层150的多个开口连接到第二RDL图案142b或第二重新分布层145b的凸块下金属(UBM)层160。
在该示例性实施例中采用的UBM层160可包括设置在钝化层150上的多个UBM焊盘162，以及贯穿钝化层150以分别连接多个UBM焊盘162和第二RDL图案142b的多个UBM过孔163。第二RDL图案142b可具有与相应的相关UBM焊盘162的形状和尺寸相对应的形状和尺寸。
半导体封装件100可包括分别设置在多个UBM层160(详细地，多个UBM焊盘162)上的多个电连接结构170。半导体封装件100可使用电连接结构170安装在诸如主板的基板的焊盘上。在这种情况下，UBM层160可抑制由于电连接结构170和重新分布层145之间的热冲击而发生的电连接结构170的裂纹，从而改善封装可靠性。
在下文中，将更详细地描述根据示例性实施例的半导体封装件100的各个组件。
支撑框架110可改善半导体封装件100的刚性，并且可确保包封剂130等的厚度的均匀性。腔110H中的半导体芯片120的侧壁可与支撑框架110的侧壁分开预定距离。半导体芯片120的侧部可被支撑框架110围绕。在一些实施例中，可省略支撑框架110。
支撑框架110可包括绝缘材料。例如，绝缘材料可包括诸如环氧树脂的热固性树脂或诸如聚酰亚胺的热塑性树脂，并且可被设置为热固性树脂或者热塑性树脂与无机填料混合或者诸如玻璃织物等的芯材料与无机填料一起浸在热固性树脂或者热塑性树脂的树脂。在具体示例中，作为支撑框架的材料，可使用半固化片树脂、ABF(Ajinomoto Build-upFilm)、FR-4树脂、双马来酰亚胺三嗪(BT)树脂等。例如，当使用具有相对高的刚性的支撑框架110(诸如包括玻璃织物等的半固化片树脂)时，可控制半导体封装件100的翘曲。
半导体芯片120可以是数百至数百万个器件集成在单个芯片中的集成电路(IC)。集成电路可以是诸如中央处理器(例如，CPU)、图形处理器(例如，GPU)、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器等的处理器芯片，详细地，集成电路可以是应用处理器(AP)，但不限于此。例如，集成电路可以是诸如模拟数字转换器、专用集成IC(ASIC)等的逻辑芯片，或者可以是诸如易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等的存储器芯片。此外，这些电路还可被设置为彼此组合。
半导体芯片120可基于有效晶圆形成。在这种情况下，可使用硅(Si)、锗(Ge)、砷化镓(GaAs)等作为形成主体的基体材料。各种类型的电路可形成在主体中。连接焊盘120P可设置为使半导体芯片120电连接到其他组件。诸如铝(Al)的导电材料可用作连接焊盘120P的材料而没有任何具体限制。钝化膜(未示出)可形成在主体上，并使连接焊盘120P暴露。钝化膜可以为氧化物膜、氮化物膜等，或者可以为氧化物膜和氮化物膜的双层。连接焊盘120P的下表面可通过钝化膜与包封剂130的下表面具有台阶，并且可防止包封剂130渗入连接焊盘120P的下表面。绝缘膜(未示出)等可进一步设置在需要的位置。虽然半导体芯片120可以为裸片，但是重新分布层(未示出)可根据需要进一步形成在半导体芯片120的已经形成有连接焊盘120P的有效表面上，并且半导体芯片120也可具有凸块(未示出)等连接到连接焊盘120P的形式。
包封剂130可被构造为具有保护电子组件(诸如半导体芯片120、支撑框架110等)的结构。包封的形式没有具体地限制，并且可以为任何形式，只要其包围支撑框架110、半导体芯片120等的至少部分即可。例如，包封剂130可覆盖支撑框架110和半导体芯片120的上表面，并且可填充腔110H的侧壁和半导体芯片120的侧表面之间的空间。另外，包封剂130可填充半导体芯片120和连接构件140之间的空间的至少一部分。通过利用包封剂130填充腔110H，包封剂130可根据详细的材料而用作粘合剂，此外，可用于降低屈曲。
例如，可使用诸如环氧树脂的热固性树脂或者诸如聚酰亚胺的热塑性树脂作为包封剂130的材料。可选地，可使用热固性树脂或者热塑性树脂与无机填料混合或者诸如玻璃织物等的芯材料与无机填料一起浸在热固性树脂或者热塑性树脂中的树脂。例如，可使用半固化片树脂、ABF树脂、FR-4树脂、BT树脂等。在一些示例性实施例中，可使用感光介电(PID)树脂。
如上所述，连接构件140可包括绝缘构件141和形成在绝缘构件141上的重新分布层145。绝缘构件141可包括诸如环氧树脂的热固性树脂或者诸如聚酰亚胺的热塑性树脂。例如，可使用半固化片树脂、ABF树脂、FR-4树脂、BT树脂等。在特定示例中，绝缘构件141可使用感光介电材料(诸如PID树脂)形成。例如，在使用感光介电材料的情况下，各个绝缘层141a和141b可形成为具有相对减小的厚度，并且可更易于获得过孔143的精细的节距。例如，在各个绝缘层141a和141b的情况下，图案(除了RDL图案142之外)之间的厚度可在大约1μm至大约10μm的范围内。
在示例性实施例中，绝缘构件141可包括诸如PID树脂的感光介电材料，并且钝化层150可包括作为非感光介电材料的热固性树脂或者热塑性树脂。
RDL图案142可根据相关层的设计执行各种功能。例如，RDL图案142可包括接地(GND)图案、电力(PWR)图案和信号(S)图案。在这种情况下，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案(例如，包括数据信号图案等)。另外，可包括过孔焊盘图案、焊料焊盘图案等。例如，RDL图案142可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的组合的导电材料。例如，RDL图案142的厚度可在大约0.5μm至大约15μm的范围内。
过孔143可用作位于另一高度上的元件。例如，过孔143可包括诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金等的导电材料。过孔143可利用导电材料完全地填充，或者可通过导电材料沿着通路孔的壁形成而获得。例如，过孔143可具有各种形状，诸如锥形形状或者圆柱形形状。
电连接结构170可利用导电材料(例如，诸如Sn-Al-Cu的低熔点合金)形成，但其材料不限于此。电连接结构170可以为焊盘、焊球、引脚等。电连接结构170可利用多层或单层形成。例如，当电连接结构170利用多层形成时，电连接结构170可包括铜柱和低熔点合金。电连接结构170的数量、间距、布置类型等没有具体地限制，并且可根据现有技术的设计规格充分地修改。
图12和图13是分别通过捕获根据没有应用凹凸结构的比较示例的半导体封装件的一部分和捕获根据本公开的应用有凹凸结构的示例性实施例的半导体封装件的一部分提供的放大图像。
参照图12，在构成过孔143'的种子层145S'的情况下，凹凸结构没有形成在其与镀层145P'的界面上以及其与绝缘层141'的界面上。可以看出，两个界面相对平滑。由于这样的平滑的界面具有相对小的接触面积，因此粘合强度低。详细地，在小型化过孔的情况下，可能导致诸如容易从绝缘层141'抬升的缺陷。
按照与其不同的方式，参照图13，第一凹凸表面R1形成在第二绝缘层141b和构成过孔143的种子层145S之间的界面处，并且第二凹凸表面R2还形成在构成过孔143的种子层145S与镀层145P之间的界面处。通过第一凹凸表面R1和第二凹凸表面R2，可增强过孔143和绝缘层141之间的粘合强度，从而改善半导体封装件的可靠性。
第一凹凸表面R1的表面粗糙度Rz可以是大约30nm或更大，详细地，大约50nm或更大。另一方面，过孔143的与第一重新分布层145a接触的底表面的表面粗糙度可小于第一凹凸表面R1的表面粗糙度。详细地，由于没有特意在第一重新分布层145a的暴露区域上形成凹凸结构，因此第一重新分布层具有例如表面粗糙度为大约10nm或更小的基本上光滑的表面，而过孔143的侧壁可具有与第一凹凸表面相同的相对高的表面粗糙度。
在下文中，将参照附图描述制造根据本公开中的示例性实施例的半导体封装件的方法。在描述下面的方法时，各种特征和优点将被详细地理解。
图14A至图14E是示出制造根据示例性实施例的半导体封装件的方法的主要工艺的截面图，并且示出了图11中所示的作为半导体封装件100的A部分的部分。
制造根据示例性实施例的半导体封装件的方法示出了在制造图9中示出的半导体封装件100的方法中形成连接构件的工艺。详细地，一系列工艺示出了在连接构件140的第一绝缘层和第一重新分布层145a形成在半导体芯片120的有效表面上之后形成第二重新分布层的工艺。
参照图14A，可在形成有第一重新分布层145a的第一绝缘层141a上形成第二绝缘层141b。
第二绝缘层141b可利用与第一绝缘层141a的材料相似的材料形成。在该示例性实施例中，第二绝缘层141b可包括感光介电材料。该工艺可通过使用非固化膜通过层叠工艺执行，但不限于此。可使用涂覆并固化液态感光介电材料的方法。
在另一实施例中，第二绝缘层141b可包括诸如环氧树脂的热固性树脂或者诸如聚酰亚胺的热塑性树脂。例如，可使用半固化片树脂、ABF树脂、FR-4树脂、BT树脂等。
接下来，参照图14B，可形成开口OP，以在第二绝缘层141b中形成过孔。
可使用光刻工艺执行开口OP的形成工艺。由于使用精确的光刻工艺，因此可显著地减小开口OP的尺寸，以提供例如大约30μm或更小的精细的节距。开口OP可包括由第二绝缘层141b提供的侧壁OP_S和由第一RDL图案142a提供的底表面OP_B。
在另一实施例中，当热固性树脂或热塑性树脂用作第二绝缘层141b时，开口OP可使用激光钻孔工艺形成。例如，可使用准分子激光、UV激光或CO2激光。
接下来，参照图14C，可向形成有开口OP的第二绝缘层141b应用粗糙化处理。
可使用氧气(O2)和惰性气体(例如，氩(Ar))通过等离子体预处理工艺执行该粗糙化处理。在这种情况下，第一凹凸表面R1可形成在第二绝缘层141b的上表面以及开口OP的侧壁OP_S上。另一方面，由于暴露于开口的第一布线图案没有对粗糙化处理作出反应，因此，开口OP的底表面OP_B不会设置有特意的表面粗糙度。
在另一实施例中，可使用用于化学反应的蚀刻剂来代替如上所述的使用等离子体的粗糙化工艺。例如，可在开口OP的侧壁OP_S上执行单独的去钻污工艺(desmearingprocess)。在这种情况下，凹凸表面没有设置在第二绝缘层141b的上表面上和开口OP的底表面OP_B上，凹凸表面可仅设置在开口OP的侧壁OP_S上(见图15)。
参照图14D，可在已进行了粗糙化处理的第二绝缘层141b上形成种子层145S。
种子层145S可形成在开口OP的侧壁OP_S和开口OP的底表面OP_B上以及第二绝缘层141b的上表面上。例如，该沉积工艺可通过化学气相沉积(CVD)、物理气相沉积(PVD)或溅射来执行。例如，种子层145S可包括钛(Ti)、镍(Ni)、铬(Cr)和钨(W)中的至少一种。在具体示例中，种子层145S可以是Ti-Cu层或Ti-W层。
接下来，参照图14E，可在种子层145S的所需区域上形成镀层145P。
可使用干膜图案(DF)通过电镀铜、无电镀铜等来执行该工艺。详细地，可在种子层145S的整个区域上形成干膜并按照使种子层145S的所需区域暴露这样的方式形成干膜图案DF后执行电镀铜或无电镀铜。例如，可使用诸如减成工艺、加成工艺、半加成工艺(SAP)、改进的半加成工艺(MSAP)等的方法来执行镀覆工艺，但不限于此。
在随后的工艺中，在去除干膜图案DF后，可使用蚀刻剂选择性地去除种子层145S的暴露区域SE，以形成所需的第二重新分布层145b。另外，图9和图11中所示的半导体封装件100可通过形成钝化层150并形成连接到第二重新分布层145b的UBM层160和电连接结构170来制造。
如在前述实施例中，粗糙化处理(见图14B)可通过使用氧气(O2)和惰性气体(例如，Ar)的等离子体预处理工艺来执行。为了获得所需的表面粗糙度，使用惰性气体的等离子体处理工艺可与氧气等离子体处理一起执行。下表1示出了在感光材料层(诸如PID)的表面上根据等离子体预处理条件获得的表面粗糙度。
如下表1中所示，可在执行氧气(O2)等离子体处理之后执行使用诸如Ar的惰性气体的等离子体处理工艺，而不是仅执行氧气(O2)等离子体处理，从而获得大约30nm或更大的表面粗糙度。
[表1]
等离子体预处理条件 表面粗糙度(Rz:nm)
未处理 3.233
O<sub>2</sub>(2分钟) 8.807
O<sub>2</sub>(2分钟)+Ar(1分钟) 59.621
O<sub>2</sub>(2分钟)+Ar(2分钟) 39.613
O<sub>2</sub>(2分钟)+Ar(3分钟) 49.252
本公开的示例性实施例可应用于各种类型的半导体封装件。例如，可将重新分布结构引入到支撑框架110中，在这种情况下，半导体封装件可用作层叠封装(POP)型扇出型封装件。
图15是示出根据本公开的示例性实施例的半导体封装件的侧截面图。
参照图15，除了支撑框架110'的布线结构和连接构件140的重新分布层145与图9中所示的布线结构和连接构件140的重新分布层145不同之外，根据示例性实施例的半导体封装件100A可具有与图9中所示的结构相似的结构。除非另外具体地说明，否则该实施例的组件的描述可参照图9中所示的半导体封装件100的相同或相似组件的描述。
根据该实施例的半导体封装件100A可包括具有腔110H的支撑框架110'，半导体芯片120将要安装在腔110H中。支撑框架110'可设置在连接构件140上，并且可具有连接到重新分布层145的布线结构。
详细地，在该示例性实施例中采用的支撑框架110'可包括：第一介电层111a；第一分布层112a和第二分布层112b，设置在第一介电层111a的两个表面上；第二介电层111b，设置在第一绝缘层112a上并覆盖第一分布层112a；第三分布层112c，设置在第二介电层111b上；第三介电层111c，设置在第一介电层111a上，以覆盖第二分布层112b；以及第四分布层112d，设置在第三介电层111c上。第一分布层112a、第二分布层112b、第三分布层112c和第四分布层112d可电连接到半导体芯片120的连接焊盘120P。
由于支撑框架110'可包括相对更大量的第一分布层112a、第二分布层112b、第三分布层112c和第四分布层112d，因此可进一步简化连接构件140。因此，可减少由于在形成连接构件140的工艺中发生的缺陷导致的良率降低。
第一分布层112a、第二分布层112b、第三分布层112c和第四分布层112d可通过分别贯穿第一介电层111a、第二介电层111b和第三介电层111c的第一过孔113a、第二过孔113b和第三过孔113c彼此电连接。
第一介电层111a的厚度可大于第二介电层111b和第三介电层111c中的每者的厚度。第一介电层111a可相对厚以基本保持刚性，并且可引入第二介电层111b和第三介电层111c，以形成相对更大量的分布层112c和112d。第一介电层111a可包括与第二介电层111b和第三介电层111c的绝缘材料不同的绝缘材料。例如，第一介电层111a可利用例如包括芯材料、填料和绝缘树脂的半固化片树脂形成，而第二介电层111b和第三介电层111c可以是PID膜或包括填料和绝缘树脂的ABF膜，但不限于此。在与其相似的方面中，贯穿第一介电层111a的第一过孔113a的平均直径可大于贯穿第二介电层111b的第二过孔113b和贯穿第三介电层111c的第三过孔113c中的每个的平均直径。
支撑框架110'的第三分布层112c的下表面可定位为低于半导体芯片120的连接焊盘120P的下表面。连接构件140的RDL图案142与支撑框架110'的第三分布层112c之间的距离可小于连接构件140的RDL图案142与半导体芯片120的连接焊盘120P之间的距离。
如在示例性实施例中，第三分布层112c可设置在第二介电层111b上以具有从第二介电层111b向上突出的形式，结果，可因此与连接构件140接触。支撑框架110'的第一分布层112a和第二分布层112b可位于半导体芯片120的有效表面和无效表面之间的高度上。支撑框架110'可形成为对应于半导体芯片120的厚度，并且形成在支撑框架110'中的第一分布层112a和第二分布层112b可设置在半导体芯片120的有效表面和无效表面之间的高度上。
支撑框架110'的第一分布层112a、第二分布层112b、第三分布层112c和第四分布层112d中的每个的厚度可大于连接构件140的RDL图案142的厚度。支撑框架110'的厚度可等于或大于半导体芯片120的厚度。第一分布层112a、第二分布层112b、第三分布层112c和第四分布层112d可形成为具有相对大的厚度。另一方面，连接构件140的RDL图案142可形成为具有相对小的厚度，以实现纤薄化。
在该实施例中采用的连接构件140包括单级的重新分布层145。重新分布层145包括形成在绝缘层141上的RDL图案142以及贯穿绝缘层141以使连接焊盘120P和RDL图案142连接的过孔143。第一凹凸表面R1可仅形成在过孔143的侧壁上，并且可不在绝缘层141和RDL图案142之间特意地应用粗糙化处理。
详细地，第一凹凸表面R1可仅形成在开口OP的侧壁和种子层145S之间的界面处，并且第二凹凸表面R2可形成在镀层145P的一部分和种子层145S的构成过孔143的部分之间的界面处。
图16是示出根据示例性实施例的半导体封装件的侧截面图。
参照图16，除了支撑构件110”包括具有不同结构的布线结构和UBM层160之外，根据示例性实施例的半导体封装件100B可被理解为具有与图9中所示的结构相似的结构。除非另有说明，否则该示例性实施例的组件的描述可参照图9中所示的半导体封装件100的相同或相似组件的描述。
根据该示例性实施例的半导体封装件100B包括具有腔110H的支撑构件110”，半导体芯片120将要安装在腔110H中。支撑构件110”可设置在连接构件140上，并且可具有连接到重新分布层145的布线结构。
详细地，在该示例性实施例中采用的支撑构件110”可包括：第一介电层111a，具有与连接构件140接触的一个表面；第一分布层112a，嵌在第一介电层111a的一个表面中；第二分布层112b，设置在第一介电层111a的另一表面上；第二介电层111b，设置在第一介电层111a的所述另一表面上以覆盖第二分布层112b；第三分布层112c，设置在第二介电层111b上。第一分布层112a、第二分布层112b和第三分布层112c可通过重新分布层145电连接到半导体芯片120的连接焊盘120P。
第一分布层112a和第二分布层112b以及第二分布层112b和第三分布层112c可分别通过贯穿第一介电层111a的第一过孔113a和贯穿第二介电层111b的第二过孔113b彼此电连接。
例如，当第一分布层112a嵌在第一介电层111a中时，可显著减小由第一分布层112a的厚度产生的台阶，并且连接构件140的绝缘距离可以是恒定的。例如，在从连接构件140的第一RDL图案142a到第一介电层111a的下表面的距离与从连接构件140的第一RDL图案142a到半导体芯片120的连接焊盘120P的距离之间的差可小于第一分布层112a的厚度。因此，可促进连接构件140的高密度布线设计。
支撑构件110”的第一分布层112a的下表面可位于半导体芯片120的连接焊盘120P的下表面的上方。第一分布层112a可通过凹入到第一介电层111a中形成。在这种情况下，例如，当第一分布层112a凹入到第一介电层111a中以在第一介电层111a的下表面和第一分布层112a的下表面之间形成台阶时，可防止包封剂130的材料渗出而污染第一分布层112a。
第一介电层111a和第二介电层111b的材料包括绝缘材料，并且例如，可使用诸如环氧树脂的热固性树脂或诸如聚酰亚胺的热塑性树脂作为绝缘材料。可选地，绝缘材料的示例可包括热固性树脂或热塑性树脂与无机填料混合或者浸有诸如玻璃纤维的芯材料和无机填料的热固性树脂或热塑性树脂的树脂，例如，半固化片树脂、ABF树脂、FR-4树脂或BT树脂。在具体示例中，可使用PID树脂。
在该示例性实施例中采用的UBM层160可包括连接UBM焊盘162和第二RDL图案142b的两个UBM过孔163a和163b。在另一实施例中，每个UBM层160的UBM过孔163可被设置为多个，例如，三个或更多个过孔。
与图9和图11的示例性实施例相似，第一绝缘层141a和种子层145S的构成第一过孔143a的部分之间的界面，以及第二绝缘层141b和种子层145S的构成第二过孔143b的部分之间的界面可具有第一凹凸表面R1。种子层145S和镀层145P之间的界面还可分别具有第二凹凸表面R2。第一凹凸表面R1可形成为具有大约30nm或更大的表面粗糙度Rz，以将第二凹凸表面R2赋予种子层145S的其他表面；同时，种子层145S的位于第一过孔143a和第二过孔143b的底表面上的部分位于没有对其应用附加的粗糙化处理的第一重新分布层145a上或导电图案(例如，连接焊盘120P)上，因此，可不具有特意设置的表面粗糙度。
如上所述，通过增加重新分布层的过孔与绝缘层之间的接触面积以改善结合强度，可有效地防止诸如相对于小型化过孔被抬升的缺陷。
如上面所阐述的，根据示例性实施例，通过将绝缘层与重新分布层接触的界面设置为凹凸表面，重新分布层与绝缘层之间的接触面积可增加，以改善结合强度，并且可有效地分散在与过孔的界面处发生的应力。
虽然以上已经示出和描述了示例性实施例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可以进行修改和变形。

Claims (20)

1.一种半导体封装件，包括：
连接构件，具有彼此背对的第一表面和第二表面，并包括至少一个绝缘层和至少一个重新分布层，所述绝缘层的第一表面与所述连接构件的所述第一表面对应，所述至少一个重新分布层包括过孔和重新分布层图案，所述过孔贯穿所述至少一个绝缘层，所述重新分布层图案连接到所述过孔并设置在所述至少一个绝缘层的与所述绝缘层的所述第一表面背对的第二表面上；
半导体芯片，设置在所述连接构件的所述第一表面上，并包括连接到所述至少一个重新分布层的连接焊盘；以及
包封剂，设置在所述连接构件的所述第一表面上并包封所述半导体芯片，
其中，所述至少一个重新分布层包括设置在所述至少一个绝缘层的所述第二表面上的种子层和设置在所述种子层上的镀层，并且
所述至少一个绝缘层和所述种子层的构成所述过孔的部分之间的界面包括第一凹凸表面，所述第一凹凸表面具有30nm或更大的表面粗糙度。
2.根据权利要求1所述的半导体封装件，其中，所述种子层的所述部分与所述镀层的一部分之间的界面包括第二凹凸表面。
3.根据权利要求1所述的半导体封装件，其中，所述第一凹凸表面的表面粗糙度大于所述种子层的位于所述过孔的与所述至少一个绝缘层的所述第一表面相邻的表面上的部分的表面粗糙度。
4.根据权利要求1所述的半导体封装件，其中，所述第一凹凸表面的表面粗糙度是50nm或更大。
5.根据权利要求1所述的半导体封装件，其中，所述第一凹凸表面延伸到所述至少一个绝缘层的所述第二表面和所述种子层的构成所述重新分布层图案的部分之间的界面。
6.根据权利要求1所述的半导体封装件，其中，所述种子层包括钛(Ti)、镍(Ni)、铬(Cr)和钨(W)中的至少一种，所述镀层包括铜(Cu)。
7.根据权利要求1所述的半导体封装件，其中，所述至少一个绝缘层包括感光介电材料。
8.根据权利要求1所述的半导体封装件，其中，所述至少一个绝缘层包括多个绝缘层，并且
所述至少一个重新分布层包括设置在对应的绝缘层上的多个重新分布层。
9.根据权利要求8所述的半导体封装件，其中，所述种子层的构成所述多个重新分布层的过孔的部分中的每个部分分别包括在与所述对应的绝缘层的界面处的凹凸表面。
10.根据权利要求1所述的半导体封装件，所述半导体封装件还包括支撑框架，所述支撑框架设置在所述连接构件的所述第一表面上并包括容纳所述半导体芯片的腔。
11.根据权利要求10所述的半导体封装件，其中，所述支撑框架包括使所述支撑框架的上表面和下表面彼此连接的布线结构，
其中，所述布线结构电连接到所述至少一个重新分布层。
12.根据权利要求1所述的半导体封装件，所述半导体封装件还包括设置在所述连接构件的所述第二表面上的电连接结构以及使所述电连接结构和所述至少一个重新分布层彼此电连接的凸块下金属层。
13.一种半导体封装件，包括：
连接构件，具有彼此背对的第一表面和第二表面，并包括绝缘层和重新分布层，所述重新分布层包括贯穿所述绝缘层的过孔；
半导体芯片，设置在所述连接构件的所述第一表面上并包括连接到所述重新分布层的连接焊盘；以及
包封剂，设置在所述连接构件的所述第一表面上并包封所述半导体芯片；
其中，所述绝缘层包括开口，所述过孔贯穿所述开口，所述重新分布层包括设置在所述开口的侧壁上和所述绝缘层的第一表面上的种子层以及设置在所述种子层上的镀层，
其中，所述开口的所述侧壁和所述绝缘层的所述第一表面的表面粗糙度大于所述种子层的位于所述过孔的与所述绝缘层的所述第一表面背对的表面上的部分的表面粗糙度。
14.根据权利要求13所述的半导体封装件，其中，所述开口的所述侧壁的表面粗糙度为30nm或更大。
15.一种半导体封装件，包括：
半导体芯片，具有位于有效表面上的连接焊盘，所述半导体芯片设置在连接构件上，使得所述有效表面直接接触所述连接构件的第一表面；
所述连接构件包括：
绝缘层，包括贯穿所述绝缘层的通路孔，
重新分布层，电连接到所述连接焊盘并设置在所述绝缘层的与所述连接构件的所述第一表面背对的第一表面上，所述重新分布层包括设置在所述通路孔中的过孔，
其中，所述重新分布层包括设置在所述通路孔的侧壁和所述绝缘层的所述第一表面上的种子层以及设置在所述种子层上的镀层，并且
所述种子层与所述绝缘层之间的界面和所述种子层与所述通路孔的所述侧壁之间的界面形成第一凹凸表面，所述第一凹凸表面的表面粗糙度大于所述种子层与位于所述绝缘层的与所述绝缘层的所述第一表面背对的第二表面上的所述通路孔下方的层之间的界面处的表面粗糙度。
16.根据权利要求15所述的半导体封装件，其中，所述种子层的所述部分和所述镀层的一部分之间的界面包括第二凹凸表面。
17.根据权利要求15所述的半导体封装件，其中，所述第一凹凸表面的表面粗糙度为大约30nm或更大。
18.根据权利要求15所述的半导体封装件，所述半导体封装件还包括设置在所述连接构件的所述第一表面上并包封所述半导体芯片的包封剂。
19.根据权利要求15所述的半导体封装件，其中，所述种子层包括钛(Ti)、镍(Ni)、铬(Cr)和钨(W)中的至少一种，所述镀层包含铜(Cu)。
20.根据权利要求15所述的半导体封装件，其中，所述绝缘层包括感光介电材料。
CN201910358470.8A 2018-08-30 2019-04-30 半导体封装件 Active CN110875273B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180102886A KR102145204B1 (ko) 2018-08-30 2018-08-30 반도체 패키지
KR10-2018-0102886 2018-08-30

Publications (2)

Publication Number Publication Date
CN110875273A true CN110875273A (zh) 2020-03-10
CN110875273B CN110875273B (zh) 2023-10-27

Family

ID=69640583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910358470.8A Active CN110875273B (zh) 2018-08-30 2019-04-30 半导体封装件

Country Status (4)

Country Link
US (1) US10770416B2 (zh)
KR (1) KR102145204B1 (zh)
CN (1) CN110875273B (zh)
TW (1) TWI713996B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117976552A (zh) * 2024-04-02 2024-05-03 成都奕成集成电路有限公司 一种芯片封装结构的制作方法及芯片封装结构

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11652037B2 (en) 2020-07-31 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of manufacture
US11393747B2 (en) * 2020-08-31 2022-07-19 Advanced Semiconductor Engineering, Inc. Substrate structure having roughned upper surface of conductive layer
TWI831318B (zh) * 2021-08-06 2024-02-01 美商愛玻索立克公司 電子器件封裝用基板、其製造方法及包括其的電子器件封裝
US20230411333A1 (en) 2022-05-31 2023-12-21 Deca Technologies Usa, Inc. Molded direct contact interconnect structure without capture pads and method for the same
US20240030174A1 (en) * 2022-07-21 2024-01-25 Deca Technologies Usa, Inc. Quad flat no-lead (qfn) package with backside conductive material and direct contact interconnect build-up structure and method for making the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060023935A (ko) * 2004-09-10 2006-03-15 후지쯔 가부시끼가이샤 기판 제조 방법 및 회로 기판
CN101404258A (zh) * 2007-10-02 2009-04-08 三星电机株式会社 制造晶片级封装的方法
CN104347601A (zh) * 2013-07-23 2015-02-11 三星电子株式会社 半导体封装件及其制造方法
US20160322332A1 (en) * 2015-04-29 2016-11-03 Qualcomm Incorporated Reinforced wafer level package comprising a core layer for reducing stress in a solder joint and improving solder joint reliability
CN106206531A (zh) * 2015-05-28 2016-12-07 三星电子株式会社 集成电路装置及包括其的半导体装置
US20170055345A1 (en) * 2015-08-19 2017-02-23 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof
CN106856194A (zh) * 2015-12-09 2017-06-16 三星电子株式会社 半导体芯片及其制造方法
KR20170142811A (ko) * 2016-06-20 2017-12-28 삼성전기주식회사 팬-아웃 반도체 패키지
CN107785333A (zh) * 2016-08-31 2018-03-09 三星电机株式会社 扇出型半导体封装件
US20180337117A1 (en) * 2017-05-17 2018-11-22 Shinko Electric Industries Co., Ltd. Wiring substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008120755A1 (ja) 2007-03-30 2010-07-15 日本電気株式会社 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP5855905B2 (ja) 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP6158676B2 (ja) 2013-10-15 2017-07-05 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6170832B2 (ja) * 2013-12-20 2017-07-26 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9520352B2 (en) * 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
KR101933408B1 (ko) * 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
JP6661232B2 (ja) * 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US10600748B2 (en) 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060023935A (ko) * 2004-09-10 2006-03-15 후지쯔 가부시끼가이샤 기판 제조 방법 및 회로 기판
CN101404258A (zh) * 2007-10-02 2009-04-08 三星电机株式会社 制造晶片级封装的方法
CN104347601A (zh) * 2013-07-23 2015-02-11 三星电子株式会社 半导体封装件及其制造方法
US20160322332A1 (en) * 2015-04-29 2016-11-03 Qualcomm Incorporated Reinforced wafer level package comprising a core layer for reducing stress in a solder joint and improving solder joint reliability
CN106206531A (zh) * 2015-05-28 2016-12-07 三星电子株式会社 集成电路装置及包括其的半导体装置
US20170055345A1 (en) * 2015-08-19 2017-02-23 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof
CN106856194A (zh) * 2015-12-09 2017-06-16 三星电子株式会社 半导体芯片及其制造方法
KR20170142811A (ko) * 2016-06-20 2017-12-28 삼성전기주식회사 팬-아웃 반도체 패키지
CN107785333A (zh) * 2016-08-31 2018-03-09 三星电机株式会社 扇出型半导体封装件
US20180337117A1 (en) * 2017-05-17 2018-11-22 Shinko Electric Industries Co., Ltd. Wiring substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117976552A (zh) * 2024-04-02 2024-05-03 成都奕成集成电路有限公司 一种芯片封装结构的制作方法及芯片封装结构

Also Published As

Publication number Publication date
KR102145204B1 (ko) 2020-08-18
US20200075517A1 (en) 2020-03-05
US10770416B2 (en) 2020-09-08
TWI713996B (zh) 2020-12-21
TW202010062A (zh) 2020-03-01
CN110875273B (zh) 2023-10-27
KR20200025477A (ko) 2020-03-10

Similar Documents

Publication Publication Date Title
TWI765980B (zh) 半導體封裝、連接構件及其製造方法
TWI676254B (zh) 扇出型半導體封裝
US20180145033A1 (en) Fan-out semiconductor package
CN110137149B (zh) 扇出型半导体封装件
CN110875273B (zh) 半导体封装件
TWI674651B (zh) 扇出型半導體封裝
CN110707416B (zh) 天线基板和包括天线基板的天线模块
TWI791825B (zh) 半導體封裝
US10741510B2 (en) Semiconductor package
TWI683409B (zh) 半導體封裝
CN109727958B (zh) 扇出型半导体封装件
CN110828394B (zh) 半导体封装件
TWI702697B (zh) 半導體封裝
TWI781334B (zh) 半導體封裝
CN111048484A (zh) 半导体封装件
CN110634827A (zh) 半导体封装件
US20200105694A1 (en) Open pad structure and semiconductor package comprising the same
CN111162068A (zh) 半导体封装件
CN109427719B (zh) 扇出型半导体封装件
CN111223835A (zh) 半导体封装件
CN110676229B (zh) 半导体封装件
CN111180419B (zh) 半导体封装件及用于半导体封装件的电磁干扰屏蔽结构
CN111223832A (zh) 扇出型半导体封装件
CN111106083A (zh) 半导体封装件
KR20200075398A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant