CN110739297A - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN110739297A
CN110739297A CN201910154466.XA CN201910154466A CN110739297A CN 110739297 A CN110739297 A CN 110739297A CN 201910154466 A CN201910154466 A CN 201910154466A CN 110739297 A CN110739297 A CN 110739297A
Authority
CN
China
Prior art keywords
pads
rigid
substrate
board
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910154466.XA
Other languages
English (en)
Other versions
CN110739297B (zh
Inventor
长泽和也
石井宪弘
河原清治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN110739297A publication Critical patent/CN110739297A/zh
Application granted granted Critical
Publication of CN110739297B publication Critical patent/CN110739297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

实施方式提供一种能够在谋求大容量化的同时谋求修复性的提高的半导体存储装置。实施方式的半导体存储装置具备壳体、第1刚性基板、第2刚性基板、及连接基板。所述第1刚性基板收容于所述壳体，安装有控制器。所述第2刚性基板收容于所述壳体并与所述第1刚性基板至少局部相向，安装有半导体存储部件。所述连接基板具有固定于所述第1刚性基板的表面的第1端部和固定于所述第2刚性基板的表面的第2端部，且至少一部分具有挠性而以弯曲的姿势配置于所述壳体内。

Description

半导体存储装置
关联申请
本申请享受以日本专利申请2018-135298号(申请日：2018年7月18日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体存储装置。
背景技术
已知有多个基板由连接器连接而成的半导体存储装置。
发明内容
实施方式提供一种能够在谋求大容量化的同时谋求修复性的提高的半导体存储装置。
实施方式的半导体存储装置具备壳体、第1刚性基板、第2刚性基板、及连接基板。所述第1刚性基板收容于所述壳体，安装有控制器。所述第2刚性基板收容于所述壳体并与所述第1刚性基板至少局部相向，安装有由所述控制器控制的半导体存储部件。所述连接基板具有固定于所述第1刚性基板的表面的第1端部和固定于所述第2刚性基板的表面的第2端部，且至少一部分具有挠性而以弯曲的姿势配置于所述壳体内。
附图说明
图1是示出第1实施方式的半导体存储装置的立体图。
图2是图1所示的半导体存储装置的沿着F2-F2线的剖视图。
图3是示出第1实施方式的半导体存储装置的一部分构成的剖视图。
图4是示出第1实施方式的第1刚性基板、第2刚性基板、及第1柔性基板的俯视图。
图5是将第1实施方式的第1刚性基板与第2刚性基板的连接部放大地示出的俯视图。
图6是图5所示的第1刚性基板的沿着F6-F6线的剖视图。
图7是示出第1实施方式的第1刚性基板、第2刚性基板、及第1柔性基板的剖视图。
图8是示出第1实施方式的第1柔性基板的第2层的剖视图。
图9是示出第1实施方式的第1柔性基板的第1层的剖视图。
图10是将第1实施方式的第1柔性基板的第1层及第2层重叠地示出的剖视图。
图11是图4所示的第1刚性基板、第2刚性基板、第1柔性基板的沿着F11-F11线的剖视图。
图12是图2所示的半导体存储装置的一部分构成的沿着F12-F12线的剖视图。
图13是将第2实施方式的第1刚性基板与第2刚性基板的连接部放大地示出的俯视图。
图14是将第3实施方式的第1刚性基板与第2刚性基板的连接部放大地示出的俯视图。
图15是示出第4实施方式的半导体存储装置的一部分构成的剖视图。
图16是示出第5实施方式的半导体存储装置的一部分构成的剖视图。
图17是示出第6实施方式的第1刚性基板、第2刚性基板、及多个柔性基板的剖视图。
图18是示出第7实施方式的半导体存储装置的一部分构成的立体图。
图19是示出第8实施方式的半导体存储装置的一部分构成的立体图。
图20是示出第9实施方式的半导体存储装置的一部分构成的俯视图。
图21是示出第10实施方式的半导体存储装置的剖视图。
具体实施方式
以下，参照附图对实施方式的半导体存储装置进行说明。此外，在以下的说明中，对具有同一或类似的功能的构成标注同一标号。并且，有时省略对这些构成的重复的说明。在本说明书中“面对”除了在2个对象物之间不存在介有物的情况以外，还包括在2个对象物之间存在介有物(例如焊料)而2个对象物以将所述介有物夹于之间的方式相向的情况。在本说明书中“连接”还包括意味着电连接的情况。在本说明书中“挠性”广泛地意味着具有在作用有外力的情况下弯曲的性质，包括具有弹性的情况和不具有弹性的情况的双方。在本说明书中“表面”不是意味着前面(front face)，而是意味着表面(surface)。另外，在几个附图中，省略了安装于基板上的部件(控制器、NAND等)的图示。
另外，首先，参照图1及图2，对+X方向、-X方向、+Y方向、-Y方向、+Z方向、及-Z方向进行定义。+X方向、-X方向、+Y方向、及-Y方向是沿着后述的第1刚性基板11的第1主面S1的方向。+X方向例如是在第1刚性基板11中从供第1柔性基板21安装的端部朝向供第2柔性基板22安装的端部的方向。-X方向是指与+X方向相反的方向。在不区分+X方向和-X方向的情况下，仅称为“X方向”。+Y方向及-Y方向是与X方向交叉(例如大致正交)的方向。+Y方向例如是从控制器14朝向半导体存储装置1的外部连接连接器(未图示)的方向。-Y方向是与+Y方向相反的方向。在不区分+Y方向和-Y方向的情况下，仅称为“Y方向”。在以下所说明的实施方式中，半导体存储装置1形成为长方体状。在该情况下，Y方向例如是半导体存储装置1的长度方向。+Z方向及-Z方向是与X方向及Y方向交叉(例如大致正交)的方向。+Z方向是从第2刚性基板12朝向第1刚性基板11的方向。-Z方向是与+Z方向相反的方向。在不区分+Z方向和-Z方向的情况下，仅称为“Z方向”。Z方向是第1～第3刚性基板11、12、13的厚度方向。
(第1实施方式)
<1.整体构成>
参照图1～图12，对第1实施方式的半导体存储装置1进行说明。半导体存储装置1是例如SSD(Solid State Drive：固态硬盘)那样的存储装置。半导体存储装置1例如安装于服务器装置、个人计算机等信息处理装置(主机装置)，被用作信息处理装置的存储区域。
图1是示出半导体存储装置1的立体图。图2是图1所示的半导体存储装置1的沿着F2-F2线的剖视图。半导体存储装置1例如具有壳体10、第1～第3刚性基板11、12、13、控制器14、DRAM(Dynamic Random Access Memory：动态随机存取存储器)15、多个NAND型闪速存储器16(以下称为“NAND16”)、第1及第2间隔件17、18、第1及第2柔性基板21、22。
壳体10形成为箱状。壳体10收容有第1～第3刚性基板11、12、13、控制器14、DRAM15、多个NAND16、第1及第2间隔件17、18、第1及第2柔性基板21、22。壳体10具有位于+Y方向侧的第1端部10a和位于-Y方向侧的第2端部10b(参照图1)。在第1端部10a及第2端部10b，设有在Y方向上开口的通风孔h。由此，在壳体10内，形成有沿着Y方向的风的流路。
第1～第3刚性基板11、12、13各自具有硬质的绝缘体和设于该绝缘体的导体图案。第1～第3刚性基板11、12、13互相大致平行地配置。第2刚性基板12在Z方向上与第1刚性基板11相向。第3刚性基板13相对于第2刚性基板12位于与第1刚性基板11相反的一侧，在Z方向上与第2刚性基板12相向。
第1刚性基板(母基板)11具有第1主面S1和第2主面S2。第1主面S1面对壳体10的内面。例如，在第1主面S1安装有控制器14及DRAM15。第2主面S2位于与第1主面S1相反的一侧，面对第2刚性基板12。第2主面S2是“第1面”的一例。第2主面S2具有供第1柔性基板21连接的连接部11a和供第2柔性基板22连接的连接部11b。连接部11a例如设于第1刚性基板11的-X方向侧的端部。连接部11b例如设于第1刚性基板11的+X方向侧的端部。
第2刚性基板(第1子基板)12具有第3主面S3和第4主面S4。第3主面S3面对第1刚性基板11的第2主面S2。第3主面S3是“第2面”的一例。第3主面S3具有供第1柔性基板21连接的连接部12a。连接部12a例如设于第2刚性基板12的-X方向侧的端部。第4主面S4位于与第3主面S3相反的一侧。例如，在第4主面S4安装有1个以上的NAND16。
第3刚性基板(第2子基板)13具有第5主面S5和第6主面S6。第5主面S5面对第2刚性基板12的第4主面S4。第5主面S5具有供第2柔性基板22连接的连接部13a。连接部13a例如设于第3刚性基板13的+X方向侧的端部。第6主面S6位于与第5主面S5相反的一侧，面对壳体10的内面。例如，在第5主面S5及第6主面S6分别安装有1个以上的NAND16。
控制器14统括地控制半导体存储装置1的整体。例如，控制器14构成为针对主机装置的主机接口电路、控制DRAM15的控制电路、及控制多个NAND16的控制电路等集成于1个半导体芯片的SoC(System on a Chip：片上系统)。
DRAM15是易失性的半导体存储器芯片的一例。DRAM15是将从主机装置接收到的写入对象数据、及从NAND16读出的读出对象数据暂时保存的数据缓冲器。不过，半导体存储装置1也可以不设有DRAM15。
NAND16是非易失性的半导体存储器芯片的一例，是“半导体存储部件”的一例。此外，“半导体存储部件”不限定于上述例子，也可以是磁阻存储器(MagnetoresistiveRandom Access Memory：MRAM)、电阻变化型存储器(Resistive Random Access Memory：ReRAM)等。
第1间隔件17配置于第1刚性基板11与第2刚性基板12之间，规定了第1刚性基板11与第2刚性基板12之间的距离。第2间隔件18配置于第2刚性基板12与第3刚性基板13之间，规定了第2刚性基板12与第3刚性基板13之间的距离。第1间隔件17是“第1支承体”的一例。第2间隔件18是“第2支承体”的一例。关于第1及第2间隔件17、18后述。
在本实施方式中，壳体10例如具有多个承受部10r。各承受部10r具有能够供螺纹件那样的固定构件25卡合的卡合孔10ra。第1～第3刚性基板11、12、13的每一个及第1及第2间隔件17、18的每一个设有供固定构件25穿过的插通孔ih。第1～第3刚性基板11、12、13及第1及第2间隔件17、18利用穿过这些构件11、12、13、17、18的插通孔ih的固定构件25而一并固定于壳体10。此外，承受部10r的位置不限于图2中所示的位置，也可以设于壳体10的角部等。另外，第1～第3刚性基板11、12、13及第1及第2间隔件17、18的固定构造不限定于上述例子，将这些构件11、12、13、17、18连结的构造与将这些构件11、12、13、17、18固定于壳体10的构造也可以分别设置。此外，在以下说明的几个附图中，有时省略了插通孔ih的图示。
图3是示出半导体存储装置1的一部分构成的剖视图。第1及第2柔性基板21、22各自是所谓的FPC(Flexible Printed Circuit：柔性印刷电路)，例如具有挠性的绝缘膜和被该绝缘膜覆盖的导体图案。
第1柔性基板21具有第1端部21a和第2端部21b。第1端部21a固定于第1刚性基板11的第2主面S2(第1刚性基板11的表面)的连接部11a。第2端部21b固定于第2刚性基板12的第3主面S3(第2刚性基板12的表面)的连接部12a。第1柔性基板21具有挠性而以弯曲的姿势配置于壳体10内。第1刚性基板11与第2刚性基板12经由第1柔性基板21而互相电连接。第1柔性基板21是“第1连接基板”的一例。此外，关于第1柔性基板21相对于第1及第2刚性基板11、12的固定构造后述。
第2柔性基板22具有第1端部22a和第2端部22b。第1端部22a固定于第1刚性基板11的第2主面S2(第1刚性基板11的表面)的连接部11b。第2端部22b固定于第3刚性基板13的第5主面S5(第3刚性基板13的表面)的连接部13a。第2柔性基板22具有挠性而以弯曲的姿势配置于壳体10内。第1刚性基板11与第3刚性基板13经由第2柔性基板22而互相电连接。第2柔性基板22是“第2连接基板”的一例。此外，第2柔性基板22相对于第1及第3刚性基板11、13的固定构造，与第1柔性基板21相对于第1及第2刚性基板11、12的固定构造是同样的。
在本实施方式中，第1及第2柔性基板21、22与Y方向大致平行地配置(参照图2、图4)。因此，第1及第2柔性基板21、22难以阻碍在壳体10内在Y方向上流动的风的流动。由此，壳体10内的热流动性提高，实现了半导体存储装置1的散热性能的提高。
<2.第1柔性基板的固定构造>
<2.1刚性基板的构成>
图4是示出第1刚性基板11、第2刚性基板12、及第1柔性基板21的俯视图。图4示出第1柔性基板21平坦地伸展的状态。第1刚性基板11具有在第1柔性基板21平坦地伸展的状态下与第2刚性基板12相邻的基板缘11e。同样，第2刚性基板12具有在第1柔性基板21平坦地伸展的状态下与第1刚性基板11相邻的基板缘12e。基板缘11e、12e与Y方向大致平行。
在此，对+X1方向、-X1方向、+X2方向、及-X2方向进行定义。+X1方向、-X1方向、+X2方向、及-X2方向是与X方向大致平行的方向。+X1方向是从第1刚性基板11的基板缘11e朝向第1刚性基板11的内侧的方向。-X1方向是与+X1方向相反的方向。+X2方向是从第2刚性基板12的基板缘12e朝向第2刚性基板12的内侧的方向。-X2方向是与+X2方向相反的方向。
图5是将第1刚性基板11及第2刚性基板12的连接部11a、12a放大地示出的俯视图。第1刚性基板11的连接部11a具有设于第1刚性基板11的表面的多个焊盘30。在本实施方式中，多个焊盘30被分为第1～第6列R1a、R2a、R3a、R4a、R5a、R6a而配置。第1～第6列R1a、R2a、R3a、R4a、R5a、R6a依次沿+X1方向排列，分别与基板缘11e大致平行。例如，第1列R1a在第1～第6列R1a、R2a、R3a、R4a、R5a、R6a中位于相对于基板缘11e最近的位置。第2列R2a相对于基板缘11e比第1列R1a离得远。同样，第3列R3a、第4列R4a、第5列R5a、第6列R6a相对于基板缘11e，分别比第2列R2a、第3列R3a、第4列R4a、第5列R5a离得远。
多个焊盘30包括配置于第1列R1a的多个第1焊盘31、配置于第2列R2a的多个第2焊盘32、配置于第3列R3a的多个第3焊盘33、配置于第4列R4a的多个第4焊盘34、配置于第5列R5a的多个第5焊盘35、及配置于第6列R6a的多个第6焊盘36。多个第1焊盘31、多个第2焊盘32、多个第3焊盘33、多个第4焊盘34、多个第5焊盘35、及多个第6焊盘36分别在各列中互相空开间隔地在Y方向上排列。
在本实施方式中，多个焊盘30呈千鸟格状地配置。即，多个第2焊盘32相对于多个第1焊盘31配置于在Y方向上错开的位置(例如在Y方向上交替的位置)。多个第3焊盘33相对于多个第2焊盘32配置于在Y方向上错开的位置(例如在Y方向上交替的位置)。同样，多个第4焊盘34、多个第5焊盘35、多个第6焊盘36相对于在-X1方向上相邻的列的多个焊盘30分别配置于在Y方向上错开的位置(例如在Y方向上交替的位置)。
第2刚性基板12的连接部12a具有设于第2刚性基板12的表面的多个焊盘30。第2刚性基板12的多个焊盘30的布局与第1刚性基板11的多个焊盘30的布局同样。因此，与第2刚性基板12的焊盘30有关的说明，在与第1刚性基板11的焊盘30有关的说明中将“第1刚性基板11”替换为“第2刚性基板12”、将“基板缘11e”替换为“基板缘12e”、将“+X1方向”替换为“+X2方向”、将“-X1方向”替换为“-X2方向”即可。
图6是图5所示的第1刚性基板11的沿着F6-F6线的剖视图。多个焊盘30各自是所谓的通孔上焊盘。即，第1刚性基板11具有在Z方向上连接于焊盘30的通孔41。焊盘30与通孔41一体地形成，经由通孔41而连接于第1刚性基板11的内层图案42。通孔41可以是具有凹部的通孔，也可以是填充有导体材料的通孔。在本实施方式中，在第1刚性基板11的表面，没有设置连接于焊盘30的配线图案。第2刚性基板12的焊盘30也与第1刚性基板11的焊盘30同样地形成。
<2.2柔性基板的构成>
图7是示出第1刚性基板11、第2刚性基板12、及第1柔性基板21的剖视图。在图7中，省略了第1柔性基板21相对于第1及第2刚性基板11、12的固定构造的图示。
第1柔性基板21具有多层构造。第1柔性基板21例如具有第1层(第1导电层)51、第2层(第2导电层)52、中间绝缘层53、第1外装绝缘层54、及第2外装绝缘层55。
中间绝缘层53设于第1层51与第2层52之间，将第1层51与第2层52之间绝缘。第1外装绝缘层54相对于第1层51位于与中间绝缘层53相反的一侧，覆盖第1层51。第2外装绝缘层55相对于第2层52位于与中间绝缘层53相反的一侧，覆盖第2层52。中间绝缘层53、第1外装绝缘层54、及第2外装绝缘层55例如由具有透光性的绝缘构件(绝缘膜等)形成。在本实施方式中，中间绝缘层53、第1外装绝缘层54、及第2外装绝缘层55由透明构件或带颜色的透明构件形成，透明度高至另一侧透过而能够看见的程度。
第1层51包括后述的多个信号线61及电源图案62(参照图9)。第2层52包括后述的接地层63(参照图8)。第2层52(接地层63)在以第1刚性基板11与第2刚性基板12互相相向的方式而第1柔性基板21弯曲的姿势下，位于比第1层51(多个信号线61及电源图案62)靠第1柔性基板21的外周侧。接地层63形成为面状，从第1柔性基板21的外周侧覆盖多个信号线61各自的至少一部分及电源图案62的至少一部分。
图8是示出第1柔性基板21的第2层52的剖视图。在图8中，为了便于说明，省略了设于第1柔性基板21的通孔的图示、及对于绝缘部分的阴影。在此，对+X3方向及-X3方向进行定义。+X3方向及-X3方向是与X方向大致平行的方向，是沿着平坦地伸展的第1柔性基板21的表面的方向。+X3方向是从第1柔性基板21的第2端部21b朝向第1端部21a的方向。-X3方向是与+X3方向相反的方向。在不区分+X3方向和-X3方向的情况下，仅称为“X3方向”。
第1柔性基板21具有第1焊盘群G1和第2焊盘群G2。第1焊盘群G1设于第1柔性基板21的第1端部21a。第1焊盘群G1包括多个焊盘70。第1焊盘群G1的多个焊盘70与第1刚性基板11的连接部11a的多个焊盘30相对应地配置，面对第1刚性基板11的多个焊盘30。第1焊盘群G1的焊盘70的布局与第1刚性基板11的连接部11a的焊盘30的布局是同样的。
若详细描述，则多个焊盘70被分为第1～第6列R1b、R2b、R3b、R4b、R5b、R6b而配置。第1～第6列R1b、R2b、R3b、R4b、R5b、R6b依次沿+X3方向排列。例如，第1列R1b在第1～第6列R1b、R2b、R3b、R4b、R5b、R6b中位于相对于第1柔性基板21的第2端部21b最近的位置。第2列R2b相对于第1柔性基板21的第2端部21b比第1列R1b离得远。同样，第3列R3b、第4列R4b、第5列R5b、第6列R6b相对于第1柔性基板21的第2端部21b分别比第2列R2b、第3列R3b、第4列R4b、第5列R5b离得远。
多个焊盘70包括配置于第1列R1b的多个第1焊盘71、配置于第2列R2b的多个第2焊盘72、配置于第3列R3b的多个第3焊盘73、配置于第4列R4b的多个第4焊盘74、配置于第5列R5b的多个第5焊盘75、及配置于第6列R6b的多个第6焊盘76。多个第1焊盘71、多个第2焊盘72、多个第3焊盘73、多个第4焊盘74、多个第5焊盘75、及多个第6焊盘76分别在各列中互相空开间隔地在Y方向上排列。第1～第6焊盘71、72、73、74、75、76分别面对第1刚性基板11的第1～第6焊盘31、32、33、34、35、36。
在本实施方式中，第1焊盘群G1的多个焊盘70的每一个比第1刚性基板11的多个焊盘30的每一个都小。第1焊盘群G1的多个焊盘70在面对第1刚性基板11的一侧的相反侧由具有透光性的绝缘构件(第1外装绝缘层54等)覆盖。不过，焊盘70的大小不限定于上述例子，可以与焊盘30相同，也可以比焊盘30大。另外，第1柔性基板21的绝缘构件也可以不具有透光性。
另一方面，第2焊盘群G2设于第1柔性基板21的第2端部21b。第2焊盘群G2包括多个焊盘70。第2焊盘群G2的多个焊盘70与第2刚性基板12的连接部12a的多个焊盘30相对应地配置，面对第2刚性基板12的多个焊盘30。第2焊盘群G2的焊盘70的布局与第2刚性基板12的连接部12a的焊盘30的布局是同样的。与第2焊盘群G2的焊盘70有关的说明，在与第1焊盘群G1的焊盘70有关的说明中，将“第1焊盘群G1”替换为“第2焊盘群G2”、将“第2端部21b”替换为“第1端部21a”、将“第1刚性基板11”替换为“第2刚性基板12”、将“+X3方向”替换为“-X3方向”、将“-X3方向”替换为“+X3方向”即可。
在本实施方式中，第2焊盘群G2的多个焊盘70的每一个比第2刚性基板12的多个焊盘30的每一个都小。第2焊盘群G2的多个焊盘70在面对第2刚性基板12的一侧的相反侧由具有透光性的绝缘构件(第1外装绝缘层54等)覆盖。不过，焊盘70的大小不限定于上述例子，可以与焊盘30相同，也可以比焊盘30大。另外，如上所述，第1柔性基板21的绝缘构件也可以不具有透光性。
在此，第1焊盘群G1及第2焊盘群G2各自包括多个信号焊盘70S(参照图9)、多个电源焊盘70P(参照图9)、及多个接地焊盘70G。信号焊盘70S是供信号线61连接的焊盘。在本实施方式中，信号焊盘70S在第1焊盘群G1及第2焊盘群G2各自之中，分别配置于第1～第6列R1b、R2b、R3b、R4b、R5b、R6b。电源焊盘70P是供电源图案62连接的焊盘。在本实施方式中，电源焊盘70P在第1焊盘群G1及第2焊盘群G2各自之中，分别配置于第2～第6列R2b、R3b、R4b、R5b、R6b。接地焊盘70G是供接地层63连接的焊盘。在本实施方式中，接地焊盘70G在第1焊盘群G1及第2焊盘群G2各自之中，配置于第1列R1b。例如，在第1列R1b中，接地焊盘70G与信号焊盘70S在Y方向上交替地配置。
接地层63设于第1焊盘群G1与第2焊盘群G2之间，呈沿着X3方向及Y方向的面状地扩展。接地层63利用第2层52所包含的多个接地连接线78而连接于第1焊盘群G1的多个接地焊盘70G及第2焊盘群G2的多个接地焊盘70G。接地连接线78与信号线61相比Y方向上的宽度宽。
图9是示出第1柔性基板21的第1层51的剖视图。在图9中，为了便于说明，省略了设于第1柔性基板21的通孔的图示、及对于绝缘部分的阴影。
多个信号线61在第1焊盘群G1与第2焊盘群G2之间延伸。多个信号线61将第1焊盘群G1所包含的多个信号焊盘70S与第2焊盘群G2所包含的多个信号焊盘70S以例如1对1的关系连接。
电源图案62在第1焊盘群G1与第2焊盘群G2之间延伸。电源图案62将第1焊盘群G1所包含的多个电源焊盘70P与第2焊盘群G2所包含的多个电源焊盘70P连接。
图10是将第1柔性基板21的第1层51及第2层52重叠地示出的剖视图。多个信号线61包括连接于在第1焊盘群G1或第2焊盘群G2中配置于第2～第6列R2b、R3b、R4b、R5b、R6b中的某一个的信号焊盘70S的多个信号线61A。该多个信号线61A所包含的1个以上(例如多个)信号线61A通过在第1柔性基板21的厚度方向上与接地焊盘70G重叠的位置地在X3方向上延伸。在本实施方式中，1个以上(例如多个)信号线61A通过在第1柔性基板21的厚度方向上与接地连接线78重叠的区域地在X3方向上延伸。
<2.3焊料接合部的构成>
图11是图4所示的第1刚性基板11、第2刚性基板12、第1柔性基板21的沿着F11-F11线的剖视图。第1柔性基板21的第1端部21a利用多个第1焊料部81而固定于第1刚性基板11的连接部11a。即，第1焊料部81设于第1柔性基板21的第1端部21a的焊盘70与第1刚性基板11的连接部11a的焊盘30之间，将第1柔性基板21的焊盘70与第1刚性基板11的焊盘30接合。第1焊料部81例如是焊料球或焊料膏。
同样，第1柔性基板21的第2端部21b利用多个第2焊料部82而固定于第2刚性基板12。即，第2焊料部82设于第1柔性基板21的第2端部21b的焊盘70与第2刚性基板12的连接部12a的焊盘30之间，将第1柔性基板21的焊盘70与第2刚性基板12的焊盘30接合。第2焊料部82例如是焊料球或焊料膏。
在本实施方式中，第1焊料部81及第2焊料部82分别是焊料球。在此，第1刚性基板11、第2刚性基板12、及第1柔性基板21中的1个以上存在例如因回流时的热膨胀或其他理由而翘曲的情况。第1焊料部81具有能够吸收在第1刚性基板11及第1柔性基板21预想的最大的翘曲量的高度。多个第1焊料部81通过追随于各位置处的第1刚性基板11与第1柔性基板21之间的间隙的大小地变形(伸长或压扁)，来吸收第1刚性基板11及第1柔性基板21的翘曲。
同样，第2焊料部82具有能够吸收在第2刚性基板12及第1柔性基板21预想的最大的翘曲量的高度。多个第2焊料部82通过追随于各位置处的第2刚性基板12与第1柔性基板21之间的间隙的大小地变形(伸长或压扁)，来吸收第2刚性基板12及第1柔性基板21的翘曲。
<3.间隔件的构成>
返回图2，对第1及第2间隔件17、18进行说明。
第1及第2间隔件17、18分别例如形成为框状。第1间隔件17配置于第1刚性基板11与第2刚性基板12之间，夹于第1柔性基板21的第1端部21a与第1柔性基板21的第2端部21b之间。另外，第1间隔件17也夹于第2柔性基板22的第1端部22a与第2刚性基板12之间。
第1间隔件17从与第1刚性基板11相反的一侧，与第1柔性基板21的第1端部21a相接，支承第1柔性基板21的第1端部21a。第1间隔件17从与第2刚性基板12相反的一侧，与第1柔性基板21的第2端部21b相接，支承第1柔性基板21的第2端部21b。而且，第1间隔件17从与第1刚性基板11相反的一侧，与第2柔性基板22的第1端部22a相接，支承第2柔性基板22的第1端部22a。
另一方面，第2间隔件18配置于第2刚性基板12与第3刚性基板13之间，夹于第2刚性基板与第1柔性基板21的第2端部21b之间。第2间隔件18从与第3刚性基板13相反的一侧，与第1柔性基板21的第2端部21b相接，支承第1柔性基板21的第2端部21b。
图12是图2所示的半导体存储装置1的一部分构成的沿着F12-F12线的剖视图。在图11中，第1及第2柔性基板21、22以平坦地伸展的姿势示出。
在本实施方式中，第1间隔件17在Z方向上面对第1刚性基板11的连接部11a的第1～第6列R1a、R2a、R3a、R4a、R5a、R6a的焊盘30。即，第1间隔件17从与第1刚性基板11相反的一侧覆盖将第1柔性基板21的第1端部21a接合的多个第1焊料部81。第1间隔件17以第1柔性基板21的第1端部21a不从多个第1焊料部81离开的方式(不从第1刚性基板11的连接部11a离开的方式)支承第1柔性基板21的第1端部21a。
同样，第1间隔件17在Z方向上面对第1刚性基板11的连接部11b的第1～第6列R1a、R2a、R3a、R4a、R5a、R6a的焊盘30。即，第1间隔件17从与第1刚性基板11相反的一侧覆盖将第2柔性基板22的第1端部22a接合的多个第1焊料部81。第1间隔件17以第2柔性基板22的第1端部22a不从第1焊料部81离开的方式(不从第1刚性基板11的连接部11b离开的方式)支承第2柔性基板22的第1端部22a。
另外虽未图示，但第1间隔件17在Z方向上面对第2刚性基板12的连接部12a的第1～第6列R1a、R2a、R3a、R4a、R5a、R6a的焊盘30。即，第1间隔件17从与第2刚性基板12相反的一侧覆盖将第1柔性基板21的第2端部21b接合的多个第2焊料部82。第1间隔件17以第1柔性基板21的第2端部21b不从第2焊料部82离开的方式(不从第2刚性基板12的连接部12a离开的方式)支承第1柔性基板21的第2端部21b。
同样，第2间隔件18在Z方向上面对第3刚性基板13的连接部13a的第1～第6列R1a、R2a、R3a、R4a、R5a、R6a的焊盘30。即，第2间隔件18从与第3刚性基板13相反的一侧覆盖将第2柔性基板22的第2端部22b接合的多个第2焊料部82。第2间隔件18以第2柔性基板22的第2端部22b不从第2焊料部82离开的方式(不从第3刚性基板13的连接部13a离开的方式)支承第2柔性基板22的第2端部22b。
根据这样的构成，能够提供一种能够在谋求大容量化的同时与例如使用各向异性导电膜(Anisotropic Conductive Film：ACF)的情况相比谋求修复性的提高的半导体存储装置。即，半导体存储装置1具有将第1刚性基板11与第2刚性基板12连接的第1柔性基板21。第1柔性基板21具有固定于第1刚性基板11的表面的第1端部21a和固定于第2刚性基板12的表面的第2端部21b，且至少一部分具有挠性而以弯曲的姿势配置于壳体10内。根据这样的构成，与例如使用所谓的board to board(B to B)连接器的情况相比，能够将多个刚性基板高密度地配置，能够增加收容于壳体10的基板张数。若能够增加能够收容于壳体10的基板张数，则能够安装更多的半导体存储部件，能够谋求存储容量的大容量化。
另一方面，若第1柔性基板21被固定于第1及第2刚性基板11、12的表面，则通过从第1及第2刚性基板11、12中的至少一方取下第1柔性基板21，能够将第1及第2刚性基板11、12分解。因此，例如在第1及第2刚性基板11、12中的任一方产生了不良情况时，能够取下该基板进行更换或修理。因此，与例如使用ACF的情况相比，能够使半导体存储装置1的修复性提高。此外，在本说明书中所说的“修复性”广泛地意味着进行部件更换、修理的容易度。
在本实施方式中，第1柔性基板21的第1端部21a利用多个第1焊料部81而固定于第1刚性基板11。根据这样的构成，通过使第1焊料部81熔融，能够容易地从第1刚性基板11取下第1柔性基板21。由此，能够使半导体存储装置1的修复性更加提高。
在本实施方式中，半导体存储装置1还具有第3刚性基板13和第2柔性基板22。第2柔性基板22具有固定于第1刚性基板11的表面的第1端部22a和固定于第3刚性基板13的表面的第2端部22b，且至少一部分具有挠性而以弯曲的姿势配置于壳体10内。根据这样的构成，能够将作为母基板的第1刚性基板11与作为第2子基板的第3刚性基板13用第2柔性基板22直接连接，因此，与例如经由第2刚性基板12而将第1刚性基板11与第3刚性基板13连接的情况相比，能够缩短信号的配线长度。由此，能够使半导体存储装置1的性能(例如信号品质)进一步提高。
在本实施方式中，第1刚性基板11具有面对第2刚性基板12的第1主面S1。第1柔性基板21的第1端部21a固定于第1刚性基板11的第2主面S2。根据这样的构成，即使在第1柔性基板21具有弹性的情况下，也能够抑制因该弹性而导致第1柔性基板21的第1端部21a从第1刚性基板11脱落。
在本实施方式中，半导体存储装置1具有第1间隔件17，该第1间隔件17配置于第1刚性基板11与第2刚性基板12之间，从与第1刚性基板11相反的一侧，与第1柔性基板21的第1端部21a相接。根据这样的构成，能够由第1间隔件17支承第1柔性基板21的第1端部21a，因此，能够更加可靠地抑制第1柔性基板21的第1端部21a从第1刚性基板11脱落。
在本实施方式中，第1柔性基板21具有多个信号线61和面状的接地层63，该接地层63在第1柔性基板21弯曲的姿势下位于比多个信号线61靠第1柔性基板21的外周侧，覆盖多个信号线61各自的至少一部分。根据这样的构成，能够减小从外部对信号线61的电磁干扰(Electromagnetic Interference：EMI)的影响。另外，若在多个信号线61的背侧设有接地层63，则在处理高频的信号的情况下，信号线61的阻抗的计算变得容易。
在本实施方式中，第1柔性基板21的第1端部21a分别利用作为焊料球的多个第1焊料部81而固定于第1刚性基板11。根据这样的构成，利用第1焊料部81容易吸收第1刚性基板11及第1柔性基板21的翘曲，能够抑制在第1刚性基板11与第1柔性基板21之间产生开放不良。
在本实施方式中，多个焊盘30包括配置于第1列R1a的多个第1焊盘31、和配置于比第1列R1a远离基板缘11e的第2列R2a的多个第2焊盘32。根据这样的构成，即使在基板的尺寸(基板端的长度)被预先决定了的情况下，也能够增加将第1刚性基板11与第2刚性基板12连接的配线数。
在本实施方式中，多个第2焊盘32在多个第1焊盘31排列的方向上，配置于相对于多个第1焊盘31错开的位置。根据这样的构成，能够将多个焊盘30之间的间隔确保得大。由此，能够抑制在多个焊盘30之间产生焊料桥。
在本实施方式中，第1柔性基板21具有面对第1刚性基板11的焊盘30的多个焊盘70和覆盖该多个焊盘70的透光性的绝缘构件。第1柔性基板21的多个焊盘70的每一个比第1刚性基板11的多个焊盘30的每一个都小。根据这样的构成，在将第1柔性基板21的第1端部21a接合于第1刚性基板11之后，能够从第1柔性基板21之上目视确认有无接合不良。由此，能够提高半导体存储装置1的制造性。
在本实施方式中，多个信号线61所包含的至少1个信号线61A通过在第1柔性基板21的厚度方向上与接地焊盘70G重叠的位置地延伸。在此，接地层63经由多个接地连接线78而连接于多个接地焊盘70G。因此，即使在1个接地焊盘70G存在接合不良，整体的影响也是有限的。另一方面，在信号焊盘70S产生了接合不良的情况下，影响相对较大。于是，在本实施方式中，将几个信号线61配置于与接地焊盘70G重叠的位置。根据这样的构成，信号线61的布局的自由度增加。其结果，更加容易从第1柔性基板21之上目视确认有无信号焊盘70S的接合不良。
(第2实施方式)
接着，对第2实施方式进行说明。第2实施方式在配置于第1列R1a的第1焊盘31的大小形成为比配置于第2列R2a的第2焊盘32大这一点上与第1实施方式不同。此外，在以下说明的以外的构成与第1实施方式的构成是同样的。
图13是将第2实施方式的第1刚性基板11及第2刚性基板12的连接部11a、12a放大地示出的俯视图。在本实施方式中，第1焊盘31比第2焊盘32大。另外，接合于第1焊盘31的焊料部81、82(例如焊料球)比接合于第2焊盘32的焊料部81、82(例如焊料球)大。另外，在第1柔性基板21中，第1焊盘71也可以比第2焊盘72大。
根据这样的构成，能够更加可靠地抑制半导体存储装置1中的不良情况的产生。即，在第1～第6列R1a、R2a、R3a、R4a、R5a、R6a的焊盘30中，在位于第1列R1a的第1焊盘31和设于第1焊盘31的焊料部81，容易作用由外力引起的大的负荷。于是，在本实施方式中，第1焊盘31形成为比第2焊盘32大。由此，使第1焊盘31与设于第1焊盘31的焊料部81、82之间的接合强度比配置于其他列的焊盘32、33、34、35、36高。由此，能够更加可靠地抑制在第1焊盘31产生开放不良。
此外，在本实施方式中，对配置于第1列R1a的多个第1焊盘31全都比第2焊盘32大的例子进行了说明。也可以取而代之，仅多个第1焊盘31中的、位于+Y方向及-Y方向的两端部的2个焊盘31A、31B比第2焊盘32大。
(第3实施方式)
接着，对第3实施方式进行说明。第3实施方式在第2～第6焊盘32、33、34、35、36所包含的几个焊盘30形成为比其他焊盘30大这一点上与第2实施方式不同。此外，在以下说明的以外的构成与第2实施方式的构成是同样的。
图14是将第3实施方式的第1刚性基板11及第2刚性基板12的连接部11a、12a放大地示出的俯视图。在本实施方式中，第2～第6焊盘32、33、34、35、36包括在这些第2～第6焊盘32、33、34、35、36中位于最靠+Y方向侧的多个焊盘32A、34A、36A和位于最靠-Y方向侧的多个焊盘33B、35B。32A、34A、36A形成为在从相同列所包含的相邻的焊盘32、34、36离开的方向(+Y方向)上延伸的长方形形状或椭圆状，面积比相同列所包含的相邻的焊盘32、34、36大。同样，焊盘33B、35B形成为在从相同列所包含的相邻的焊盘33、35离开的方向(-Y方向)上延伸的长方形形状或椭圆状，面积比相同列所包含的相邻的焊盘33、35大。
根据这样的构成，通过将容易作用有由外力引起的负荷的焊盘32A、34A、36A、33B、35B形成得大，使焊盘32A、34A、36A、33B、35B与设于这些焊盘32A、34A、36A、33B、35B的焊料部81、82之间的接合强度比配置于其他列的焊盘32、33、34、35、36高。由此，更加可靠地抑制了在焊盘32A、34A、36A、33B、35B产生开放不良。
(第4实施方式)
接着，对第4实施方式进行说明。第4实施方式在第1间隔件17的形状与第1实施方式的第1间隔件17的形状不同这一点上与第1实施方式不同。此外，在以下说明的以外的构成与第1实施方式的构成是同样的。
图15是示出第4实施方式的半导体存储装置1的一部分构成的剖视图。在本实施方式中，第1间隔件17具有在Z方向上分别面对第1柔性基板21的第1端部21a及第2柔性基板22的第1端部22a的按压部91。按压部91具有供固定构件25穿过的孔91a。固定构件25例如插通于孔91a并固定于壳体10或者刚性基板(例如第1刚性基板11或第2刚性基板)。其结果，按压部91将第1柔性基板21的第1端部21a及第2柔性基板22的第1端部22a朝向第1刚性基板11按压。
根据这样的构成，能够更加可靠地抑制第1柔性基板21的第1端部21a及第2柔性基板22的第1端部22a从第1刚性基板11脱落。
(第5实施方式)
接着，对第5实施方式进行说明。第5实施方式在第1间隔件17的形状与第1实施方式的第1间隔件17的形状不同这一点上与第1实施方式不同。此外，在以下说明的以外的构成与第1实施方式的构成是同样的。
图16是示出第5实施方式的半导体存储装置1的一部分构成的剖视图。在本实施方式中，第1间隔件17具有避开第1柔性基板21的第1端部21a的第1凹部95和避开第2柔性基板22的第1端部22a的第2凹部96。第1间隔件17在Z方向上不与第1柔性基板21的第1端部21a及第2柔性基板22的第1端部22a重叠。第1间隔件17夹于第1刚性基板11与第2刚性基板12之间。
另外虽未图示，但第2间隔件18具有避开第2柔性基板22的第2端部22b的凹部，在Z方向上不与第2柔性基板22的第2端部22b重叠。第2间隔件18夹于第2刚性基板12与第3刚性基板13之间。
根据这样的构成，在柔性基板21、22与刚性基板11、12、13的接合部对于外力的耐性不大的情况下，能够避免在柔性基板21、22与刚性基板11、12、13的接合部作用大的外力。
(第6实施方式)
接着，对第6实施方式进行说明。第6实施方式在一对刚性基板11、12之间设有多个柔性基板101、102这一点上与第1实施方式不同。此外，在以下说明的以外的构成与第1实施方式的构成是同样的。
图17是示出第6实施方式的第1刚性基板11、第2刚性基板12、及多个柔性基板101、102的剖视图。在本实施方式中，半导体存储装置1具有分别将第1刚性基板11和第2刚性基板12连接的多个柔性基板101、102(第1及第2柔性基板101、102)。多个柔性基板101、102各自具有与第1实施方式的柔性基板21大致相同的构成。
例如，第1柔性基板101的第1端部21a固定于第1刚性基板11的第2主面S2。第1柔性基板102的第2端部21b固定于第2刚性基板12的第3主面S3。
另一方面，第2柔性基板102的第1端部21a在比第1柔性基板101的第1端部21a靠-X方向侧的位置处固定于第1刚性基板11的第2主面S2。第2柔性基板102的第2端部21b在比第1柔性基板101的第2端部21b靠-X方向侧的位置处固定于第2刚性基板12的第3主面S3。
根据这样的构成，能够利用多个柔性基板101、102而使第1刚性基板11与第2刚性基板12之间的配线数进一步增加。
(第7实施方式)
接着，对第7实施方式进行说明。第7实施方式在厚度不同的多个刚性基板111、112由柔性基板113连接这一点上与第1实施方式不同。此外，在以下说明的以外的构成与第1实施方式的构成是同样的。
图18是示出第7实施方式的半导体存储装置1的一部分构成的立体图。在本实施方式中，代替第1实施方式的第1刚性基板11，设有接口基板(第1基板)111和控制器安装基板(第2基板)112。
接口基板111利用设于该接口基板111的表面的多个金属端子111a而形成有主机装置连接用的连接器。接口基板111例如依据了PCI Express(注册商标)的HHHL(HalfHeight and Half Length)的标准。接口基板111例如具有1.57mm这一比较大的厚度。
另一方面，控制器安装基板112安装有控制器14及DRAM15。控制器安装基板112形成得比接口基板111薄。控制器安装基板112经由柔性基板113而与接口基板111连接。另外，控制器安装基板112经由第1及第2柔性基板21、22而连接于第2及第3刚性基板12、13。例如，第2及第3刚性基板12、13相对于控制器安装基板112在Z方向上重叠。
根据这样的构成，例如，与第1实施方式的第1刚性基板11整体具有比较大的厚度(例如依据PCI Express的HHHL标准的厚度)的情况相比，能够谋求半导体存储装置1的薄型化。若从别的观点来看，则能够提供一种具有依据PCI Express的HHHL标准的连接器并且能够谋求大容量化的半导体存储装置1。
(第8实施方式)
接着，对第8实施方式进行说明。第8实施方式在代替第3刚性基板13而设有多个刚性基板121、122这一点上与第1实施方式不同。此外，在以下说明的以外的构成与第1实施方式的构成是同样的。
图19是示出第8实施方式的半导体存储装置1的一部分构成的立体图。在本实施方式中，半导体存储装置1代替第1实施方式的第3刚性基板13而具有第3刚性基板121和第4刚性基板122。第3刚性基板121与第4刚性基板122在Z方向上配置于大致相同的位置。在第3刚性基板121及第4刚性基板122分别安装有多个NAND16。另外，半导体存储装置1除了将第1刚性基板11与第3刚性基板121连接的第2柔性基板22以外，还具备将第1刚性基板11与第4刚性基板122连接的第3柔性基板125。
在本实施方式中，第3刚性基板121的Y方向的长度L1y比第4刚性基板122的Y方向的长度L2y大。另外，第3刚性基板121的Y方向的长度L1y比第3刚性基板121的X方向的长度L1x大。第3刚性基板121具有供第2柔性基板22连接的连接部121a。连接部121a与第1实施方式的第1刚性基板11的连接部11a同样地，具有多个焊盘30。连接部121a设于第3刚性基板121的沿着Y方向的端部。由此，与连接部121a设于第3刚性基板121的沿着X方向的端部的情况相比，能够将第2柔性基板22及连接部121a的宽度确保得大。
另一方面，第4刚性基板122的X方向的长度L2x比第4刚性基板122的Y方向的长度L2y大。第4刚性基板122具有供第3柔性基板125连接的连接部122a。连接部122a与第1实施方式的第1刚性基板11的连接部11a同样地，具有多个焊盘30。连接部122a设于第4刚性基板122的沿着X方向的端部。由此，与连接部122a设于第4刚性基板122的沿着Y方向的端部的情况相比，能够将第3柔性基板125及连接部122a的宽度确保得大。
根据这样的构成，与第1实施方式那样沿着第3刚性基板13的一边设置连接部13a的情况相比，能够增加第1刚性基板11与第3及第4刚性基板121、122间的配线数。由此，能够增加安装于第3及第4刚性基板121、122的NAND16的数量，能够谋求半导体存储装置1进一步的大容量化。
(第9实施方式)
接着，对第9实施方式进行说明。第9实施方式在第1柔性基板21设有通风孔131这一点上与第1实施方式不同。此外，在以下说明的以外的构成与第1实施方式的构成是同样的。
图20是示出第9实施方式的半导体存储装置1的俯视图。图20示出第1及第2柔性基板21、22平坦地伸展的状态。在本实施方式中，第1柔性基板21将第1刚性基板11的Y方向的一端部与第2刚性基板12的Y方向的一端部连接。第1柔性基板21在弯曲地配置于壳体10内的状态下，在Y方向上面对壳体10的通风孔h。
于是，在本实施方式中，在第1柔性基板21设有多个通风孔131。多个通风孔131在第1柔性基板21在壳体10内弯曲的状态下在Y方向上开口。多个通风孔131连通于壳体10的通风孔h。
根据这样的构成，即使在第1柔性基板21面对壳体10的通风孔h的情况下，也能够抑制壳体10内的热流动性的降低。
(第10实施方式)
接着，对第10实施方式进行说明。第10实施方式在代替第1及第2柔性基板21、22而设有第1及第2刚性柔性基板141、142这一点上与第1实施方式不同。此外，在以下说明的以外的构成与第1实施方式的构成是同样的。
图21是示出第10实施方式的半导体存储装置1的剖视图。第1及第2刚性柔性基板141、142各自具有第1及第2刚性部151、152和将第1及第2刚性部151、152之间连接的柔性部153。第1及第2刚性部151、152各自具有硬质的绝缘体和设于该绝缘体的导体图案。柔性部153具有挠性的绝缘膜和被该绝缘膜覆盖的导体图案。
第1刚性柔性基板141具有由第1刚性部151形成的第1端部21a和由第2刚性部152形成的第2端部21b。第1端部21a固定于第1刚性基板11的第2主面S2。第2端部21b固定于第2刚性基板12的第3主面S3。第1刚性柔性基板141是“第1连接基板”的另一例。
同样，第2刚性柔性基板142具有由第1刚性部151形成的第1端部22a和由第2刚性部152形成的第2端部22b。第1端部22a固定于第1刚性基板11的第2主面S2。第2端部22b固定于第3刚性基板13的第3主面S3。第2刚性柔性基板142是“第2连接基板”的另一例。
通过这样的构成，与第1实施方式同样地，也能够提供一种能够在谋求大容量化的同时谋求修复性的提高的半导体存储装置1。
以上，对几个实施方式进行了说明，但实施方式不限定于上述例子。例如，柔性基板21、22也可以代替焊料部而使用ACF等固定于刚性基板11、12、13。
根据以上说明的至少一个实施方式，半导体存储装置具备如下连接基板，该连接基板具有固定于第1刚性基板的表面的第1端部和固定于第2刚性基板的表面的第2端部，且至少一部分具有挠性而以弯曲的姿势配置于壳体内。根据这样的构成，能够提供一种能够在谋求大容量化的同时谋求修复性的提高的半导体存储装置。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并非意在限定发明的范围。这些实施方式能够以其他各种各样的形态实施，能够在不脱离发明的要旨的范围内进行各种省略、置换、变更。这些实施方式及其变形，与包含于发明的范围和要旨同样地，包含于权利要求书所记载的发明及其均等的范围。
标号说明
1…半导体存储装置，10…壳体，11…第1刚性基板，12…第2刚性基板，13…第3刚性基板，14…控制器，16…NAND(半导体存储器芯片)，17…第1间隔件(第1支承体)，18…第2间隔件(第2支承体)，21…第1柔性基板，22…第2柔性基板，30…焊盘，31…第1焊盘，32…第2焊盘，33…第3焊盘，61…信号线，62…电源图案，63…接地层，70…焊盘，70S…信号焊盘，70P…电源焊盘，70G…接地焊盘，81…第1焊料部，82…第2焊料部。

Claims (16)

1.一种半导体存储装置，具备：
壳体；
第1刚性基板，收容于所述壳体，安装有控制器；
第2刚性基板，收容于所述壳体并与所述第1刚性基板至少局部相向，安装有由所述控制器控制的第1半导体存储部件；及
第1连接基板，具有固定于所述第1刚性基板的表面的第1端部和固定于所述第2刚性基板的表面的第2端部，且至少一部分具有挠性而以弯曲的姿势配置于所述壳体内。
2.根据权利要求1所述的半导体存储装置，
所述第1连接基板的第1端部利用多个第1焊料部而固定于所述第1刚性基板，
所述第1连接基板的第2端部利用多个第2焊料部而固定于所述第2刚性基板。
3.根据权利要求1所述的半导体存储装置，
还具备：
第3刚性基板，收容于所述壳体，相对于所述第2刚性基板位于与所述第1刚性基板相反的一侧，安装有由所述控制器控制的第2半导体存储部件；和
第2连接基板，具有固定于所述第1刚性基板的表面的第1端部和固定于所述第3刚性基板的表面的第2端部，且至少一部分具有挠性而以弯曲的姿势配置于所述壳体内。
4.根据权利要求1所述的半导体存储装置，
所述第1刚性基板具有面对所述第2刚性基板的第1面，
所述第1连接基板的第1端部固定于所述第1刚性基板的第1面。
5.根据权利要求4所述的半导体存储装置，
所述第2刚性基板具有面对所述第1刚性基板的第2面，
所述第1连接基板的第2端部固定于所述第2刚性基板的第2面。
6.根据权利要求4所述的半导体存储装置，
还具备支承体，该支承体配置于所述第1刚性基板与所述第2刚性基板之间，从与所述第1刚性基板相反的一侧，与所述第1连接基板的第1端部相接。
7.根据权利要求1所述的半导体存储装置，
所述第1连接基板具有多个信号线和面状的接地层，所述接地层在所述第1连接基板弯曲的姿势下位于比所述多个信号线靠所述第1连接基板的外周侧，覆盖所述多个信号线各自的至少一部分。
8.根据权利要求1所述的半导体存储装置，
所述第1连接基板的第1端部利用多个焊料球而固定于所述第1刚性基板。
9.根据权利要求8所述的半导体存储装置，
所述第1刚性基板具有供所述多个焊料球连接的多个焊盘，
所述多个焊盘包括配置于第1列的多个第1焊盘、和配置于比所述第1列远离所述第1刚性基板的边缘的第2列的多个第2焊盘，
所述第1连接基板的第1端部经由所述多个焊料球而连接于所述多个第1焊盘及所述多个第2焊盘。
10.根据权利要求9所述的半导体存储装置，
所述多个焊盘还包括配置于比所述第2列远离所述第1刚性基板的边缘的第3列的多个第3焊盘，
所述第1连接基板的第1端部经由所述多个焊料球而连接于所述多个第1焊盘、所述多个第2焊盘、及所述多个第3焊盘。
11.根据权利要求9所述的半导体存储装置，
所述多个第1焊盘所包含的1个以上的第1焊盘比所述多个第2焊盘的每一个都大。
12.根据权利要求9所述的半导体存储装置，
所述多个第1焊盘的每一个比所述多个第2焊盘的每一个都大。
13.根据权利要求9所述的半导体存储装置，
所述多个第2焊盘在所述多个第1焊盘排列的方向上，配置于相对于所述多个第1焊盘错开的位置。
14.根据权利要求9所述的半导体存储装置，
所述多个第2焊盘在所述多个第1焊盘排列的方向上，配置于与所述多个第1焊盘交替的位置。
15.根据权利要求9所述的半导体存储装置，
所述第1连接基板具有面对所述第1刚性基板的焊盘的多个焊盘和覆盖该多个焊盘的透光性的绝缘构件，
所述第1连接基板的多个焊盘的每一个比所述第1刚性基板的多个焊盘的每一个都小。
16.根据权利要求15所述的半导体存储装置，
所述第1连接基板具有多个信号线和面状的接地层，所述接地层在所述第1连接基板弯曲的姿势下位于比所述多个信号线靠所述第1连接基板的外周侧，覆盖所述多个信号线各自的至少一部分，
所述第1连接基板的多个焊盘具有面对所述多个第2焊盘并且与所述多个信号线电连接的多个信号焊盘、和面对所述多个第1焊盘并且与所述接地层电连接的多个接地焊盘，
所述多个信号线所包含的至少1个信号线通过在所述第1连接基板的厚度方向上与所述多个接地焊盘所包含的1个接地焊盘重叠的位置地延伸。
CN201910154466.XA 2018-07-18 2019-03-01 半导体存储装置 Active CN110739297B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018135298A JP7141877B2 (ja) 2018-07-18 2018-07-18 半導体記憶装置
JP2018-135298 2018-07-18

Publications (2)

Publication Number Publication Date
CN110739297A true CN110739297A (zh) 2020-01-31
CN110739297B CN110739297B (zh) 2023-12-08

Family

ID=69161177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910154466.XA Active CN110739297B (zh) 2018-07-18 2019-03-01 半导体存储装置

Country Status (4)

Country Link
US (1) US10833060B2 (zh)
JP (1) JP7141877B2 (zh)
CN (1) CN110739297B (zh)
TW (1) TWI690027B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7158163B2 (ja) * 2018-03-27 2022-10-21 京セラ株式会社 電子機器、撮像装置、および移動体
JP2021012993A (ja) * 2019-07-09 2021-02-04 キオクシア株式会社 半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0723267A (ja) * 1993-06-30 1995-01-24 Sony Corp 電子機器及び撮像装置
US5821614A (en) * 1994-05-06 1998-10-13 Seiko Epson Corporation Card type semiconductor device
JPH11289141A (ja) * 1998-04-02 1999-10-19 Toshiba Corp 回路基板及びその製造方法
WO2004025699A2 (en) * 2002-09-11 2004-03-25 Tessera, Inc. Assemblies having stacked semiconductor chips

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448511A (en) * 1994-06-01 1995-09-05 Storage Technology Corporation Memory stack with an integrated interconnect and mounting structure
JPH08330683A (ja) 1995-06-01 1996-12-13 Matsushita Electric Ind Co Ltd プリント配線基板
JP3116273B2 (ja) 1996-04-26 2000-12-11 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体
JP3773643B2 (ja) * 1997-12-22 2006-05-10 三菱電機株式会社 電気回路装置
JP2001119114A (ja) 1999-10-21 2001-04-27 Ricoh Co Ltd 実装構造及び実装方法
TW524030B (en) * 2000-10-02 2003-03-11 Matsushita Electric Ind Co Ltd Card-type recording medium and its manufacture method
JP4437051B2 (ja) 2004-04-01 2010-03-24 イビデン株式会社 フレックスリジッド配線板
JP2006179529A (ja) 2004-12-20 2006-07-06 Sony Corp フレキシブル基板の接続方法
JP2007123744A (ja) 2005-10-31 2007-05-17 Sony Corp 光送受信モジュール
JP2008235556A (ja) 2007-03-20 2008-10-02 Sumitomo Electric Ind Ltd 配線板モジュール及び該配線板モジュールの製造方法
JP4962217B2 (ja) 2007-08-28 2012-06-27 富士通株式会社 プリント配線基板及び電子装置製造方法
EP2129194B1 (en) * 2008-05-27 2013-08-07 VIA Technologies, Inc. Electronic apparatus
TWM364254U (en) * 2009-03-24 2009-09-01 Walton Advanced Eng Inc Bendable assembly structure of memory module packages
CN102763149A (zh) 2010-02-23 2012-10-31 松下电器产业株式会社 图像显示装置
US9402303B2 (en) 2013-06-03 2016-07-26 Apple Inc. Flexible printed circuit cables with slits
US10852784B2 (en) * 2018-04-11 2020-12-01 Dell Products, Lp Relative height adjustable connector system for motherboard to graphics board transition in information handling systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0723267A (ja) * 1993-06-30 1995-01-24 Sony Corp 電子機器及び撮像装置
US5821614A (en) * 1994-05-06 1998-10-13 Seiko Epson Corporation Card type semiconductor device
JPH11289141A (ja) * 1998-04-02 1999-10-19 Toshiba Corp 回路基板及びその製造方法
WO2004025699A2 (en) * 2002-09-11 2004-03-25 Tessera, Inc. Assemblies having stacked semiconductor chips

Also Published As

Publication number Publication date
US10833060B2 (en) 2020-11-10
CN110739297B (zh) 2023-12-08
US20200027866A1 (en) 2020-01-23
TWI690027B (zh) 2020-04-01
JP7141877B2 (ja) 2022-09-26
TW202006894A (zh) 2020-02-01
JP2020013904A (ja) 2020-01-23

Similar Documents

Publication Publication Date Title
US10593617B2 (en) Semiconductor device
US7606049B2 (en) Module thermal management system and method
US7423885B2 (en) Die module system
TWI660485B (zh) Semiconductor device
US7606040B2 (en) Memory module system and method
US20060053345A1 (en) Thin module system and method
US20070126125A1 (en) Memory Module System and Method
CN106097894B (zh) 显示装置
US11096290B2 (en) Printed circuit board with edge soldering for high-density packages and assemblies
CN110739297A (zh) 半导体存储装置
JP7119260B2 (ja) プリント回路基板及びこれを備えた電子機器
JP2013033914A (ja) 半導体装置
CN113453520A (zh) 屏蔽罩
US9543271B2 (en) Semiconductor device having a sealing layer covering a semiconductor memory unit and a memory controller
US20160157350A1 (en) Electronic device module including a printed circuit
JP5092354B2 (ja) 両面プリント配線基板、電子機器及び両面プリント配線基板の製造方法
JP6462318B2 (ja) 半導体パッケージ
US20080030943A1 (en) Memory module having improved arrangement of discrete devices
US20150048490A1 (en) Memory module
CN114126205B (zh) 印刷布线板、存储系统以及印刷布线板的制造方法
JP6511123B2 (ja) 半導体装置
JP7163464B2 (ja) 半導体装置
JP2022111617A (ja) メモリシステム
JP2019125806A (ja) 半導体装置
BR112020015576A2 (pt) placa de circuito impresso, método de fabricação da mesma e terminal móvel.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: TOSHIBA MEMORY Corp.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant