CN114126205B - 印刷布线板、存储系统以及印刷布线板的制造方法 - Google Patents

印刷布线板、存储系统以及印刷布线板的制造方法 Download PDF

Info

Publication number
CN114126205B
CN114126205B CN202011605001.0A CN202011605001A CN114126205B CN 114126205 B CN114126205 B CN 114126205B CN 202011605001 A CN202011605001 A CN 202011605001A CN 114126205 B CN114126205 B CN 114126205B
Authority
CN
China
Prior art keywords
conductive
wiring board
printed wiring
insulating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011605001.0A
Other languages
English (en)
Other versions
CN114126205A (zh
Inventor
铃木大悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN114126205A publication Critical patent/CN114126205A/zh
Application granted granted Critical
Publication of CN114126205B publication Critical patent/CN114126205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Multi-Process Working Machines And Systems (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

实施方式提供一种能够实现传输特性的提高的印刷布线板、存储系统以及印刷布线板的制造方法。实施方式的印刷布线板具有第一绝缘部、第二绝缘部、第一导电部、以及第二导电部。所述第二绝缘部在印刷布线板的厚度方向上与所述第一绝缘部相比位于所述印刷布线板的外部的附近。所述第一导电部位于所述第一绝缘部与所述第二绝缘部之间，并包含第一导电材料。所述第二导电部包括位于所述第一绝缘部与所述第一导电部之间、与所述第一导电部接触并且沿着所述第一导电部延伸的第一部分，并包含电阻率比所述第一导电材料小的第二导电材料。

Description

印刷布线板、存储系统以及印刷布线板的制造方法
相关申请
本申请享受以日本专利申请2020－144942号(申请日：2020年8月28日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及印刷布线板、存储系统以及印刷布线板的制造方法。
背景技术
已知具有由铜材料形成的布线图案的印刷布线板。期待印刷布线板的传输特性的提高。
发明内容
本发明的实施方式提供一种能够实现传输特性的提高的印刷布线板、存储系统以及印刷布线板的制造方法。
实施方式的印刷布线板具有第一绝缘部、第二绝缘部、第一导电部、以及第二导电部。所述第二绝缘部在所述印刷布线板的厚度方向上与所述第一绝缘部相比位于所述印刷布线板的外部的附近。所述第一导电部位于所述第一绝缘部与所述第二绝缘部之间，并包含第一导电材料。所述第二导电部包括位于所述第一绝缘部与所述第一导电部之间且与所述第一导电部接触并且沿着所述第一导电部延伸的第一部分，并包含电阻率比所述第一导电材料小的第二导电材料。
附图说明
图1是表示与主机装置连接的第一实施方式的存储系统的构成的框图。
图2是表示第一实施方式的印刷布线板的立体剖面图。
图3是沿着图2中所示的印刷布线板的F3－F3线的剖面图。
图4是沿着图2中所示的印刷布线板的F4－F4线的剖面图。
图5的(a)～图6的(h)是表示第一实施方式的印刷布线板的制造方法的一例的剖面图。
图7是表示与第一实施方式的印刷布线板相关的表皮深度的例子的图。
图8是表示第一实施方式的变形例的印刷布线板的剖面图。
图9的(a)～图10的(g)是表示第一实施方式的变形例的印刷布线板的制造方法的一例的剖面图。
图11是表示第二实施方式的印刷布线板的剖面图。
图12是表示第三实施方式的印刷布线板的剖面图。
图13是表示第四实施方式的印刷布线板的剖面图。
图14的(k)～图15的(r)是表示第四实施方式的印刷布线板的制造方法的一例的剖面图。
附图标记说明
1…存储系统，5、5A、5B、5C…印刷布线板，10…第一绝缘基材(绝缘部)，20…第二绝缘基材(绝缘部)，30…阻焊剂层(绝缘部)，40…接地层，41…主体部(第一导电部)，42…表层部(第二导电部)，50…有机覆膜(第一有机覆膜)，60…布线，61…主体部(第一导电部)，62…表层部(第二导电部)，70…有机覆膜(第一有机覆膜)，91…有机覆膜(第二有机覆膜)，92…有机覆膜(第二有机覆膜)，95…通孔(连接部)，96…主体部(第三导电部)，97…表层部(第四导电部)。
具体实施方式
以下，参照附图，对实施方式的印刷布线板、存储系统以及印刷布线板的制造方法进行说明。在以下的说明中，对具有相同或类似的功能的构成标注相同的附图标记。而且，有时省略这些构成的重复的说明。在以下的说明中，所谓“平行”包括“大致平行”的情况，所谓“正交”也包括“大致正交”的情况。所谓“重叠”是指两个对象物的虚拟的投影像彼此重叠，也包括两个对象物彼此不直接接触的情况。所谓“连接”，并不限定于物质连接的情况，也包括电连接的情况。另一方面，所谓“接触”，是指两个部件之间不存在任何部件而相邻。所谓“表面”，以表面(surface)的意思使用，而不以正面(front-surface)的意思使用。
首先，定义X方向、Y方向以及Z方向。X方向以及Y方向是沿着后述的印刷布线板5的第一绝缘基材10的第一面10a(参照图3)的方向。X方向是后述的布线60的至少一部分延伸的方向。Y方向是与X方向交叉(例如，正交)的方向。Z方向是与X方向以及Y方向交叉(例如，正交)的方向。Z方向是印刷布线板5的厚度方向。在本说明书中，有时称作“上”或者“下”。但是，这些表现是为了便于说明，并非规定重力方向。
(第一实施方式)
＜1.存储系统的整体构成＞
图1是表示与主机装置2连接的第一实施方式的存储系统1的构成的框图。存储系统1例如是SSD(Solid State Drive，固态驱动器)那样的存储设备。存储系统1与主机装置2连接，作为主机装置2的外部存储装置而发挥功能。主机装置2例如是对服务器装置、个人计算机、或者移动终端那样的信息处理装置中的存储系统1进行控制的装置。主机装置2能够发布对存储系统1的访问请求(数据的写入请求或者读出请求等)。
存储系统1例如具备存储控制器100、外部连接端子200、一个以上(例如多个)NAND装置300、以及DRAM(Dynamic Random Access Memory，动态随机存取存储器)400。但是，存储系统1也可以不具备DRAM400。
存储控制器100基于主机装置2发布的访问请求，执行对NAND装置300的数据的写入、读出以及擦除等。存储控制器100是“控制器”的一例。关于存储控制器100，之后进行详细描述。外部连接端子200为端子引脚或者端子焊盘等，能够与主机装置2电连接。
NAND装置300是NAND型的闪存。NAND装置300具有包括多个存储单元的存储单元阵列，非易失性地存储数据。NAND装置300是“半导体存储装置”的一例。但是，半导体存储装置并不限定于上述例子，也可以是电阻变化型、磁变化型、或者其他形式的半导体存储装置。DRAM400暂时存储从主机装置2接收并写入NAND装置300之前的写入对象的数据、和/或从NAND装置300读出并发送到主机装置2之前的读出对象的数据等。
＜2.存储控制器的构成＞
接下来，对存储控制器100进行详细说明。存储控制器100例如包括主机接口电路(主机I/F)110、RAM(Random Access Memory，随机存取存储器)120、ROM(Read OnlyMemory，只读存储器)130、CPU(Central Processing Unit，中央处理器)140、ECC(ErrorCorrecting Code，纠错码)电路150、NAND接口电路(NAND I/F)160、以及DRAM接口电路(DRAM I/F)170。这些构成通过总线180而相互连接。例如，存储控制器100由将这些构成汇总为一个芯片的SoC(System on a Chip，片上系统)构成。但是，这些构成的一部分也可以设于存储控制器100的外部。RAM120、ROM130、CPU140、以及ECC电路150中的一个以上也可以设于主机I/F110或者NAND I/F160的内部。
主机I/F110在CPU140的控制之下，执行主机装置2与存储控制器100之间的数据传送的控制。主机I/F110通过存储控制器100与外部连接端子200之间的传输线路L1，在存储控制器100与主机装置2之间收发电信号。主机I/F110是收发高速信号的高速接口的一例。
RAM120例如为SDRAM(Synchronous Dynamic Random Access Memory，同步动态随机存取存储器)或者SRAM(Static Random Access Memory，静态随机存取存储器)，但并不限定于这些。RAM120向CPU140提供工作区域。在存储系统1动作时，存储于ROM130的固件(程序)被加载到RAM120。RAM120也可以作为用于主机装置2与NAND装置300之间的数据传送的缓冲器而发挥功能。
CPU140是硬件处理器的一例。CPU140例如通过执行加载到RAM120的固件来控制存储控制器100的动作。例如，CPU140控制与对NAND装置300的数据的写入、读出以及擦除相关的动作。
ECC电路150对向NAND装置300写入的写入对象的数据进行用于纠错的编码。ECC电路150基于写入动作时附加的纠错码，对读出的数据执行纠错。
NAND I/F160在CPU140的控制之下，执行存储控制器100与NAND装置300之间的数据传送的控制。NAND I/F160通过存储控制器100与NAND装置300之间的传输线路L2，在存储控制器100与NAND装置300之间收发电信号。NAND I/F160是收发高速信号的高速接口的另一例。
DRAM I/F170在CPU140的控制之下，执行存储控制器100与DRAM400之间的数据传送的控制。DRAM I/F170通过存储控制器100与DRAM400之间的传输线路L3，在存储控制器100与DRAM400之间收发电信号。DRAM I/F170是收发高速信号的高速接口的又一例。
＜3.印刷布线板的构成＞
图2是表示第一实施方式的印刷布线板5的立体剖面图。印刷布线板5包含在上述的存储系统1中。存储控制器100、外部连接端子200、NAND装置300、以及DRAM400设于印刷布线板5上。印刷布线板5例如为多层基板，在图2中仅示出了一部分的层。这一点在以下的图中也一样。印刷布线板5可以是刚性基板，可以是柔性基板，也可以是刚性基板与柔性基板一体地连接而成的刚性－柔性基板。印刷布线板5并不局限于多层基板，也可以是单面基板、双面基板。
如图2所示，印刷布线板5包括第一绝缘基材10、第二绝缘基材20、阻焊剂层30、接地层40、有机覆膜50(参照图3)、布线60、有机覆膜70(参照图3)以及焊盘80。布线60、接地层40、或者布线60与接地层40的组合构成了上述的传输线路L1、传输线路L2、或者传输线路L3中的任一个的至少一部分。
图3是沿着图2中所示的印刷布线板5的F3－F3线的剖面图。
第一绝缘基材10形成为沿着X方向以及Y方向的层状。第一绝缘基材10由一般的印刷布线板的绝缘材料(玻璃布基材环氧树脂、玻璃复合基材环氧树脂、纸基材酚醛树脂、或者聚酰亚胺等)形成，具有绝缘性。第一绝缘基材10包括面向后述的接地层40以及第二绝缘基材20的第一面10a、以及位于与第一面10a相反的一侧的第二面10b。
第二绝缘基材20形成为沿着X方向以及Y方向的层状。第二绝缘基材20与第一绝缘基材10相同，由一般的印刷布线板的绝缘材料形成，具有绝缘性。第二绝缘基材20相对于第一绝缘基材10在Z方向上重叠。第二绝缘基材20在Z方向上，与第一绝缘基材10相比位于印刷布线板5的外部的附近。第二绝缘基材20包括面向后述的布线60以及阻焊剂层30的第一面20a、以及位于与第一面20a相反的一侧且面向接地层40及第一绝缘基材10的第二面20b。在某一观点中，第一绝缘基材10为“第一绝缘部”的一例，第二绝缘基材20为“第二绝缘部”的一例。
第二绝缘基材20包括在Z方向上与接地层40重叠的第一部分21、在Y方向上与接地层40并列的第二部分22、以及从与第二部分22相反的一侧起与接地层40并列的第三部分23。第二部分22以及第三部分23与第一绝缘基材10接触。
阻焊剂层30在印刷布线板5的外部露出，形成了印刷布线板5的表面的一部分。阻焊剂层30形成为沿着X方向以及Y方向的层状。阻焊剂层30是将包含后述的布线60在内的电路图案覆盖的保护膜。阻焊剂层30例如由配合了环氧树脂以及无机粉体而成的绝缘材料形成，具有绝缘性。阻焊剂层30相对于第二绝缘基材20在Z方向上重叠。阻焊剂层30在Z方向上，相比第二绝缘基材20，位于印刷布线板5的外部的附近。阻焊剂层30包括在印刷布线板5的外部露出的第一面30a、以及位于与第一面30a相反的一侧且面向布线60及第二绝缘基材20的第二面30b。在另一观点中，第二绝缘基材20为“第一绝缘部”的一例，阻焊剂层30为“第二绝缘部”的一例。
阻焊剂层30包括在Z方向上与布线60重叠的第一部分31、在Y方向上与布线60并列的第二部分32、以及从与第二部分32相反的一侧与布线60并列的第三部分33。第二部分32以及第三部分33与第二绝缘基材20接触。
接地层(接地图案)40是设于第一绝缘基材10与第二绝缘基材20之间的导体图案。接地层40成为印刷布线板5的电压基准，并且形成了供在后述的布线60中通过的电流(电信号)的返回电流流过的返回路径。接地层40沿着X方向以及Y方向而延伸。在本实施方式中，接地层40是沿X方向以及Y方向扩展的平面图案。接地层40的Y方向的宽度比布线60的Y方向的宽度大。接地层40在Z方向上与布线60重叠。
在本实施方式中，接地层40具有主体部41和表层部42。主体部41位于第一绝缘基材10与第二绝缘基材20之间。主体部41沿着第一绝缘基材10的第一面10a在X方向上延伸。在本实施方式中，主体部41形成为沿着X方向以及Y方向的层状。主体部41的Y方向的宽度W1比主体部41的Z方向的厚度T1大。主体部41的Z方向的厚度T1例如为10μm～50μm。主体部41由第一导电材料M1形成。第一导电材料M1例如为金属材料。第一导电材料M1例如为铜。主体部41为“第一导电部”的一例。
表层部42由与第一导电材料M1不同的第二导电材料M2形成。第二导电材料M2是电阻率比第一导电材料M1小的导电材料。第二导电材料M2例如为金属材料。第二导电材料M2例如为银。表层部42为“第二导电部”的一例。在本实施方式中，表层部42包括第一部分42a、第二部分42b、第三部分42c以及第四部分42d。
第一部分42a位于第一绝缘基材10与主体部41之间。第一部分42a在Z方向上与主体部41接触，并且沿着主体部41在X方向上延伸。在本实施方式中，第一部分42a形成为沿着X方向以及Y方向的层状。
第二部分42b位于第二绝缘基材20与主体部41之间。即，第二部分42b在Z方向上从与第一部分42a相反的一侧与主体部41重叠。第二部分42b在Z方向与主体部41接触，并且沿着主体部41在X方向上延伸。在本实施方式中，第二部分42b形成为沿着X方向以及Y方向的层状。
第三部分42c在Y方向上位于第二绝缘基材20的第二部分22与主体部41之间。第三部分42c在Y方向上与主体部41接触，并且沿着主体部41在X方向上延伸。换言之，第三部分42c从与第一部分42a和第二部分42b不同的方向与主体部41接触。第三部分42c也沿Z方向延伸，并将第一部分42a与第二部分42b连接。在本实施方式中，第三部分42c形成为沿着X方向以及Z方向的层状。
第四部分42d在Y方向上位于第二绝缘基材20的第三部分23与主体部41之间。即，第四部分42d在Y方向上从与第三部分42c相反的一侧，与主体部41重叠。第四部分42d在Y方向上与主体部41接触，并且沿着主体部41在X方向上延伸。换言之，第四部分42d从与第一部分42a和第二部分42b不同的方向，与主体部41接触。第四部分42d也沿Z方向延伸，并将第一部分42a与第二部分42b连接。在本实施方式中，第四部分42d形成为沿着X方向以及Z方向的层状。
在本实施方式中，上述的第一部分42a、第二部分42b、第三部分42c以及第四部分42d相互连接。由此，表层部42在沿着Y方向以及Z方向的截面(即图3所示的截面)上，形成为包围主体部41的环状。这里，在本实施方式中所说的“环状”例如也可以是由于制造上的原因而在一部分产生了断开的不完全的环状。此外，所谓“环状”，并不限定于圆环状，也包括矩形状的环状。关于这些定义，以下也相同。
在本实施方式中，第一部分42a的Z方向的厚度T2a、第二部分42b的Z方向的厚度T2b、第三部分42c的Y方向的厚度T2c以及第四部分42d的Y方向的厚度T2d例如分别为0.5μm。即，第一部分42a的Z方向的厚度T2a、第二部分42b的Z方向的厚度T2b、第三部分42c的Y方向的厚度T2c以及第四部分42d的Y方向的厚度T2d分别比主体部41的Z方向的厚度T1薄。在本实施方式中，第一部分42a的Z方向的厚度T2a与第二部分42b的Z方向的厚度T2b的合计比主体部41的Z方向的厚度T1薄。
图4是沿着图2中所示的印刷布线板5的F4－F4线的剖面图。
如图4所示，表层部42遍及主体部41的全长而设置、或者相对于主体部41的全长中的一部分区域而设置。例如，表层部42遍及主体部41的全长、或者在主体部41的全长中的一部分区域，以环状覆盖主体部41。
返回到图3，对有机覆膜50进行说明。有机覆膜50在沿着Y方向以及Z方向的截面(即图3所示的截面)中，形成为从外周侧将接地层40的表层部42覆盖的环状。有机覆膜50包括第一部分50a、第二部分50b、第三部分50c以及第四部分50d。
第一部分50a设于表层部42的第一部分42a与第一绝缘基材10之间，并覆盖表层部42的第一部分42a。第二部分50b设于表层部42的第二部分42b与第二绝缘基材20的第一部分21之间，并覆盖表层部42的第二部分42b。第三部分50c设于表层部42的第三部分42c与第二绝缘基材20的第二部分22之间，并覆盖表层部42的第三部分42c。第四部分50d设于表层部42的第四部分42d与第二绝缘基材20的第三部分23之间，并覆盖表层部42的第四部分42d。
在本实施方式中，在第一部分50a与第三部分50c之间存在Y方向的间隙Sa。通过间隙Sa，第一部分50a与第三部分50c被断开。间隙Sa在Z方向上位于表层部42的第三部分42c与第一绝缘基材10之间。间隙Sa的Y方向的宽度例如与表层部42的第三部分42c的Y方向的厚度T2c实质上相同。
同样，在第一部分50a与第四部分50d之间存在Y方向的间隙Sb。通过间隙Sb，第一部分50a与第四部分50d被断开。间隙Sb在Z方向上位于表层部42的第四部分42d与第一绝缘基材10之间。间隙Sa的Y方向的宽度例如与表层部42的第四部分42d的Y方向的厚度T2d实质上相同。
有机覆膜50是抑制第二导电材料M2(例如银)的离子迁移的功能层。有机覆膜50例如通过涂覆螯合剂或者硫醇剂等而形成。有机覆膜50的厚度例如为1μm。关于这些，在后述的有机覆膜70中也相同。
布线60是设于印刷布线板5的布线图案。布线60设于第二绝缘基材20与阻焊剂层30之间。布线60的至少一部分沿着X方向而延伸。在本实施方式中，布线60是供电信号流过的信号布线。如上述那样，布线60例如形成了存储控制器100与外部连接端子200之间、存储控制器100与NAND装置300之间、或者存储控制器100与DRAM400之间的布线。
在本实施方式中，在布线60中，流过15GHz以上的高速信号。例如，布线60供与PCIe(Peripheral Component Interconnect-Express)(注册商标)的第五代或第六代对应的32GT/s(16GHz)或者64GT/s(32GHz)的信号流过。但是，在布线60中流过的信号并不限定于上述例子。
在本实施方式中，布线60具有主体部61和表层部62。表层部62包括第一部分62a、第二部分62b、第三部分62c以及第四部分62d。布线60的构成与接地层40的构成相同。因此，关于与布线60相关的详细说明，只要在与接地层40相关的上述说明中将“主体部41”、“表层部42”、“第一部分42a”、“第二部分42b”、“第三部分42c”、“第四部分42d”、“第一绝缘基材10”、“第二绝缘基材20”、“第一部分21”、“第二部分22”、“第三部分23”分别替换为“主体部61”、“表层部62”、“第一部分62a”、“第二部分62b”、“第三部分62c”、“第四部分62d”、“第二绝缘基材20”、“阻焊剂层30”、“第一部分31”、“第二部分32”、“第三部分33”即可。主体部61为“第一导电部”的另一例。表层部62为“第二导电部”的另一例。表1示出了与接地层40相关的说明中使用的构成要素(替换前的构成要素)和与布线60相关的说明中使用的构成要素(替换后的构成要素)的对应关系。
【表1】
替换前的构成要素 替换后的构成要素
主体部41 主体部61
表层部42 表层部62
第一部分42a 第一部分62a
第二部分42b 第二部分62b
第三部分42c 第三部分62c
第四部分42d 第四部分62d
第一绝缘基板10 第二绝缘基板20
第二绝缘基板20 阻焊剂层30
第一部分21 第一部分31
第二部分22 第二部分32
第三部分23 第三部分33
在本实施方式中，主体部61的Z方向的厚度T3例如为10μm～50μm。表层部62的第一部分62a的Z方向的厚度T4a、第二部分62b的Z方向的厚度T4b、第三部分62c的Y方向的厚度T4c以及第四部分62d的Y方向的厚度T4d例如分别为0.5μm。即，第一部分62a的Z方向的厚度T4a、第二部分62b的Z方向的厚度T4b、第三部分62c的Y方向的厚度T4c以及第四部分62d的Y方向的厚度T4d分别比主体部61的Z方向的厚度T3薄。在本实施方式中，第一部分62a的Z方向的厚度T4a与第二部分62b的Z方向的厚度T4b的合计比主体部61的Z方向的厚度T3薄。
有机覆膜70在沿着Y方向以及Z方向的截面(即图3所示的截面)上，形成为从外周侧覆盖布线60的表层部62的环状。有机覆膜70包括第一部分70a、第二部分70b、第三部分70c以及第四部分70d。
第一部分70a设于表层部62的第一部分62a与第二绝缘基材20之间，并覆盖表层部62的第一部分62a。第二部分70b设于表层部62的第二部分62b与阻焊剂层30的第一部分31之间，并覆盖表层部62的第二部分62b。第三部分70c设于表层部62的第三部分62c与阻焊剂层30的第二部分32之间，并覆盖表层部62的第三部分62c。第四部分70d设于表层部62的第四部分62d与阻焊剂层30的第三部分33之间，并覆盖表层部62的第四部分62d。
在本实施方式中，在第一部分70a与第三部分70c之间存在Y方向的间隙Sc。通过间隙Sc，第一部分70a与第三部分70c被断开。间隙Sc在Z方向上位于表层部62的第三部分62c与第二绝缘基材20之间。间隙Sc的Y方向的宽度例如与表层部62的第三部分62c的Y方向的厚度实质上相同。
同样，在第一部分70a与第四部分70d之间存在Y方向的间隙Sd。通过间隙Sd，第一部分70a与第四部分70d被断开。间隙Sd在Z方向上位于表层部62的第四部分62d与第二绝缘基材20之间。间隙Sd的Y方向的宽度例如与表层部62的第四部分62d的Y方向的厚度实质上相同。
接下来，对焊盘80进行说明。焊盘80是与布线60相比Y方向的宽度更宽的部分(参照图2)。如图4所示，焊盘80设于第二绝缘基材20的第一面20a上。焊盘80的周缘部被阻焊剂层30覆盖。设于焊盘80上的有机覆膜70的第二部分70b的一部分经由设于阻焊剂层30的开口部O而在印刷布线板5的外部露出。在本实施方式中，在焊盘80上连接有布线60的主体部61以及表层部62这两方。
焊盘80例如具有与布线60相同的构成。即，焊盘80具有主体部81和表层部82。主体部81与布线60的主体部61一体地形成，并与布线60的主体部61连续。主体部81与后述的电子部件EC的连接端子S在Z方向上重叠。在本实施方式中，主体部81在从Z方向观察时为圆状。但是，主体部81也可以是矩形状或其他形状。
焊盘80的表层部82与布线60的表层部62一体地设置，并与布线60的表层部62连续。表层部82包括第一部分82a、第二部分82b、第三部分82c(参照图2)、第四部分82d(参照图2)以及第五部分82e。
第一部分82a位于第二绝缘基材20与主体部81之间。第二部分82b在Z方向上从与第一部分82a相反的一侧与主体部81重叠。第二部分82b的至少一部分在Z方向上在中间隔着有机覆膜70的第二部分70b地面向开口部O。第二部分82b的至少一部分在安装有电子部件EC的状态下，位于电子部件EC的连接端子S与主体部81之间。在第二部分82b的至少一部分上连接电子部件EC的连接端子S。
第三部分82c在Y方向上与主体部81并列，并沿着主体部81的侧面而设置(参照图2)。在本实施方式中，第三部分82c是沿着主体部81的周面的圆弧状。第四部分82d从与第三部分82c相反的一侧，在Y方向上与主体部81并列，并沿着主体部81的侧面而设置(参照图2)。在本实施方式中，第四部分82d是沿着主体部81的周面的圆弧状。第五部分82e从与布线60相反的一侧在X方向上与主体部81并列，并沿着主体部81的侧面而设置(参照图2)。在从X方向观察的情况下，第五部分82e是在表层部82之中与布线60重叠的区域。第五部分82e设于第三部分82c与第四部分82d之间。在本实施方式中，第五部分82e是沿着主体部81的周面的圆弧状。
如图4所示，有机覆膜70的第一部分70a的一部分设于表层部82的第一部分82a与第二绝缘基材20之间，并覆盖表层部82的第一部分82a。有机覆膜70的第二部分70b的一部分设于表层部82的第二部分82b与阻焊剂层30的第一部分31之间以及表层部82的第二部分82b与开口部O之间，并覆盖表层部82的第二部分82b。有机覆膜70的一部分设于表层部82的第五部分82e与阻焊剂层30之间，并覆盖表层部82的第五部分82e。虽未详细图示，但有机覆膜70的第三部分70c的一部分设于表层部82的第三部分82c与阻焊剂层30的第二部分32之间，并覆盖表层部82的第三部分82c。有机覆膜70的第四部分70d的一部分设于表层部82的第四部分82d与阻焊剂层30的第三部分33之间，并覆盖表层部82的第四部分82d。
电子部件EC例如为BGA(Ball Grid Array，球栅阵列)封装的电子部件。在本实施方式中，电子部件EC是上述的存储控制器100、包括外部连接端子200在内的接口部件、NAND装置300、或者DRAM400中的任一个。连接端子S例如为BGA封装的焊料连接部(焊球)。
在本实施方式中，在焊盘80的表面涂覆有用于提高电子部件EC的连接端子S与焊盘80之间的连接性的助焊剂F。电子部件EC的连接端子S经由助焊剂F而与焊盘80的表面连接。但是，助焊剂F不是必须的，也可以省略。
关于与焊盘80相关的其他说明，只要在与接地层40相关的上述说明中将“主体部41”、“表层部42”、“第一部分42a”、“第二部分42b”、“第三部分42c”、“第四部分42d”、“第一绝缘基材10”、“第二绝缘基材20”、“第一部分21”、“第二部分22”、“第三部分23”分别替换为“主体部81”、“表层部82”、“第一部分82a”、“第二部分82b”、“第三部分82c”、“第四部分82d”、“第二绝缘基材20”、“阻焊剂层30”、“第一部分31”、“第二部分32”、“第三部分33”即可。表2示出了与接地层40相关的说明中使用的构成要素(替换前的构成要素)和与焊盘80相关的说明中使用的构成要素(替换后的构成要素)的对应关系。
【表2】
＜4.印刷布线板的制造方法＞
图5以及图6是表示印刷布线板5的制造方法的一例的图。首先，如图5中的(a)所示，准备包含第二导电材料M2的金属箔45(例如银箔)。在金属箔45的单面(图4中的下表面)涂覆有机覆膜50的材料，形成了层状的有机覆膜部51。有机覆膜部51例如设于金属箔45的单面的整个面。
接下来，如图5中的(b)所示，将在单面设有有机覆膜部51的金属箔45粘贴于第一绝缘基材10的第一面10a。例如通过压接进行金属箔45相对于第一绝缘基材10的粘贴，但也可以是其他方法。由此，相对于第一绝缘基材10形成第二导电层46。第二导电层46是在X方向以及Y方向上扩展的面状的层。这里，所谓“相对于某一构成要素(构成要素A)形成(或者设置)另一构成要素(构成要素B)”，除了以构成要素A的表面与构成要素B的表面接触的方式形成的情况以外，还包括在构成要素A与构成要素B之间夹设有其他层的情况。关于该定义，以下也相同。例如，所谓相对于第一绝缘基材10形成第二导电层46，除了以第一绝缘基材10的表面与第二导电层46接触的方式形成的情况以外，还包括在第一绝缘基材10与第二导电层46之间夹设有其他层的情况。在本实施方式中，在第一绝缘基材10与第二导电层46之间夹设有有机覆膜部51。
接下来，如图5中的(c)所示，在第二导电层46的表面上形成包含第一导电材料M1的第一导电层47。例如，第一导电层47通过在第二导电层46的表面上进行使用了第一导电材料M1的第一电镀处理而形成。第一电镀处理可以是电解电镀也可以是无电解电镀，但若为电解电镀，则能够适当地进行相对较厚的第一导电层47的成膜。第一导电层47是在X方向以及Y方向上扩展的面状的层。
接下来，如图5中的(d)所示，对第一导电层47、第二导电层46、以及有机覆膜部51进行图案加工。即，通过对第一导电层47、第二导电层46、以及有机覆膜部51的不需要部分进行蚀刻，从而去除第一导电层47、第二导电层46、以及有机覆膜部51的不需要部分。由此，由第一导电层47形成接地层40的主体部41，由第二导电层46形成接地层40的表层部42的第一部分42a，由有机覆膜部51形成有机覆膜50的第一部分50a。在本实施方式的说明中，并不限于进行图案加工前的第一导电层47，有时将通过图案加工去除了不需要部分后的第一导电层47(即，接地层40的主体部41)称作“第一导电层”。
接下来，如图6中的(e)所示，在接地层40的主体部41(即进行了图案加工的第一导电层47)的表面上，形成包含第二导电材料M2的第三导电层48。第三导电层48通过在接地层40的主体部41的表面上进行使用了第二导电材料M2的第二电镀处理而形成。第二电镀处理例如是无电解电镀。
详细来说，图案加工后得到的第一导电层47具有在Z方向上朝向与第二导电层46相反的一侧的第一面47b、朝向与第一面47b不同的方向的第二面47c、以及在Y方向上朝向与第二面47c相反的一侧的第三面47d。而且，第三导电层48以与第一导电层47的第一面47b、第二面47c以及第三面47d接触的方式形成。即，形成从三个方向包围接地层40的主体部41的第三导电层48。第三导电层48包括上述的接地层40的表层部42的第二部分42b、第三部分42c以及第四部分42d。通过形成第三导电层48，利用第三导电层48和图案加工后得到的第二导电层46，从而形成以环状包围接地层40的主体部41的表层部42。由此，形成接地层40。
接下来，如图6中的(f)所示，在接地层40的上表面以及左右的侧面涂覆有机覆膜50的材料。由此，形成从三个方向包围接地层40的有机覆膜部52。有机覆膜部52包括上述的有机覆膜50的第二部分50b、第三部分50c以及第四部分50d。通过形成有机覆膜部52，利用该有机覆膜部52与上述的有机覆膜部51，从而形成从外周侧以环状包围表层部42的有机覆膜50。
接下来，如图6中的(g)所示，相对于第一绝缘基材10以及接地层40层叠第二绝缘基材20。即，设置从在Z方向上与第一绝缘基材10相反的一侧将上述的第一导电层47、第二导电层46、以及第三导电层48覆盖的第二绝缘基材20。
接下来，如图6中的(h)所示，在第二绝缘基材20的第一面20a上形成布线60以及有机覆膜70。布线60以及有机覆膜70的制造方法的详细情况与接地层40以及有机覆膜50的制造方法的详细情况(参照图5的(a)～(d)、图6的(e)～(g)而说明的内容)相同。进而，在本实施方式中，以与布线60相同的工序形成焊盘80。
关于布线60以及焊盘80而言，通过图案加工后得到的第一导电层47形成布线60的主体部61以及焊盘80的主体部81。在图案加工后得到的第一导电层47中，除了在Z方向上朝向与第二导电层46相反的一侧的第一面47b、朝向与第一面47b不同的方向的第二面47c、在Y方向朝向与第二面47c相反的一侧的第三面47d之外，还在后续工序中形成与焊盘80的表层部82的第五部分82e接触的第四面47e(参照图4)。然后，以与第一导电层47的第一面47b、第二面47c、第三面47d、以及第四面47e接触的方式形成第三导电层48。
最后，相对于第二绝缘基材20以及布线60设置阻焊剂层30，并形成开口部O，从而焊盘80在印刷布线板5的外部露出。由此，完成印刷布线板5。
＜5.作用＞
在高速信号流过布线60的情况下，有时电流在布线60的表面附近集中流过的趋肤效应变大。在本实施方式中，因趋肤效应而在布线60的表面附近流过的电流的至少一部分能够流过由电阻率比第一导电材料M1小的第二导电材料M2形成的布线60的表层部62。
图7是表示与印刷布线板5相关的表皮深度的例子的图。图7例如示出了与PCIe的第五代(16GHz)或第六代(32GHz)的信号相关的表皮深度。若将电阻率设为ρ[Ω·m]、将角频率(2πf)设为ω[Hz]、将透磁率设为μ[H/m]，则图7中的表皮深度d[μm]可通过以下的式(1)求出。
如图7所示，可知在作为布线材料而使用了银的情况下，相对于16GHz的信号的表皮深度d为0.5μm左右，相对于32GHz的信号的表皮深度d为0.35μm左右。即，若设置0.5μm左右或者0.35μm左右的厚度的表层部62，则能够使因趋肤效应而集中在布线60的表面附近的电流的大部分流过表层部62。
＜6.优点＞
在信号的高速化进一步发展的情况下，趋肤效应的影响可能越来越大。因此，在本实施方式中，印刷布线板5的布线60具备包含第一导电材料M1的主体部61、以及包含电阻率比第一导电材料M1小的第二导电材料M2的表层部62。主体部61位于第二绝缘基材20与阻焊剂层30之间。表层部62包括位于第二绝缘基材20与主体部61之间的第一部分62a。根据这样的构成，因趋肤效应而在布线60的表面附近流过的电流的至少一部分能够通过由电阻率小的第二导电材料M2形成的表层部62而流动。由此，能够实现传输特性的提高(例如，传输的高速化和/或传输损失的减少)。
这里，也考虑用电阻率小的第二导电材料M2形成布线整体。然而，电阻率相对较小的第二导电材料M2(例如银)与电阻率相对较大的第一导电材料M1(例如铜)相比，大多是昂贵的。因此，若由第二导电材料M2形成布线整体，则印刷布线板的制造成本变高。另一方面，在本实施方式中，用第一导电材料M1形成布线60的主体部61，并且由第二导电材料M2形成因趋肤效应而电流集中的布线60的表层部62。根据这样的构成，能够在抑制印刷布线板5的制造成本变高的同时，实现印刷布线板5的传输特性的提高。
在本实施方式中，布线60的表层部62的第一部分62a的Z方向的厚度T4a比布线60的主体部61的Z方向的厚度T3薄。根据这样的构成，能够减少第二导电材料M2的使用量，能够进一步抑制印刷布线板5的制造成本变高。而且，在本实施方式中，布线60的表层部62的第一部分62a的Z方向的厚度T4a与第二部分62b的Z方向的厚度T4b的合计比布线60的主体部61的Z方向的厚度T3薄。根据这样的构成，能够进一步减少第二导电材料M2的使用量。
在本实施方式中，在布线60中流动15GHz以上的频率的高速信号。布线60的表层部62的厚度T2a、T2b、T2c、T2d例如为0.5μm以下。根据这样的构成，流过布线60的电流的大部分能够流过布线60的表层部62。由此，能够实现传输特性的进一步的提高。而且，若布线60的表层部62的厚度T2a、T2b、T2c、T2d为0.5μm左右，则即使是无电解电镀也能够相对容易地制造。
在本实施方式中，布线60的表层部62包括位于阻焊剂层30与布线60的主体部61之间的第二部分62b。根据这样的构成，更多的电流能够通过表层部62而流动。由此，能够实现传输特性的进一步的提高。
在本实施方式中，成为基准、且流过返回电流的接地层40也具有由第一导电材料M1形成的主体部41、以及由电阻率相对较小的第二导电材料M2形成的表层部42。根据这样的构成，返回电流也容易流动，能够实现印刷布线板5的传输特性的进一步的提高。
这里，第二导电材料M2(例如银)与第一导电材料M1(例如铜)相比，存在容易产生离子迁移(导电材料离子化而进入绝缘材料中的现象)、腐蚀的情况。然而，在本实施方式中，在布线60的表层部62与第二绝缘基材20之间设有有机覆膜70的一部分。由此，即使在由第二导电材料M2形成了布线60的表层部62的情况下，也能够抑制由第二导电材料M2引起的离子迁移、腐蚀。由此，能够提高印刷布线板5的长期可靠性。
焊盘80的表面由第二导电材料M2(例如银)形成的情况与焊盘80的表面由第一导电材料M1(例如铜)形成的情况相比，电子部件EC的连接端子S与焊盘80的接合性能够变高。因此，在焊盘80的表面由第二导电材料M2(例如银)形成的情况下，有时能够省略助焊剂F、或者省略焊盘80的表面的粗化处理。因此，存在能够实现印刷布线板5的制造成本的降低的情况。
(变形例)
接下来，对第一实施方式的变形例进行说明。本变形例也可以与后述的第二至第四实施方式组合而实施。
图8是表示第一实施方式的变形例的印刷布线板5的剖面图。
印刷布线板5不包含上述的有机覆膜50的间隙Sa、Sb以及有机覆膜70的间隙Sc、Sd。即，有机覆膜50的第一部分50a与有机覆膜50的第三部分50c以及第四部分50d分别相连。同样，有机覆膜70的第一部分70a与有机覆膜70的第三部分70c以及第四部分70d分别相连。
图9以及图10是表示变形例的印刷布线板5的制造方法的图。在本变形例的制造方法中，与上述的第一实施方式的印刷布线板5的制造方法的不同之处在于，将包含第二导电材料M2的金属箔45(例如银箔)作为种子层，并利用被称作闪蚀(flash etching)或者快速蚀刻的半加成法。
在本变形例的制造方法中，如图9中的(a)所示，形成相对于第一绝缘基材10设有第二导电层46的中间体M。中间体M能够通过与参照图5中的(a)、(b)而说明的第一实施方式的印刷布线板5相同的工序来制造。中间体M与第一实施方式相同，包括夹设在第一绝缘基材10与第二导电层46之间的有机覆膜部51。
接下来，如图9中的(b)所示，在第二导电层46之上设置掩模MK。掩模MK在第二导电层46的表面上与设有接地层40的主体部41的区域以外的区域对应地设置。
接下来，如图9中的(c)所示，在未设有掩模MK的区域形成包含第一导电材料M1的第一导电层47。本变形例的第一导电层47是未进行图案加工而成为接地层40的主体部41的导电层。第一导电层47(即，接地层40的主体部41)通过进行使用了第一导电材料M1的第一电镀处理而形成。第一电镀处理可以是电解电镀也可以是无电解电镀，但若为电解电镀，则能够适当地进行相对较厚的主体部41的成膜。
接下来，如图9中的(d)所示，去除掩模MK。其结果，第一导电层47的第一面47b、第二面47c以及第三面47d在外部露出。第一面47b是在Z方向上朝向与第二导电层46相反的一侧的面。第二面47c是朝向与第一面47b不同的方向的面。第三面47d是在Y方向上朝向与第二面47c相反的一侧的面。
接下来，如图10中的(e)所示，在第一导电层47(即，接地层40的主体部41)的表面上、以及第二导电层46之中未被第一导电层47覆盖的区域的表面上，形成包含第二导电材料M2的第三导电层48。第三导电层48通过进行使用了第二导电材料M2的第二电镀处理而形成。第二电镀处理例如为无电解电镀。第三导电层48以与第一导电层47的第一面47b、第二面47c、第三面47d、以及第二导电层46之中未被第一导电层47覆盖的区域的表面接触的方式形成。在该过程中，第三导电层48的厚度比完成品中的接地层40的表层部42的厚度厚。
接下来，如图10中的(f)所示，通过被称作闪蚀或者快速蚀刻的半加成法，去除第二导电层46的不需要部分、第三导电层48的不需要部分以及有机覆膜部51的不需要部分。具体而言，去除第二导电层46之中未被第一导电层47或者第三导电层48覆盖的部分(第二导电层46的不需要部分)、第三导电层48之中设于第二导电层46的不需要部分的表面上的部分(第三导电层48的不需要部分)、以及有机覆膜部51之中位于第二导电层46的不需要部分与第一绝缘基材10之间的部分(有机覆膜部51的不需要部分)。在该过程，第三导电层48之中设于第一导电层47的第一面47b、第二面47c以及第三面47d的表面上的部分的厚度变薄。通过完成该蚀刻的工序，利用第三导电层48与第二导电层46，形成以环状包围接地层40的主体部41的表层部42。由此，形成接地层40，并且形成有机覆膜50的第一部分50a。本实施方式中所说的“闪蚀(快速蚀刻)”是指，在使用半加成法时，通过蚀刻整体上去除为了进行图案电镀而设置的薄的金属种子层。
接下来，如图10中的(g)所示，在接地层40的上表面(第一导电层47的第一面47b)以及左右的侧面(第一导电层47的第二面47c以及第三面47d)涂覆有机覆膜50的材料。由此，形成从三个方向包围接地层40的有机覆膜部52。有机覆膜部52包括上述的有机覆膜50的第二部分50b、第三部分50c以及第四部分50d。通过形成有机覆膜部52，利用该有机覆膜部52与上述的有机覆膜部51，从而形成从外周侧以环状包围表层部42的有机覆膜50。如上述那样，在本变形例中，有机覆膜50的第一部分50a与有机覆膜50的第三部分50c以及第四部分50d分别相连。
之后，与第一实施方式的印刷布线板5同样地，相对于第一绝缘基材10以及接地层40，层叠第二绝缘基材20。另外，通过与本变形例的接地层40以及有机覆膜50的制造方法相同的方法，制造布线60以及有机覆膜70。最后，设置阻焊剂层30。
(第二实施方式)
接下来，对第二实施方式进行说明。第二实施方式与第一实施方式的不同之处在于，接地层40以及布线60分别具有双重的有机覆膜的层。以下说明的除此以外的构成与第一实施方式的构成相同。
图11是表示第二实施方式的印刷布线板5A的剖面图。在本实施方式中，印刷布线板5A除了第一实施方式的印刷布线板5的构成之外，还包括有机覆膜91以及有机覆膜92。
有机覆膜91形成为从外周侧覆盖有机覆膜50的环状。有机覆膜91设于有机覆膜50与第一绝缘基材10之间以及有机覆膜50与第二绝缘基材20之间。
同样，有机覆膜92形成为从外周侧覆盖有机覆膜70的环状。有机覆膜92设于有机覆膜70与第二绝缘基材20之间以及有机覆膜70与阻焊剂层30之间。
在本实施方式中，有机覆膜50、70如上述那样是抑制第二导电材料M2的离子迁移的功能层。有机覆膜50、70例如通过涂覆螯合剂或者硫醇剂等而形成。有机覆膜50、70分别为“第一有机覆膜”的一例。
另一方面，有机覆膜91、92是提高有机覆膜50、70与绝缘基材10、20或者阻焊剂层30之间的粘接性(接合性)的功能层。有机覆膜91、92由与有机覆膜50、70不同的材料形成。有机覆膜91、92由与有机覆膜50、70相比容易与绝缘基材10、20或者阻焊剂层30粘接的材料形成。有机覆膜91、92例如由硅烷偶联剂形成。有机覆膜91、92分别为“第二有机覆膜”的一例。
根据这样的构成，即使在为了抑制离子迁移、腐蚀等而设有有机覆膜50、70的情况下，也能够提高接地层40或者布线60与绝缘基材10、20或者阻焊剂层30之间的粘接性。由此，能够进一步提高印刷布线板5A的长期可靠性。
(第三实施方式)
接下来，对第三实施方式进行说明。第三实施方式与第一实施方式的不同之处在于，具有将接地层40与布线60连接的通孔95。以下说明的除此以外的构成与第一实施方式的构成相同。
图12是表示第三实施方式的印刷布线板5B的剖面图。图12抽取印刷布线板5B的一部分构成而进行表示。在本实施方式中，印刷布线板5B除了第一实施方式的印刷布线板5的构成之外，还具有通孔95。在图12所示的例子中，印刷布线板5B具有接地层40、布线60、以及将接地层40与布线60连接的通孔95。但是，通孔95并不局限于将接地层40与布线60连接的通孔，也可以是将多个信号用的布线60连接的通孔。在这样的情况下，只要将以下的说明中的“接地层40”、“主体部41”、“表层部42”分别替换为“布线60”、“主体部61”、“表层部62”即可。通孔95为“导电性的连接部”的一例。但是，“导电性的连接部”也可以是贯通孔等。
通孔95在Z方向上夹设于接地层40与布线60之间。即，通孔95在Z方向上与接地层40重叠，并且在Z方向上与布线60重叠。通孔95设于第二绝缘基材20的内部，在第二绝缘基材20的内部沿着Z方向而延伸。通孔95例如由第一导电材料M1形成。
通孔95作为Z方向的端部，具有第一端部95a、以及位于与第一端部95a相反的一侧的第二端部95b。通孔95的第一端部95a与接地层40的表层部42的第二部分42b接触。通孔95的第二端部95b与布线60的主体部61以及表层部62接触。由此，通孔95将接地层40与布线60电连接。
根据这样的构成，由于通孔95与接地层40的表层部42连接，因此能够将在布线60的表层部62流动的电流高效地引导至接地层40的表层部42。由此，能够进一步降低传输损失，实现传输特性的提高。
(第四实施方式)
接下来，对第四实施方式进行说明。第四实施方式与第三实施方式的不同之处在于，通孔95包括由第二导电材料M2形成的表层部。以下说明的除此以外的构成与第三实施方式的构成相同。
图13是表示第四实施方式的印刷布线板5C的剖面图。在本实施方式中，通孔95具有主体部96和表层部97。主体部96在Z方向上位于接地层40的表层部42的第二部分42b与布线60的主体部61之间。主体部96在第二绝缘基材20的内部沿着Z方向而延伸。在本实施方式中，主体部96与布线60的主体部61接触。例如，主体部96具有面向接地层40的底面96a、以及从底面96a的周缘部朝向布线60延伸的周面96b。主体部96由第一导电材料M1形成。主体部96为“第三导电部”的一例。
表层部97由第二导电材料M2形成。表层部97为“第四导电部”的一例。表层部97包括第一部分97a和第二部分97b。
第一部分97a在Z方向上位于接地层40的表层部42与通孔95的主体部96之间。第一部分97a沿着通孔95的主体部96的底面96a在X方向以及Y方向上延伸。第一部分97a在Z方向上与接地层40的表层部42接触，并且在Z方向上与通孔95的主体部96接触。
第二部分97b从第一部分97a的周缘部朝向布线60的表层部62延伸。第二部分97b沿着通孔95的主体部96的周面96b而延伸。第二部分97b在X方向以及Y方向上位于第二绝缘基材20与通孔95的主体部96之间。第二部分97b形成为在X方向以及Y方向上包围主体部96的环状。第二部分97b与布线60的表层部62的第一部分62a接触。即，第一部分97a以及第二部分97b形成了将接地层40的表层部42与布线60的表层部62连接的电阻率小的电流路径。
接下来，对第四实施方式的印刷布线板5C的制造方法进行说明。
图14以及图15是表示印刷布线板5C的制造方法的一例的图。首先，通过与参照图5以及图6而说明的第一实施方式的印刷布线板5相同的工序，形成图6中的(g)所示的中间构造体。然后，如图14中的(k)所示，准备包含第二导电材料M2的金属箔65(例如银箔)。在金属箔65的单面(图12中的下表面)涂覆有机覆膜70的材料，形成了层状的有机覆膜部71。有机覆膜部71例如设于金属箔65的单面的整个面。
接下来，如图14中的(l)所示，将在单面设有有机覆膜部71的金属箔65粘贴于上述中间构造体的第二绝缘基材20的第一面20a。例如通过压接进行金属箔65相对于第二绝缘基材20的粘贴，但也可以是其他方法。由此，相对于第二绝缘基材20形成导电层66。导电层66是在X方向以及Y方向上扩展的面状的层。
接下来，如图14中的(m)所示，在导电层66之上形成保护膜(抗蚀剂)P2。然后，穿过形成于保护膜P2的开口部P2a，设置在Z方向上贯通导电层66、有机覆膜部71、以及第二绝缘基材20的孔部20h。例如，在形成孔部20h的过程中，去除位于与孔部20h对应的区域的有机覆膜50的第二部分50b的一部分。其结果，在后续工序中，通孔95不隔着有机覆膜50而与接地层40的表层部42接触。在通孔95代替接地层40而与布线60连接的情况下、或除了接地层40之外还与布线60连接的情况下，通孔95不隔着有机覆膜70而与布线60的表层部62接触。
接下来，去除保护膜P2，如图14中的(n)所示，对孔部20h的内表面与导电层66的表面进行使用了第二导电材料M2的电镀处理。由此，形成沿着孔部20h的内表面的包含第二导电材料M2的导电层67。另外，在设置导电层67之前，也可以追加在孔部20h的内表面设置与有机覆膜50(或者有机覆膜70)相同的有机覆膜的工序。导电层67形成通孔95的表层部97，并且形成了布线60的表层部62的第一部分62a的一部分。
接下来，如图15中的(o)所示，在导电层66之上进行使用了第一导电材料M1的电镀处理。由此，填埋孔部20h的内部而形成通孔95的主体部96，并且形成在导电层66之上扩展的包含第一导电材料M1的导电层68。通过本工序形成的主体部96与先前形成的表层部97合在一起而成为通孔95。
接下来，如图15中的(p)所示，对导电层66、有机覆膜部71、以及导电层68进行图案加工。由此，由导电层66形成布线60的表层部62的第一部分62a，由导电层68形成布线60的主体部61，由有机覆膜部71形成有机覆膜70的第一部分70a。之后，如图15中的(q)、(r)所示，通过进行与图5中的(e)、(f)相同的工序而形成布线60的表层部62以及有机覆膜70。
根据这样的构成，从布线60流向接地层40的电流的至少一部分能够通过由电阻率小的第二导电材料M2形成的通孔95的表层部97而流动。由此，能够进一步提高印刷布线板5的传输特性。
以上，对几个实施方式以及变形例进行了说明，但实施方式并不限定于上述的例子。上述的几个实施方式以及变形例能够相互组合而实现。
根据以上说明的至少一个的实施方式，印刷布线板具有第一绝缘部、第二绝缘部、第一导电部、以及第二导电部。所述第一导电部位于所述第一绝缘部与所述第二绝缘部之间，并包含第一导电材料。所述第二导电部包括位于所述第一绝缘部与所述第一导电部之间的第一部分，并包含电阻率比所述第一导电材料小的第二导电材料。根据这样的构成，能够实现传输特性的提高。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形包括在发明的范围、主旨中，同样包括在权利要求书所记载的发明及其等效的范围中。

Claims (19)

1.一种印刷布线板，具备：
第一绝缘部；
第二绝缘部；
第一导电部，位于所述第一绝缘部与所述第二绝缘部之间，并包含第一导电材料；
第二导电部，包括位于所述第一绝缘部与所述第一导电部之间、与所述第一导电部接触并且沿着所述第一导电部延伸的第一部分，并包含电阻率比所述第一导电材料小的第二导电材料；以及
第一有机覆膜，至少一部分位于所述第二导电部与所述第一绝缘部之间，
其中，
所述第二绝缘部，在所述印刷布线板的厚度方向上与所述第一绝缘部相比位于所述印刷布线板的外部的附近。
2.如权利要求1所述的印刷布线板，
还具备在所述印刷布线板的外部露出的焊盘，
所述第一导电部以及所述第二导电部与所述焊盘连接。
3.如权利要求1或2所述的印刷布线板，
所述印刷布线板的厚度方向上的所述第二导电部的所述第一部分的厚度比所述印刷布线板的厚度方向上的所述第一导电部的厚度薄。
4.如权利要求1或2所述的印刷布线板，
所述第二导电部包括第二部分，该第二部分位于所述第二绝缘部与所述第一导电部之间，与所述第一导电部接触，并且沿着所述第一导电部延伸。
5.如权利要求4所述的印刷布线板，
所述第二导电部包括第三部分，该第三部分从与所述第一部分以及所述第二部分不同的方向与所述第一导电部接触，并且沿着所述第一导电部延伸。
6.如权利要求5所述的印刷布线板，
所述第三部分在所述印刷布线板的厚度方向上延伸，并将所述第一部分与所述第二部分连接。
7.如权利要求1或2所述的印刷布线板，
所述第二导电部形成为将所述第一导电部包围的环状。
8.如权利要求1或2所述的印刷布线板，
所述第一导电材料包含铜，
所述第二导电材料包含银。
9.如权利要求1或2所述的印刷布线板，
还具备第二有机覆膜，该第二有机覆膜的至少一部分位于所述第一有机覆膜与所述第一绝缘部之间，并且该第二有机覆膜包含与所述第一有机覆膜不同的材料。
10.如权利要求1或2所述的印刷布线板，
还具备导电性的连接部，所述连接部在所述第二绝缘部的内部沿着所述印刷布线板的厚度方向延伸，
所述第二导电部包括第二部分，该第二部分位于所述第一导电部与所述连接部之间，并与所述连接部接触。
11.如权利要求10所述的印刷布线板，
所述连接部具有第三导电部和第四导电部，该第三导电部包含所述第一导电材料，该第四导电部位于所述第三导电部与所述第二导电部之间，并包含所述第二导电材料，
所述第二导电部的一部分与所述第四导电部接触。
12.一种印刷布线板，具备：
第一绝缘部；
第二绝缘部；
第一导电部，位于所述第一绝缘部与所述第二绝缘部之间，并包含第一导电材料；
第二导电部，包括位于所述第一绝缘部与所述第一导电部之间的第一部分和位于所述第二绝缘部与所述第一导电部之间的第二部分，并包含电阻率比所述第一导电材料低的第二导电材料；以及
第一有机覆膜，至少一部分位于所述第二导电部与所述第一绝缘部之间。
13.一种存储系统，具备：
印刷布线板；
控制器，设于所述印刷布线板；以及
半导体存储装置，设于所述印刷布线板，
所述印刷布线板具有：
第一绝缘部；
第二绝缘部，在所述印刷布线板的厚度方向上与所述第一绝缘部相比位于所述印刷布线板的外部的附近；
第一导电部，位于所述第一绝缘部与所述第二绝缘部之间，并包含第一导电材料；
第二导电部，包括位于所述第一绝缘部与所述第一导电部之间、与所述第一导电部接触并且沿着所述第一导电部延伸的第一部分，并包含电阻率比所述第一导电材料小的第二导电材料；以及
第一有机覆膜，至少一部分位于所述第二导电部与所述第一绝缘部之间，
通过所述第一导电部与所述第二导电部形成了与所述控制器连接的布线。
14.如权利要求13所述的存储系统，
还具备能够与主机装置连接的外部连接端子，
所述布线是所述控制器与所述外部连接端子之间、或者所述控制器与所述半导体存储装置之间的布线。
15.一种印刷布线板的制造方法，包括如下工序：
在第一绝缘部之上形成第一有机覆膜，在所述第一有机覆膜之上形成包含电阻率比第一导电材料小的第二导电材料的第二导电层；
在所述第二导电层之上，形成包含所述第一导电材料的第一导电层；
在所述第一导电层之上，形成包含所述第二导电材料的第三导电层；
形成从与所述第一绝缘部相反的一侧覆盖所述第一导电层、所述第二导电层以及所述第三导电层的第二绝缘部。
16.如权利要求15所述的印刷布线板的制造方法，
所述第一导电层通过电镀形成。
17.如权利要求15或16所述的印刷布线板的制造方法，
所述第一导电层具有：第一面，朝向与所述第二导电层相反的一侧；第二面，朝向与所述第一面不同的方向；以及第三面，朝向与所述第二面相反的一侧，
所述第三导电层被设置为，与所述第一导电层的所述第一面、所述第二面以及所述第三面接触。
18.如权利要求15或16所述的印刷布线板的制造方法，
所述第三导电层通过无电解电镀形成。
19.一种印刷布线板，具备：
第一绝缘部；
第二绝缘部；
第一导电部，位于所述第一绝缘部与所述第二绝缘部之间，并包含第一导电材料；
第二导电部，包括位于所述第一绝缘部与所述第一导电部之间、与所述第一导电部接触并且沿着所述第一导电部延伸的第一部分，并包含电阻率比所述第一导电材料小的第二导电材料；以及
第一有机覆膜，包围所述第二导电部，
其中，
所述第二绝缘部，在所述印刷布线板的厚度方向上与所述第一绝缘部相比位于所述印刷布线板的外部的附近，
所述第一导电材料包含铜，所述第二导电材料包含银，
所述第一有机覆膜位于所述第二导电部与所述第一绝缘部之间、以及所述第二导电部与所述第二绝缘部之间，并包围所述第二导电部。
CN202011605001.0A 2020-08-28 2020-12-30 印刷布线板、存储系统以及印刷布线板的制造方法 Active CN114126205B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-144942 2020-08-28
JP2020144942A JP2022039765A (ja) 2020-08-28 2020-08-28 プリント配線板、メモリシステム、およびプリント配線板の製造方法

Publications (2)

Publication Number Publication Date
CN114126205A CN114126205A (zh) 2022-03-01
CN114126205B true CN114126205B (zh) 2024-01-30

Family

ID=80357830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011605001.0A Active CN114126205B (zh) 2020-08-28 2020-12-30 印刷布线板、存储系统以及印刷布线板的制造方法

Country Status (4)

Country Link
US (1) US11272610B1 (zh)
JP (1) JP2022039765A (zh)
CN (1) CN114126205B (zh)
TW (1) TWI768563B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110675A (ja) * 1999-10-05 2001-04-20 Shinko Electric Ind Co Ltd 薄膜コンデンサ素子及びプリント回路基板
JP2006080561A (ja) * 2005-11-16 2006-03-23 Mitsubishi Electric Corp 配線基板及びその製造方法
CN102469701A (zh) * 2010-11-09 2012-05-23 无锡江南计算技术研究所 互连结构的制作方法
TW201236521A (en) * 2011-01-18 2012-09-01 Fujitsu Ltd Surface coating method, semiconductor device, and circuit board package
TW201244576A (en) * 2011-03-30 2012-11-01 Fujifilm Corp Method for manufacturing printed wiring board and IC package substrate
TW201803425A (zh) * 2016-06-07 2018-01-16 鵬鼎科技股份有限公司 高頻銅銀混合導電線路結構及其製作方法
TW201817297A (zh) * 2016-10-25 2018-05-01 萬億股份有限公司 印刷電路板的線路與層間導通之製造方法
WO2019026835A1 (ja) * 2017-08-04 2019-02-07 株式会社フジクラ 多層プリント配線板の製造方法及び多層プリント配線板
JP2019033169A (ja) * 2017-08-08 2019-02-28 大日本印刷株式会社 貫通電極基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101398A (ja) 2003-09-26 2005-04-14 Mitsui Mining & Smelting Co Ltd 銀系被覆層付銅箔及びその銀系被覆層付銅箔を用いた銅張積層板
US7527873B2 (en) 2006-02-08 2009-05-05 American Standard Circuits Thermally and electrically conductive interface
JP5032623B2 (ja) * 2010-03-26 2012-09-26 株式会社東芝 半導体記憶装置
JP2016012634A (ja) 2014-06-27 2016-01-21 凸版印刷株式会社 多層プリント配線板およびその製造方法
KR102434435B1 (ko) * 2015-10-26 2022-08-19 삼성전자주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
US10283233B2 (en) * 2016-06-28 2019-05-07 International Business Machines Corporation Bio-based conformal coating for sulfur sequestration using polyhydroxyalkanoates
US10870009B2 (en) * 2017-01-04 2020-12-22 Cardiac Pacemakers, Inc. Buzzer apparatus
US20190029122A1 (en) * 2017-07-19 2019-01-24 Anaren, Inc. Encapsulation of circuit trace
KR20200030411A (ko) * 2018-09-12 2020-03-20 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110675A (ja) * 1999-10-05 2001-04-20 Shinko Electric Ind Co Ltd 薄膜コンデンサ素子及びプリント回路基板
JP2006080561A (ja) * 2005-11-16 2006-03-23 Mitsubishi Electric Corp 配線基板及びその製造方法
CN102469701A (zh) * 2010-11-09 2012-05-23 无锡江南计算技术研究所 互连结构的制作方法
TW201236521A (en) * 2011-01-18 2012-09-01 Fujitsu Ltd Surface coating method, semiconductor device, and circuit board package
TW201244576A (en) * 2011-03-30 2012-11-01 Fujifilm Corp Method for manufacturing printed wiring board and IC package substrate
TW201803425A (zh) * 2016-06-07 2018-01-16 鵬鼎科技股份有限公司 高頻銅銀混合導電線路結構及其製作方法
TW201817297A (zh) * 2016-10-25 2018-05-01 萬億股份有限公司 印刷電路板的線路與層間導通之製造方法
WO2019026835A1 (ja) * 2017-08-04 2019-02-07 株式会社フジクラ 多層プリント配線板の製造方法及び多層プリント配線板
JP2019033169A (ja) * 2017-08-08 2019-02-28 大日本印刷株式会社 貫通電極基板

Also Published As

Publication number Publication date
US11272610B1 (en) 2022-03-08
US20220070998A1 (en) 2022-03-03
JP2022039765A (ja) 2022-03-10
CN114126205A (zh) 2022-03-01
TW202209939A (zh) 2022-03-01
TWI768563B (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
KR102192356B1 (ko) 반도체 패키지
CN110875259B (zh) 半导体装置
US10593617B2 (en) Semiconductor device
JP4991518B2 (ja) 積層型半導体装置及び積層型半導体装置の製造方法
CN101026103A (zh) 具有凹腔的层叠封装件及其制造方法
US7816777B2 (en) Semiconductor-element mounting substrate, semiconductor device, and electronic equipment
US20140091440A1 (en) System in package with embedded rf die in coreless substrate
US11004837B2 (en) Semiconductor device with improved heat dissipation
US20060273816A1 (en) Circuit board having a reverse build-up structure
US11075153B2 (en) Electronic component-incorporating substrate
KR20160023975A (ko) 반도체 패키지
KR20170109865A (ko) 인쇄회로기판 및 이를 가지는 반도체 패키지
KR101407614B1 (ko) 인쇄회로기판, 반도체 패키지, 카드 및 시스템
JP2012094800A (ja) 半導体記憶装置およびその製造方法
CN114126205B (zh) 印刷布线板、存储系统以及印刷布线板的制造方法
US10964632B2 (en) Semiconductor device
TWI767520B (zh) 印刷配線基板及記憶體系統
CN116314144A (zh) 一种高散热电磁屏蔽封装结构及其制造方法
US11557540B2 (en) Semiconductor device
KR102578797B1 (ko) 반도체 패키지
TWI670806B (zh) 包含平面堆疊半導體晶片的半導體封裝
JP7450742B2 (ja) 伸縮性実装基板
JPH01175296A (ja) 多層印刷配線板装置
JP4955997B2 (ja) 回路モジュールおよび回路モジュールの製造方法
US20230178491A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant