以下，參照圖面，針對實施形態之印刷配線板、記憶體系統及印刷配線板之製造方法作說明。在以下之說明中，對於具備有相同或相類似之功能的構成，係附加相同之元件符號。又，係會有將該些構成之相互重複的說明作省略的情形。在以下之說明中，所謂「平行」，係包含有「略平行」的情況，所謂「正交」，係包含有「略正交」的情況。所謂「重疊」，係指2個的對象物之虛擬性的投影像彼此相互重疊，而亦包含有2個的對象物並未相互直接相接之情況。所謂「連接」，係並不被限定於被物質性連接的情況，而亦包含有被作電性連接的情況。另一方面，所謂「相接」，係指在2個的構件之間並未中介存在有任何物質地而相鄰。所謂「表面」，係以表面(surface)的意義而被使用，而並未被以正面(front-surface)之意義來作使用。
首先，針對X方向、Y方向以及Z方向作定義。X方向以及Y方向，係身為沿著後述之印刷配線板5之第1絕緣基材10之第1面10a(參照圖3)的方向。X方向，係為後述之配線60之至少一部分所延伸之方向。Y方向，係身為與X方向相交叉(例如相正交)之方向。Z方向，係身為與X方向以及Y方向相交叉(例如相正交)之方向。Z方向，係為印刷配線板5之厚度方向。在本說明書中，係亦會有稱作「上」或「下」的情況。但是，此些之表現，係僅為為了方便說明，而並非為對於重力方向作規定。
(第1實施形態)
＜1.記憶體系統之全體構成＞
圖1，係為對於被與主機裝置2作了連接的第1實施形態之記憶體系統1之構成作展示之區塊圖。記憶體系統1，例如係身為像是SSD(Solid State Drive)一般之儲存裝置。記憶體系統1，係被與主機裝置2作連接，並作為主機裝置2之外部記憶裝置而起作用。主機裝置2，例如，係身為在像是伺服器裝置、個人電腦或者是行動終端一般之資訊處理裝置中的對於記憶體系統1進行控制之裝置。主機裝置2，係能夠發行針對記憶體系統1之存取要求(資料之寫入要求或讀出要求等)。
記憶體系統1，例如，係具備有記憶體控制器100、外部連接端子200、1個以上(例如複數)的NAND裝置300、以及DRAM(Dynamic Random Access Memory)400。但是，記憶體系統1，係亦可並不具備有DRAM400。
記憶體控制器100，係基於主機裝置2所發行的存取要求，而實行對於NAND裝置300之資料之寫入、讀出以及刪除等。記憶體控制器100，係身為「控制器」之其中一例。關於記憶體控制器100之詳細內容，係於後再述。外部連接端子200，係身為端子銷或端子墊片等，並能夠與主機裝置2作電性連接。
NAND裝置300，係身為NAND型之快閃記憶體。NAND裝置300，係具備有包含複數之記憶體胞之記憶體陣列，並將資料非揮發性地作記憶。NAND裝置300，係身為「半導體記憶裝置」之其中一例。但是，半導體記憶裝置，係並不被限定於上述之例，而亦可為電阻變化型或磁變化型或者是其他形式之半導體記憶裝置。DRAM400，係將從主機裝置2所收訊並且被寫入至NAND裝置300中之前的寫入對象之資料及/或從NAND裝置300所讀出並且被送訊至主機裝置2處之前的讀出對象之資料等，作暫時性的記憶。
＜2.記憶體控制器之構成＞
接著，針對記憶體控制器100進行詳細說明。記憶體控制器100，例如，係包含有主機介面電路(主機I/F)110、RAM(Random Access Memory)120、ROM(Read Only Memory)130、CPU(Central Processing Unit)140、ECC(Error Correcting Code)電路150、NAND介面電路(NANDI/F)160以及DRAM介面電路(DRAMI/F)170。此些之構成，係藉由匯流排180而被相互作連接。例如，記憶體控制器100，係藉由將此些之構成統整為1個的晶片之SoC(System on a Chip)，而被構成。但是，此些之構成的一部分，係亦可被設置在記憶體控制器100之外部。RAM120、ROM130、CPU140以及ECC電路150中之1個以上，係亦可被設置在主機I/F110或者是NANDI/F160之內部。
主機I/F110，係在由CPU140所致之控制之下，實行主機裝置2與記憶體控制器100之間之資料傳輸之控制。主機I/F110，係透過記憶體控制器100與外部連接端子200之間之傳輸線路L1，來在記憶體控制器100與主機裝置2之間將電性訊號作送、收訊。主機I/F110，係為送、收訊高速訊號之高速介面之其中一例。
RAM120，例如，係身為SDRAM(Synchronous Dynamic Random Access Memory)或SRAM(Static Random Access Memory)，但是，係並不被限定於此。RAM120，係對於CPU140而提供工作區域。在RAM120處，於記憶體系統1之動作時，係被載入有被記憶在ROM130中之韌體(程式)。RAM120，係亦可作為用以進行主機裝置2與NAND裝置300之間之資料傳輸的緩衝而起作用。
CPU140，係為硬體處理器之其中一例。CPU140，例如係藉由實行被載入至RAM120中之韌體，來對於記憶體控制器100之動作作控制。例如，CPU140，係對關連於針對NAND裝置300之資料之寫入、讀出以及刪除的動作作控制。
ECC電路150，係進行用以對於針對NAND裝置300之寫入對象之資料而進行錯誤訂正的編碼。ECC電路150，係基於在寫入動作時所附加了的錯誤訂正碼，來對於所讀出的資料實行錯誤訂正。
NAND I/F160，係在由CPU140所致之控制之下，實行記憶體控制器100與NAND裝置300之間之資料傳輸之控制。NAND I/F160，係透過記憶體控制器100與NAND裝置300之間之傳輸線路L2，來在記憶體控制器100與NAND裝置300之間將電性訊號作送、收訊。NAND I/F160，係為送、收訊高速訊號之高速介面之另外一例。
DRAM I/F170，係在由CPU140所致之控制之下，實行記憶體控制器100與DRAM400之間之資料傳輸之控制。DRAM I/F170，係透過記憶體控制器100與DRAM400之間之傳輸線路L3，來在記憶體控制器100與DRAM400之間將電性訊號作送、收訊。DRAM I/F170，係為送、收訊高速訊號之高速介面之又另外一例。
＜3.印刷配線板之構成＞
圖2，係為對於第1實施形態的印刷配線板5作展示之立體剖面圖。印刷配線板5，係被包含於上述之記憶體系統1中。記憶體控制器100、外部連接端子200、NAND裝置300以及DRAM400，係被設置在印刷配線板5上。印刷配線板5，例如係身為多層基板，在圖2中，係僅對於一部分之層作展示。關於此點，於以下之圖中，亦為相同。印刷配線板5，係可為硬基板，亦可為可撓基板，亦可為將硬基板與可撓基板一體性地作了連接的硬軟基板。印刷配線板5，係並不被限定於多層基板，而亦可為單面基板或雙面基板。
如同圖2中所示一般，印刷配線板5，係包含有第1絕緣基材10、第2絕緣基材20、阻焊劑層30、接地層40、有機被膜50(參照圖3)、配線60、有機被膜70(參照圖3)以及墊片80。配線60、接地層40或者是配線60與接地層40之組合，係構成上述之傳輸線路L1、傳輸線路L2或者是傳輸線路L3之任一者的至少一部分。
圖3，係為沿著圖2中所示之印刷配線板5之F3-F3線的剖面圖。
第1絕緣基材10，係被形成為沿著X方向以及Y方向之層狀。第1絕緣基材10，係藉由一般性的印刷配線板之絕緣材料(玻璃布基材環氧樹脂、玻璃複合基材環氧樹脂、紙基材酚樹脂或者是聚醯亞胺等)所形成，而具有絕緣性。第1絕緣基材10，係包含有面向後述之接地層40以及第2絕緣基材20之第1面10a、和位置在與第1面10a相反側處之第2面10b。
第2絕緣基材20，係被形成為沿著X方向以及Y方向之層狀。第2絕緣基材20，係與第1絕緣基材10相同的，藉由一般性的印刷配線板之絕緣材料所形成，而具有絕緣性。第2絕緣基材20，係相對於第1絕緣基材10而在Z方向上被作重疊。第2絕緣基材20，係在Z方向上，相較於第1絕緣基材10而位置於印刷配線板5之外部的附近。第2絕緣基材20，係包含有面向後述之配線60以及阻焊劑層30之第1面20a、和位置在與第1面20a相反側處並面向接地層40以及第1絕緣基材10之第2面20b。在某一觀點下，第1絕緣基材10係身為「第1絕緣部」之其中一例，第2絕緣基材20係身為「第2絕緣部」之其中一例。
第2絕緣基材20，係包含有與接地層40在Z方向上而重疊之第1部分21、和與接地層40在Y方向上而並排之第2部分22、以及從與第2部分22相反側起而與接地層40並排之第3部分23。第2部分22以及第3部分23，係與第1絕緣基材10相接。
阻焊劑層30，係露出於印刷配線板5之外部，並形成印刷配線板5之表面的一部分。阻焊劑層30，係被形成為沿著X方向以及Y方向之層狀。阻焊劑層30，係身為將後述之包含配線60之電路圖案作覆蓋的保護層。阻焊劑層30，例如係藉由將環氧樹脂以及無機粉體作了調配的絕緣材料所形成，並具有絕緣性。阻焊劑層30，係相對於第2絕緣基材20而在Z方向上被作重疊。阻焊劑層30，係在Z方向上，相較於第2絕緣基材20而位置於印刷配線板5之外部的附近。阻焊劑層30，係包含有露出於印刷配線板5之外部的第1面30a、和位置在與第1面30a相反側處並面向配線60以及第2絕緣基材20之第2面30b。在另一觀點下，第2絕緣基材20係身為「第1絕緣部」之其中一例，阻焊劑層30係身為「第2絕緣部」之其中一例。
阻焊劑層30，係包含有與配線60在Z方向上而重疊之第1部分31、和與配線60在Y方向上而並排之第2部分32、以及從與第2部分32相反側起而與配線60並排之第3部分33。第2部分32以及第3部分33，係與第2絕緣基材20相接。
接地層(接地圖案)40，係身為被設置在第1絕緣基材10與第2絕緣基材20之間之導體圖案。接地層40，係成為印刷配線板5之電壓基準，並且形成通過後述之配線60之電流(電性訊號)的返回電流所流動之返回通路。接地層40，係於X方向以及Y方向上延伸。在本實施形態中，接地層40，係身為於X方向以及Y方向上而擴廣之平坦圖案。接地層40之Y方向之寬幅，係較配線60之Y方向之寬幅而更大。接地層40，係在Z方向上與配線60相重疊。
在本實施形態中，接地層40，係具備有本體部41、和表層部42。本體部41，係位置在第1絕緣基材10與第2絕緣基材20之間。本體部41，係沿著第1絕緣基材10之第1面10a而在X方向上延伸。在本實施形態中，本體部41，係被形成為沿著X方向以及Y方向之層狀。本體部41之Y方向之寬幅W1，係較本體部41之Z方向之厚度T1而更大。本體部41之Z方向之厚度T1，例如，係為10μm~50μm。本體部41，係藉由第1導電材料M1而被形成。第1導電材料M1，例如係為金屬材料。第1導電材料M1，例如係為銅。本體部41，係為「第1導電部」之其中一例。
表層部42，係藉由與第1導電材料M1相異之第2導電材料M2而被形成。第2導電材料M2，係為電阻率為較第1導電材料M1而更小之導電材料。第2導電材料M2，例如係為金屬材料。第2導電材料M2，例如係為銀。表層部42，係為「第2導電部」之其中一例。在本實施形態中，表層部42，係包含有第1部分42a、第2部分42b、第3部分42c以及第4部分42d。
第1部分42a，係位置在第1絕緣基材10與本體部41之間。第1部分42a，係在Z方向上而與本體部41相接，並沿著本體部41而在X方向上延伸。在本實施形態中，第1部分42a，係被形成為沿著X方向以及Y方向之層狀。
第2部分42b，係位置在第2絕緣基材20與本體部41之間。亦即是，第2部分42b，係在Z方向上從與第1部分42a相反側來與本體部41相重疊。第2部分42b，係在Z方向上而與本體部41相接，並沿著本體部41而在X方向上延伸。在本實施形態中，第2部分42b，係被形成為沿著X方向以及Y方向之層狀。
第3部分42c，係在Y方向上而位置於第2絕緣基材20之第2部分22與本體部41之間。第3部分42c，係在Y方向上而與本體部41相接，並沿著本體部41而在X方向上延伸。換言之，第3部分42c，係從與第1部分42a及第2部分42b相異之方向來與本體部41相接。第3部分42c，係亦在Z方向上延伸，並將第1部分42a與第2部分42b作連接。在本實施形態中，第3部分42c，係被形成為沿著X方向以及Z方向之層狀。
第4部分42d，係在Y方向上而位置於第2絕緣基材20之第3部分23與本體部41之間。亦即是，第4部分42d，係在Y方向上從與第3部分42c相反側來與本體部41相重疊。第4部分42d，係在Y方向上而與本體部41相接，並沿著本體部41而在X方向上延伸。換言之，第4部分42d，係從與第1部分42a和第2部分42b相異之方向來與本體部41相接。第4部分42d，係亦在Z方向上延伸，並將第1部分42a與第2部分42b作連接。在本實施形態中，第4部分42d，係被形成為沿著X方向以及Z方向之層狀。
在本實施形態中，上述之第1部分42a、第2部分42b、第3部分42c以及第4部分42d，係相互被作連接。藉由此，表層部42，係在沿著Y方向以及Z方向之剖面(亦即是圖3中所示之剖面)中，被形成為包圍本體部41之環狀。於此，在本實施形態中之所謂「環狀」，例如係亦可為起因於製造上的理由而於一部分產生有分斷之不完全的環狀。又，所謂「環狀」，係並不被限定於圓環狀，而亦包含矩形狀之環狀。關於此些之定義，於以下，亦為相同。
在本實施形態中，第1部分42a之Z方向之厚度T2a、第2部分42b之Z方向之厚度T2b、第3部分42c之Y方向之厚度T2c以及第4部分42d之Y方向之厚度T2d之各者，例如係為0.5μm。亦即是，第1部分42a之Z方向之厚度T2a、第2部分42b之Z方向之厚度T2b、第3部分42c之Y方向之厚度T2c以及第4部分42d之Y方向之厚度T2d之各者，係較本體部41之Z方向之厚度T1而更薄。在本實施形態中，第1部分42a之Z方向之厚度T2a與第2部分42b之Z方向之厚度T2b的合計，係較本體部41之Z方向之厚度T1而更薄。
圖4，係為沿著圖2中所示之印刷配線板5之F4-F4線的剖面圖。
如同圖4中所示一般，表層部42，係涵蓋本體部41之全長地而被作設置，或者是對於本體部41之全長中之一部分區域而被作設置。例如，表層部42，係涵蓋本體部41之全長地、或者是在本體部41之全長中之一部分區域處，而將本體部41以環狀來作覆蓋。
回到圖3，針對有機被膜50作說明。有機被膜50，係在沿著Y方向以及Z方向之剖面(亦即是圖3中所示之剖面)中，被形成為將接地層40之表層部42從外周側來作覆蓋之環狀。有機被膜50，係包含有第1部分50a、第2部分50b、第3部分50c以及第4部分50d。
第1部分50a，係被設置在表層部42之第1部分42a與第1絕緣基材10之間，並覆蓋表層部42之第1部分42a。第2部分50b，係被設置在表層部42之第2部分42b與第2絕緣基材20之第1部分21之間，並覆蓋表層部42之第2部分42b。第3部分50c，係被設置在表層部42之第3部分42c與第2絕緣基材20之第2部分22之間，並覆蓋表層部42之第3部分42c。第4部分50d，係被設置在表層部42之第4部分42d與第2絕緣基材20之第3部分23之間，並覆蓋表層部42之第4部分42d。
在本實施形態中，在第1部分50a與第3部分50c之間，係存在有Y方向之間隙Sa。藉由間隙Sa，第1部分50a和第3部分50c係被分斷。間隙Sa，係在Z方向上而位置於表層部42之第3部分42c與第1絕緣基材10之間。間隙Sa之Y方向之寬幅，例如，係與表層部42之第3部分42c之Y方向之厚度T2c實質性相同。
同樣的，在第1部分50a與第4部分50d之間，係存在有Y方向之間隙Sb。藉由間隙Sb，第1部分50a和第4部分50d係被分斷。間隙Sb，係在Z方向上而位置於表層部42之第4部分42d與第1絕緣基材10之間。間隙Sb之Y方向之寬幅，例如，係與表層部42之第4部分42d之Y方向之厚度T2d實質性相同。
有機被膜50，係身為對於第2導電材料M2(例如銀)之離子遷移作抑制的功能層。有機被膜50，例如，係藉由塗布螫合劑或硫醇劑等而被形成。有機被膜50之厚度，例如係為1μm。此些，針對後述之有機被膜70，亦為相同。
配線60，係身為被設置於印刷配線板5處之配線圖案。配線60，係被設置在第2絕緣基材20與阻焊劑層30之間。配線60之至少一部分，係在X方向上延伸。在本實施形態中，配線60，係身為電性訊號所流動的訊號配線。如同上述一般，配線60，例如，係形成記憶體控制器100與外部連接端子200之間、記憶體控制器100與NAND裝置300之間或者是記憶體控制器100與DRAM400之間之配線。
在本實施形態中，配線60，係流動有15GHz以上之高速訊號。例如，配線60，係流動有對應於PCIe(Peripheral Component Interconnect-Express)(註冊商標)之第5世代或第6世代的32GT/s(16GHz)或64GT/s(32GHz)之訊號。但是，在配線60中所流動之訊號，係並不被限定於上述之例。
在本實施形態中，配線60，係具備有本體部61、和表層部62。表層部62，係包含有第1部分62a、第2部分62b、第3部分62c以及第4部分62d。配線60之構成，係與接地層40之構成相同。故而，關連於配線60之詳細的說明，係只要在關連於接地層40之上述說明中，將「本體部41」、「表層部42」、「第1部分42a」、「第2部分42b」、「第3部分42c」、「第4部分42d」、「第1絕緣基材10」、「第2絕緣基材20」、「第1部分21」、「第2部分22」、「第3部分23」，分別替換為「本體部61」、「表層部62」、「第1部分62a」、「第2部分62b」、「第3部分62c」、「第4部分62d」、「第2絕緣基材20」、「阻焊劑層30」、「第1部分31」、「第2部分32」、「第3部分33」即可。本體部61，係為「第1導電部」之另外一例。表層部62，係為「第2導電部」之另外一例。表1，係對於「在關連於接地層40之說明中所使用的構成要素(替換前之構成要素)」與「在關連於配線60之說明中所使用的構成要素(替換後之構成要素)」之間之對應關係作展示。
[表1]
| 替換前之構成要素
| 替換後之構成要素
|
| 本體部41
| 本體部61
|
| 表層部42
| 表層部62
|
| 第1部分42a
| 第1部分62a
|
| 第2部分42b
| 第2部分62b
|
| 第3部分42c
| 第3部分62c
|
| 第4部分42d
| 第4部分62d
|
| 第1絕緣基板10
| 第2絕緣基板20
|
| 第2絕緣基板20
| 阻焊劑層30
|
| 第1部分21
| 第1部分31
|
| 第2部分22
| 第2部分32
|
| 第3部分23
| 第3部分33
|
在本實施形態中，本體部61之Z方向之厚度T3，例如，係為10μm~50μm。表層部62之第1部分62a之Z方向之厚度T4a、第2部分62b之Z方向之厚度T4b、第3部分62c之Y方向之厚度T4c以及第4部分62d之Y方向之厚度T4d之各者，例如係為0.5μm。亦即是，第1部分62a之Z方向之厚度T4a、第2部分62b之Z方向之厚度T4b、第3部分62c之Y方向之厚度T4c以及第4部分62d之Y方向之厚度T4d之各者，係較本體部61之Z方向之厚度T3而更薄。在本實施形態中，第1部分62a之Z方向之厚度T4a與第2部分62b之Z方向之厚度T4b的合計，係較本體部61之Z方向之厚度T3而更薄。
有機被膜70，係在沿著Y方向以及Z方向之剖面(亦即是圖3中所示之剖面)中，被形成為將配線60之表層部62從外周側來作覆蓋之環狀。有機被膜70，係包含有第1部分70a、第2部分70b、第3部分70c以及第4部分70d。
第1部分70a，係被設置在表層部62之第1部分62a與第2絕緣基材20之間，並覆蓋表層部62之第1部分62a。第2部分70b，係被設置在表層部62之第2部分62b與阻焊劑層30之第1部分31之間，並覆蓋表層部62之第2部分62b。第3部分70c，係被設置在表層部62之第3部分62c與阻焊劑層30之第2部分32之間，並覆蓋表層部62之第3部分62c。第4部分70d，係被設置在表層部62之第4部分62d與阻焊劑層30之第3部分33之間，並覆蓋表層部62之第4部分62d。
在本實施形態中，在第1部分70a與第3部分70c之間，係存在有Y方向之間隙Sc。藉由間隙Sc，第1部分70a和第3部分70c係被分斷。間隙Sc，係在Z方向上而位置於表層部62之第3部分62c與第2絕緣基材20之間。間隙Sc之Y方向之寬幅，例如，係與表層部62之第3部分62c之Y方向之厚度實質性相同。
同樣的，在第1部分70a與第4部分70d之間，係存在有Y方向之間隙Sd。藉由間隙Sd，第1部分70a和第4部分70d係被分斷。間隙Sd，係在Z方向上而位置於表層部62之第4部分62d與第2絕緣基材20之間。間隙Sd之Y方向之寬幅，例如，係與表層部62之第4部分62d之Y方向之厚度實質性相同。
接著，針對墊片80作說明。墊片80，係身為相較於配線60而Y方向之寬幅為廣之部分(參照圖2)。如同圖4中所示一般，墊片80，係被設置在第2絕緣基材20之第1面20a上。墊片80之周緣部，係被阻焊劑層30所覆蓋。被設置在墊片80上的有機被膜70之第2部分70b之一部分，係通過被設置在阻焊劑層30處之開口部O，而露出於印刷配線板5之外部。在本實施形態中，於墊片80處，係被連接有配線60之本體部61以及表層部62之雙方。
墊片80，例如係具備有與配線60相同之構成。亦即是，墊片80，係具備有本體部81、和表層部82。本體部81，係被與配線60之本體部61一體性地形成，並與配線60之本體部61相連續。本體部81，係在Z方向上而與後述之電子零件EC之連接端子S相重疊。在本實施形態中，本體部81，係當在Z方向上作觀察時身為圓形狀。但是，本體部81，係亦可為矩形狀或其他之形狀。
墊片80之表層部82，係被與配線60之表層部62一體性地作設置，並與配線60之表層部62相連續。表層部82，係包含有第1部分82a、第2部分82b、第3部分82c(參照圖2)、第4部分82d(參照圖2)以及第5部分82e。
第1部分82a，係位置在第2絕緣基材20與本體部81之間。第2部分82b，係在Z方向上從與第1部分82a相反側來與本體部81相重疊。第2部分82b之至少一部分，係包夾著有機被膜70之第2部分70b地而在Z方向上面向開口部O。第2部分82b之至少一部分，在安裝有電子零件EC之狀態下，係位置在電子零件EC之連接端子S與本體部81之間。在第2部分82b之至少一部分處，係被連接有電子零件EC之連接端子S。
第3部分82c，係與本體部81在Y方向上而並排，並沿著本體部81之側面而被作設置(參照圖2)。在本實施形態中，第3部分82c，係身為沿著本體部81之周面的圓弧狀。第4部分82d，係從與第3部分82c相反側起而與本體部81在Y方向上並排，並沿著本體部81之側面而被作設置(參照圖2)。在本實施形態中，第4部分82d，係身為沿著本體部81之周面的圓弧狀。第5部分82e，係從與配線60相反側起而與本體部81在X方向上並排，並沿著本體部81之側面而被作設置(參照圖2)。第5部分82e，當在X方向上作觀察的情況時，係身為在表層部82之中而與配線60相重疊之區域。第5部分82e，係被設置在第3部分82c與第4部分82d之間。在本實施形態中，第5部分82e，係身為沿著本體部81之周面的圓弧狀。
如同圖4中所示一般，有機被膜70之第1部分70a之一部分，係被設置在表層部82之第1部分82a與第2絕緣基材20之間，並覆蓋表層部82之第1部分82a。有機被膜70之第2部分70b之一部分，係被設置在表層部82之第2部分82b與阻焊劑層30之第1部分31之間以及表層部82之第2部分82b與開口部O之間，並覆蓋表層部82之第2部分82b。有機被膜70之一部分，係被設置在表層部82之第5部分82e與阻焊劑層30之間，並覆蓋表層部82之第5部分82e。詳細內容雖並未圖示，但是，有機被膜70之第3部分70c之一部分，係被設置在表層部82之第3部分82c與阻焊劑層30之第2部分32之間，並覆蓋表層部82之第3部分82c。有機被膜70之第4部分70d之一部分，係被設置在表層部82之第4部分82d與阻焊劑層30之第3部分33之間，並覆蓋表層部82之第4部分82d。
電子零件EC，例如係身為BGA(Ball Grid Array)封裝之電子零件。在本實施形態中，電子零件EC，係身為上述之記憶體控制器100、包含外部連接端子200之介面零件、NAND裝置300或者是DRAM400之任一者。連接端子S，例如，係身為BGA封裝之焊錫連接部(焊錫球)。
在本實施形態中，於墊片80之表面上，係被塗布有用以使電子零件EC之連接端子S與墊片80之間之連接性提高的助焊劑F。電子零件EC之連接端子S，係經由助焊劑F而被與墊片80之表面作連接。但是，助焊劑F係並非為必須，而亦可省略。
關連於墊片80之其他之說明，係只要在關連於接地層40之上述說明中，將「本體部41」、「表層部42」、「第1部分42a」、「第2部分42b」、「第3部分42c」、「第4部分42d」、「第1絕緣基材10」、「第2絕緣基材20」、「第1部分21」、「第2部分22」、「第3部分23」分別替換為「本體部81」、「表層部82」、「第1部分82a」、「第2部分82b」、「第3部分82c」、「第4部分82d」、「第2絕緣基材20」、「阻焊劑層30」、「第1部分31」、「第2部分32」、「第3部分33」即可。表2，係對於「在關連於接地層40之說明中所使用的構成要素(替換前之構成要素)」與「在關連於墊片80之說明中所使用的構成要素(替換後之構成要素)」之間之對應關係作展示。
[表2]
| 替換前之構成要素
| 替換後之構成要素
|
| 本體部41
| 本體部81
|
| 表層部42
| 表層部82
|
| 第1部分42a
| 第1部分82a
|
| 第2部分42b
| 第2部分82b
|
| 第3部分42c
| 第3部分82c
|
| 第4部分42d
| 第4部分82d
|
| 第1絕緣基板10
| 第2絕緣基板20
|
| 第2絕緣基板20
| 阻焊劑層30
|
| 第1部分21
| 第1部分31
|
| 第2部分22
| 第2部分32
|
| 第3部分23
| 第3部分33
|
＜4.印刷配線板之製造方法＞
圖5以及圖6，係為對於印刷配線板5之製造方法之其中一例作展示之圖。首先，如同圖5中之(a)所示一般，準備包含有第2導電材料M2之金屬箔45(例如銀箔)。在金屬箔45之單面(圖4中之下面)處，係被塗布有有機被膜50之材料，而被形成有層狀之有機被膜部51。有機被膜部51，例如係被設置在金屬箔45之單面之全面上。
接著，如同圖5中之(b)所示一般，於單面處被設置有有機被膜部51之金屬箔45，係被貼附在第1絕緣基材10之第1面10a上。對於第1絕緣基材10之金屬箔45之貼附，例如係藉由壓接而被進行，但是，係亦可採用其他之方法。藉由此，係對於第1絕緣基材10而形成第2導電層46。第2導電層46，係身為於X方向以及Y方向上而擴廣之面狀之層。於此，所謂「對於某一構成要素(構成要素A)而形成(或者是設置)其他之構成要素(構成要素B)」，係除了以使構成要素A之表面與構成要素B之表面相接的方式來形成的情況之外，亦包含有在構成要素A與構成要素B之間而中介存在有其他之層的情況。關於此定義，於以下，亦為相同。例如，所謂「對於第1絕緣基材10而形成第2導電層46」，係除了以使第1絕緣基材10之表面與第2導電層46相接的方式來形成的情況之外，亦包含有在第1絕緣基材10與第2導電層46之間而中介存在有其他之層的情況。在本實施形態中，在第1絕緣基材10與第2導電層46之間係中介存在有有機被膜部51。
接著，如同圖5中之(c)所示一般，在第2導電層46之表面上，形成包含第1導電材料M1之第1導電層47。例如，第1導電層47，係藉由在第2導電層46之表面上進行使用有第1導電材料M1之第1鍍敷處理，而被形成。第1鍍敷處理，係可採用電解鍍敷，亦可採用無電解鍍敷，但是，若是採用電解鍍敷，則係能夠合適地進行較厚的第1導電層47之成膜。第1導電層47，係身為於X方向以及Y方向上而擴廣之面狀之層。
接著，如同圖5中之(d)所示一般，對於第1導電層47、第2導電層46以及有機被膜部51進行圖案加工。亦即是，係藉由對於第1導電層47、第2導電層46以及有機被膜部51之不必要部分進行蝕刻，來將第1導電層47、第2導電層46以及有機被膜部51之不必要部分去除。藉由此，係從第1導電層47而形成接地層40之本體部41，並從第2導電層46而形成接地層40之表層部42之第1部分42a，並且從有機被膜部51而形成有機被膜50之第1部分50a。在本實施形態之說明中，係會有並不限定於被進行圖案加工之前之第1導電層47地而亦將藉由圖案加工來使不必要部分被去除後的第1導電層47(亦即是，接地層40之本體部41)稱作「第1導電層」的情況。
接著，如同圖6中之(e)所示一般，在接地層40之本體部41(亦即是被進行了圖案加工後之第1導電層47)之表面上，形成包含第2導電材料M2之第3導電層48。第3導電層48，係藉由在接地層40之本體部41之表面上進行使用有第2導電材料M2之第2鍍敷處理，而被形成。第2鍍敷處理，例如係為無電解鍍敷。
若是詳細作敘述，則被進行了圖案加工後之第1導電層47，係具備有在Z方向上而朝向與第2導電層46相反側之第1面47b、和朝向與第1面47b相異之方向之第2面47c、以及在Y方向上而朝向與第2面47c相反側之第3面47d。之後，第3導電層48，係以與第1導電層47之第1面47b、第2面47c以及第3面47d相接的方式而被形成。亦即是，係被形成有從3方向來包圍接地層40之本體部41的第3導電層48。第3導電層48，係包含有上述之接地層40之表層部42之第2部分42b、第3部分42c以及第4部分42d。藉由被形成有第3導電層48一事，藉由第3導電層48和被作了圖案加工的第2導電層46，係形成將接地層40之本體部41以環狀來作包圍的表層部42。藉由此，接地層40係被形成。
接著，如同圖6中之(f)所示一般，在接地層40之上面以及左右之側面處，有機被膜50之材料係被作塗布。藉由此，從3方向而包圍接地層40之有機被膜部52係被形成。有機被膜部52，係包含有上述之有機被膜50之第2部分50b、第3部分50c以及第4部分50d。藉由有機被膜部52被形成一事，藉由此有機被膜部52和上述之有機被膜部51，係形成將表層部42從外周側來以環狀作包圍的有機被膜50。
接著，如同圖6中之(g)所示一般，對於第1絕緣基材10以及接地層40而層積第2絕緣基材20。亦即是，係被設置有將上述之第1導電層47、第2導電層46以及第3導電層48從在Z方向上而與第1絕緣基材10相反側起而作覆蓋的第2絕緣基材20。
接著，如同圖6中之(h)所示一般，在第2絕緣基材20之第1面20a上形成配線60以及有機被膜70。配線60以及有機被膜70之製造方法的詳細內容，係與接地層40以及有機被膜50之製造方法的詳細內容(參照圖5(a)~(d)、圖6(e)~(g)所說明的內容)相同。進而，在本實施形態中，係藉由與配線60相同之工程而形成墊片80。
若是針對配線60以及墊片80作說明，則藉由被作了圖案加工之第1導電層47，配線60之本體部61以及墊片80之本體部81係被形成。在被作了圖案加工之第1導電層47處，係除了「在Z方向上而朝向與第2導電層46相反側之第1面47b」和「朝向與第1面47b相異之方向之第2面47c」以及「在Y方向上而朝向與第2面47c相反側之第3面47d」之外，亦在後續工程中而被形成有「與墊片80之表層部82之第5部分82e相接之第4面47e(參照圖4)」。而，第3導電層48，係以與第1導電層47之第1面47b、第2面47c、第3面47d以及第4面47e相接的方式而被形成。
最後，係對於第2絕緣基材20以及配線60而設置阻焊劑層30，並藉由形成開口部O，而使墊片80露出於印刷配線板5之外部。藉由此，印刷配線板5係完成。
＜5.作用＞
當在配線60中而流動高速訊號的情況時，係會有導致「在配線60之表面附近處而電流集中流動」的集膚效應變大的情況。在本實施形態中，起因於集膚效應而在配線60之表面附近流動的電流之至少一部分，係能夠在藉由相較於第1導電材料M1而電阻率為更小的第2導電材料M2所形成之配線60之表層部62中流動。
圖7，係為針對關連於印刷配線板5之集膚深度之例作展示之圖。圖7，例如係針對關連於PCIe之第5世代(16GHz)或者是第6世代(32GHz)的訊號之集膚深度作展示。圖7中之集膚深度d[μm]，若是將電阻率設為ρ[Ω･m]，並將角頻率(2πf)設為ω[Hz]，並且將磁導率設為μ[H/m]，則係藉由以下之式(1)而被求取出來。
如同圖7中所示一般，可以得知，在作為配線材料而使用有銀的情況時，相對於16GHz之訊號的集膚深度d係為0.5μm程度，相對於32GHz之訊號的集膚深度d係為0.35μm程度。亦即是，若是設置0.5μm程度或者是0.35μm程度之厚度的表層部62，則係能夠使起因於集膚效應而集中於配線60之表面附近的電流之大部分在表層部62中流動。
＜6.優點＞
在訊號之高速化更為進展的情況時，集膚效應之影響係會為更為增大的可能性。因此，在本實施形態中，印刷配線板5之配線60，係具備有包含第1導電材料M1之本體部61、和包含電阻率為較第1導電材料M1而更小之第2導電材料M2之表層部62。本體部61，係位置在第2絕緣基材20與阻焊劑層30之間。表層部62，係包含有位置在第2絕緣基材20與本體部61之間之第1部分62a。若依據此種構成，則起因於集膚效應而在配線60之表面附近流動的電流之至少一部分，係能夠通過藉由電阻率為小的第2導電材料M2所形成之表層部62而流動。藉由此，係能夠謀求傳輸特性之提升(例如，傳輸之高速化及/或傳輸損失之降低)。
於此，係亦可考慮將配線全體以電阻率為小之第2導電材料M2來形成。然而，電阻率相對性而言為小之第2導電材料M2(例如銀)，多係相較於電阻率相對性而言為大之第1導電材料M1(例如銅)而為高價。因此，若是將配線全體以第2導電材料M2來形成，則印刷配線板之製造成本係會變高。另一方面，在本實施形態中，係將配線60之本體部61藉由第1導電材料M1來形成，並將起因於集膚效應而電流有所集中之配線60之表層部62藉由第2導電材料M2來形成。若依據此種構成，則係能夠對於印刷配線板5之製造成本的提高作抑制，並且亦謀求印刷配線板5之傳輸特性之提升。
在本實施形態中，配線60之表層部62之第1部分62a之Z方向之厚度T4a，係較配線60之本體部61之Z方向之厚度T3而更薄。若依據此種構成，則係能夠將第2導電材料M2之使用量減少，而能夠對於印刷配線板5之製造成本的提高更進一步作抑制。進而，在本實施形態中，配線60之表層部62之第1部分62a之Z方向之厚度T4a與第2部分62b之Z方向之厚度T4b的合計，係較配線60之本體部61之Z方向之厚度T3而更薄。若依據此種構成，則係能夠將第2導電材料M2之使用量更進一步減少。
在本實施形態中，在配線60中，係流動有15GHz以上之頻率的高速訊號。配線60之表層部62之厚度T2a、T2b、T2c、T2d，例如係為0.5μm以下。若依據此種構成，則係能夠使在配線60中流動的電流之大部分在配線60之表層部62中流動。藉由此，係能夠謀求傳輸特性之更進一步的提升。進而，若是配線60之表層部62之厚度T2a、T2b、T2c、T2d係為0.5μm程度，則就算是藉由無電解鍍敷也能夠較為容易地製造。
在本實施形態中，配線60之表層部62，係包含有位置在阻焊劑層30與配線60之本體部61之間之第2部分62b。若依據此種構成，則係能夠使更多的電流通過表層部62而流動。藉由此，係能夠謀求傳輸特性之更進一步的提升。
在本實施形態中，成為參考部(reference)並流動有返回電流之接地層40，亦係具備有藉由第1導電材料M1所形成之本體部41、和藉由電阻率相對性而言為小的第2導電材料M2所形成之表層部42。若依據此種構成，則返回電流亦係成為容易流動，而能夠謀求印刷配線板5之傳輸特性的更進一步之提升。
於此，第2導電材料M2(例如銀)，係會有相較於第1導電材料M1(例如銅)而容易發生離子遷移(導電材料離子化並進入至絕緣材料中之現象)或腐蝕的情形。然而，在本實施形態中，係在配線60之表層部62與第2絕緣基材20之間設置有有機被膜70之一部分。藉由此，就算是在將配線60之表層部62藉由第2導電材料M2來形成的情況時，亦能夠對起因於第2導電材料M2所導致的離子遷移或腐蝕作抑制。藉由此，係能夠使印刷配線板5之長期信賴性提升。
在將墊片80之表面藉由第2導電材料M2(例如銀)來形成的情況時，相較於將墊片80之表面藉由第1導電材料M1(例如銅)來形成的情況，電子零件EC之連接端子S與墊片80之間之接合性係能夠變高。因此，在將墊片80之表面藉由第2導電材料M2(例如銀)來形成的情況時，係會有能夠將助焊劑F省略或者是將墊片80之表面之粗化處理省略的情形。故而，係會有能夠謀求印刷配線板5之製造成本之降低的情況。
(變形例)
接著，針對第1實施形態之變形例作說明。本變形例，係亦能夠與後述之第2~第4實施形態作組合而實施之。
圖8，係為對於第1實施形態之變形例的印刷配線板5M作展示之剖面圖。
印刷配線板5M，係並未包含有上述之有機被膜50之間隙Sa、Sb以及有機被膜70之間隙Sc、Sd。亦即是，有機被膜50之第1部分50a，係分別與有機被膜50之第3部分50c以及第4部分50d有所連接。同樣的，有機被膜70之第1部分70a，係分別與有機被膜70之第3部分70c以及第4部分70d有所連接。
圖9以及圖10，係為對於變形例之印刷配線板5M之製造方法作展示之圖。在本變形例之製造方法中，係將包含有第2導電材料M2之金屬箔45(例如銀箔)作為種層，並利用有被稱作閃蝕刻(flash ecthing)或快蝕刻(quick etching)之半加成(Semi-additive)法，在此點上，係與上述之第1實施形態之印刷配線板5的製造方法相異。
在本變形例之製造方法中，如同圖9中之(a)所示一般，係形成有對於第1絕緣基材10而設置有第2導電層46之中間體M。中間體M，係可藉由與參照圖5中之(a)、(b)所作了說明的第1實施形態之印刷配線板5相同之工程來製造之。中間體M，係與第1實施形態相同的，包含有中介存在於第1絕緣基材10與第2導電層46之間之有機被膜部51。
接著，如同圖9中之(b)所示一般，在第2導電層46之上設置遮罩MK。遮罩MK，係在第2導電層46之表面上對應於接地層40之本體部41所被作設置的區域以外之區域地而被作設置。
接著，如同圖9中之(c)所示一般，在並未被設置有遮罩MK之區域處，形成包含第1導電材料M1之第1導電層47。本變形例之第1導電層47，係身為並不進行圖案加工地而成為接地層40之本體部41的導電層。第1導電層47(亦即是，接地層40之本體部41)，係藉由進行使用有第1導電材料M1之第1鍍敷處理，而被形成。第1鍍敷處理，係可採用電解鍍敷，亦可採用無電解鍍敷，但是，若是採用電解鍍敷，則係能夠合適地進行較厚的本體部41之成膜。
接著，如同圖9中之(d)所示一般，將遮罩MK去除。其結果，第1導電層47之第1面47b、第2面47c以及第3面47d係露出於外部。第1面47b，係身為在Z方向上而朝向與第2導電層46相反側之面。第2面47c，係身為朝向與第1面47b相異之方向之面。第3面47d，係身為在Y方向上而朝向與第2面47c相反側之面。
接著，如同圖10中之(e)所示一般，在第1導電層47(亦即是，接地層40之本體部41)之表面上、以及第2導電層46中之並未被第1導電層47所覆蓋之區域之表面上，形成包含第2導電材料M2之第3導電層48。第3導電層48，係藉由進行使用有第2導電材料M2之第2鍍敷處理，而被形成。第2鍍敷處理，例如係為無電解鍍敷。第3導電層48，係以與第1導電層47之第1面47b、第2面47c、第3面47d以及第2導電層46中之並未被第1導電層47所覆蓋之區域之表面相接的方式而被形成。在此過程中，第3導電層48之厚度，係較在完成品中之接地層40之表層部42之厚度而更厚。
接著，如同圖10中之(f)所示一般，藉由被稱作閃蝕刻或快蝕刻之半加成法，來將第2導電層46之不必要部分、第3導電層48之不必要部分以及有機被膜部51之不必要部分去除。具體而言，第2導電層46中之並未被第1導電層47或第3導電層48所覆蓋之部分(第2導電層46之不必要部分)、第3導電層48之被設置在第2導電層46之不必要部分之表面上的部分(第3絕緣基材48之不必要部分)以及有機被膜部51中之位置於第2導電層46之不必要部分與第1絕緣基材10之間之部分(有機被膜部51之不必要部分)，係被去除。在此過程中，第3導電層48中的被設置在第1導電層47之第1面47b、第2面47c以及第3面47d之表面上的部分之厚度係變薄。藉由此蝕刻之工程結束一事，藉由第3導電層48和第2導電層46，係形成將接地層40之本體部41以環狀來作包圍的表層部42。藉由此，接地層40係被形成，並且有機被膜50之第1部分50a係被形成。在本實施形態中之所謂「閃蝕刻(快蝕刻)」，係指在使用有半加成法時，將為了進行圖案鍍敷所設置的薄的金屬種層全體性地藉由蝕刻來去除一事。
接著，如同圖10中之(g)所示一般，在接地層40之上面(第1導電層47之第1面47b)以及左右之側面(第1導電層47之第2面47c以及第3面47d)處，有機被膜50之材料係被作塗布。藉由此，從3方向而包圍接地層40之有機被膜部52係被形成。有機被膜部52，係包含有上述之有機被膜50之第2部分50b、第3部分50c以及第4部分50d。藉由有機被膜部52被形成一事，藉由此有機被膜部52和上述之有機被膜部51，係形成將表層部42從外周側來以環狀作包圍的有機被膜50。如同上述一般，在本變形例中，有機被膜50之第1部分50a，係分別與有機被膜50之第3部分50c以及第4部分50d有所連接。
之後，與第1實施形態之印刷配線板5相同的，對於第1絕緣基材10以及接地層40而層積第2絕緣基材20。又，藉由與本變形例之接地層40以及有機被膜50之製造方法相同的方法，配線60以及有機被膜70係被製造出來。最後，係設置阻焊劑層30。
(第2實施形態)
接著，針對第2實施形態作說明。第2實施形態，係使接地層40以及配線60之各者具備有雙重之有機被膜之層，在此點上，係與第1實施形態相異。以下所說明的構成以外之構成，係與第1實施形態之構成相同。
圖11，係為對於第2實施形態之印刷配線板5A作展示之剖面圖。在本實施形態中，印刷配線板5A，係除了第1實施形態之印刷配線板5之構成之外，更進而包含有有機被膜91以及有機被膜92。
有機被膜91，係被形成為將有機被膜50從外周側來作覆蓋之環狀。有機被膜91，係被設置在有機被膜50與第1絕緣基材10之間、以及有機被膜50與第2絕緣基材20之間。
同樣的，有機被膜91，係被形成為將有機被膜70從外周側來作覆蓋之環狀。有機被膜92，係被設置在有機被膜70與第2絕緣基材20之間、以及有機被膜70與阻焊劑層30之間。
在本實施形態中，有機被膜50、70，係如同上述一般地而身為對於第2導電材料M2之離子遷移作抑制的功能層。有機被膜50、70，例如，係藉由塗布螫合劑或硫醇劑等而被形成。有機被膜50、70之各者，係為「第1有機被膜」之其中一例。
另一方面，有機被膜91、92，係身為將有機被膜50、70與絕緣基材10、20或者是阻焊劑層30之間的接著性(接合性)提高之功能層。有機被膜91、92，係藉由與有機被膜50、70相異之材料而被形成。有機被膜91、92，係藉由相較於有機被膜50、70而更容易與絕緣基材10、20或者是阻焊劑層30作接著的材料而被形成。有機被膜91、92，例如，係藉由矽烷耦合劑而被形成。有機被膜91、92之各者，係為「第2有機被膜」之其中一例。
若依據此種構成，則就算是在為了對於離子遷移或腐蝕等作抑制而設置了有機被膜50、70的情況時，亦能夠將接地層40或配線60與絕緣基材10、20或者是阻焊劑層30之間的接著性提高。藉由此，係能夠使印刷配線板5A之長期信賴性更進一步提升。
(第3實施形態)
接著，針對第3實施形態作說明。第3實施形態，係具備有將接地層40和配線60作連接之通孔95，在此點上，係與第1實施形態相異。以下所說明的構成以外之構成，係與第1實施形態之構成相同。
圖12，係為對於第3實施形態之印刷配線板5B作展示之剖面圖。圖12，係將印刷配線板5B之一部分構成抽出並作展示。在本實施形態中，印刷配線板5B，係除了第1實施形態之印刷配線板5之構成之外，更進而具備有通孔95。在圖12所示之例中，印刷配線板5B，係具備有接地層40、和配線60、以及將接地層40和配線60作連接之通孔95。但是，通孔95，係並不被限定於將接地層40和配線60作連接之通孔，而亦可身為將複數之訊號用之配線60作連接之通孔。於此情況，係只要在以下之說明中的「接地層40」、「本體部41」、「表層部42」分別替換為「配線60」、「本體部61」、「表層部62」即可。通孔95，係為「導電性之連接部」之其中一例。但是，「導電性之連接部」，係亦可為貫孔等。
通孔95，係在Z方向上而中介存在於接地層40與配線60之間。亦即是，通孔95，係在Z方向上而與接地層40相重疊，並且在Z方向上與配線60相重疊。通孔95，係被設置在第2絕緣基材20之內部，並在第2絕緣基材20之內部而於Z方向上延伸。通孔95，例如係藉由第1導電材料M1而被形成。
通孔95，係作為Z方向之端部，而具備有第1端部95a、和位置於與第1端部95a相反側處之第2端部95b。通孔95之第1端部95a，係與接地層40之表層部42之第2部分42b相接。通孔95之第2端部95b，係與配線60之本體部61以及表層部62相接。藉由此，通孔95，係將接地層40與配線60作電性連接。
若依據此種構成，則由於通孔95與接地層40之表層部42係被作連接，因此，係能夠將在配線60之表層部62中所流動的電流有效率地導引至接地層40之表層部42處。藉由此，而使傳輸損失更進一步降低，而能夠謀求傳輸特性之提升。
(第4實施形態)
接著，針對第4實施形態作說明。第4實施形態，係使通孔95包含有藉由第2導電材料M2所形成之表層部，在此點上，係與第3實施形態相異。以下所說明的構成以外之構成，係與第3實施形態之構成相同。
圖13，係為對於第4實施形態之印刷配線板5C作展示之剖面圖。在本實施形態中，通孔95，係具備有本體部96、和表層部97。本體部96，係在Z方向上，位置於接地層40之表層部42之第2部分42b與配線60之本體部61之間。本體部96，係在第2絕緣基材20之內部而在Z方向上延伸。在本實施形態中，本體部96，係與配線60之本體部61相接。例如，本體部96，係具備有面向接地層40之底面96a、和從底面96a之周緣部起而朝向配線60延伸之周面96b。本體部96，係藉由第1導電材料M1而被形成。本體部96，係為「第3導電部」之其中一例。
表層部97，係藉由第2導電材料M2而被形成。表層部97，係為「第4導電部」之其中一例。表層部97，係包含有第1部分97a、和第2部分97b。
第1部分97a，係在Z方向上，位置於接地層40之表層部42與通孔95之本體部96之間。第1部分97a，係沿著通孔95之本體部96之底面96a而在X方向以及Y方向上延伸。第1部分97a，係在Z方向上與接地層40之表層部42相接，並且在Z方向上與通孔95之本體部96相接。
第2部分97b，係從第1部分97a之周緣部起朝向配線60之表層部62而延伸。第2部分97b，係沿著通孔95之本體部96之周面96b而延伸。第2部分97b，係在X方向以及Y方向上，位置於第2絕緣基材20與通孔95之本體部96之間。第2部分97b，係被形成為在X方向以及Y方向上而包圍本體部96之環狀。第2部分97b，係與配線60之表層部62之第1部分62a相接。亦即是，第1部分97a以及第2部分97b，係形成將接地層40之表層部42與配線60之表層部62作連接的電阻率為小之電流路徑。
接著，針對第4實施形態之印刷配線板5C之製造方法作說明。
圖14以及圖15，係為對於印刷配線板5C之製造方法之其中一例作展示之圖。首先，藉由與參照圖5以及圖6所作了說明的第1實施形態之印刷配線板5相同之工程，來形成圖6中之(g)所示之中間構造體。之後，如同圖14中之(k)所示一般，準備包含有第2導電材料M2之金屬箔65(例如銀箔)。在金屬箔65之單面(圖12中之下面)處，係被塗布有有機被膜70之材料，而被形成有層狀之有機被膜部71。有機被膜部71，例如係被設置在金屬箔65之單面之全面上。
接著，如同圖14中之(l)所示一般，於單面處被設置有有機被膜部71之金屬箔65，係被貼附在上述中間構造體之第2絕緣基材20之第1面20a上。對於第2絕緣基材20之金屬箔65之貼附，例如係藉由壓接而被進行，但是，係亦可採用其他之方法。藉由此，係對於第2絕緣基材20而形成導電層66。導電層66，係身為於X方向以及Y方向上而擴廣之面狀之層。
接著，如同圖14中之(m)所示一般，在導電層66之上形成保護膜(阻劑)P2。之後，通過被形成於保護膜P2處之開口部P2a，而設置在Z方向上貫通導電層66、有機被膜部71以及第2絕緣基材20之孔部20h。例如，在形成孔部20h之過程中，位置於與孔部20h相對應之區域處的有機被膜50之第2部分50b之一部分係被去除。其結果，在後續工程中通孔95係成為並不隔著有機被膜50地而與接地層40之表層部42相接。當使通孔95替代接地層40而與配線60作連接的情況、或者是使通孔不僅是接地層40而亦進而與配線60作連接的情況時，通孔95係成為並不隔著有機被膜70地而與配線60之表層部62相接。
接著，保護膜P2係被去除，如同圖14中之(n)所示一般，係對於孔部20h之內面和導電層66之表面而進行使用有第2導電材料M2之鍍敷處理。藉由此，沿著孔部20h之內面，包含有第2導電材料M2之導電層67係被形成。另外，在設置導電層67之前，係亦可追加「在孔部20h之內面而設置與有機被膜50(或者是有機被膜70)相同之有機被膜」之工程。導電層67，係形成通孔95之表層部97，並且形成配線60之表層部62之第1部分62a之一部分。
接著，如同圖15中之(o)所示一般，係對於導電層66之上而進行使用有第1導電材料M1之鍍敷處理。藉由此，來將孔部20h之內部作填埋並形成通孔95之本體部96，並且形成在導電層66之上而擴廣的包含有第1導電材料M1之導電層68。藉由本工程所形成之本體部96，係與之前所被形成的表層部97一同地成為通孔95。
接著，如同圖15中之(p)所示一般，對於導電層66、有機被膜部71以及導電層68進行圖案加工。藉由此，係從導電層66而形成配線60之表層部62之第1部分62a，並從導電層68而形成配線60之本體部61，並且從有機被膜部71而形成有機被膜70之第1部分70a。之後，如同圖15中之(q)、(r)所示一般，藉由進行與圖5中之(e)、(f)相同之工程，配線60之表層部62以及有機被膜70係被形成。
若依據此種構成，則從配線60而流動至接地層40的電流之至少一部分，係能夠通過藉由電阻率為小的第2導電材料M2所形成之通孔95之表層部97而流動。藉由此，係能夠使印刷配線板5之傳輸特性更進一步提升。
以上，雖係針對數個的實施形態以及變形例作了說明，但是，實施形態係並不被限定於上述之例。上述之數個的實施形態以及變形例，係亦可相互作組合並實現之。
若依據以上所說明了的至少1個的實施形態，則印刷配線板，係具備有第1絕緣部、第2絕緣部、第1導電部以及第2導電部。前述第1導電部，係位置於前述第1絕緣部與前述第2絕緣部之間，並包含第1導電材料。前述第2導電部，係包含有位置於前述第1絕緣部與前述第1導電部之間之第1部分，並包含電阻率為較前述第1導電材料而更小之第2導電材料。若依據此種構成，則係能夠謀求傳輸特性之提升。
雖係針對本發明之數種實施形態作了說明，但是，該些實施形態，係僅為作為例子所提示者，而並非為對於本發明之範圍作限定者。此些之實施形態，係可藉由其他之各種形態來實施，在不脫離發明之要旨的範圍內，係可進行各種之省略、置換、變更。此些之實施形態及其變形，係被包含於發明之範圍以及要旨內，並且亦被包含於申請專利範圍中所記載之發明及其均等範圍內。
