TWI593028B - 電子機器及基板之製造方法 - Google Patents

電子機器及基板之製造方法 Download PDF

Info

Publication number
TWI593028B
TWI593028B TW104128914A TW104128914A TWI593028B TW I593028 B TWI593028 B TW I593028B TW 104128914 A TW104128914 A TW 104128914A TW 104128914 A TW104128914 A TW 104128914A TW I593028 B TWI593028 B TW I593028B
Authority
TW
Taiwan
Prior art keywords
insulating layer
wire
conductor
conductor portion
substrate
Prior art date
Application number
TW104128914A
Other languages
English (en)
Other versions
TW201628106A (zh
Inventor
Akihiko Happoya
yoshikazu Furumiya
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201628106A publication Critical patent/TW201628106A/zh
Application granted granted Critical
Publication of TWI593028B publication Critical patent/TWI593028B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • G06F1/1658—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories related to the mounting of internal components, e.g. disc drive or any other functional module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8593—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape
    • H01L2224/85947—Reshaping, e.g. for severing the wire, modifying the wedge or ball or the loop shape by mechanical means, e.g. "pull-and-cut", pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1441—Ferroelectric RAM [FeRAM or FRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

電子機器及基板之製造方法
本發明之實施形態係關於一種電子機器及基板之製造方法。
已知有如電容器、電阻及半導體零件之電子零件埋入至內部的基板。此種基板例如被稱為零件內置基板或半導體埋入基板。
內部埋入有電子零件之基板相較於僅於表面安裝有電子零件之基板，製造時間或製造成本容易增大。
本發明之實施形態提供一種能減少製造時間及製造成本的電子機器及基板之製造方法。
一實施形態之電子機器包括基板。基板包括第一絕緣層、第二絕緣層、電子零件、第二導體部及第一導線。第一絕緣層具有第一面。第二絕緣層與第一絕緣層之第一面重疊並附著於該第一面，並且具有位於第一面之相反側之第二面。電子零件埋入至第二絕緣層而由該第二絕緣層覆蓋，並且具有：第三面，其安裝於第一絕緣層之第一面；第四面，其位於第三面之相反側；及第一導體部，其設置於第四面。第二導體部設置於第二絕緣層之第二面。第一導線埋入至第二絕緣層，將第一導體部與第二導體部電性連接，並且具有：第一連接部，其熔接於第一導體部；及第一延伸部，其自第一連接部向第二導體部延伸並介置於第一連接部與第二導體部之間。
根據實施形態，可提供一種能減少製造時間及製造成本的電子 機器及基板之製造方法。
10‧‧‧可攜式電腦
11‧‧‧第一殼體
11a‧‧‧上表面
12‧‧‧第二殼體
13‧‧‧顯示器模組
15‧‧‧鍵盤
16‧‧‧觸控板
18‧‧‧SSD
21‧‧‧電路基板
21a、48a‧‧‧安裝面
21b‧‧‧端面
22‧‧‧記憶模組
23‧‧‧連接器
31‧‧‧模組基板
31a‧‧‧搭載面
31b、48b‧‧‧連接面
32‧‧‧記憶零件
33‧‧‧控制器
34‧‧‧密封部
35‧‧‧凸塊
41‧‧‧第一絕緣層
41a‧‧‧第一表面
41b‧‧‧第二表面
41c‧‧‧第一孔
42‧‧‧第二絕緣層
42a‧‧‧第三表面
43‧‧‧第三絕緣層
43a‧‧‧第四表面
43b‧‧‧第二孔
44‧‧‧第四絕緣層
44a‧‧‧第五表面
44b‧‧‧第三孔
45‧‧‧第五絕緣層
45a‧‧‧第六表面
45b‧‧‧第四孔
46‧‧‧導體圖案
46a‧‧‧第一導體圖案
46b‧‧‧第二導體圖案
46c‧‧‧第三導體圖案
46d‧‧‧第四導體圖案
46e‧‧‧第五導體圖案
46f‧‧‧第六導體圖案
47‧‧‧通孔
47a‧‧‧第一通孔
47b‧‧‧第二通孔
47c‧‧‧第三通孔
47d‧‧‧第四通孔
48‧‧‧記憶體元件
48a‧‧‧安裝面
48b‧‧‧連接面
48c‧‧‧電極
51‧‧‧第一導線
51a‧‧‧第一連接部
51b‧‧‧第一延伸部
52‧‧‧第二導線
52a‧‧‧第二連接部
52b‧‧‧第二延伸部
80‧‧‧打線接合裝置
81‧‧‧毛細管
81a‧‧‧前端部
81b‧‧‧插通孔
82、82A、82B‧‧‧接合線
85‧‧‧導體膜
91‧‧‧柱形凸塊
91a‧‧‧接合部
91b‧‧‧突出部
101‧‧‧第三導線
101a‧‧‧第三連接部
101b‧‧‧第三延伸部
102‧‧‧第四導線
102a‧‧‧第四連接部
102b‧‧‧第五連接部
102c‧‧‧第四延伸部
圖1係表示第一實施形態之可攜式電腦的立體圖。
圖2係表示第一實施形態之SSD(Solid State Drive，固態驅動器)的立體圖。
圖3係概略性表示第一實施形態之記憶模組之剖視圖。
圖4係概略性表示第一實施形態之記憶零件之剖視圖。
圖5係概略性表示第一實施形態之晶片接合有記憶體元件的第一絕緣層之剖視圖。
圖6係概略性表示第一實施形態之經打線接合的記憶體元件及第一絕緣層之剖視圖。
圖7係概略性表示第一實施形態之埋入至第二絕緣層之記憶體元件及接合線之剖視圖。
圖8係概略性表示第一實施形態之經研磨後的第二絕緣層與接合線之剖視圖。
圖9係表示第一實施形態之形成於第二絕緣層的導體膜之剖視圖。
圖10係表示第一實施形態之形成於第二絕緣層之第三導體圖案之剖視圖。
圖11係概略性表示第二實施形態之記憶零件之剖視圖。
圖12係概略性表示第二實施形態之形成有柱形凸塊的記憶體元件之剖視圖。
圖13係概略性表示第二實施形態之經研磨後的第二絕緣層與柱形凸塊之剖視圖。
圖14係表示第二實施形態之形成於第二絕緣層之第三導體圖案之剖視圖。
圖15係概略性表示第三實施形態之記憶零件之剖視圖。
圖16係概略性表示第三實施形態之經打線接合之第一絕緣層之剖視圖。
圖17係概略性表示第三實施形態之經研磨的第二絕緣層與接合線之剖視圖。
圖18係表示第三實施形態之形成於第二絕緣層之第三導體圖案之剖視圖。
以下，參照圖1至圖10對第一實施形態進行說明。再者，存在對實施形態之構成要素或該要素之說明一併記載複數種表達方式之情形。該構成要素及說明能以未記載之其他表達方式來表現。進而，未記載有複數種表達方式的構成要素及說明能以其他表達方式來表現。
圖1係表示第一實施形態之可攜式電腦10的立體圖。可攜式電腦10可作為電子機器之一例。如圖1所示，可攜式電腦10具有第一殼體11、第二殼體12及顯示器模組13。第一及第二殼體11、12亦可被稱作例如盒體、外殼部及壁。
第一殼體11具有上表面11a。於上表面11a設置有鍵盤15及觸控板16。第一殼體11例如收納如安裝有中央運算處理裝置(CPU)之母板的基板、如硬盤驅動器(Hard Disk Drive，HDD)或固態驅動器(Solid State Drive，SSD)的記憶裝置及如電池的各種零件。如圖1中之虛線所示，於第一殼體11收納有SSD18。SSD18可作為電子機器之一例，亦可被成為例如半導體裝置、記憶裝置、基板模組、模組及零件。
第二殼體12係利用例如鉸鏈而可轉動地安裝於第一殼體11。例如，第二殼體12可在覆蓋第一殼體11之上表面11a的關閉位置與自第一殼體11之端部立起的打開位置之間轉動。
顯示器模組13收納於第二殼體12內。顯示器模組13係利用設置 於第二殼體12之顯示器開口12a而露出。顯示器模組13係在利用顯示器開口12a而露出之畫面上顯示圖像。
圖2係表示第一實施形態之SSD18的立體圖。如圖2所示，SSD18具有電路基板21、複數個記憶模組22及連接器23。本實施形態之SSD18中，雖然使如電路基板21或記憶模組22的各種零件露出，但亦可具有收納該等零件之殼體。
如複數個圖式所示，於本說明書中，定義了X軸、Y軸及Z軸。X軸、Y軸及Z軸相互正交。X軸沿SSD18之長度延伸。Y軸沿SSD18之寬度延伸。Z軸沿SSD18之厚度延伸。
電路基板21亦被稱為例如安裝基板及基板。電路基板21例如為形成為大致矩形狀(四邊形狀)的印刷配線板。再者，電路基板21既可為如撓性印刷配線板的其他基板，亦可形成為其他形狀。電路基板21具有大致平坦之安裝面21a。
連接器23自電路基板21之一個端面21b突出。連接器23例如與電路基板21一體地形成。連接器23例如安裝於設置於第一殼體11內部的連接器。藉此，於SSD18與可攜式電腦10(主機裝置)之間，可經由連接器23傳輸信號。
記憶模組22係被稱為例如單封裝SSD的封裝件。再者，記憶模組22亦可為如球形陣列(Ball Grid Array，BGA)或晶片尺寸封裝(Chip Size Package，CSP)的其他零件。
記憶模組22並列安裝於電路基板21之安裝面21a。再者，記憶模組22既可安裝於電路基板21之另一面，亦可分散地安裝。
圖3係概略性表示第一實施形態之記憶模組22之剖視圖。如圖3所示，記憶模組22具有模組基板31、複數個記憶零件32、控制器33、密封部34及複數個凸塊35。
模組基板31例如為印刷配線板，但亦可為其他基板。模組基板 31具有搭載面31a與連接面31b。於搭載面31a安裝有如記憶零件32及控制器33的各種零件。連接面31b位於搭載面31a之相反側。
記憶零件32係基板之一例，亦可被稱為例如零件內置基板、半導體埋入基板(嵌入式晶片級封裝(Embedded Wafer Level Package，EWLP)、封裝件及零件。記憶零件32例如具有記憶體的元件，且可記憶信息。複數個記憶零件32係在相互重疊並電性連接的狀態下安裝於模組基板31的搭載面31a。亦可在相互重疊的記憶零件32之間介置其他部件。
控制器33控制記憶零件32。控制器33的功能例如可藉由執行記憶於記憶零件32或設置於控制器33的唯讀記憶體(Read Only Memory，ROM)中之韌體的處理器或硬體而實現。控制器33例如可根據來自主機裝置之指令自記憶零件32讀取資料或將資料寫入記憶零件32。
密封部34覆蓋模組基板31之搭載面31a，該搭載面31a上安裝有如記憶零件32及控制器33的零件。藉此，記憶零件32及控制器33由密封部34覆蓋。密封部34例如係由絕緣性之合成樹脂製作而成，但亦可由其他材料製作而成。
凸塊35設置於模組基板31之連接面31b。凸塊35例如為焊球，且將形成於模組基板31之連接面31b上的記憶模組22之電極與形成於電路基板21之安裝面21a上的電路基板21之電極之間電性連接。
圖4係概略性表示第一實施形態之記憶零件32之剖視圖。如圖4所示，記憶零件32具有第一絕緣層41、第二絕緣層42、第三絕緣層43、第四絕緣層44、第五絕緣層45、複數個導體圖案46、複數個通孔47、記憶體元件48、複數個第一導線51及複數個第二導線52。
第一至第五絕緣層41~45亦可被稱為例如積層部、絕緣部、基部、覆蓋部、密封部、層、板及壁。導體圖案46亦可被稱為例如導體 部、導電部、焊墊、電極及配線。通孔47亦可被稱為例如導體部、導電部及連接部。
第一絕緣層41例如係由含二氧化矽填料之環氧樹脂製作而成，且形成為大致矩形(四邊形)的板狀。再者，第一絕緣層41既可由其他材料製作而成，亦可形成為其他形狀。
第一絕緣層41具有第一表面41a與第二表面41b。第一表面41a係第一面之一例。第二表面41b係第五面之一例。第一表面41a及第二表面41b分別形成為大致平坦。第二表面41b位於第一表面41a之相反側。
於第一絕緣層41設置有複數個第一孔41c。第一孔41c沿第一絕緣層41之厚度方向(沿Z軸之方向)延伸。第一孔41c係隨著自第二表面41b向沿Z軸之方向前進而寬度縮小之錐狀的孔。第一孔41c之最小直徑例如為50μm，但並不限定於此。
第二絕緣層42例如係由含二氧化矽填料之環氧樹脂製作而成。作為第二絕緣層42之材料的該環氧樹脂具有與作為第一絕緣層41之材料之環氧樹脂不同的成分及特徵。例如，作為第二絕緣層42之材料之環氧樹脂的軟化時之黏度低於作為第一絕緣層41之材料之環氧樹脂。再者，第一絕緣層41之材料與第二絕緣層42之材料亦可相同。
第二絕緣層42附著於第一絕緣層41之第一表面41a，並覆蓋第一表面41a。換言之，第二絕緣層42與第一絕緣層41之第一表面41a重疊。
第二絕緣層42具有大致平坦之第三表面42a。第三表面42a係第二面之一例。第三表面42a位於第二絕緣層42的與第一絕緣層41之第一表面41a相接的面之相反側。換言之，第三表面42a位於第一絕緣層41之第一表面41a之相反側。
第三至第五絕緣層43~45例如係由含二氧化矽填料之環氧樹脂 製作而成。作為第三至第五絕緣層43~45之材料之環氧樹脂既可與作為第一或第二絕緣層41、42之材料之環氧樹脂相同，亦可不同。
第三絕緣層43附著於第二絕緣層42之第三表面42a，並覆蓋第三表面42a。第三絕緣層43具有大致平坦的第四表面43a。第三絕緣層43的第四表面43a位於第二絕緣層42之第三表面42a之相反側。
於第三絕緣層43設置有複數個第二孔43b。第二孔43b係隨著自第四表面43a向沿Z軸之方向前進而寬度縮小之錐狀的孔。第二孔43b之最小直徑例如為50μm，但並不限定於此。
第四絕緣層44附著於第三絕緣層43的第四表面43a，並覆蓋第四表面43a。第四絕緣層44具有大致平坦的第五表面44a。第四絕緣層44的第五表面44a位於第三絕緣層43的第四表面43a之相反側。
於第四絕緣層44設置有複數個第三孔44b。第三孔44b係隨著自第五表面44a向沿Z軸之方向前進而寬度縮小之錐狀的孔。第三孔44b之最小直徑例如為50μm，但並不限定於此。
第五絕緣層45附著於第一絕緣層41的第二表面41b，並覆蓋第二表面41b。第五絕緣層45具有大致平坦的第六表面45a。第五絕緣層45的第六表面45a位於第一絕緣層41的第二表面41b之相反側。
於第五絕緣層45設置有複數個第四孔45b。第四孔45b係隨著自第六表面45a向沿Z軸之方向前進而寬度縮小之錐狀的孔。第四孔45b之最小直徑例如為50μm，但並不限定於此。
複數個導體圖案46例如係由銅製作而成。銅係包含銅之金屬之一例。再者，導體圖案46亦可由其他材料製作而成。複數個導體圖案46具有複數個第一導體圖案46a、複數個第二導體圖案46b、複數個第三導體圖案46c、複數個第四導體圖案46d、複數個第五導體圖案46e及複數個第六導體圖案46f。第一至第六導體圖案46a~46f形成設置於記憶零件32的電路的至少一部分，且可具有例如焊墊、焊盤及配線 的各種圖案。
第一導體圖案46a係第三導體部之一例。複數個第一導體圖案46a係在與第一孔41c重疊之位置設置於第一絕緣層41之第一表面41a。第一導體圖案46a由第二絕緣層42覆蓋。故而，第一導體圖案46a設置於記憶零件32之內部。
第二導體圖案46b係第五導體部之一例。複數個第二導體圖案46b係在與第一孔41c重疊之位置設置於第一絕緣層41的第二表面41b。第二導體圖案46b由第五絕緣層45覆蓋。故而，第二導體圖案46b設置於記憶零件32之內部。
第三導體圖案46c係第二及第四導體部之一例。複數個第三導體圖案46c係在與第二孔43b重疊之位置設置於第二絕緣層42之第三表面42a。第三導體圖案46c由第三絕緣層43覆蓋。故而，第三導體圖案46c設置於記憶零件32之內部。
複數個第四導體圖案46d係在與第二孔43b重疊之位置設置於第三絕緣層43的第四表面43a。第四導體圖案46d由第四絕緣層44覆蓋。故而，第四導體圖案46d設置於記憶零件32之內部。
複數個第五導體圖案46e係在與第三孔44b重疊之位置設置於第四絕緣層44的第五表面44a。複數個第六導體圖案46f係在與第四孔45b重疊之位置設置於第五絕緣層45的第六表面45a。第五及第六導體圖案46e、46f可用作設置於記憶零件32的表面的焊墊。
複數個通孔47例如係由銅製作而成。再者，通孔47亦可由其他材料製作而成。複數個通孔47具有複數個第一通孔47a、複數個第二通孔47b、複數個第三通孔47c及複數個第四通孔47d。第一通孔47a係通孔之一例。
第一通孔47a設置於第一絕緣層41。第一通孔47a例如為填充於第一孔41c之導體或形成於第一孔41c之內表面之導體的膜。故而，第一 通孔47a形成為隨著自第二表面41b向沿Z軸之方向前進而寬度縮小之錐狀。第一通孔47a將第一導體圖案46a與第二導體圖案46b之間電性連接。
第二通孔47b設置於第三絕緣層43。第二通孔47b例如為填充於第二孔43b之導體或形成於第二孔43b之內表面之導體的膜。故而，第二通孔47b形成為隨著自第四表面43a向沿Z軸之方向前進而寬度縮小之錐狀。第二通孔47b將第三導體圖案46c與第四導體圖案46d之間電性連接。
第三通孔47c設置於第四絕緣層44。第三通孔47c例如為填充於第三孔44b之導體或形成於第三孔44b之內表面之導體的膜。故而，第三通孔47c形成為隨著自第五表面44a向沿Z軸之方向前進而寬度縮小之錐狀。第三通孔47c將第四導體圖案46d與第五導體圖案46e之間電性連接。
第四通孔47d設置於第五絕緣層45。第四通孔47d例如為填充於第四孔45b之導體或形成於第四孔45b之內表面之導體的膜。故而，第四通孔47d形成為隨著自第六表面45a向沿Z軸之方向前進而寬度縮小之錐狀。第四通孔47d將第二導體圖案46b與第六導體圖案46f之間電性連接。
記憶體元件48係電子零件之一例，亦可被稱為例如內置零件、半導體零件、元件、晶片及零件。再者，電子零件並不限定於記憶體元件48，例如亦可為被稱為積體電路、LSI(Large Scale Integration，大規模積體電路)及裸晶片的各種零件。
記憶體元件48例如為NAND(Not AND，非及)型快閃記憶體的元件。記憶體元件48並不限定於NAND型快閃記憶體，例如亦可為如隨機存取記憶體(Resistance Random Access Memory，ReRAM)或鐵電隨機存取記憶體(Ferroelectric Random Access Memory，FeRAM)的其他 記憶體。
記憶體元件48係在安裝於第一絕緣層41之第一表面41a的狀態下埋入至第二絕緣層42。故而，記憶體元件48由第二絕緣層42覆蓋。記憶體元件48具有安裝面48a、連接面48b及複數個電極48c。
安裝面48a係第三面之一例。安裝面48a例如係藉由晶片接合而接著於形成在第一絕緣層41之一個第一導體圖案46a。換言之，安裝面48a安裝於第一絕緣層41之第一表面41a。再者，安裝面48a既可直接安裝於第一表面41a，亦可藉由其他方法安裝。
連接面48b係第四面之一例。連接面48b位於安裝面48a之相反側。於連接面48b設置有複數個電極48c。電極48c係第一導體部之一例，亦可被稱為例如端子部、導電部及焊墊。連接面48b及電極48c由第二絕緣層42覆蓋。故而，電極48c設置於記憶零件32之內部。
第一導線51係第一導線及導電部件之一例。第二導線52係第二導線及導電部件之一例。第一及第二導線51、52亦可被稱為例如導體部、連接部、導電部、接合線、線材及配線。
第一及第二導線51、52係由銅製作之接合線。銅係包含銅之金屬之一例。再者，第一及第二導線51、52亦可由如包含銅之合金或金、銀合金及鋁合金的其他導體製作。第一及第二導線51、52具有可撓性。
於本實施形態中，第一及第二導線51、52之材料與導體圖案46之材料及通孔47之材料相同。然而，第一及第二導線51、52之結晶構造與導體圖案46及通孔47之結晶構造不同。
第一及第二導線51、52例如係藉由對作為原料的銅進行熔解、利用鑄造的鑄錠化、壓延、拉拔、熱處理及捲繞而形成。另一方面，導體圖案46及通孔47例如係由電解電鍍或無電電鍍而形成。故而，第一及第二導線51、52之結晶構造與導體圖案46及通孔47之結晶構造互 不相同。
第一導線51埋入至第二絕緣層42。故而，第一導線51設置於記憶零件32之內部。第一導線51之一端部電性連接於對應的記憶體元件48之電極48c。第一導線51之另一端部電性連接於對應的第三導體圖案46c。亦即，第一導線51將記憶體元件48之電極48c與對應的第三導體圖案46c之間電性連接。
第一導線51具有第一連接部51a與第一延伸部51b。第一連接部51a係第一連接部及連接部之一例，亦可被稱為例如端部、接合部、接著部、焊接部及扁平部。第一延伸部51b係第一延伸部及延伸部之一例，亦可被稱為例如線部、突出部及介置部。
第一連接部51a設置於第一導線51之一端部。第一連接部51a例如係由所謂的第一接合(球形接合)而形成，且呈大致圓盤狀。第一連接部51a例如係利用熔接於記憶體元件48之電極48c而接合於該電極48c。藉此，第一連接部51a電性連接於電極48c。
第一延伸部51b介置於第一連接部51a與第三導體圖案46c之間。第一延伸部51b自第一連接部51a向第三導體圖案46c延伸。作為第一導線51之另一端部之第一延伸部51b之端部電性連接於第三導體圖案46c。
第一延伸部51b沿相對於第一絕緣層41之第一表面41a之法線方向交叉的方向延伸。換言之，第一延伸部51b相對於第一絕緣層41之第一表面41a之法線方向傾斜地延伸。第一延伸部51b彎曲成曲線狀。再者，第一延伸部51b既可在至少一處彎曲，亦能以直線狀延伸。
第一延伸部51b形成為直徑大致固定的圓柱狀。第一延伸部51b之直徑係第一延伸部之寬度之一例。再者，第一延伸部51b亦可形成為其他形狀。該情形時，第一延伸部51b之寬度係與第一延伸部51b延伸之方向正交之方向上之第一延伸部51b之最大寬度。
第一延伸部51b之直徑例如為20μm。亦即，第一延伸部51b之直徑小於第一至第四孔41c、43b、44b、45b之最小直徑。進而，第一延伸部51b之直徑小於第一至第四通孔47a~47d之最小直徑。再者，第一延伸部51b之直徑並不限定於此。
第一連接部51a之寬度寬於第一延伸部51b之直徑(寬度)。第一連接部51a之寬度係與第一連接部51a之厚度方向(沿Z軸之方向)正交的方向(XY平面)上的第一連接部51a之最大寬度。第一連接部51a形成為較第一延伸部51b更接近扁平。第一連接部51a與記憶體元件48之電極48c之間的接觸面積寬於相對於第一延伸部51b延伸之方向正交之該第一延伸部51b的剖面面積。
第二導線52埋入至第二絕緣層42。故而，第二導線52設置於記憶零件32之內部。第二導線52之一端部電性連接於對應的第一導體圖案46a。第二導線52之另一端部電性連接於對應的第三導體圖案46c。亦即，第二導線52將第一導體圖案46a與對應的第三導體圖案46c之間電性連接。
第二導線52具有第二連接部52a與第二延伸部52b。第二連接部52a係第二連接部及連接部之一例，亦可被稱為例如端部、接合部、接著部、焊接部及扁平部。第二延伸部52b係第二延伸部及延伸部之一例，亦可被稱為例如線部、突出部及介置部。
第二連接部52a設置於第二導線52之一端部。第二連接部52a例如係利用所謂的第二接合(針腳式接合)而形成，且呈扁平的形狀。第二連接部52a例如係藉由熔接於第一導體圖案46a而接合於該第一導體圖案46a。藉此，第二連接部52a電性連接於第一導體圖案46a。
第二延伸部52b介置於第二連接部52a與第三導體圖案46c之間。第二延伸部52b自第二連接部52a向第三導體圖案46c延伸。作為第二導線52之另一端部之第二延伸部52b之端部電性連接於第三導體圖案 46c。
第二延伸部52b沿相對於第一絕緣層41之第一表面41a之法線方向交叉的方向延伸。換言之，第二延伸部52b相對於第一絕緣層41之第一表面41a之法線方向傾斜地延伸。第二延伸部52b彎曲成曲線狀。再者，第二延伸部52b既可在至少一處彎曲，亦能以直線狀延伸。
第二延伸部52b形成為直徑大致固定的圓柱狀。再者，第二延伸部52b亦可形成為其他形狀。該情形時，第二延伸部52b之寬度係與第二延伸部52b延伸之方向正交之方向上之第二延伸部52b之最大寬度。
第二延伸部52b之直徑例如為20μm。亦即，第二延伸部52b之直徑小於第一至第四孔41c、43b、44b、45b之最小直徑。進而，第二延伸部52b之直徑小於第一至第四通孔47a~47d之最小直徑。再者，第二延伸部52b之直徑並不限定於此。
第二連接部52a之寬度寬於第二延伸部52b之直徑(寬度)。第二連接部52a之寬度係與第二連接部52a之厚度方向(沿Z軸之方向)正交的方向(XY平面)上的第二連接部52a之最大寬度。第二連接部52a形成為較第二延伸部52b更接近扁平。第二連接部52a與第一導體圖案46a之間的接觸面積寬於相對於第二延伸部52b延伸之方向正交之該第二延伸部52b的剖面面積。
記憶體元件48之連接面48b與第二絕緣層42之第三表面42a之間的沿Z軸之方向上的距離長於第一導線51之第一延伸部51b之最大寬度(直徑)。同樣地，第一絕緣層41之第一表面41a與第二絕緣層42之第三表面42a之間的沿Z軸之方向上的距離長於第二導線52之第二延伸部52b之最大寬度(直徑)。
另一方面，第一、第三、第四、第五絕緣層41、43、44、45的厚度與各自的通孔47之最大寬度相同或短於各自的通孔47。第一絕緣層41的厚度係第一表面41a與第二表面41b之間的沿Z軸之方向上的距 離。通孔47之最大寬度係與通孔47的深度方向(沿Z軸之方向)正交的方向(XY平面)上的通孔47之最大寬度。
以下，參考圖4至圖10，例示上述記憶零件32之製造方法之一部分。再者，記憶零件32並不限定於以下所說明之方法，亦可藉由其他方法製造。
圖5係概略性表示第一實施形態之晶片接合有記憶體元件48的第一絕緣層41之剖視圖。如圖5所示，首先，於第一絕緣層41之第一表面41a形成第一導體圖案46a，並且安裝記憶體元件48。第一絕緣層41亦可被稱為基底基板。
第一導體圖案46a例如係藉由利用蝕刻局部地去除由電解電鍍或無電電鍍而形成於第一表面41a的銅膜而形成。再者，第一導體圖案46a亦可利用其他方法形成。如上所述，記憶體元件48例如係藉由晶片接合而安裝於第一導體圖案46a。
圖6係概略性表示第一實施形態之經打線接合的記憶體元件48及第一絕緣層41之剖視圖。藉由打線接合，使記憶體元件48之電極48c與形成於第一絕緣層41的第一導體圖案46a電性連接。
如圖6所示，利用打線接合裝置80之毛細管81使電極48c與第一導體圖案46a之間打線接合。毛細管81具有前端部81a與在前端部81a開口的插通孔81b。插通孔81b供接合線82穿過。接合線82係由銅製作而成，且如下所述形成第一導線51及第二導線52。
首先，例如藉由放電使自毛細管81之前端部81a突出的接合線82的前端熔融而形成球。該球之最大寬度大於接合線82之直徑。
毛細管81例如一邊對接合線82之球施加熱、超音波及壓力，一邊將該球按壓至記憶體元件48之電極48c。藉此，接合線82之球被壓扁，並且接合於電極48c。接合於電極48c之接合線82之球形成第一導線51之第一連接部51a。如上所述，藉由第一接合(球形接合)而將接 合線82接合於電極48c。圖6中利用兩點鏈線表示進行第一接合之毛細管81。
繼而，毛細管81藉由一邊將接合線82陸續送出一邊移動而使接合線82彎曲。打線接合裝置80例如係根據程式使毛細管81移動而使接合線82彎曲成所需的形狀。
繼而，毛細管81一邊對接合線82施加熱、超音波及壓力，一邊將該接合線82按壓至第一導體圖案46a。藉此，接合線82被壓扁，並且接合於第一導體圖案46a。接合線82之接合於第一導體圖案46a的部分形成第二導線52之第二連接部52a。如上所述，藉由第二接合(針腳式接合)而將接合線82接合於第一導體圖案46a。圖6中利用實線表示進行第二接合之毛細管81。毛細管81一邊進行針腳式接合一邊進行拉尾線(tail bonding)而使接合線82自前端部81a突出。
接合線82亦可第一接合於第一導電圖案46a，第二接合於電極48c。而且，接合線82亦可針腳式接合於第一導體圖案46a，並且亦針腳式接合於電極48c。
圖7係概略性表示第一實施形態之埋入至第二絕緣層42的記憶體元件48及接合線82之剖視圖。如圖7所示，藉由形成第二絕緣層42從而利用該第二絕緣層42供記憶體元件48及接合線82埋入。
首先，藉由加熱而軟化之作為第二絕緣層42之材料之環氧樹脂(以下，稱為樹脂材料)被供給至第一絕緣層41之第一表面41a。樹脂材料係絕緣體之一例。藉由供給軟化之樹脂材料而使第一表面41a、記憶體元件48及接合線82由樹脂材料覆蓋。
樹脂材料係在接合於電極48c的接合線82自安裝於第一絕緣層41之第一表面41a的記憶體元件48之電極48c延伸的狀態下被供給至第一表面41a。樹脂材料軟化時之黏度相對較低。故而，利用所供給之樹脂材料能抑制接合線82彎曲。
再者，樹脂材料之供給方法並不限定於此。例如，亦可藉由在將經軟化前之樹脂材料的片材載置於第一絕緣層41之第一表面41a的狀態下對該樹脂材料的片材進行加熱而使其軟化。
樹脂材料係在覆蓋第一絕緣層41之第一表面41a、記憶體元件48及接合線82的狀態下被硬化。藉此，利用該樹脂材料形成第二絕緣層42。再者，接合線82之一部分亦可露出。
圖8係概略性表示第一實施形態之經研磨後的第二絕緣層42與接合線82之剖視圖。如圖8所示，在記憶體元件48與接合線82由第二絕緣層42覆蓋的狀態下例如藉由研磨去除第二絕緣層42之一部分。
接合線82的連接於電極48c的部分與連接於第一導體圖案46a的部分之間之一部分(中間部分)係與第二絕緣層42一起藉由研磨被去除。藉此，接合線82被分成第一導線51與第二導線52。換言之，藉由去除接合線82之一部分而利用該接合線82形成第一導線51與第二導線52。圖8中以兩點鏈線表示第二絕緣層42及接合線82的經去除的部分。
藉由研磨第二絕緣層42，而於第二絕緣層42形成第三表面42a。換言之，藉由去除經硬化的樹脂材料之一部分而利用該樹脂材料形成具有第三表面42a的第二絕緣層42。第一導線51之第一延伸部51b之端部與第二導線52之第二延伸部52b之端部於第三表面42a露出。
繼而，去除於第三表面42a露出的第一導線51之第一延伸部51b之端部與第二導線52之第二延伸部52b之端部所產生的氧化層。該氧化層例如係藉由快速蝕刻而去除。
圖9係表示第一實施形態之形成於第二絕緣層42之第三表面42a的導體膜85之剖視圖。如圖9所示，導體膜85例如係藉由電解電鍍或無電電鍍形成於第二絕緣層42之第三表面42a。再者，導體膜85並不限定於此，例如亦可藉由如濺鍍的其他方法形成。導體膜85例如為銅膜，且形成第三導體圖案46c。
導體膜85於在第二絕緣層42之第三表面42a露出的第一導線51之第一延伸部51b之端部與第二導線52之第二延伸部52b之端部析出。故而，導體膜85電性連接於第一延伸部51b與第二延伸部52b。
圖10係表示第一實施形態之形成於第二絕緣層42之第三表面42a的第三導體圖案46c之剖視圖。如圖10所示，導體膜85例如係藉由蝕刻而被局部地去除。藉由局部地去除導體膜85而利用該導體膜85形成第三導體圖案46c。
繼而，依序進行第三至第五絕緣層43~45的形成、第二、第四、第五及第六導體圖案46b、46d、46e、46f的形成、第一至第四孔41c、43b、44b、45b的形成及各通孔47的形成。第三至第五絕緣層43~45例如係藉由供給經軟化之含二氧化矽填料之環氧樹脂而形成。第二、第四、第五及第六導體圖案46b、46d、46e、46f例如係藉由利用蝕刻局部地去除由電解電鍍或無電電鍍形成的銅膜而形成。第一至第四孔41c、43b、44b、45b例如係藉由如CO2雷射及YAG雷射(Yttrium Aluminum Garnet laser，摻釔-鋁-石榴石雷射)的雷射光或鑽頭而形成。各通孔47例如係藉由電解電鍍或無電電鍍而形成。藉由以上方式，形成圖4的記憶零件32。
於第一實施形態之可攜式電腦10中，第一導線51將記憶體元件48之電極48c與設置於第二絕緣層42之第三表面42a的第三導體圖案46c電性連接。如上所述，由於係利用第一導線51而將不同層之導體部間連接，故而與形成有例如用於層間連接之通孔或螺柱之情形相比，能減少記憶零件32的製造時間及製造成本。
進而，第一導線51之第一延伸部51b之直徑小於通孔47之直徑。故而，藉由利用第一導線51形成記憶零件32的配線，從而容易使記憶零件32的配線成為更高密度。
進而，第一導線51係由埋入至第二絕緣層42的接合線82形成。 故而，與藉由例如鍍敷而形成的通孔或螺柱相比，成品率容易變得良好。
進而，第一導線51的第一連接部51a係藉由球形接合而接合於記憶體元件48之電極48c。故而，與形成藉由例如鍍敷而連接至電極48c的通孔或螺柱之情形相比，能抑制電極48c損傷。
進而，藉由將記憶體元件48內置於記憶零件32，容易使記憶零件32的安裝為更高密度，容易對記憶體元件48進行電磁屏蔽，記憶體元件48變得更耐受衝擊，記憶體元件48對熱的耐受性變得更好，記憶體元件48的冷卻變得更容易。
第二導線52將第一表面41a的第一導體圖案46a與第三表面42a的第三導體圖案46c電性連接。如上所述，由於係利用第二導線52而將不同層之導體部間連接，故而與形成有例如用於層間連接之通孔或螺柱之情形相比，能減少記憶零件32的製造時間及製造成本。
利用第一導線51將電極48c與第三導體圖案46c連接。藉此，與形成例如用於層間連接之通孔或螺柱之情形相比，導體部(第一導線51之第一延伸部51b)例如可利用相對簡單的構成而獲得或可相對容易地獲得，該導體部之最大寬度短於記憶體元件48之連接面48b與第二絕緣層42之第三表面42a之間的距離。
由於形成有用於層間連接之通孔47的第一至第四孔41c、43b、44b、45b係由雷射光或鑽頭而形成，故而係沿順著Z軸之方向延伸。然而，如本實施形態所述，藉由利用第一導線51將電極48c與第三導體圖案46c連接，可相對簡單地形成沿相對於法線方向交叉的方向延伸之導體部(第一導線51之第一延伸部51b)。藉此，與形成有例如用於層間連接之通孔或螺柱之情形相比，記憶零件32的配線的自由度增大。
作為第二絕緣層42之材料之環氧樹脂軟化時之黏度低於作為第 一絕緣層41之材料之環氧樹脂。藉此，在形成第二絕緣層42時，能抑制形成第一導線51的接合線82彎曲。
第三導體圖案46c與第一導線51分別係由銅形成。由此第一導線51之第一延伸部51b之端部與第三導體圖案46c容易確實地電性連接。
再者，在上述第一實施形態中，第一導線51係由將記憶體元件48之電極48c與第一導體圖案46之間連接的接合線82形成。然而，第一導線51並不限定於此，例如亦可由將一個記憶體元件48之電極48c與另一記憶體元件48之電極48c之間連接的接合線82形成。
以下，參照圖11至圖14對第二實施形態進行說明。再者，於以下之複數個實施形態之說明中，存在對與已說明之構成要素具有相同功能的構成要素標註與該已敍述之構成要素相同的符號，而且省略說明之情形。而且，標註有相同符號之複數個構成要素不僅限於所有功能及性質共通，亦可具有對應於各實施形態而有所不同的功能及性質。
圖11係概略性表示第二實施形態之記憶零件32之剖視圖。如圖11所示，第二實施形態之記憶零件32具有第一導線51。
於第二實施形態中，第一導線51之第一延伸部51b沿第一絕緣層41之第一表面41a之法線方向(沿Z軸之方向)自第一連接部51a以直線狀延伸。再者，第一延伸部51b並不限定於此。
以下，例示第二實施形態之記憶零件32之製造方法之一部分。再者，記憶零件32並不限定於以下所說明之方法，亦可藉由其他方法製造。
圖12係概略性表示第二實施形態之形成有柱形凸塊91的記憶體元件48之剖視圖。如圖12所示，在記憶體元件48之電極48c形成有柱形凸塊91。
柱形凸塊91例如係藉由將利用打線接合裝置80之毛細管81球形接合於電極48c的接合線82扯斷而形成。故而，柱形凸塊91係接合線 82之一例。再者，柱形凸塊91並不限定於此，亦可藉由其他方法形成。
柱形凸塊91具有接合部91a與突出部91b。接合部91a係球形接合於電極48c的柱形凸塊91之端部，且形成第一導線51的第一連接部51a。突出部91b係自接合部91a沿順著Z軸之方向延伸的部分，且形成第一導線51之第一延伸部51b。
圖13係概略性表示第二實施形態之經研磨後的第二絕緣層42與柱形凸塊91之剖視圖。與第一實施形態同樣地，經軟化之樹脂材料係在接合於電極48c的柱形凸塊91自安裝於第一絕緣層41之第一表面41a的記憶體元件48之電極48c延伸的狀態下被供給至第一表面41a。藉由使該樹脂材料硬化，而形成圖13中以兩點鏈線表示的第二絕緣層42。如兩點鏈線所示，所形成的第二絕緣層42覆蓋第一表面41a、記憶體元件48及柱形凸塊91。
繼而，在記憶體元件48與柱形凸塊91由第二絕緣層42覆蓋的狀態下例如藉由蝕刻去除第二絕緣層42之一部分。藉由研磨第二絕緣層42，而於第二絕緣層42形成第三表面42a。
藉由研磨一併去除第二絕緣層42及柱形凸塊91的突出部91b之一部分。圖13中以兩點鏈線表示第二絕緣層42及柱形凸塊91的突出部91b的經去除的部分。
藉由去除突出部91b之一部分而利用該突出部91b形成第一導線51之第一延伸部51b。第一延伸部51b之端部在所形成之第三表面42a露出。在所露出之第一延伸部51b之端部產生的氧化層例如係藉由快速蝕刻而被去除。
圖14係表示第二實施形態之形成於第二絕緣層42之第三表面42a的第三導體圖案46c之剖視圖。如圖14中兩點鏈線所示，於第二絕緣層42之第三表面42a例如藉由電解電鍍或無電電鍍而形成有導體膜 85。例如藉由利用蝕刻局部地去除該導體膜85而形成第三導體圖案46c。
繼而，依序進行第三至第五絕緣層43~45的形成、第二、第四、第五及第六導體圖案46b、46d、46e、46f的形成、第一至第四孔41c、43b、44b、45b的形成及各通孔47的形成。藉由以上方式，形成圖11的記憶零件32。
如第二實施形態之說明所述，第一導線51並不限定於將兩個導電部(電極48c與第一導體圖案46a)電性連接的接合線82，亦可由電性連接於一個導電部(電極48c)的柱形凸塊91形成。再者，亦可藉由電性連接於第一導體圖案46a的柱形凸塊91形成第二導線52。
以下，參照圖15至圖18對第三實施形態進行說明。圖15係概略性表示第三實施形態之記憶零件32之剖視圖。如圖15所示，第三實施形態之記憶零件32具有第二導線52、第三導線101及第四導線102。
第三及第四導線101、102係導電部件之一例，亦可被稱為例如連接部、導電部、接合線、線材及配線。第三及第四導線101、102與第一及第二導線51、52相同，係由銅製作之接合線。
第三導線101埋入至第二絕緣層42。故而，第三導線101設置於記憶零件32之內部。第三導線101之一端部電性連接於對應的第一導體圖案46a。第三導線101之另一端部電性連接於對應的第三導體圖案46c。亦即，第三導線101將第一導體圖案46a與對應的第三導體圖案46c之間電性連接。
第三導線101具有第三連接部101a與第三延伸部101b。第三連接部101a係連接部之一例，亦可被稱為例如端部、接合部、接著部、焊接部及扁平部。第三延伸部101b係延伸部之一例，亦可被稱為例如線部、突出部及介置部。
第三連接部101a設置於第三導線101之一端部。第三連接部101a 例如係藉由所謂的第一接合(球形接合)而形成，且呈大致圓盤狀。第三連接部101a例如係藉由熔接於第一導體圖案46a而接合於該第一導體圖案46a。藉此，第三連接部101a電性連接於第一導體圖案46a。
第三延伸部101b介置於第三連接部101a與第三導體圖案46c之間。第三延伸部101b自第三連接部101a向第三導體圖案46c延伸。作為第三導線101之另一端部的第三延伸部101b之端部電性連接於第三導體圖案46c。
第三延伸部101b沿相對於第一絕緣層41之第一表面41a之法線方向交叉的方向延伸。第三延伸部101b以曲線狀彎曲。再者，第三延伸部101b既可在至少一處彎曲，亦能以直線狀延伸。
第三延伸部101b形成為直徑大致固定的圓柱狀。再者，第三延伸部101b亦可形成為其他形狀。該情形時，第三延伸部101b之寬度係與第三延伸部101b延伸之方向正交之方向上的第三延伸部101b之最大寬度。
第三延伸部101b之直徑例如為20μm。亦即，第三延伸部101b之直徑小於第一至第四孔41c、43b、44b、45b之最小直徑。進而，第三延伸部101b之直徑小於第一至第四通孔47a~47d之最小直徑。再者，第三延伸部101b之直徑並不限定於此。
第三連接部101a之寬度寬於第三延伸部101b之直徑(寬度)。第三連接部101a之寬度係與第三連接部101a之厚度方向(沿Z軸之方向)正交的方向(XY平面)上的第三連接部101a之最大寬度。第三連接部101a形成為較第三延伸部101b更接近扁平。第三連接部101a與第一導體圖案46a之間的接觸面積寬於相對於第三延伸部101b延伸之方向正交之該第三延伸部101b的剖面面積。
第四導線102埋入至第二絕緣層42。故而，第四導線102設置於記憶零件32之內部。第四導線102之一端部電性連接於對應的第一導 體圖案46a。第四導線102之另一端部電性連接於對應之另一第一導體圖案46a。亦即，第四導線102將兩個第一導體圖案46a之間電性連接。利用第四導線102而電性連接的其中一個第一導體圖案46a係第一導體部之一例，另一個第二導體圖案46b係第二導體部之一例。
第四導線102具有第四連接部102a、第五連接部102b及第四延伸部102c。第四及第五連接部102a、102b係連接部之一例，亦可被稱為例如端部、接合部、接著部、焊接部及扁平部。第四延伸部102c係延伸部之一例，亦可被稱為例如線部、突出部及介置部。
第四連接部102a設置於第四導線102之一端部。第四連接部102a例如係藉由所謂的第一接合(球形接合)而形成，且呈大致圓盤狀。第四連接部102a例如係藉由熔接於第一導體圖案46a而接合於該第一導體圖案46a。藉此，第四連接部102a電性連接於第一導體圖案46a。
第五連接部102b設置於第四導線102之另一端部。第五連接部102b例如係藉由所謂的第二接合(針腳式接合)而形成，且呈扁平的形狀。第五連接部102b例如係藉由熔接於另一第一導體圖案46a而接合於該第一導體圖案46a。藉此，第五連接部102b電性連接於另一第一導體圖案46a。
第四延伸部102c介置於第四連接部102a與第五連接部102b之間。換言之，第四延伸部102c介置於第四連接部102a與第一導體圖案46a之間。第四延伸部102c自第四連接部102a向第五連接部102b延伸。
第四延伸部102c沿相對於第一絕緣層41之第一表面41a之法線方向交叉的方向延伸。第四延伸部102c以曲線狀彎曲。再者，第四延伸部102c既可在至少一處彎曲，亦能以直線狀彎曲。
第四延伸部102c形成為直徑大致固定的圓柱狀。再者，第四延伸部102c亦可形成為其他形狀。該情形時，第四延伸部102c之寬度係與第四延伸部102c延伸之方向正交之方向上的第四延伸部102c之最大寬 度。
第四延伸部102c之直徑例如為20μm。亦即，第四延伸部102c之直徑小於第一至第四孔41c、43b、44b、45b之最小直徑。進而，第四延伸部102c之直徑小於第一至第四通孔47a~47d之最小直徑。再者，第四延伸部102c之直徑並不限定於此。
第四連接部102a之寬度寬於第四延伸部102c之直徑(寬度)。進而，第五連接部102b之寬度寬於第四延伸部102c之直徑(寬度)。第四及第五連接部102a、102b之寬度係與第四及第五連接部102a、102b之厚度方向(沿Z軸之方向)正交的方向(XY平面)上的第四及第五連接部102a、102b之最大寬度。如上所述，第四及第五連接部102a、102b形成為較第四延伸部102c更接近扁平。
第四連接部102a與第一導體圖案46a之間的接觸面積寬於相對於第四延伸部102c延伸之方向正交之該第四延伸部102c的剖面面積。同樣地，第五連接部102b與第一導體圖案46a之間的接觸面積寬於相對於第四延伸部102c延伸之方向正交之該第四延伸部102c的剖面面積。
以下，例示第三實施形態之記憶零件32之製造方法之一部分。再者，記憶零件32並不限定於以下所說明之方法，亦可藉由其他方法製造。
圖16係概略性表示第三實施形態之經打線接合之第一絕緣層41之剖視圖。藉由打線接合而將形成於第一絕緣層41的第一導體圖案46a與另一第一導體圖案46a電性連接。
如圖16所示，利用打線接合裝置80之毛細管81使一個第一導體圖案46a與另一第一導體圖案46a之間打線接合。接合線82之一端部係藉由第一接合(球形接合)而接合於一個第一導體圖案46a。接合線82之另一端部係藉由第二接合(針腳式接合)而接合於另一第一導體圖案46a。
於以下的說明中，圖16所示的兩條接合線82存在被個別地稱為接合線82A、82B之情形。於沿Z軸之方向上，一接合線82A高於另一接合線82B，並自第一絕緣層41之第一表面41a突出。
圖17係概略性表示第三實施形態之經研磨後的第二絕緣層42與接合線82之剖視圖。與第一實施形態同樣地，經軟化之樹脂材料係在接合於第一導電圖案46a的接合線82自形成於第一絕緣層41之第一表面41a的第一導體圖案46a延伸的狀態下被供給至第一表面41a。藉由使該樹脂材料硬化，而形成圖17中以兩點鏈線表示的第二絕緣層42。如兩點鏈線所示，所形成的第二絕緣層42覆蓋第一表面41a與接合線82。
繼而，在接合線82由第二絕緣層42覆蓋的狀態下例如藉由研磨去除第二絕緣層42之一部分。藉由研磨第二絕緣層42，而於第二絕緣層42形成第三表面42a。
藉由研磨一併去除第二絕緣層42與接合線82A之一部分。圖17中以兩點鏈線表示第二絕緣層42及接合線82A的經去除的部分。藉由去除接合線82A之一部分而利用該接合線82形成第二導線52與第三導線101。
第一導線51之第二延伸部52b之端部與第三導線101的第三延伸部101b之端部在所形成之第三表面42a露出。在所露出的第二及第三延伸部52b、101b之端部產生的氧化層例如係藉由快速蝕刻而被去除。
另一方面，接合線82B未受到研磨而仍由第二絕緣層42覆蓋。該接合線82B形成第四導線102。即便於在第二絕緣層42形成有第三表面42a的狀態下，第四導線102亦將第一導體圖案46a與另一第一導體圖案46a之間電性連接。
圖18係表示第三實施形態之形成於第二絕緣層42之第三表面42a 的第三導體圖案46c之剖視圖。如圖18中兩點鏈線所示，於第二絕緣層42之第三表面42a例如藉由電解電鍍或無電電鍍形成有導體膜85。例如藉由利用蝕刻局部地去除該導體膜85而形成第三導體圖案46c。
繼而，依序進行第三至第五絕緣層43~45的形成、第二、第四、第五及第六導體圖案46b、46d、46e、46f的形成、第一至第四孔41c、43b、44b、45b的形成及各通孔47的形成。藉由以上方式，形成圖15的記憶零件32。
亦可如第三實施形態之說明所述，利用將兩個第一導體圖案46a之間電性連接的接合線82A而形成第二導線52與第三導線101。進而，亦可利用埋入至第二絕緣層42的接合線82B而形成將兩個第一導體圖案46a之間電性連接的第四導線102。
根據以上說明之至少一個實施形態，埋入至第二絕緣層之導電部件具有：連接部，其將第一導體部與第二導體部電性連接，且接合於第一導體部；及延伸部，其介置於該連接部與第二導體部之間。如上所述，由於係利用連接部而使導體部間連接，故而與形成有例如用於層間連接之通孔或螺柱之情形相比，能減少基板之製造時間及製造成本。
已對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出，並未意在限定發明之範圍。該等新穎的實施形態可以其他各種方式實施，且可在不脫離發明主旨的範圍內進行各種省略、替換、變更。該等實施形態或其變化屬於發明之範圍或主旨，並且屬於請求項中記載之發明及其均等的範圍。
例如，於上述複數個實施形態中，記憶零件32係基板之一例。然而，SSD18之電路基板21、記憶模組22其模組基板31及如收納於可攜式電腦10內之母板的其他基板亦為基板之一例。
32‧‧‧記憶零件
41‧‧‧第一絕緣層
41a‧‧‧第一表面
41b‧‧‧第二表面
41c‧‧‧第一孔
42‧‧‧第二絕緣層
42a‧‧‧第三表面
43‧‧‧第三絕緣層
43a‧‧‧第四表面
43b‧‧‧第二孔
44‧‧‧第四絕緣層
44a‧‧‧第五表面
44b‧‧‧第三孔
45‧‧‧第五絕緣層
45a‧‧‧第六表面
45b‧‧‧第四孔
46‧‧‧導體圖案
46a‧‧‧第一導體圖案
46b‧‧‧第二導體圖案
46c‧‧‧第三導體圖案
46d‧‧‧第四導體圖案
46e‧‧‧第五導體圖案
46f‧‧‧第六導體圖案
47‧‧‧通孔
47a‧‧‧第一通孔
47b‧‧‧第二通孔
47c‧‧‧第三通孔
47d‧‧‧第四通孔
48‧‧‧記憶體元件
48a‧‧‧安裝面
48b‧‧‧連接面
48c‧‧‧電極
51‧‧‧第一導線
51a‧‧‧第一連接部
51b‧‧‧第一延伸部
52‧‧‧第二導線
52a‧‧‧第二連接部
52b‧‧‧第二延伸部

Claims (11)

  1. 一種電子機器，其包括基板，且上述基板包括：第一絕緣層，其具有第一面；第二絕緣層，其與上述第一絕緣層之上述第一面重疊並附著於該第一面，且具有位於上述第一面之相反側之第二面；電子零件，其埋入至上述第二絕緣層而由該第二絕緣層覆蓋，且具有：第三面，其安裝於上述第一絕緣層之上述第一面；第四面，其位於上述第三面之相反側；及第一導體部，其設置於上述第四面；第二導體部，其係於上述第二絕緣層之外側，設置於上述第二面；及第一導線，其埋入至上述第二絕緣層，將上述第一導體部與上述第二導體部電性連接，且具有：第一連接部，其熔接於上述第一導體部；及第一延伸部，其自上述第一連接部向上述第二導體部延伸並介置於上述第一連接部與上述第二導體部之間。
  2. 如請求項1之電子機器，其中上述基板還包括：第三導體部，其設置於上述第一絕緣層之上述第一面；第四導體部，其設置於上述第二絕緣層之上述第二面；及第二導線，其埋入至上述第二絕緣層，將上述第三導體部與上述第四導體部電性連接，且具有：第二連接部，其熔接於上述第三導體部；及第二延伸部，其介置於上述第二連接部與上述第四導體部之間。
  3. 如請求項1或2之電子機器，其中上述第一連接部之寬度寬於上 述第一延伸部之寬度。
  4. 如請求項1或2之電子機器，其中上述第一連接部與上述第一導電部之間的接觸面積寬於相對於上述第一延伸部延伸之方向正交之該第一延伸部的剖面面積。
  5. 如請求項1或2之電子機器，其中上述電子零件之上述第四面與上述第二絕緣層之上述第二面之間的距離長於上述第一導線之上述第一延伸部之最大寬度。
  6. 如請求項1或2之電子機器，其中上述第一導線之上述第一延伸部沿相對於上述第一面之法線方向交叉的方向延伸。
  7. 如請求項1或2之電子機器，其中上述第一導線係由包含銅之金屬製作而成，上述第二導體部係由包含銅之金屬製作而成。
  8. 如請求項2之電子機器，其中上述第一絕緣層還具有位於上述第一面之相反側之第五面，上述基板還具有：第五導體部，其設置於上述第一絕緣層之上述第五面；及通孔，其設置於上述第一絕緣層，並將上述第三導體部與上述第五導體部電性連接；上述第一導線之結晶構造與上述通孔之結晶構造不同。
  9. 一種電子機器，其包括：基板；第一導體部，其係於上述基板之一側，設置於上述基板之內部；第二導體部，其設置於上述基板之另一側之外；及導電部件，其設置於上述基板之內部，並將上述第一導體部與上述第二導體部電性連接，且具有：連接部，其接合於上述第一導體部；及延伸部，其介置於上述連接部與上述第二導體 部之間並且寬度窄於上述連接部。
  10. 一種基板之製造方法，該基板包括：第一絕緣層，其具有第一面；第二絕緣層，其與上述第一絕緣層之上述第一面重疊，且具有位於上述第一面之相反側之第二面；電子零件，其埋入至上述第二絕緣層而由該第二絕緣層覆蓋，且具有：第三面，其安裝於上述第一絕緣層之上述第一面；第四面，其位於上述第三面之相反側；及第一導體部，其設置於上述第四面；第二導體部，其設置於上述第二絕緣層之上述第二面；及導線，其埋入至上述第二絕緣層，將上述第一導體部與上述第二導體部電性連接，且具有：連接部，其熔接於上述第一導體部；及延伸部，其介置於上述連接部與上述第二導體部之間；該方法中包括如下處理：藉由在接合於該第一導體部的接合線自安裝於上述第一絕緣層之上述第一面的上述電子零件之上述第一導體部延伸的狀態下，將經軟化之絕緣體供給至上述第一面，從而，借助於除去已硬化之上述絕緣體之一部分與上述接合線之一部分而利用上述絕緣體形成上述第二絕緣層且利用上述接合線形成上述導線，而利用上述絕緣體覆蓋上述電子零件與上述接合線。
  11. 一種基板之製造方法，該基板包括：第一絕緣層，其具有第一面；第二絕緣層，其與上述第一絕緣層之上述第一面重疊，且具有位於上述第一面之相反側之第二面；電子零件，其埋入至上述第二絕緣層而由該第二絕緣層覆蓋，且具有：第三面，其安裝於上述第一絕緣層之上述第一 面；第四面，其位於上述第三面之相反側；及第一導體部，其設置於上述第四面；第二導體部，其設置於上述第二絕緣層之上述第二面；及導線，其埋入至上述第二絕緣層，將上述第一導體部與上述第二導體部電性連接，且具有：連接部，其熔接於上述第一導體部；及延伸部，其介置於上述連接部與上述第二導體部之間；該方法包括如下處理：藉由在接合於該第一導體部之接合線自安裝於上述第一絕緣層之上述第一面的上述電子零件之上述第一導體部延伸，且上述第一面、上述電子零件及上述接合線由絕緣體覆蓋之狀態下，除去上述絕緣體之一部分與上述接合線之一部分，從而利用上述絕緣體形成上述第二絕緣層且利用上述接合線形成上述導線。
TW104128914A 2015-01-28 2015-09-02 電子機器及基板之製造方法 TWI593028B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015014345A JP2016139730A (ja) 2015-01-28 2015-01-28 電子機器及び基板の製造方法

Publications (2)

Publication Number Publication Date
TW201628106A TW201628106A (zh) 2016-08-01
TWI593028B true TWI593028B (zh) 2017-07-21

Family

ID=55344381

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128914A TWI593028B (zh) 2015-01-28 2015-09-02 電子機器及基板之製造方法

Country Status (4)

Country Link
US (1) US20160216728A1 (zh)
JP (1) JP2016139730A (zh)
CN (1) CN205050836U (zh)
TW (1) TWI593028B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111936029A (zh) * 2018-04-06 2020-11-13 松下i-PRO传感解决方案株式会社 相机模块、相机以及相机模块的电缆连接方法
JP2020003875A (ja) * 2018-06-25 2020-01-09 キオクシア株式会社 半導体記憶装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5511155B2 (ja) * 2008-06-25 2014-06-04 パナソニック株式会社 インターポーザ基板とその製造方法
US10192796B2 (en) * 2012-09-14 2019-01-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in FO-WLCSP

Also Published As

Publication number Publication date
CN205050836U (zh) 2016-02-24
US20160216728A1 (en) 2016-07-28
TW201628106A (zh) 2016-08-01
JP2016139730A (ja) 2016-08-04

Similar Documents

Publication Publication Date Title
TW473950B (en) Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
TW201916315A (zh) 半導體裝置
KR20090064314A (ko) 반도체 장치
TWI593028B (zh) 電子機器及基板之製造方法
JP3722223B2 (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
JP4436582B2 (ja) カード型記録媒体及びその製造方法
JP4945682B2 (ja) 半導体記憶装置およびその製造方法
JP2007005452A (ja) 半導体装置
JP6538800B2 (ja) チップパッケージ構造及び関連するインナーリードボンディング方法
CN113410205B (zh) 半导体装置
TWI449271B (zh) 具有連接介面的電子裝置、其電路基板以及其製造方法
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
CN111081673A (zh) 一种封装结构及其制作方法、封装模块及计算机设备
JP2012164934A (ja) 回路モジュール、電子部品実装基板および回路モジュールの製造方法
JP6323672B2 (ja) 半導体装置及びその製造方法
JP2008078164A (ja) 半導体装置とその製造方法
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
TWI501370B (zh) 半導體封裝件及其製法
TWI768563B (zh) 印刷配線板、記憶體系統及印刷配線板之製造方法
CN117479550B (zh) 一种芯片封装结构及其制造方法
JP4544407B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008034762A (ja) 回路装置
WO2021060161A1 (ja) モジュール
JP2970595B2 (ja) Ｂｇａ型半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees