JP2022111617A - メモリシステム - Google Patents

メモリシステム Download PDF

Info

Publication number
JP2022111617A
JP2022111617A JP2021007161A JP2021007161A JP2022111617A JP 2022111617 A JP2022111617 A JP 2022111617A JP 2021007161 A JP2021007161 A JP 2021007161A JP 2021007161 A JP2021007161 A JP 2021007161A JP 2022111617 A JP2022111617 A JP 2022111617A
Authority
JP
Japan
Prior art keywords
rigid substrate
memory system
substrate
rigid
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021007161A
Other languages
English (en)
Inventor
学 松本
Manabu Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021007161A priority Critical patent/JP2022111617A/ja
Priority to TW110130311A priority patent/TW202230080A/zh
Priority to US17/408,772 priority patent/US20220229587A1/en
Priority to CN202111003863.0A priority patent/CN114863960A/zh
Publication of JP2022111617A publication Critical patent/JP2022111617A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/716—Coupling device provided on the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2201/00—Connectors or connections adapted for particular applications
    • H01R2201/06—Connectors or connections adapted for particular applications for computer periphery
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Memory System (AREA)

Abstract

【課題】規格で決められた基板の厚さを有し、マザー基板上に搭載された時の全体の厚さを薄くすることができるメモリシステムを提供することである。【解決手段】実施形態のメモリシステムは、不揮発性メモリと、不揮発性メモリを制御可能なコントローラと、コントローラとホストを電気的に接続可能なコネクタと、不揮発性メモリと前記コントローラを搭載した第１リジッド基板と、コネクタを搭載した第２リジッド基板と、可撓性を有し、第１リジッド基板と第２リジッド基板を物理的且つ電気的に接続するフレキシブル基板とを備え、第１リジッド基板の厚さは第２リジッド基板の厚さより薄い。【選択図】図４

Description

本発明の実施形態は、メモリシステムに関する。
メモリシステムは、ソケットを介してホストと接続するためのコネクタ部と、不揮発性メモリとコントローラが実装された部品実装部とを有する。メモリシステムが使用される際は、コネクタ部がマザー基板上のソケットに差し込まれた状態でマザー基板上に搭載される。コネクタ部と部品実装部を含む基板の厚さは規格で決められており、ソケットは規格で決められた基板の厚さを想定して作られている。例えば、ＰＣＩ＿Ｅｘｐｒｅｓｓ＿Ｍ．２＿Ｓｐｅｃｉｆｉｃａｔｉｏｎという規格では、基板の厚さは０．８ｍｍである。
一方で、メモリシステムは、実装スペースが限られているため、マザー基板上に搭載された時の全体の厚さを薄くすることが望まれている。
米国特許第７４１７８７１号明細書 米国特許出願公開２０１１／０２８７５８８号明細書 特開平９－８３１００号公報
本発明の実施形態が解決しようとする課題は、規格で決められた基板の厚さを有し、マザー基板上に搭載された時の全体の厚さを薄くすることができるメモリシステムを提供することである。
実施形態のメモリシステムは、不揮発性メモリと、不揮発性メモリを制御可能なコントローラと、コントローラとホストを電気的に接続可能なコネクタと、不揮発性メモリと前記コントローラを搭載した第１リジッド基板と、コネクタを搭載した第２リジッド基板と、可撓性を有し、第１リジッド基板と第２リジッド基板を物理的且つ電気的に接続するフレキシブル基板とを備え、第１リジッド基板の厚さは第２リジッド基板の厚さより薄い。
第１の実施形態に係るメモリシステムを含む情報処理システムの構成の一部を模式的に示した図。 第１の実施形態に係るメモリシステムの上面図。 第１の実施形態に係るメモリシステムの断面図。 第１の実施形態に係るメモリシステムがマザー基板上に搭載された情報処理システムの一部構成を示す断面図。 第１の実施形態に係るメモリシステムの第１リジッド基板とフレキシブル基板の接続部の断面図。 第１の実施形態に係るメモリシステムの第２リジッド基板とフレキシブル基板の接続部の断面図。 第１の実施形態の変形例に係るメモリシステムの断面図。 第２の実施形態に係るメモリシステムの断面図。 第３の実施形態に係るメモリシステムの上面図。 第３の実施形態に係るメモリシステムがマザー基板上に搭載された情報処理システムの一部構成を示す断面図。 第４の実施形態に係るメモリシステムがマザー基板上に設置された情報処理システム一部構成を示す断面図。 第５の実施形態に係るメモリシステムの断面図。
以下、発明を実施するための実施形態について説明する。
本明細書では、いくつかの要素に複数の表現の例を付している。これら表現の例はあくまで例示であり、上記要素に他の表現が付されることを否定するものではない。また、複数の表現が付されていない要素についても、別の表現が付されてもよい。
図面は模式的なものであり、厚みと平面寸法との関係や各層の厚みの比率などは現実のものと異なることがある。また、図面間において互いの寸法の関係や比率が異なる部分が含まれることもある。
（第１の実施形態）
図１乃至図６は、第１の実施形態に係るメモリシステムを示す。メモリシステム１は、半導体装置の一例である。このようなメモリシステム１は、パーソナルコンピュータ（ＰＣ）や携帯電話などの電子機器に搭載され、電子機器のストレージ装置として機能する。電子機器は、ホストとも称される。
次に、メモリシステム１の構成について説明する。
図１は情報処理システム１１０の構成の一例を示すブロック図である。情報処理システム１１０は、メモリシステム１とホスト１３を含む。
メモリシステム１は、コントローラチップ１１、不揮発性メモリチップ１２を備える。この他に、メモリシステム１は、例えばＤＲＡＭ、ホストインターフェース（ホストＩ／Ｆ）、ＥＥＰＲＯＭ（Electrically Erasable and Programmable ROM）を備えるが、ここでは図示しない。
コントローラチップ１１は、不揮発性メモリチップ１２の動作を制御する半導体集積回路である。
不揮発性メモリチップ１２は、不揮発性メモリである。不揮発性メモリチップ１２は、例えば、ＮＡＮＤ型フラッシュメモリチップ（ＮＡＮＤ）である。不揮発性メモリチップ１２は、電力供給を行われない状態でもデータを保持する。
コントローラ１１と不揮発性メモリチップ１２が搭載された基板は、フレキシブル基板４を介してコネクタ５と接続する。ホスト１３にはソケット６が設けられる。ソケット６とコネクタ５を接続することで、メモリシステム１はホスト１３と接続する。
ホスト１３およびメモリシステム１の通信インターフェースは、ＳＡＳ（Serial Attached SCSI）やＳＡＴＡ（Serial Advanced Technology Attachment）、ＰＣＩｅ（Peripheral Component Interconnect Express）等の規格が用いられてもよい。
次に、第１の実施形態に係るメモリシステム１の構造について説明する。図２はメモリシステムの上面図であり、図３は、メモリシステム１の断面図である。
図２に示すように、メモリシステム１は、第１リジッド基板２、第２リジッド基板３、フレキシブル基板４を備える。第１リジッド基板２および第２リジッド基板３は、硬質の絶縁体と、この絶縁体に設けられた導体パターンとを有する。本実施形態における第１リジッド基板２および第２リジッド基板３は、単層基板で構成されるが、これらは多層基板で構成されてもよい。
第１リジッド基板２および第２リジッド基板３は、互いに略平行に配置されている。第２リジッド基板３は、Ｘ方向で第１リジッド基板２と向かい合う。第１リジッド基板２と第２リジッド基板３は、フレキシブル基板４で接続される。フレキシブル基板４は、ＦＰＣ（Flexible Printed Circuit）である。例えば、可撓性の絶縁フィルムと、この絶縁フィルムに覆われた導体パターンとを有する。
図３は、図２の点線ＡＡ´から見た断面図である。図３において、＋Ｘ方向、－Ｘ方向、＋Ｙ方向、－Ｙ方向、＋Ｚ方向および－Ｚ方向について定義する。＋Ｘ方向は、後述するマザー基板８に水平で、コントローラチップ１１から、不揮発性メモリチップ１２に向かう方向である。－Ｘ方向は、＋Ｘ方向の反対方向である。＋Ｘ方向と－Ｘ方向を区別しない場合は、単に「Ｘ方向」と称する。＋Ｙ方向は、マザー基板８に水平で、Ｘ方向と交差する（例えば略直交する）方向である。－Ｙ方向は、＋Ｙ方向の反対方向である。＋Ｙ方向と－Ｙ方向を区別しない場合は、単に「Ｙ方向」と称する。＋Ｚ方向は、第１リジッド基板２および第２リジッド基板３に垂直な方向で、Ｘ方向およびＹ方向と交差する（例えば略直交する）方向であり、マザー基板８からコントローラチップ１１に向かう方向である。－Ｚ方向はマザー基板８から半田ボールに向かう方向であり、＋Ｚ方向の逆方向である。＋Ｚ方向と－Ｚ方向を区別しない場合は、単に「Ｚ方向」と称する。Ｚ方向は、例えばマザー基板８の厚さ方向である。上述した方向の定義については、後に取り上げる図４～図６、図８～１２においても、同様である。
また、第１リジッド基板２は、第１主面Ｓ１と、第２主面Ｓ２と、第３面Ｓ３と、第４面Ｓ４とを有する。第１主面Ｓ１は、Ｘ方向に平行な面であり、筐体の内面に面する。例えば、第１主面Ｓ１には、コントローラチップ１１および不揮発性メモリチップ１２を含む半導体がＢＧＡ（Ball Grid Array）で実装される。第２主面Ｓ２は、第１主面Ｓ１とは反対側に位置し、マザー基板８に面する。マザー基板８は、メモリシステム１が搭載されるホスト１３の基板である。第２主面Ｓ２は、「第１面」の一例である。第３面Ｓ３は、第１主面と第２主面に垂直で、Ｚ方向に平行な面である。第３面Ｓ３は、フレキシブル基板４が接続する面である。第３面Ｓ３は、フレキシブル基板４が接続される接続部２１を有する。接続部２１は、例えば、第１リジッド基板２の＋Ｘ方向側の端部に設けられている。第４面Ｓ４は、第３面Ｓ３に対向する面である。第１リジッド基板２の厚さは、第２リジッド基板３の厚さよりも薄い。
また、第２リジッド基板３は、第５主面Ｓ５と、第６主面Ｓ６と、第７面Ｓ７と、第８面Ｓ８とを有する。第５主面Ｓ５は、Ｘ方向に平行な面であり、筐体の内面に面する。第６主面Ｓ６は、第５主面Ｓ１とは反対側に位置し、マザー基板８に面する。第５主面Ｓ５は、「第２面」の一例である。第５主面Ｓ５と第６面Ｓ６は、ホスト１３との接続部であるコネクタ５を有する。第８面Ｓ８は、第７面Ｓ７とは反対側に位置する。第８面Ｓ８は、フレキシブル基板４が接続する面であり、フレキシブル基板４が接続される接続部３１を有する。接続部３１は、例えば、第２リジッド基板３の－Ｘ方向側の端部に設けられている。第２リジッド基板３の厚さは例えば０．８ｍｍである。例えば、第２リジッド基板は、コントローラチップ１１や不揮発性メモリチップ１２のような部品を搭載しない。
次に、第１の実施形態に係るメモリシステムがマザー基板上に搭載された情報処理システムの構造について説明する。図４は、本実施形態のメモリシステムがマザー基板上に搭載された情報処理システム１１０の構成の一部を示す断面図である。
図４に示すように、メモリシステム１は、ソケット６に差し込まれて、マザー基板８上に搭載されており、情報処理システム１１０はメモリシステム１とソケット６とマザー基板８を含む。メモリシステム１はマザー基板８上に設けられるスペーサ８２の上に設置される。フレキシブル基板４は、第１端部４１ａと、第２端部４１ｂとを有する。第１端部４１ａは、第１リジッド基板２の第３面Ｓ３（第１リジッド基板２の側面）の接続部２１に固定されている。第２端部４１ｂは、第２リジッド基板３の第７面Ｓ７（第２リジッド基板３の側面）の接続部３１に固定されている。フレキシブル基板４は、可撓性を有する。フレキシブル基板４は、例えば歪曲した姿勢で第１リジッド基板２と第２リジッド基板３を繋いでいる。第１リジッド基板２と第２リジッド基板３とは、フレキシブル基板４を介して互いに電気的に接続されている。フレキシブル基板４は、「第１接続基板」の一例である。フレキシブル基板４は、Ｘ方向と略平行に配置されている。なお、第１リジッド基板２および第２リジッド基板３に対するフレキシブル基板４の固定構造については後述する。第２リジッド基板３は、ホスト１３が有するソケット６にＸ方向で差し込まれる。ソケット６内の金属端子（図示せず）とコネクタ５が接することで、ホスト１３とメモリシステム１とは電気的に接続される。第７面Ｓ７は、第１主面と第２主面に垂直で、Ｚ方向に平行な面である。第８面Ｓ８は、ソケット６に差し込まれる面である。
メモリシステム１がマザー基板８上に搭載された時、第１リジッド基板の第１主面Ｓ１の位置は、第２リジッド基板の第５主面Ｓ５の位置より低い。また、コントローラチップ１１および不揮発性メモリチップ１２の上面の位置は、ソケット６の上面の位置よりも低い。
図５はフレキシブル基板４と第１リジッド基板２の接続部２１を表した断面図である。図６はフレキシブル基板４と第２リジッド基板３の接続部３１を表した断面図である。
図５を参照して、第１リジッド基板２とフレキシブル基板４の接続を説明する。第１リジッド基板２の接続部２１は、基板の中心に向かって凹状にへこんでいる。凹状のへこみに沿うように、導体部２２が設けられる。フレキシブル基板４は、導体部２２のＺ方向に略平行な部分と、略垂直に接続する。フレキシブル基板４と導体部２２が接する面以外の接続部２１は、絶縁部材２６で埋められる。
フレキシブル基板４は導体層４３と絶縁層４２が交互に重ねられた状態になっている。フレキシブル基板４の外側はカバーの役割を果たす絶縁層４４に覆われている。絶縁層４４は導体層４３に接着部材４５によって貼り付けられている。
第１リジッド基板２の第１主面Ｓ１には配線２３とレジスト２４、コントローラチップ１１や不揮発性メモリチップ１２が設けられる。コントローラチップ１１や不揮発性メモリチップ１２などの半導体部品と第１主面Ｓ１上の配線２３は電気的に接続している。レジスト２４は配線２３を覆っている。さらに第１リジッド基板２の第２主面Ｓ２にも同様に、配線２３とレジスト２４が設けられてもよい。
ビア２５は配線２３から導体部２２に向かってＺ方向に延びて設けられ、第１主面Ｓ１および第２主面Ｓ２の配線２３と導体部２２を電気的に接続している。つまり、半導体部品とフレキシブル基板４は電気的に接続している。
図６を参照して、第２リジッド基板３とフレキシブル基板４の接続を説明する。第２リジッド基板３の接続部３１は、第１リジッド基板２と同様に、基板の中心に向かって凹状にへこんでいる。凹状のへこみに沿うように、導体部３２が設けられる。フレキシブル基板４は、導体部３２のＺ方向に略平行な部分と、略垂直に接続する。フレキシブル基板４と導体部３２が接する面以外の接続部３１の凹みは、絶縁部３６で埋められる。
第２リジッド基板３の第５主面Ｓ５には配線３３とレジスト３４、コネクタ５が設けられる。レジスト３４は配線３３を覆っている。コネクタ５は金属端子であり、Ｇｏｌｄ Ｆｉｎｇｅｒのことである。第２リジッド基板３は、ホスト１３が有するソケット６にＸ方向で差し込まれる。ソケット６内の金属端子（図示せず）とコネクタ５が接することで、ホスト１３とメモリシステム１とは電気的に接続される。コネクタ５と第５主面Ｓ５上の配線３３は電気的に接続している。さらに第２リジッド基板３の第６主面Ｓ６にも同様に配線３３とレジスト３４が設けられてもよい。
ビア３５は配線３３から導体部３２に向かってＺ方向に延びて設けられ、第５主面Ｓ５および第６主面Ｓ６の配線３３と導体部３２を電気的に接続している。つまり、コネクタ５とフレキシブル基板４は電気的に接続している。
以上のように、本実施形態に係るメモリシステム１では、厚さが異なる第１リジッド基板２と第２リジッド基板３を、フレキシブル基板４を用いて物理的且つ電気的に接続することにより、第２リジッド基板３の厚さは規格で決められた値（Ｍ．２ Ｍｏｄｕｌｅでは０．８ｍｍ）を達成した上で、部品を実装する第１リジッド基板２の厚さを上記規格で決められた値より薄くして、メモリシステム１をマザー基板８上に搭載した時のメモリシステム１全体の厚さを薄くすることが可能である。フレキシブル基板４が撓性を有することにより、過度な負荷が生じることはなく、第１リジッド基板２と第２リジッド基板３の物理的且つ電気的な接続を確実に行うことが可能である。
（変形例）
次に、第１の実施形態に係るメモリシステムの変形例について説明する。
図７は、変形例に係るメモリシステムの、第１リジッド基板２の断面図である。第１の実施形態では、図７（Ａ）のようにコントローラチップ１１や不揮発性メモリチップ１２などの半導体部品１０１はＢＧＡで第１リジッド基板２に搭載されている。変形例では、図７（Ｂ）に示すように、半導体部品１０１はＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）で第１リジッド基板２に搭載される。ＢＧＡが半導体部品１０１の底面と第１リジッド基板２の接続に半田ボールを用いるのに対して、ＬＧＡは半導体部品１０１の底面と第１リジッド基板２の接続にペースト状の半田を用いる。ＬＧＡは、ＢＧＡよりも半導体部品１０１と第１リジッド基板２の間の隙間が小さい。このことで、メモリシステム１の厚さを薄くすることが可能になる。
（第２の実施形態）
次に、第２の実施形態に係るメモリシステムの構造について説明する。
図８は、本実施形態の情報処理システム１１０の構成の一部を示す断面図である。
第２の実施形態のメモリシステム１の各部について、第１の実施形態のメモリシステム１の各部と同一部分は同一符号で示す。図８に示すように、第２の実施形態に係るメモリシステム１が第１の実施形態と異なる点は、第１リジッド基板２の第１主面Ｓ１上に半導体パッケージ７が搭載されている点である。半導体パッケージ７とは、半導体部品の一例である。本実施形態に係る半導体パッケージ７は、コントローラチップ１１および少なくとも１つの不揮発性メモリチップ１２が、一つのパッケージとして一体に構成される。半導体パッケージ７は例えばＢＧＡによって第１リジッド基板２に搭載されている。
コントローラチップ１１および少なくとも１つの不揮発性メモリチップ１２は、半導体パッケージ７内の配線によって互いに接続している。したがって、第１リジッド基板２上にコントローラチップ１１および少なくとも１つの不揮発性メモリチップ１２を接続するための配線を設ける必要がない。コントローラチップ１１および少なくとも１つの不揮発性メモリチップ１２を第１リジッド基板２に実装する代わりに半導体パッケージ７を第１リジッド基板２に実装することで、第１リジッド基板２の配線の簡素化が可能になる。第１リジッド基板２の厚さを薄くすることが可能になり、メモリシステム１の厚さを薄くすることが可能になる。
（第３の実施形態）
次に、第３の実施形態に係るメモリシステムの構造について説明する。
図９は、第３の実施形態に係るメモリシステム１の上面図である。図１０は、本実施形態のメモリシステムがマザー基板上に搭載された情報処理システム１１０の構成の一部を示す断面図である。
第３の実施形態のメモリシステム１の各部について、第１の実施形態のメモリシステム１の各部と同一部分は同一符号で示す。第３の実施形態に係るメモリシステム１が第１の実施形態と異なる点は、メモリシステム１が実装されるマザー基板８に第１リジッド基板２を固定する手段としてネジ９Ａ～Ｄを用いる点である。
図９に示すように、マザー基板８の四隅にはネジ穴８１Ａ～Ｄを、マザー基板８の四隅に配置することができる。第１リジッド基板２の４つの角には、貫通穴２６Ａ～Ｄが設けられている。貫通穴２６Ａには、ネジ９Ａを挿入することができる。ネジ９Ａ～Ｄは金属製で、ネジ９Ａ～Ｄの熱伝導率は第１リジッド基板２の熱伝導率よりも高い。
図１０は、図９の点線ＢＢ´から見た断面図である。図１０に示すように、メモリシステム１はマザー基板８上の第９主面Ｓ９上に設けられるスペーサ８２の上に設置され、スペーサの高さはＭ．２規格で定められたものである。第１リジッド基板２の第１主面Ｓ１にはコントローラチップ１１および不揮発性メモリチップ１２が設けられている。ネジ９Ａは第１リジッド基板２をＺ方向に貫いて、マザー基板８に達し、マザー基板８に設けられたネジ穴８１Ａにとりつけられる。ネジ穴８１Ａにはネジ９Ａを挿入することができる。ネジ９Ｂは、貫通穴２６Ｂを通ってネジ穴８１Ｂに挿入される。ネジ９Ｃは、貫通穴２６Ｃを通ってネジ穴８１Ｃに挿入される。ネジ９Ｄは、貫通穴２６Ｄを通ってネジ穴８１Ｄに挿入される。
第１リジッド基板２とマザー基板８の間には、ネジ穴８１によって間隙が生じる。第１リジッド基板２上のコントローラチップ１１や不揮発性メモリチップ１２で生成された熱は、第１リジッド基板２から直接マザー基板８には伝わらない。第１リジッド基板２をネジ９で固定することで、コントローラチップ１１や不揮発性メモリチップ１２で生成された熱は第１リジッド基板２、ネジ９、マザー基板８の順に伝わって逃がされる。このことで、第１リジッド基板２の温度の上昇を抑えることが可能である。なお、ネジ９は４本に限らず、３本以上設けられてもよい。
（第４の実施形態）
次に、第４の実施形態に係るメモリシステムの構造について説明する。
図１１は、本実施形態のメモリシステムがマザー基板上に搭載された情報処理システム１１０の構成の一部を示す断面図である。
第４の実施形態のメモリシステム１の各部について、第３の実施形態のメモリシステムの各部と同一部分は同一符号で示す。第４の実施形態に係るメモリシステム１が第３の実施形態と異なる点は、メモリシステム１が実装されるマザー基板８に第１リジッド基板２を固定する手段としてＴＩＭ（Thermal interface material）を用いる点である。
第１リジッド基板２の第１主面Ｓ１にはコントローラチップ１１および不揮発性メモリチップ１２が設けられている。第１リジッド基板２の第２主面Ｓ２とマザー基板８の第９主面Ｓ９の間には、ＴＩＭ１０が設けられる。つまり、第１リジッド基板２とマザー基板８とは、ＴＩＭ１０によって接着される。ＴＩＭ１０は熱伝導率が高い放熱材料であり、グリス、エラストマーシート、ＲＴＶ（Room Temperature Vulcanization）、ゲルなどが用いられる。ＴＩＭ１０は例えば板状の放熱部材である。
第１リジッド基板２上のコントローラチップ１１や不揮発性メモリチップ１２で生成された熱は、第１リジッド基板２、ＴＩＭ１０、マザー基板８の順に伝わって逃がされる。このことで、第１リジッド基板２の熱を効率的に移動し、第１リジッド基板２の温度の上昇を抑えることが可能である。また、厚さを薄くした第１リジッド基板２と併用することで、ＴＩＭ１０を設けても、第１リジッド基板２とＴＩＭ１０を足した厚さは第２リジッド基板３の厚さを超えることがない。すなわち、第１リジッド基板の第１主面Ｓ１の位置は第２リジッド基板の第５主面Ｓ５の位置よりも高くならない。メモリシステム１の厚さを薄くしながら、コントローラチップ１１や不揮発性メモリチップ１２の熱を効率よく放熱することが可能である。
（第５の実施形態）
次に、第５の実施形態に係るメモリシステムの構造について説明する。メモリシステム１に搭載されている半導体部品１０１から発生する電磁波によって、電子機器は誤動作を起こす可能性がある。電子機器に搭載されるメモリシステム１には電磁波を極力出さないような特性が求められる。また、電子機器に搭載されている他の部品からの電磁波の影響を受けてメモリシステム１が誤作動を起こさないような特性も求められる。
図１２は、第５の実施形態に係るメモリシステム１の断面図である。第５の実施形態のメモリシステム１の各部について、第１の実施形態のメモリシステム１の各部と同一部分は同一符号で示す。第５の実施形態に係るメモリシステム１が第１の実施形態と異なる点は、第１リジッド基板２に搭載された半導体部品１０１の上部にＴＩＭ１０が設けられ、半導体部品１０１とＴＩＭ１０を覆うようにフェンス１１１が設けられる点である。
第１リジッド基板２の第１主面Ｓ１には半導体部品１０１が設けられる。半導体部品１０１の２つの主面のうち、第１リジッド基板２の第１主面Ｓ１の接している面とは反対側の面を第１０主面Ｓ１０とする。第１０主面Ｓ１０は、ＴＩＭ１０と接している。ＴＩＭ１０のＸ方向の長さは、半導体部品１０１の第１０主面Ｓ１０のＸ方向の長さと同一である。ＴＩＭ１０のＹ方向の長さは、半導体部品１０１の第１０主面Ｓ１０のＹ方向の長さと同一である。第１リジッド基板２には、半導体部品１０１を囲うように、パッド１１２が設けられる。パッド１１２は導体である。さらに、ＴＩＭ１０と半導体部品１０１を覆うようにフェンス１１１が設けられる。フェンス１１１は１つの天板１１３と４つの側板１１４から構成される。天板１１３には、側板１１４が接続されている。側板１１４は、＋Ｚ方向の一端を天板１１３に接し、－Ｚ方向の一端をパッド１１２に接して設けられる。側板１１４のＺ方向の高さは、半導体部品１０１のＺ方向の厚さより厚い。天板１１３のＸ方向の長さは、半導体部品１０１の第１０主面の長さよりも大きい。天板１１３のＹ方向の長さは、半導体部品１０１の第１０主面Ｓ１０のＹ方向の長さよりも大きい。フェンス１１１と半導体部品１０１の間にはＴＩＭ１０が設けられる。ＴＩＭ１０は半導体部品１０１とフェンス１１１の間を埋めるように設けられている。フェンス１１１は例えば金属やセラミック、プラスチックでできている。
半導体部品１０１を覆うようにフェンス１１１が設けられることで、半導体部品１０１から発生する電磁波が他の電子部品に伝わりにくくなる。さらに、電子機器に搭載されている他の部品からの電磁波の影響を受けにくくなる。これにより、情報処理システムの品質を向上させることが可能になる。
さらに、第１リジッド基板２上の半導体部品１０１で生成された熱は、ＴＩＭ１０、フェンス１１１の順に伝わり、空気中に逃がされる。または、生成された熱は、ＴＩＭ１０、フェンス１１１、パッド１１２、マザー基板８の順に伝わって逃がされる。このことで、第１リジッド基板２の熱を効率的に移動させ、第１リジッド基板２の温度の上昇を抑えることが可能である。また、薄くした第１リジッド基板２と併用することで、ＴＩＭ１０を設けても、第１リジッド基板２とＴＩＭ１０と半導体部品１０１とパッド１１２と天板１１３の厚さの総和はソケット６の厚さを超えない。例えば、第１リジッド基板の第１主面Ｓ１の位置は第２リジッド基板の第５主面Ｓ５の位置よりも高くならない。例えば、天板１１３の位置は、ソケット６の上面の位置よりも高くならない。メモリシステム１の厚さを薄くしながら、半導体部品の熱を効率よく放熱することが可能である。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１：メモリシステム、２：第１リジッド基板、３：第２リジッド基板、４：フレキシブル基板、５：コネクタ、６：ソケット、１１：コントローラチップ、１２：不揮発性メモリチップ、１３：ホスト、１４：ホストインターフェース、１５：ＥＥＰＲＯＭ、２１：接続部、２２：導体部、２３：配線、２４：レジスト、２５：ビア

Claims (13)

  1. 不揮発性メモリと、
    前記不揮発性メモリを制御可能なコントローラと、
    前記コントローラとホストを電気的に接続可能なコネクタと、
    前記不揮発性メモリと前記コントローラを搭載した第１リジッド基板と、
    前記コネクタを搭載した第２リジッド基板と、
    可撓性を有し、前記第１リジッド基板と前記第２リジッド基板を物理的且つ電気的に接続するフレキシブル基板と、
    を備え、
    前記第１リジッド基板の厚さは前記第２リジッド基板の厚さより薄い、
    メモリシステム。
  2. 前記コネクタがソケットに挿入され、前記第１リジッド基板がマザー基板の上に搭載されると、
    前記フレキシブル基板が湾曲し、前記マザー基板の表面からの前記第１リジッド基板の高さは、前記マザー基板の表面からの前記第２リジッド基板の高さより低くなる、請求項１に記載のメモリシステム。
  3. 前記コントローラおよび前記不揮発性メモリは、一つのパッケージに封止される、請求項１に記載のメモリシステム。
  4. 前記パッケージは、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）を用いて前記第１リジッド基板に搭載される、請求項１に記載のメモリシステム。
  5. 前記第１リジッド基板と前記パッケージの全体の厚さは、前記コネクタが接続するソケットの厚さよりも薄い、請求項４に記載のメモリシステム。
  6. 前記第２リジッド基板は、半導体部品を搭載しない、請求項１に記載のメモリシステム。
  7. 第２リジッド基板の厚さは、所定の規格で定義されている、請求項１に記載のメモリシステム。
  8. 板状の放熱部材を更に備え、
    前記第１リジッド基板は、前記放熱部材の上に接して搭載される、請求項１に記載のメモリシステム。
  9. 前記放熱板と前記第１リジッド基板の全体の厚さは、前記第２リジッド基板の厚さよりも薄い、請求項８に記載のメモリシステム。
  10. 前記第１リジッド基板は、少なくとも１つのネジ穴が形成され、前記第１リジッド基板は、前記ネジ穴を介して少なくとも１つのネジを用いて前記マザー基板に取り付け可能である、請求項１に記載のメモリシステム。
  11. 前記第２リジッド基板の一端にコネクタを備え、前記マザー基板に搭載されたソケットとコネクタは接続可能である、請求項１０に記載のメモリシステム。
  12. 前記第１リジッド基板の上面の位置は、前記ソケットの上面の位置よりも低い、請求項１１に記載のメモリシステム。
  13. 前記第１リジッド基板と、前記第１リジッド基板に搭載される電子部品は、フェンスによって封止される、請求項１に記載のメモリシステム。
JP2021007161A 2021-01-20 2021-01-20 メモリシステム Pending JP2022111617A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021007161A JP2022111617A (ja) 2021-01-20 2021-01-20 メモリシステム
TW110130311A TW202230080A (zh) 2021-01-20 2021-08-17 記憶體系統
US17/408,772 US20220229587A1 (en) 2021-01-20 2021-08-23 Memory system
CN202111003863.0A CN114863960A (zh) 2021-01-20 2021-08-30 存储器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021007161A JP2022111617A (ja) 2021-01-20 2021-01-20 メモリシステム

Publications (1)

Publication Number Publication Date
JP2022111617A true JP2022111617A (ja) 2022-08-01

Family

ID=82406398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021007161A Pending JP2022111617A (ja) 2021-01-20 2021-01-20 メモリシステム

Country Status (4)

Country Link
US (1) US20220229587A1 (ja)
JP (1) JP2022111617A (ja)
CN (1) CN114863960A (ja)
TW (1) TW202230080A (ja)

Also Published As

Publication number Publication date
CN114863960A (zh) 2022-08-05
US20220229587A1 (en) 2022-07-21
TW202230080A (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
CN110875259B (zh) 半导体装置
US8994169B2 (en) Semiconductor packages usable with a mobile device
US8921993B2 (en) Semiconductor package having EMI shielding function and heat dissipation function
US20130208426A1 (en) Semiconductor package having heat spreader and method of forming the same
US20160307818A1 (en) Semiconductor device having a heat conduction member
US8120921B2 (en) Device having electronic components mounted therein and method for manufacturing such device
US20070224845A1 (en) Electronic package structures using land grid array interposers for module-to-board interconnection
CN111477597B (zh) 电子设备
US20160056127A1 (en) Semiconductor package
US20090032921A1 (en) Printed wiring board structure and electronic apparatus
US10861812B2 (en) Electronic apparatus
TWI686690B (zh) 半導體記憶裝置及半導體記憶裝置封裝體
TW202011532A (zh) 半導體裝置
KR20200113581A (ko) 반도체 패키지
CN112151508A (zh) 包括具有屏蔽区域的传导板的存储器装置
KR20090083709A (ko) 인쇄회로기판, 반도체 패키지, 카드 및 시스템
US20160093550A1 (en) Electronic device having a heat radiating unit
JP2016119425A (ja) 電子機器
JP2022111617A (ja) メモリシステム
US9397020B2 (en) Semiconductor package
TW202139816A (zh) 電子機器及堆疊連接器
US9871016B2 (en) Semiconductor package
TWI806399B (zh) 半導體元件以及電子元件
WO2021261001A1 (ja) 処理装置
US20160043028A1 (en) Package-in-substrate, semiconductor device and module