CN110718583A - 功率器件及其制造方法 - Google Patents

功率器件及其制造方法 Download PDF

Info

Publication number
CN110718583A
CN110718583A CN201910922782.7A CN201910922782A CN110718583A CN 110718583 A CN110718583 A CN 110718583A CN 201910922782 A CN201910922782 A CN 201910922782A CN 110718583 A CN110718583 A CN 110718583A
Authority
CN
China
Prior art keywords
layer
region
semiconductor substrate
conductive type
impurity density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910922782.7A
Other languages
English (en)
Inventor
李奎炫
李世炅
尹斗锡
姜秀贤
崔嵘澈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
QUICK KOREA SEMICONDUCTOR CO Ltd
Fairchild Korea Semiconductor Ltd
Original Assignee
QUICK KOREA SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130043817A external-priority patent/KR102070959B1/ko
Application filed by QUICK KOREA SEMICONDUCTOR CO Ltd filed Critical QUICK KOREA SEMICONDUCTOR CO Ltd
Publication of CN110718583A publication Critical patent/CN110718583A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了功率器件及其制造方法，所述功率器件具有基于半导体衬底的处于集电极区与漂移区之间的以FS‑IGBT结构形式的场阻止(FS)层，其中所述FS层的厚度以及所述集电极区的杂质密度易于调整，且FS层具有改进的功能。

Description

功率器件及其制造方法
相关申请交叉引用
本申请是2013年4月24日提交的、申请号为“201310146711.5”的标题为“功率器件及其制造方法”的中国专利申请的分案申请。
本申请要求于2012年4月24日向韩国知识产权局提交的韩国专利申请No.10-2012-0042717以及2013年4月19日向韩国知识产权局提交的韩国专利申请No.10-2013-0043817的权益，这两个申请的披露内容整体通过引证方式结合于此。
技术领域
本申请涉及功率器件，更具体地，涉及使用半导体衬底作为场阻止层并且通过使所述半导体衬底的外延层生长而在所述半导体衬底中形成漂移区的功率器件，并且本申请还涉及该功率器件的制造方法。
背景技术
近来，绝缘栅双极晶体管(IGBT)作为具有高功率金属氧化物半导体场效应晶体管(MOSFET)的高速切换特性以及双极结型晶体管(BJT)的高功率特性的功率半导体器件而受到关注。在各种类型的IGBT结构中，场阻止(FS)型IGBT可以理解成是软穿通型(softpunch-through type)或浅穿通型(shallow punch-through type)IGBT。这种FS-IGBT可以理解为是非穿通(NPT)型IGBT技术和PT型IGBT技术的组合，并因此可以理解为具有低饱和集电极-发射极电压Vce(sat)、简易的平行操作、以及如这些技术中那样的耐用性。
发明内容
本发明构思提供了一种功率器件以及该功率器件的制造方法，所述功率器件具有基于半导体衬底的处于集电极区与漂移区之间的以FS-IGBT结构形式的场阻止(FS)层，其中所述FS层的厚度以及所述集电极区的杂质密度易于调整，且FS层具有改进的功能。
根据本发明的一个方面，提供了一种功率器件，包括：第一传导类型的半导体衬底；FS层，所述FS层通过第一传导类型离子植入形成在所述半导体衬底上，并且具有密度高于所述半导体衬底的区段；漂移区，所述漂移区通过生长第一传导类型外延层形成在所述FS层上，并且具有低于所述半导体衬底的密度；第二传导类型基极区，形成在所述漂移区上；第一传导类型发射极区，形成在所述第二传导类型基极区的表面上；栅电极，通过在漂移区、第二传导类型基极区、以及第一传导类型发射极区上设置栅绝缘层而形成；以及第二传导类型集电极区，形成在所述半导体衬底下方。
FS层可以在第一区段处具有最大杂质密度，其中杂质密度从所述半导体衬底向所述第一区段增大并从所述第一区段向所述漂移区减小。
FS层可以包括以不同杂质或不同掺杂能量形成的至少两个层。所述至少两个层中的邻近所述半导体衬底的一层可以具有比其他层更高的杂质密度。
所述半导体衬底和所述漂移层中的每个沿着深度方向可以具有恒定的密度分布，所述半导体衬底可以具有比所述漂移层更高的密度，且所述FS层可以消除所述半导体衬底与所述漂移层之间的密度差，并且具有比所述半导体衬底更高的密度。
根据本发明构思的另一方面，提供了一种制造功率器件的方法，所述方法包括：制备第一传导类型的半导体衬底；通过在所述第一传导类型的半导体衬底的上表面上植入第一传导类型杂质来形成第二FS层；通过在所述第二FS层上生长第一传导类型外延层来形成漂移区，所述第一传导类型外延层具有比所述第一传导类型的半导体衬底更低的密度；在所述漂移区的表面的预定区段上形成第二传导类型基极区；在所述第二传导类型基极区的表面的预定区段上形成第一传导类型发射极区；通过在漂移区、第二传导类型基极区、以及第一传导类型发射极区上设置栅绝缘层而形成栅电极；在所述第二传导类型基极区和所述第一传导类型发射极区上形成射电极；通过研磨所述第一传导类型的半导体衬底的下表面形成第一FS层；以及在所述第一FS层下方形成第二传导类型集电极区。
形成所述第二FS层可以包括在植入杂质离子之后通过热处理来扩散杂质离子。
所述第二传导类型基极区和所述第一传导类型发射极区中的每个均可以通过在预定部分中选择性地植入相应离子并通过热处理扩散所植入的离子而形成，并且所述第二传导类型集电极区可以通过在研磨的半导体衬底的下表面中植入相应离子并通过热处理扩散所植入的离子而形成。
根据本发明的另一方面，提供了一种功率器件，包括：第一FS层，所述第一FS层基于第一传导类型的半导体衬底而形成并且沿着深度方向具有恒定的杂质密度；第二FS层，所述第二FS层通过第一传导类型离子植入而形成在所述第一FS层上，所述第二FS层沿着深度方向具有可变的杂质密度，并且所述第二FS层具有比所述第一FS层的杂质密度更高的峰值区域；以及漂移区，通过生长第一传导类型外延层而形成在第二FS层上。
附图说明
从以下结合附图的详细描述中能够更加清楚地理解本发明构思的示例性实施方式，附图中：
图1A和图1B为根据本发明构思的实施方式的功率器件的截面图；
图2A和图2B分别为示出图1A和图1B中的功率器件的密度分布的示图；
图3为示出在以不同杂质离子形成植入物场阻止(FS)层时根据杂质离子的密度分布曲线的示图；
图4至图11为示出根据本发明构思的实施方式的制造图1A中的功率器件的方法的截面图；以及
图12为根据本发明构思的实施方式的功率器件的截面图。
具体实施方式
现在将参照附图来详细描述本发明构思的示例性实施方式。在下面的描述中，当描述某个部件位于另一部件上方时，则该某个部件可直接位于该另一部件的上方，或者可在二者之间插入有第三部件。在附图中，部件的厚度或大小被放大，以用于描述的方便和清楚，并且省略了对于该描述无关的部分。在附图中，相同的附图标号表示相同的元件。本文使用的术语仅用于描述本发明构思的目的，并且不旨在对由所附权利要求书所限定的本发明构思的含义或范围造成限制。
如本文所使用的，术语“和/或”包括相关所列项目中的一个或多个的任何组合及所有组合。
图1A和1B是根据本发明构思的实施方式的功率器件1000和1000a的截面图。
参照图1A，功率器件1000可包括场阻止(FS)层110、植入物FS层120、漂移区130、基极区140、发射极区150和集电极区160。
FS层110可基于半导体衬底形成。例如，FS层110可使用掺杂有N型杂质的N0半导体衬底形成。在这种情况下，半导体衬底可掺杂有这样的N型杂质，该N型杂质具有足够的密度以场阻止-绝缘栅双极晶体管(FS-IGBT)的方式形成FS层110，即，该N型杂质具有足够的密度来防止耗尽区扩展到P型的集电极区160，集电极区形成在半导体衬底的与形成有漂移区130的表面相对的表面上。用于形成FS层110的N0半导体衬底的杂质密度可以为例如约1E14cm-3至约1E16 cm-3。
因此，基于N0半导体衬底的FS层110沿深度方向可具有几乎恒定的密度分布。也就是说，FS层110可完全具有均匀的杂质密度。这可从图2A或2B看出。
可替换地，FS层110可不使用没有任何变化的初始半导体衬底，并且相反地，在半导体衬底的上表面上形成植入物FS层120、研磨半导体衬底的下表面、并且在半导体衬底的下表面上的一部分中形成集电极区160之后，剩余的部分可以是FS层110，这将从参照图4至图11对功率器件的制造进行的描述中更清楚地理解。
一般来说，形成FS层110的半导体衬底可通过在大直径晶片的生产中有利的丘克拉斯基(Czochralski，CZ)方法生产。因为通过CZ方法生产的半导体衬底比通过浮区提纯(Float Zone，FZ)方法生产的衬底更经济，所以由CZ方法生产的半导体衬底可有助于实现经济的功率器件。
可通过将N型杂质离子植入到半导体衬底的上表面上而在FS层110上形成植入物FS层120。详细地说，可通过将N型杂质离子植入到N0半导体衬底的上表面中并且通过热处理扩散杂质离子而形成植入物FS层120。植入物FS层120的杂质密度可从FS层110的杂质密度逐渐增加到最大杂质密度，然后从最大杂质密度逐渐减小到位于植入物FS层120上的漂移区130的杂质密度。例如，植入物FS层120的最大杂质密度可以为约1E15 cm-3至约1E17cm-3。当然，植入物FS层120的最大杂质密度并不限于此。植入物FS层120的密度分布可从图2A和2B看出。
植入物FS层120的存在可能导致FS层110的厚度减小。也就是说，传统地，当FS层仅通过N0半导体衬底实现时，因为集电极区在FS层的相反方向上形成在N0半导体衬底的下表面上的一部分中，所以限制了FS层密度的增加，并且因此，FS层形成得相当厚以用作通常的FS层。但是，在根据当前实施方式的功率器件1000中，由于植入物FS层120单独形成，所以可不需要增加FS层110的密度和厚度。因此，FS层110的厚度可显著减小，从而导致植入物FS层120和FS层110的总厚度小于FS层的之前厚度。例如，虽然当没有植入物FS层存在时形成了厚度等于或大于10μm的传统FS层，但是在功率器件1000中，通过形成厚度为几μm的FS层110和厚度为几μm的植入物FS层120，植入物FS层120和FS层110的总厚度可以等于或小于10μm。
植入物FS层120可用作阻挡部，用于防止P型集电极区160中的空穴穿过植入物FS层到达漂移区130。
漂移区130可通过在植入物FS层120上生长N型外延层而形成。漂移区130可形成有比FS层110更低的密度。详细地说，漂移区130可在植入物FS层120上生长具有适于N型功率器件的击穿电压的密度的N型外延层而形成。例如，漂移区130可具有等于或小于1E14 cm-3的低杂质密度。根据FS-IGBT所需的击穿电压，漂移区130可具有可变的厚度。例如，当需要约600V的击穿电压时，漂移区130可形成为约60μm的厚度。
漂移区130可在外延生长中具有可变的掺杂杂质密度。因此，漂移区130沿深度(或厚度)方向可具有恒定的或可变的杂质密度分布。也就是说，漂移区130中的杂质密度分布可以通过调节杂质离子的类型、植入能量和漂移区130中的扩散时间而改变。在功率器件1000中，漂移区130的密度分布沿深度方向可以是恒定的。漂移区130的密度分布可从图2A和2B看出。
基极区140和发射极区150可形成在漂移区130的上表面中。更详细地，基极区140可通过选择性地将P型杂质离子植入到漂移区130的上表面中并且通过热处理扩散所述P型杂质离子而形成。基极区140可以是高密度的P型(P+)杂质区。基极区140可与漂移区130一起形成P-N结区。基极区140根据其密度可包括形成在基极区140的上部中的第一基极区P++(未示出)以及形成在第一基极区P++下方的第二基极区P-(未示出)。例如，第一基极区P++可具有约1E19/cm3的杂质密度，并且第二基极区P-(未示出)可具有约1E17/cm3的杂质密度。
发射极区150可通过选择性地将N型杂质离子植入到基极区140的上表面上的预定区域中并通过热处理扩散所述N型杂质离子而形成。发射极区150可以是高密度的N型(N+)杂质区。例如，发射极区150可具有约1E18/cm3至约1E20/cm3的杂质密度。
射电极200可形成在基极区140和发射极区150上。栅电极300可形成在漂移区130、基极区140和发射极区150上，其中栅绝缘层310位于栅电极与这些区之间。栅电极300可在基极区140的位于漂移区130与发射极区150之间的一部分中通过向其施加电压而设置一沟道。
尽管未示出，但是可形成覆盖射电极200和栅电极300的绝缘层和/或钝化层。
集电极区160可形成在FS层110下方。也就是说，集电极区160可以通过以下方法形成：研磨半导体衬底的下表面、将P型植入离子植入半导体衬底的下表面中、并且通过热处理扩散所述P型植入离子。集电极区160可形成得非常薄。例如，集电极区160可形成有等于或小于1μm的厚度。集电极区160可以是高密度的P型(P+)杂质区。
集电极400可形成在集电极区160的下方。
虽然已经作为一个实例描述了N型功率器件，但是通过在相应的区域中改变杂质的传导类型也可实现P型功率器件。
在功率器件1000中，植入物FS层120可通过植入杂质离子而形成，从而精密地且容易地控制植入物FS层120的杂质密度。此外，由于精密的杂质密度控制，植入物FS层120的厚度或密度分布可进行各种调整。因此，可大大改善功率器件1000的电特性，例如，接通-切断波形，从而实现高速的开关特性。
通过与基于半导体衬底的FS层110单独地形成植入物FS层120，可容易地调整形成在FS层110下方的集电极区160的杂质密度。此外，由于FS层110是通过研磨半导体衬底的下表面而形成的，所以对于FS层110植入高能离子的过程和所伴随的退火扩散过程是不必要的。
参照图1B，除了植入物FS层120a，根据当前实施方式的功率器件1000a中可以与功率器件1000相似。也就是说，在功率器件1000a中，植入物FS层120a可由至少两层(例如，下植入物FS层122和上植入物FS层124)形成。植入物FS层120a可由具有不同杂质和不同掺杂能量的至少两个层(即，上植入物FS层122和下植入物FS层124)形成。此外，根据功率器件1000a的所需特性，形成植入物FS层120a的至少两个层(即，上植入物FS层122和下植入物FS层124)中的每一层的厚度和杂质密度可以改变。
在由多个层形成的植入物FS层120a中，与FS层110相邻的一层的杂质密度高于其它层的杂质密度。例如，下植入物FS层122的杂质密度一般可高于上植入物FS层124的杂质密度。此外，在形成植入物FS层120a的各层中，与漂移层130相邻的一层的杂质密度可低于FS层110的杂质密度。例如，上植入物FS层124的杂质密度可低于FS层110的杂质密度。但是，由多个层形成的植入物FS层120a的杂质密度不限于此。
虽然在当前实施方式中植入物FS层120a由两个层形成，但是植入物FS层120a可由两个以上的层形成。通过由具有不同密度的多个层形成植入物FS层120a，作为场阻止层的功能可增强。此外，基于半导体衬底的FS层110的厚度可较薄，从而有助于减小功率器件1000a的总尺寸。
图2A和图2B分别为示出图1A和图1B中的功率器件1000和1000a的密度分布的示图。
图2A是示出了图1A中的功率器件1000的沿深度方向的密度分布的示图，其中x轴表示深度，并且y轴表示杂质密度。x轴的深度表示从漂移区130的上表面到集电极区160的深度，并且不包括形成在漂移区130中的基极区140和发射极区150。
参照图2A，由N型外延层生长的漂移区130(N-drift)沿深度方向具有恒定的杂质密度。当然，如上所述，漂移区130可形成为使得杂质密度沿深度方向改变。
植入物FS层120(Im-FS)的杂质密度从与漂移区130接触的点向最大杂质密度点A逐渐增大，然后再逐渐减小到FS层110(N0-Sub)的杂质密度。如上所述，植入物FS层120具有防止耗尽区与FS层110一起扩展的功能。此外，因为可通过与FS层110的离子植入单独的离子植入而在植入物FS层120中形成高密度部分，所以该高密度部分可有效地防止耗尽区扩展，从而有助于使位于植入物FS层120下方的FS层110的厚度最小。
基于半导体衬底的FS层110沿深度方向具有恒定的杂质密度，并在与集电极区160(Col)接触的部分中具有快速减少的杂质密度。集电极区160的杂质密度从与FS层110接触的部分快速增加，使得集电极区160是高浓度的P型(P+)杂质区。
图2B是示出图1B中的功率器件1000a的沿深度方向的密度分布的示图，其中x轴表示深度，并且y轴表示杂质密度。x轴的深度如上所述。
参照图2B，漂移区130(N-drift)沿深度方向具有恒定的杂质密度，如图2A所示。当然，漂移区130的杂质密度沿深度方向可以改变。
植入物FS层120a(Im-FS)可基于其中心处的长-短-长线被分成两层。位于左侧的上植入物FS层124(Up)与漂移区130接触，并且该上植入物FS层具有从漂移区130的杂质密度逐渐增大的杂质密度。位于右侧的下植入物FS层122(Down)具有朝向最大杂质密度点B逐渐增大的杂质密度，并且朝向FS层110的杂质密度具有逐渐减小的杂质密度。这样，通过形成包括两个层的植入物FS层120a，植入物FS层120a可与FS层110(N0-Sub)一起有效地执行防止耗尽区扩展功能。通过总体上考虑功率器件1000a的所需特性以及形成植入物FS层120a所需的成本和时间，可确定包括在植入物FS层120a中的层量和植入物FS层120a的密度分布。
基于半导体衬底的FS层110和形成在FS层110下方的集电极区160(Col)如参照图2A所描述的。
图3是示出以不同杂质离子形成植入物FS层时根据杂质离子的密度分布的示图。
参照图3，该示图示出了根据两种类型的杂质离子的植入物FS层的密度分布。例如，A表示使用砷(As)作为杂质离子形成植入物FS层的情况的曲线图，并且B表示使用磷(P)作为杂质离子形成植入物FS层的情况的曲线图。一般而言，磷(P)对于形成较宽的植入物FS层来说可能是有利的，因为磷(P)通过热处理迅速扩散，并且砷(AS)对于形成较窄的植入物FS层来说可能是有利的，因为砷(As)通过热处理缓慢扩散。
当形成植入物FS层时，可根据功率器件的所需特性和尺寸来确定使用哪种杂质离子。例如，当形成较薄的植入物FS层以保持相对较高的杂质密度时，可以使用几乎不扩散的杂质离子。
图4至图11是示出根据本发明构思的一个实施方式的制造图1A中的功率器件1000的方法的截面图。
参照图4，制备第一传导类型的半导体衬底100，例如，掺杂有N型杂质离子的N0半导体衬底。N0半导体衬底100可掺杂具有所需密度的杂质，以便以FS-IGBT的方式形成FS层，即，可掺杂具有足以防止耗尽区扩展到形成在衬底下表面上的P型集电极区的密度的N型杂质离子。例如，制备具有约1E14cm-3至约1E16 cm-3的杂质密度的N0半导体衬底100。半导体衬底100中的杂质密度分布沿深度(或厚度)方向可以是恒定的，如图2A或图6B所示。
半导体衬底100可通过在大直径晶片的生产中有利的CZ方法生产。当然，不排除通过FZ方法生产的衬底。
参照图5，通过将N型杂质离子植入到半导体衬底100a的上部区域中形成植入物FS层120。当形成植入物FS层120时，在植入N型杂质离子之后，可执行通过热处理的扩散过程。在一些情况下，可省略扩散过程。植入物FS层120的杂质密度沿深度方向可发生变化，并且具有约1E15 cm-3至约1E17 cm-3的密度。植入物FS层120可形成得较薄，具有几μm的厚度。在一些情况下，植入物FS层120可形成为具有几十μm的厚度。
植入物FS层120可由多个层形成，如图1B所示。在这种情况下，形成植入物FS层120的多个层的杂质离子和/或杂质密度可彼此不同。此外，形成植入物FS层120的多个层可形成为具有不同的杂质离子和/或不同的掺杂能量，并且可形成为具有相同的或不同的厚度。
参照图6A，通过生长与第一传导类型相同的传导类型(即N型)的外延层在植入物FS层120上形成漂移区130a。漂移区130a可具有比半导体衬底100a低的杂质密度。漂移区130a可通过生长具有适于N型功率器件(例如，FS-IGBT)的击穿电压的密度的N型外延层而形成。根据FS-IGBT的所需击穿电压，漂移区130a的厚度可以改变。例如，当需要约600V的击穿电压时，漂移区130a可形成为具有60μm的厚度。
当外延地生长漂移区130a时，可调整掺杂杂质的密度。因此，漂移区130a沿深度(厚度)方向可具有恒定或可变的杂质密度分布。也就是说，漂移区130a的杂质密度分布可根据设计者的期望而改变。在功率器件1000中，漂移区130a的杂质密度分布沿深度方向可以是恒定的，如图6B所示。
参照图6B，示图示出了在形成漂移区130a之后从半导体衬底100a到漂移区130a的大体杂质密度。半导体衬底100a和漂移区130a沿深度方向保持恒定的杂质密度。当然，如上所述，漂移区130a的杂质密度在一些情况下可发生变化。
植入物FS层120的杂质密度从半导体衬底100a的杂质密度逐渐增大到最大离子密度点C，然后逐渐减小到漂移区130a的杂质密度。植入物FS层120可抵消漂移区130a与半导体衬底100a之间的密度差，并且形成高密度的离子阻挡部。因此，植入物FS层120可防止耗尽区的扩散，并防止空穴从集电极区穿过植入物FS层。
参照图7，通过选择性地将不同于第一传导类型的第二传导类型(例如，P型)的杂质离子植入到漂移区130a的上表面的预定区域中并且扩散所植入的P型杂质离子来形成基极区140。基极区140可以是高密度的P型(P+)杂质区，并可与漂移区130a一起形成P-N结区。
通过选择性地将第一传导类型(即，N型)的杂质离子植入到基极区140的上表面的预定区域中并且扩散所植入的N型杂质离子来形成N型的发射极区150。发射极区150可以是高密度的N型(N+)杂质区。上述扩散过程可以在植入杂质离子之后所执行的热处理工艺中一起执行。
参照图8，在形成发射极区150之后，形成与基极区140和发射极区150接触的射电极200。此外，在漂移区130的表面区域上以及基极区140和发射极区150的上表面的一部分上形成栅绝缘层310，并且在栅绝缘层310上形成栅电极300。栅电极300可在基极区140的位于漂移区130与发射极区150之间的一部分中通过向其施加电压而设置一沟道。
虽然未示出，但可在形成射电极200和栅电极300之后进一步形成覆盖射电极200和栅电极300的绝缘层和/或钝化层。
上述过程可以以双扩散金属氧化物半导体(DMOS)制造工艺或沟槽栅极型MOSFET工艺的方式执行。
参照图9，半导体衬底100a形成为实际的FS层110a。也就是说，虽然功率器件中的FS层(例如，FS-IGBT结构)实际上形成有比漂移区小的厚度，但是目前的半导体衬底100a非常厚。因此，研磨半导体衬底100a的下表面以减小其厚度。
因为集电极区160将形成在FS层110a的下方，所以半导体衬底100a的剩余厚度通过考虑集电极区的厚度而设定。例如，当在漂移区130的厚度设定为约110μm时，半导体衬底100a的用于FS层110a的剩余厚度可认为是约5μm至约15μm。在这种情况下，集电极区160的厚度可认为是非常薄的，例如，为约0.3μm至约1μm。当然，半导体衬底100a的剩余厚度和集电极区160的厚度并不限于此。
实际的FS层110a通过考虑其剩余厚度而研磨半导体衬底100a的下表面来形成。这样，由于FS层110a通过研磨半导体衬底100a的下表面而形成，所以不需要用于FS层110a的高能量离子植入工艺和伴随的退火扩散工艺。此外，由于植入物FS层120已经通过离子植入形成在半导体衬底100a的上表面上，所以基于半导体衬底100a的FS层110a可形成得足够薄。
此外，由于半导体衬底100a在研磨工艺之前保持足够的厚度，所以半导体衬底100a可在形成基极区140、发射极区150、射电极300和绝缘层的工艺中用作支撑衬底。因此，可以排除在使用薄衬底时可能发生的限制，例如，衬底滚动现象、以及用于解决滚动现象的热工艺限制。
参照图10，通过将与第一传导类型相反的第二传导类型(例如，P型)的杂质离子植入到研磨的FS层110a的表面中并且使所植入的P型杂质离子退火和扩散，在FS层110的下表面下方形成集电极区160。在这种情况下，可根据器件的断开特征确定集电极区160的杂质密度。集电极区160可以是高密度的P型(P+)杂质区，并且集电极区可形成为具有等于或小于1μm的较薄厚度，如上所述。
在根据当前实施方式的功率器件1000中，植入物FS层120与基于半导体衬底的FS层110单独地形成。因此，形成在基于半导体衬底的FS层110的下表面下方的集电极区160的杂质密度在一些程度上可自由调整。也就是说，通过在根据当前实施方式的功率器件1000中在FS层110上单独地形成植入物FS层120，可避免FS层110应形成为具有提高FS层110的功能的高密度的要求与FS层110应形成为具有在FS层110中形成集电极区160的低密度的要求之间的传统冲突。
参照图11，通过在集电极区160的下表面下方形成集电极400，形成如图1A中所示的功率器件1000(例如，FS-IGBT)。
图12是根据本发明构思的实施方式的功率器件1000b的截面图。因为除了基极区140、发射极区150、栅电极300a和栅绝缘层310a之外，图12的功率器件1000B具有与图1A的功率器件相同的结构，所以为了便于描述，简要地重复或省略相对于图1A进行的描述。基极区140根据其密度可包括形成在基极区140的上部中的第一基极区P++(未示出)以及形成在第一基极区P++下方的第二基极区P-(未示出)。例如，第一基极区P++可具有约1E19/cm3的杂质密度，并且第二基极区P-(未示出)可具有约1E17/cm3的杂质密度。
也就是说，功率器件1000b可具有沟槽-栅极结构，在该结构中，绝缘层310a形成在沟槽(T)上，该沟槽从漂移区130的上表面向下形成到漂移区中的预定深度，并且沟槽(T)的第一侧壁邻近第一传导类型发射极区和第二传导类型基极区的第一侧。如图12所示，基极区140和发射极区150可布置在沟槽(T)的第一侧壁处。此外，尽管未示出，其它基极区和发射极区的第二侧也可根据对称结构而邻近沟槽的第二侧壁(T)的第二侧壁。虽然在图12中栅绝缘层310a形成为覆盖发射极区150的上表面，但是根据情况，栅绝缘层310a可以不形成在发射极区150的上表面上。
参照图12，栅电极300a设置在栅绝缘层310a上。栅电极300a的上端部可具有与漂移区130的上端部相同的平面，如图12中所示，或者，栅电极的上端部可形成为在一平面上从漂移区130的上端部进一步突出预定的长度，但未示出。
此外，虽然在图12中植入物FS层120被示出为单层，但是，植入物FS层120可由具有不同密度的至少两个层形成，如图1B所示。
虽然已参照本发明的示例性实施方式具体示出和描述了本发明构思，但应理解的是，可在不脱离所附权利要求的精神和范围的情况下，在形式和细节上做出各种改变。

Claims (10)

1.一种功率器件，包括：
第一传导类型的半导体衬底；
第一传导类型场阻止(FS)层，设置在所述半导体衬底上，所述FS层具有杂质密度比所述半导体衬底的杂质密度更高的区段；
第一传导类型外延层的漂移区，设置在所述FS层上且具有的杂质密度低于所述半导体衬底的杂质密度；
第二传导类型基极区，设置在所述漂移区的上部中；
第一传导类型发射极区，设置在所述第二传导类型基极区的上部中；
栅电极，位于栅绝缘层上，其中所述栅绝缘层在所述漂移区、所述第二传导类型基极区、以及所述第一传导类型发射极区的上方；以及
第二传导类型集电极区，设置在所述半导体衬底下方。
2.根据权利要求1所述的功率器件，其中，所述FS层在第一区段处具有最大杂质密度，所述FS层的杂质密度从所述半导体衬底向所述第一区段增大并且从所述第一区段向所述漂移区减小。
3.根据权利要求1所述的功率器件，其中，所述FS层包括具有不同杂质的至少两个层。
4.一种制造功率器件的方法，所述方法包括：
制备第一传导类型的半导体衬底；
通过在所述第一传导类型的半导体衬底的上表面中植入第一传导类型杂质离子来形成第二场阻止(FS)层；
通过在所述第二FS层上生长第一传导类型外延层来形成漂移区，所述第一传导类型外延层具有的杂质密度低于所述第一传导类型的半导体衬底的杂质密度；
在所述漂移区的表面的一区段中形成第二传导类型基极区；
在所述第二传导类型基极区的表面的一区段中形成第一传导类型发射极区；
在所述漂移区、所述第二传导类型基极区、以及所述第一传导类型发射极区上方形成栅绝缘层；
在所述栅绝缘层上形成栅电极；
在所述第二传导类型基极区上并且在所述第一传导类型发射极区上形成射电极；
通过研磨所述第一传导类型的半导体衬底的下表面来形成第一FS层；以及
在所述第一FS层下方形成第二传导类型集电极区。
5.根据权利要求4所述的方法，其中，所述第二FS层包括以不同杂质或不同掺杂能量形成的至少两个层。
6.根据权利要求5所述的方法，其中，所述至少两个层包括邻近所述第一FS层的第一层，所述第一层具有的杂质密度高于所述至少两个层中的第二层的杂质密度。
7.一种功率器件，包括：
第一场阻止(FS)层，基于第一传导类型的半导体衬底并具有沿着深度方向恒定的杂质密度；
第一传导类型的第二FS层，所述第二FS层设置在所述第一FS层上，所述第二FS层具有的杂质密度沿着所述深度方向可变，且所述第二FS层具有比所述第一FS层的杂质密度高的峰值杂质密度区域；以及
第一传导类型外延层的漂移区，所述漂移区设置在所述第二FS层上。
8.一种功率器件，包括：
第一传导性半导体衬底；
场阻止(FS)层，所述FS层设置在所述第一传导性半导体衬底上并且具有第一传导类型，所述FS层具有密度比所述第一传导性半导体衬底更高的区段；
漂移区，所述漂移区设置在所述FS层上，所述漂移区形成为第一传导类型外延层并且具有比所述第一FS层低的密度；
第二传导类型基极区，设置在所述漂移区的上部中；
第一传导类型发射极区，设置在所述第二传导类型基极区的表面部分中；
栅电极，位于栅绝缘层上，其中所述栅绝缘层设置在一沟槽的表面上，所述沟槽向下形成至所述漂移区内的预定深度；
第二传导类型集电极区，设置在所述FS层下方。
9.根据权利要求8所述的功率器件，其中，所述FS层在第一区段处具有最大杂质密度，所述FS层的杂质密度从所述第一传导性半导体衬底向所述第一区段增大并从所述第一区段向所述漂移区减小。
10.根据权利要求8所述的功率器件，其中，所述FS层包括具有不同密度的至少两个层。
CN201910922782.7A 2012-04-24 2013-04-24 功率器件及其制造方法 Pending CN110718583A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2012-0042717 2012-04-24
KR20120042717 2012-04-24
KR1020130043817A KR102070959B1 (ko) 2012-04-24 2013-04-19 파워 소자 및 그 제조방법
KR10-2013-0043817 2013-04-19
CN2013101467115A CN103378142A (zh) 2012-04-24 2013-04-24 功率器件及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2013101467115A Division CN103378142A (zh) 2012-04-24 2013-04-24 功率器件及其制造方法

Publications (1)

Publication Number Publication Date
CN110718583A true CN110718583A (zh) 2020-01-21

Family

ID=49290276

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910922782.7A Pending CN110718583A (zh) 2012-04-24 2013-04-24 功率器件及其制造方法
CN2013101467115A Pending CN103378142A (zh) 2012-04-24 2013-04-24 功率器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2013101467115A Pending CN103378142A (zh) 2012-04-24 2013-04-24 功率器件及其制造方法

Country Status (3)

Country Link
US (3) US20130277793A1 (zh)
CN (2) CN110718583A (zh)
DE (1) DE102013007215A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130277793A1 (en) 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
US10181513B2 (en) 2012-04-24 2019-01-15 Semiconductor Components Industries, Llc Power device configured to reduce electromagnetic interference (EMI) noise
US9685335B2 (en) 2012-04-24 2017-06-20 Fairchild Korea Semiconductor Ltd. Power device including a field stop layer
US9236458B2 (en) * 2013-07-11 2016-01-12 Infineon Technologies Ag Bipolar transistor and a method for manufacturing a bipolar transistor
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
JP6332446B2 (ja) * 2014-06-12 2018-05-30 富士電機株式会社 半導体装置
CN105428404B (zh) * 2014-06-17 2021-02-19 快捷韩国半导体有限公司 功率器件及其制造方法
DE112015000206T5 (de) * 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
CN105789046B (zh) * 2014-12-25 2019-02-15 无锡华润上华科技有限公司 场截止绝缘栅双极晶体管的制备方法
EP3240040A1 (en) * 2016-04-26 2017-11-01 ABB Schweiz AG Insulated gate bipolar transistor and method for manufacturing such an insulated gate bipolar transistor
DE102016114389B3 (de) 2016-08-03 2017-11-23 Infineon Technologies Austria Ag Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung
DE102017128247A1 (de) * 2017-11-29 2019-05-29 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit ersten und zweiten Feldstoppzonenbereichen
DE102017128243B4 (de) * 2017-11-29 2021-09-23 Infineon Technologies Ag Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren
CN109904225A (zh) * 2019-03-29 2019-06-18 电子科技大学 一种高可靠性igbt及其制造方法
US11329147B2 (en) * 2020-05-12 2022-05-10 Polar Semiconductor, Llc Insulated gate bipolar transistor with epitaxial layer formed on recombination region
CN111725312A (zh) * 2020-06-05 2020-09-29 安徽瑞迪微电子有限公司 一种高性能半导体功率器件及其制造方法
US11527618B2 (en) * 2020-07-18 2022-12-13 Semiconductor Components Industries, Llc Up-diffusion suppression in a power MOSFET
JP2024018648A (ja) * 2022-07-29 2024-02-08 住重アテックス株式会社 半導体装置および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069020A (ja) * 2001-08-30 2003-03-07 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2004103982A (ja) * 2002-09-12 2004-04-02 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
US20060286753A1 (en) * 2005-06-08 2006-12-21 Reiner Barthelmess Method for Producing a Stop Zone in a Semiconductor Body and Semiconductor Component Having a Stop Zone
US20070120215A1 (en) * 2005-11-30 2007-05-31 Chong-Man Yun Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same
JP2007184478A (ja) * 2006-01-10 2007-07-19 Toyota Central Res & Dev Lab Inc 半導体装置
CN101494223A (zh) * 2008-01-23 2009-07-29 富士电机电子技术株式会社 半导体器件及其制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4369072A (en) * 1981-01-22 1983-01-18 International Business Machines Corp. Method for forming IGFET devices having improved drain voltage characteristics
US4823176A (en) * 1987-04-03 1989-04-18 General Electric Company Vertical double diffused metal oxide semiconductor (VDMOS) device including high voltage junction exhibiting increased safe operating area
JPH0793434B2 (ja) * 1989-05-23 1995-10-09 株式会社東芝 半導体装置
JP3081739B2 (ja) 1992-10-20 2000-08-28 三菱電機株式会社 絶縁ゲート型半導体装置及びその製造方法
US5701023A (en) * 1994-08-03 1997-12-23 National Semiconductor Corporation Insulated gate semiconductor device typically having subsurface-peaked portion of body region for improved ruggedness
KR0163875B1 (ko) 1994-11-30 1998-12-01 윤종용 반도체장치 및 그 제조방법
EP1142026B1 (de) 1998-12-04 2007-11-14 Infineon Technologies AG Leistungshalbleiterschalter
DE19860581A1 (de) 1998-12-29 2000-07-06 Asea Brown Boveri Halbleiterelement und Verfahren zur Herstellung
US6426248B2 (en) 2000-02-15 2002-07-30 International Rectifier Corporation Process for forming power MOSFET device in float zone, non-epitaxial silicon
JP4088011B2 (ja) 2000-02-16 2008-05-21 株式会社東芝 半導体装置及びその製造方法
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
DE10031781A1 (de) 2000-07-04 2002-01-17 Abb Semiconductors Ag Baden Halbleiterbauelement und Verfahren zu dessen Herstellung
JP4750933B2 (ja) 2000-09-28 2011-08-17 株式会社東芝 薄型パンチスルー型パワーデバイス
DE10205323B4 (de) 2001-02-09 2011-03-24 Fuji Electric Systems Co., Ltd. Verfahren zur Herstellung eines Halbleiterbauelements
DE10205324B4 (de) 2001-02-09 2012-04-19 Fuji Electric Co., Ltd. Halbleiterbauelement
DE10243758A1 (de) 2002-09-20 2004-04-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung einer vergrabenen Stoppzone in einem Halbleiterbauelement und Halbleiterbauelement mit einer vergrabenen Stoppzone
DE102004039208B4 (de) 2004-08-12 2014-01-16 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungsbauelements mit einer vergrabenen n-dotierten Halbleiterzone und Leistungsbauelement
CN101305470B (zh) * 2005-11-14 2010-12-08 富士电机系统株式会社 半导体器件及其制造方法
US7989888B2 (en) 2006-08-31 2011-08-02 Infineon Technologies Autria AG Semiconductor device with a field stop zone and process of producing the same
EP2045844A1 (en) 2007-10-03 2009-04-08 ABB Technology AG Semiconductor Module
US8716792B2 (en) 2008-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device
SA110310245B1 (ar) 2009-04-03 2014-11-12 اكزو نوبل كيميكا معلق بيروكسيد ثنائي آسيل صلب مائي
KR101794182B1 (ko) 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
US8283213B2 (en) 2010-07-30 2012-10-09 Alpha And Omega Semiconductor Incorporated Method of minimizing field stop insulated gate bipolar transistor (IGBT) buffer and emitter charge variation
CN102446966B (zh) 2010-09-30 2014-08-13 比亚迪股份有限公司 一种集成反并联二极管的igbt结构及其制造方法
CN103137473B (zh) 2011-12-02 2016-02-10 上海华虹宏力半导体制造有限公司 以具有外延层的衬底制造场终止型igbt器件的方法
US9685335B2 (en) * 2012-04-24 2017-06-20 Fairchild Korea Semiconductor Ltd. Power device including a field stop layer
US10181513B2 (en) 2012-04-24 2019-01-15 Semiconductor Components Industries, Llc Power device configured to reduce electromagnetic interference (EMI) noise
US20130277793A1 (en) 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
KR101876579B1 (ko) 2012-09-13 2018-07-10 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069020A (ja) * 2001-08-30 2003-03-07 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2004103982A (ja) * 2002-09-12 2004-04-02 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
US20060286753A1 (en) * 2005-06-08 2006-12-21 Reiner Barthelmess Method for Producing a Stop Zone in a Semiconductor Body and Semiconductor Component Having a Stop Zone
US20070120215A1 (en) * 2005-11-30 2007-05-31 Chong-Man Yun Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same
JP2007184478A (ja) * 2006-01-10 2007-07-19 Toyota Central Res & Dev Lab Inc 半導体装置
CN101494223A (zh) * 2008-01-23 2009-07-29 富士电机电子技术株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20190019879A1 (en) 2019-01-17
US10707321B2 (en) 2020-07-07
US10109719B2 (en) 2018-10-23
DE102013007215A1 (de) 2013-10-24
US20130277793A1 (en) 2013-10-24
CN103378142A (zh) 2013-10-30
US20170117384A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
US10707321B2 (en) Power device with multiple field stop layers
US9653595B2 (en) Semiconductor device and semiconductor device fabrication method
US20180166530A1 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
US20150255535A1 (en) Semiconductor device and method for manufacturing same
US9960250B2 (en) Power device and method of manufacturing the same
TWI388011B (zh) 半導體裝置及其形成方法
CN109244125B (zh) 引入外延层场阑区的反向传导igbt及其制备方法
US20190123144A1 (en) Power device and method for fabricating the same
JPWO2015087507A1 (ja) 絶縁ゲートバイポーラトランジスタおよびその製造方法
JP2014236120A (ja) 半導体装置及びその製造方法
JP2002246597A (ja) 半導体装置
KR102070959B1 (ko) 파워 소자 및 그 제조방법
KR102406116B1 (ko) 반도체 소자 및 그 제조 방법
US9673308B2 (en) Semiconductor device manufacturing method
CN105428404B (zh) 功率器件及其制造方法
TWI532165B (zh) 半導體元件及其製造方法
KR102198982B1 (ko) 절연 게이트 바이폴라 트랜지스터를 제조하기 위한 방법
KR101851821B1 (ko) 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법
US20190115423A1 (en) Insulated gate power devices with reduced carrier injection in termination area
JP7419695B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10777670B2 (en) Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base formed using epitaxial layer
KR102155721B1 (ko) 파워 소자 및 그의 제조 방법
US9048210B2 (en) Transistors and methods of manufacturing the same
KR102135687B1 (ko) 파워 반도체 소자 및 그 제조 방법
KR102196856B1 (ko) 파워 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination