CN1106686C - 半导体器件及其制作工艺 - Google Patents
半导体器件及其制作工艺 Download PDFInfo
- Publication number
- CN1106686C CN1106686C CN96190108A CN96190108A CN1106686C CN 1106686 C CN1106686 C CN 1106686C CN 96190108 A CN96190108 A CN 96190108A CN 96190108 A CN96190108 A CN 96190108A CN 1106686 C CN1106686 C CN 1106686C
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- semiconductor
- layer
- silicon nitride
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 106
- 230000007547 defect Effects 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000013078 crystal Substances 0.000 title claims abstract 4
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000002245 particle Substances 0.000 claims abstract description 46
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 30
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 abstract description 25
- 230000000452 restraining effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 53
- 238000010894 electron beam technology Methods 0.000 description 40
- 239000002800 charge carrier Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 229910001385 heavy metal Inorganic materials 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 210000003127 knee Anatomy 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 230000008595 infiltration Effects 0.000 description 4
- 238000001764 infiltration Methods 0.000 description 4
- 230000000670 limiting effect Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000239290 Araneae Species 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
Abstract
本发明目的是提供一种半导体器件，该器件具有高速开关特性和高介电击穿强度或小漏电流特性，还提供制作这种改进的半导体器件的工艺。该器件包括半导体衬底；位于半导体衬底上的半导体层，该半导体层具有沿半导体衬底的表面形成的pn结，其中粒子束辐照产生的晶格缺陷只形成于所述pn结的垂直方向；在所述层的衬底表面形成的、用于限制粒子束辐照的氮化硅层，形成在所述器件的衬底表面上除pn结区以外的区域。
Description
技术领域
本发明涉及半导体器件，如二极管，晶体管，晶闸管，MOSFET和它们的制作工艺。更具体地讲，本发明涉及的半导体器件不仅有高速开关特性，而且有击穿电压高或漏电流小的特性。本发明还涉及这种半导体器件的制作工艺。
技术背景
众所周知，通过缩短载流子的寿命可以使带有pn结的半导体器件具有高速开关特性或高速响应特性，缩短载流子的寿命的方法一是重金属扩散，如金和铂，二是粒子束辐照，如电子束，X射线和质子射线。
长期以来，扩散金、铂和其它重金属到半导体层的方法得到了广泛的研究，但是关于控制扩散量和实现均匀扩散的困难产生了这样的问题，即在这种晶体管中，电流放大系数和以秒为单位的存储时间(hFE～tstg)之间的相互联系相对很弱。另外，需要防止器件沾污的要求，如使用一个后处理炉，是工艺控制中的一大负担。
基于粒子束辐照的第二种方法的目的在于通过下述方法缩短载流子的寿命，即利用高能粒子束在半导体层晶格中产生缺陷，以形成深能级。对该方法的制约在于它必须在半导体器件制作工序的晚些阶段使用，因为，就载流子的寿命而言，已产生的晶格缺陷会固转变回初始状态而失效。而且，粒子束全面辐照半导体器件会产生附加的缺点，如降低了介电击穿强度，粒子束过度辐照将损害半导体器件的电特性。
一种防止因粒子束(如电子束)辐照而产生介电击穿强度下降的方法公开于未审查公开的日本专利申请(Unexamined Published，Japanese Patent Application(Kokai))No.17678/1983，其特点是最易于降低介电击穿强度的半导体层表面的晶格缺陷利用退火得到修复，该缺陷一般由电子束辐照造成。
美国专利No.4,585,489也公开了一种方法，该方法可防止因粒子束(如电子束)辐照而产生介电击穿强度下降。如果半导体衬底被粒子束辐照，衬底表面的SiO2层将受到损伤，并在其中产生正电荷，由此，降低了介电击穿强度。为解决这一问题，前述的美国专利No.4,585,489(Supra)提出在提供抗辐照损伤的半绝缘层之前除去SiO2层，该半绝缘层一般由包含氧和/或氮的多晶或非晶硅组成，这样，确保了半绝缘层中无固定电荷。此后，用电子束辐照半导体衬底来控制载流子的寿命而不会降低介电击穿强度。
美国专利No.4,165,517给出了一种门极区具有局部高迁移率αc的晶闸管。这可通过下面两种方法之一实现，方法一是利用粒子束(如电子束)均匀辐照半导体衬底，以缩短载流子寿命，然后，只对栅极区进行退火处理，以修复它包含的缺陷，或者在门极区表面提供一个掩蔽层，如铅箔，然后，用粒子束(如电子束)均匀辐照衬底而同时保护门极区不产生晶格缺陷；方法二是利用扩散或离子注入在除门极区以外的衬底表面引入重金属。利用这两种方法之一，在半导体衬底的局部区域内，载流子的寿命可以缩短。
描述于未审查公开的日本专利申请(Unexamined PublishedJapanese Patent Application(Kokai))No.17678/1983(Supra)的方法，利用对半导体表面的退火处理来修复出现的晶格缺陷，能够防止因粒子束(如电子束)辐照而产生的衬底表面介电击穿强度下降。然而，该方法不能有效地防止发生在内部的下降，特别是具有大曲率的pn结的圆柱形或球形部分或者是具有延展耗尽层的场区。
这项技术的另一个难题是，就MOSFEF而言，粒子束(如电子束)辐照，在栅绝缘层产生正电荷或其它少数载流子，因而增加了栅源漏电流。
在公开于美国专利No4,165,517的方法中，粒子束(如电子束)辐照，必须要穿透掩膜层以确保对半导体衬底的局部辐照，掩膜层由重金属制作，如铅。这不但因需要保护晶片不被沾污而产生操作上的困难，而且需要在辐照结束后除去掩膜层。原因在于热处理中，重金属(如铅)会扩散进硅层，起到寿命抑制剂的作用，这将影响对载流子寿命的精确控制。扩散的金属还会沾染扩散炉，使漏电流增加。更为严重的是，除去掩膜层容易使形成的图形和用于电子束辐照的掩膜层图形不重合，相应地，这使得pn结下面的区域，该区域内的载流子寿命一定要缩短，和pn结的弯曲处不重合，该pn结的弯曲处必须有增强的击穿电压。如果这种不重合发生，欲在开关特性和介电击穿强度特性上都得到满意的结果是不可能的。
美国专利No.4,165,517给出用于粒子束(如电子束)辐照的局部掩膜层的使用，但它并没有给出明确的信息关于为制作这样的半导体器件，哪一部分结构需要被掩蔽，该器件具有高速开关特性和介电击穿强度高或漏电流小的特性。
发明说明书
本发明完成于上述背景之下，其目的在于提供一种具有高速开关特性和介电击穿强度高或漏电流小特性的半导体器件。
本发明的另一目的是提供制作这种改进的半导体器件的工艺。
本发明人为开发满足以下要求的半导体器件进行了详尽的研究，该要求是具有高速开关特性和高介电击穿强度或小漏电流特性。结果发现在水平形成的pn结的垂直方向(在平行于半导体衬底主表面形成的pn结的上方或下方)缩短载流子的寿命可以获得高速开关特性，而在纵向形成的pn结的横向方向(在垂直于半导体衬底主表面形成的pn结的左或右侧)则没有显著的效应发生。依据这些发现，只有其pn结是水平形成的半导体衬底区域受到粒子束(如电子束)辐照，由此，产生了晶格缺陷，且载流子寿命被缩短至足够的程度以提供高速开关特性；同时，纵向形成的pn结的外部区域不会被粒子束(如电子束)辐照，由此，防止了晶格缺陷的产生，高的介电击穿强度得到保持。
用于粒子束(如电子束)局部辐照的掩膜层通常由重金属材料制作，如铅。然而，如上所述，很难处理重金属材料而不造成晶片被污染和掩膜层不重合。本发明人为解决这一难题进行了详尽的研究，发现：粒子束透过掩膜层的渗透量随掩膜材料密度的增加而显著地下降；甚至是当少量射线粒子作用于半导体层时，高密度的掩膜材料可有效地减少射线粒子的能量，从而防止介电击穿强度显著下降；即使是密度大约为2.4～3.1g/cm3的氮化硅，当其厚度范围在0.1至几个微米或更大时也可以作为射线粒子的有效掩膜层。准备应用于本发明的射线粒子的典型例子是电子束，X射线和质子束。
根据本发明的第一方面的半导体器件包括a，它具有沿半导体衬底表面形成的带有晶格缺陷的pn结该缺陷经粒子束辐照以这样的方式形成，它被限制于所述pn结的垂直方向，而用于限制粒子束辐照的氮化硅膜形成于除pn结以外的衬底表面。
在一个优选实施方案中，所述器件为双极晶体管，所述晶格缺陷形成于晶体管的基区及其下面的集电区，氮化硅膜形成于基区周界外部的衬底表面。这种配置有效地缩短了基区-集电区的存储时间tstg，以提供高速开关特性；另外，pn结的弯曲处或具有延展耗尽层的场区将不会由于晶格缺陷而使介电击穿强度下降，从而保持了高击穿电压。
在另一个优选实施方案中，所述为纵向MOSFET，它包含第一导电类型的半导体层和第二导电类型的半导体区，该区形成在半导体层中，并在该区两端各有一个沟道区及在第二导电类型的半导体区的两端各有一个源区，所述晶格缺陷形成于纵向MOSFET中的第二导电类型的半导体区的内部和下方，而氮化硅膜形成于纵向MOSFET的栅电极上方。这种配置对提供具有高速开关特性的纵向MOSFET也是十分有效的，同时，它能保证栅-源漏电流在相当低的水平。
根据本发明第二方面的工艺是用来制作半导体器件，该器件的载流子寿命通过粒子束对半导体层的辐照而控制，其特点在于利用氮化硅作为掩膜层，由粒子束对半导体层进行局部辐照。
在一个优选实施方案中，粒子束辐照在半导体层区域局部地进行，在该区域中，pn结沿着半导体层的衬底表面形成。这项技术对于缩短载流子寿命以提供高速开关特性十分有效，还对于制作具有高介电击穿强度或小漏电流特性的半导体器件有所帮助。
根据本发明，粒子束(如电子束)辐照产生的晶格缺陷只形成在pn结下面的区域，该pn结平行于半导体衬底a(如晶体管)的表面形成。考虑到晶格缺陷，大部分流过pn结的载流子的寿命在导电路径上显著地被缩短以提供高速开关特性。另一方面，几乎没有晶格缺陷出现在纵向形成的pn结的周界之外的半导体区域，这是因为形成于该区域表面的氮化硅膜掩膜层可以有效地减弱进入到该区域的粒子束的能量；因此，在晶格缺陷存在时将会发生的介电击穿强度下降和漏电流增加均不会发生。介电击穿强度最易于在pn结的弯曲处下降，例如在圆柱形或球形区或者在具有延展耗尽层的场区，但是根据本发明，这些地方不会由于晶格缺陷而导致介电击穿强度进一步下降，因此，高击穿电压可以得到保持。
用作局部粒子束辐照掩膜层的氮化硅膜具有额外的优点，它可以应用在温度比铅化玻璃(tg≈600℃)更高的处理工艺中，这使自对准结构的应用成为可能。
附图简述
图1是根据本发明的实施例1的半导体器件的剖面图；
图2表示实施例1中半导体器件的击穿电压的分布曲线；
图3是根据本发明的实施例2的半导体器件的剖面图；
图4表示实施例2中半导体器件的栅-源漏电流的分布曲线。
根据本发明的半导体器件及其制作工艺将参照附图进行说明。
实现本发明的最佳方式
本发明的半导体器件包括a，它具有沿半导体衬底表面形成的带有晶格缺陷的pn结，该缺陷由粒子束辐照，以下述方式形成，它被限制在pn结的垂直方向，而用于限制粒子束辐照的氮化硅膜形成于除pn结区以外的衬底表面。
如上所述，本发明人为开发既满足高速开关特性，又满足高介电击穿强度或小漏电流特性的半导体器件进行了详尽的研究，发现，当利用粒子束(如电子束)在pn结的垂直方向缩短载流子寿命时，该pn结平行于半导体衬底a形成，流经纵向形成的pn结的载流子没有受到显著影响。而且，氮化硅膜位于纵向形成的pn结的上方，可阻挡粒子束的进入，在具有相当低的介电击穿强度的pn结的弯曲处和具有延展耗尽层的场区，该参数不是进一步下降，而是在该处保持实际可以接受的击穿电压。结果，高速开关特性得以实现，另外，也获得了具有高介电击穿强度和小漏电流特性的半导体器件。本发明的这些特点将参照两个具体例子在下面详述。例1：
先参照图1，典型的n+型半导体衬底10带有形成于其上的n型半导体层11，层11提供集电区。P型的基区12形成在集电区11的表面，n+型发射区形成在基区12中。基区12被场限制环14a和14b包围，以使在基区12和集电区11之间的pn结扩展到场限制环周界外面，场限制环又被圆环15围绕，用来稳定表面电荷。一般由SiO制作的保护膜16和由SiN制作的氮化硅膜17用于限制粒子束辐照，形成在半导体层11的这样的表面区域，该区域在基区12的周界之外，代表场区。一般由铝制作的基极电极18和发射极电极19通过接触孔形成在半导体层11的表面，集电极电极22形成在半导体衬底10的背面。
为制作例1的晶体管，在半导体层11被电子束全面辐照以便在该层11内产生晶格缺陷21之前，制备氮化硅膜17。许多晶格缺陷21在基区12的下面形成，但是只有极少量的晶格缺陷21在围绕基区12的场区内产生(图1中十字叉的数量代表着晶格缺陷的相对量度)。这样，用来限制电子束辐照的氮化硅层17形成在半导体层11的表面，用来在实际电子束辐照之前覆盖场区。因为这样的构造，电子束无衰减地进入半导体层11的无氮化硅覆盖的基区12，因此产生了许多晶格缺陷21。另一方面，具有氮化硅膜17的场区可以有效地抑制电子束的渗透，所以只有有限数量的电子束能够到达半导体层11，相应地只产生很少数量的晶格缺陷21。
半导体层11的表面也具有保护膜16，该膜一般由SiO2制作，用作扩散掩膜，并且部分地覆盖基区12。然而，氧化硅(即SiO2)膜的密度大约为2.1～2.3g/cm3，电子束渗透进入它们的深度基本上与电子束渗透到半导体层硅中的深度相同，因此保护层16不能作为掩膜。另一方面，氮化硅层具有较大的密度，用LPCVD(低压CVD)技术制作的氮化硅膜的的典型密度约为2.9～3.1g/cm3，通过调节它的厚度至大约为0.1～5μm，薄膜将足以有效地抑制电子束渗透。利用离子辅助CVD技术制作的氮化硅膜具有稍低的密度，大约为2.4～2.8g/cm3，但这些值仍比氧化硅的大，通过调节薄膜的厚度至大约为0.5～10μm，它能够有效地用作掩膜以抑制粒子束(如电子束)的渗透。
例1的晶体管可以这样制作，先形成氮化硅膜17，再进行粒子束(如电子束)辐照，从而使基区12下面的主电流通路的载流子寿命显著地缩短以提供高速开关特性。另一方面，在场区利用氮化硅膜17抑制粒子束辐照，相应地，晶格缺陷的产生受到抑制，以保证介电击穿强度不下降。由电子束辐照产生的晶格缺陷21可以在450℃或更低的温度下退火而得到恢复，所以，电子束辐照最好在后扩散退火工序之后进行，因该工序要在高温下进行。相反，氮化硅膜17可以安全地，完整地保留在最终产品上而不产生任何问题。因此，电子束辐照可以在退火之后的任何工序进行。另一方面，氮化硅能经受高温。由此，它可以在晶体管制作工序的前期制备；如果需要，该薄膜还可以用作掩膜来制备基区12。
图2显示了例1中的晶体管和作为对比的晶体管的集电极-基极击穿电压的分布曲线，该对比晶体管利用包括电子束全面辐照的现有工艺流程制作。显然，例1的产品的击穿电压在1300伏左右，比现有工艺产品的900伏击穿电压有显著提高。两组数据分别取自20个样品，两种晶体管在开关特性上几乎没有差别。例2：
将本发明关于控制载流子寿命的概念应用于纵向MOSFET。首先，参照图3，在第一导电类型，即n+型半导体衬底30上依次是n型半导体层31，第二导电类型，即P型半导体区32(它具有用32a指示的沟道区)，n+型源区33，栅绝缘膜34，栅极电极35，用于抑制粒子束(如电子束)辐照的氮化硅膜36，源极电极37和漏极电极38。由粒子束(如电子束)辐照产生的晶格缺陷39按图1的惯例标注。为获得大电流，示于图3的MOSFET具有多单元阵列，每个单元由源区33和沟道区32a组成，它们形成在提供漏区的半导体层31中。电流垂直地从每个单元的源区33穿过沟道区32a到达半导体层31的背面。这种流经所有存在单元的电流总和组成了MOSFET的漏极电流。在讨论的MOSFET类型中，pn结40形成在P型区32和n型半导体层31之间，并在该区形成一个二极管。如果这个二极管，通常称为内建二极管，有较长的反向恢复时间(trr)，损耗将会发生。在例2中，电子束作用于该区域以产生晶格缺陷39，由此，载流子寿命被大大缩短，减小了内建二极管的反向恢复时间(trr)(即使它快速恢复)。
如果半导体层31的整个表面暴露于电子束，将在栅极电极35下面的栅区氧化膜34(一般由SiO2制作)中产生正电荷，栅-源漏电流将会增大。然而，例2中提供的位于栅极电极35之上的氮化硅膜36可有效地抑制电子束辐照，以及栅区绝缘膜34内正电荷的产生。结果，例2在提供高速开关特性的同时防止了漏电流的增加。
图4表示例2中纵向MOSFET的栅-源漏电流IGSS的分布，在20个样品中测得。图4还显示了作对比用的具有快速开关特性的纵向MOSFET的IGSS分布，该纵向MOSFET利用现有技术的电子束全面辐照获得。很明显，流过本发明晶体管的漏电流是现有工艺的产品的十分之一。
工业应用
根据本发明，其目的是增加具有pn结的半导体器件的开关速度。氮化硅被用作为掩膜以对必要的区域用粒子束(如电子束)进行局部辐照。这可以有效地缩短流经pn结(主电流通路)的载流子寿命，这样，期望的高速开关特性便可获得。本发明的半导体器件还有高介电击穿强度或小漏电流特性。
用作局部粒子束辐照掩膜的氮化硅膜具有额外的优点，它不同于一般的用铅化玻璃制作的普通掩膜，该膜可用于这样的高温工序，例如制备栅保护膜的工序，并使自对准结构的使用成为可能。结果，对准可以容易地在将被粒子束辐照的区域和感兴趣的a形成的区域，这使得制作这样的半导体器件成为可能，该器件具有进一步改进的开关特性和介电击穿强度或漏电流特性。
Claims (7)
1.一种半导体器件，包括：
半导体衬底；
在半导体衬底上表面提供的第一半导体层，以及
在第一半导体层上面部分提供的第二半导体层，使得第二半导体层与第一半导体层形成PN结；
在PN结部分的上面部分和下面部分形成的晶体缺陷；
在第一半导体层的PN结之外的区域上形成的氮化硅层，所述氮化硅层的浓度范围是2.4-3.1g/cm3，厚度范围是0.1-5μm。
2.根据权利要求1的半导体器件，其中第一半导体层是双极型晶体管的集电区，第二半导体层是双极型晶体管的基区。
3.根据权利要求1的半导体器件，其中第一半导体层是垂直型MOSFET的漏区，第二半导体层是垂直型MOSFET的源区。
4.一种制作半导体器件的方法，包括如下步骤：
在半导体衬底的上表面提供第一半导体层；
在第一半导体层上面部分提供第二半导体层，使得第二半导体层与第一半导体层形成PN结；
在第一半导体层的PN结之外的区域上提供氮化硅层作为掩膜；以及
从氮化硅掩膜上部辐照粒子束，以便分别在PN结的上面部分和下面部分形成晶体缺陷。
5.根据权利要求4的制造方法，其中第一半导体层是双极型晶体管的集电区，第二半导体层是双极型晶体管的基区。
6.根据权利要求4的制造方法，其中第一半导体层是垂直型MOSFET的漏区，第二半导体层是垂直型MOSFET的源区。
7.根据权利要求4的制造方法，还包括在所述氮化硅掩膜上提供电极的步骤。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7031148A JP2883017B2 (ja) | 1995-02-20 | 1995-02-20 | 半導体装置およびその製法 |
| JP31148/1995 | 1995-02-20 | ||
| JP31148/95 | 1995-02-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1146826A CN1146826A (zh) | 1997-04-02 |
| CN1106686C true CN1106686C (zh) | 2003-04-23 |
Family
ID=12323360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96190108A Expired - Fee Related CN1106686C (zh) | 1995-02-20 | 1996-02-19 | 半导体器件及其制作工艺 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5808352A (zh) |
| EP (1) | EP0756757B1 (zh) |
| JP (1) | JP2883017B2 (zh) |
| KR (1) | KR100394393B1 (zh) |
| CN (1) | CN1106686C (zh) |
| DE (1) | DE69621385T2 (zh) |
| WO (1) | WO1996026536A1 (zh) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3394383B2 (ja) * | 1996-03-18 | 2003-04-07 | 三菱電機株式会社 | サイリスタの製造方法およびサイリスタ |
| JPH10270451A (ja) | 1997-03-25 | 1998-10-09 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| DE19726126A1 (de) * | 1997-06-20 | 1998-12-24 | Telefunken Microelectron | Bipolarer Schalttransistor mit verringerter Sättigung |
| US6274892B1 (en) * | 1998-03-09 | 2001-08-14 | Intersil Americas Inc. | Devices formable by low temperature direct bonding |
| US6674064B1 (en) | 2001-07-18 | 2004-01-06 | University Of Central Florida | Method and system for performance improvement of photodetectors and solar cells |
| JP4872190B2 (ja) * | 2004-06-18 | 2012-02-08 | トヨタ自動車株式会社 | 半導体装置 |
| JP4775539B2 (ja) * | 2005-03-22 | 2011-09-21 | サンケン電気株式会社 | 半導体装置の製法 |
| JP2006344782A (ja) * | 2005-06-09 | 2006-12-21 | Matsushita Electric Ind Co Ltd | チップ型半導体素子とその製造方法 |
| JP5036327B2 (ja) * | 2007-01-23 | 2012-09-26 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| CN102138206B (zh) | 2008-09-01 | 2014-03-12 | 罗姆股份有限公司 | 半导体装置及其制造方法 |
| JP2010109031A (ja) * | 2008-10-29 | 2010-05-13 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| JP5282822B2 (ja) | 2009-09-07 | 2013-09-04 | トヨタ自動車株式会社 | ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置 |
| CN102396056B (zh) | 2009-12-15 | 2014-03-12 | 丰田自动车株式会社 | 半导体装置的制造方法 |
| JP5605073B2 (ja) * | 2010-08-17 | 2014-10-15 | 株式会社デンソー | 半導体装置 |
| US8921931B2 (en) | 2012-06-04 | 2014-12-30 | Infineon Technologies Austria Ag | Semiconductor device with trench structures including a recombination structure and a fill structure |
| JP6221436B2 (ja) * | 2013-07-10 | 2017-11-01 | 富士電機株式会社 | 超接合ｍｏｓｆｅｔとその製造方法およびダイオードを並列接続させた複合半導体装置 |
| JP6183080B2 (ja) * | 2013-09-09 | 2017-08-23 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP6119593B2 (ja) * | 2013-12-17 | 2017-04-26 | トヨタ自動車株式会社 | 半導体装置 |
| JP6107767B2 (ja) * | 2013-12-27 | 2017-04-05 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| JP6319453B2 (ja) * | 2014-10-03 | 2018-05-09 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6611532B2 (ja) * | 2015-09-17 | 2019-11-27 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2017168561A (ja) * | 2016-03-15 | 2017-09-21 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| CN106920742B (zh) * | 2017-01-22 | 2020-05-08 | 北京工业大学 | 一种基于电子辐照控制pn结缺陷能级的方法 |
| US10186586B1 (en) * | 2017-09-26 | 2019-01-22 | Sanken Electric Co., Ltd. | Semiconductor device and method for forming the semiconductor device |
| CN116153967B (zh) * | 2023-02-09 | 2023-12-22 | 上海功成半导体科技有限公司 | 超结器件及其制作方法和电子器件 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2642206A1 (de) * | 1975-12-12 | 1977-06-23 | Ibm | Verfahren und aufbau einer halbleitervorrichtung mit genau gesteuerter lebensdauer der ladungstraeger |
| US4165517A (en) * | 1977-02-28 | 1979-08-21 | Electric Power Research Institute, Inc. | Self-protection against breakover turn-on failure in thyristors through selective base lifetime control |
| FR2388413A1 (fr) * | 1977-04-18 | 1978-11-17 | Commissariat Energie Atomique | Procede de commande de la migration d'une espece chimique dans un substrat solide |
| JPS5515237A (en) * | 1978-07-19 | 1980-02-02 | Toshiba Corp | Semiconductor device |
| JPS57197848A (en) * | 1981-05-29 | 1982-12-04 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JPS5817678A (ja) * | 1981-07-24 | 1983-02-01 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6068621A (ja) * | 1983-09-26 | 1985-04-19 | Toshiba Corp | 半導体装置の製造方法 |
| US4620211A (en) * | 1984-08-13 | 1986-10-28 | General Electric Company | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices |
| JPS6265364A (ja) * | 1985-09-17 | 1987-03-24 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62208674A (ja) * | 1986-03-08 | 1987-09-12 | Agency Of Ind Science & Technol | 半導体装置 |
| JPS62298120A (ja) * | 1986-06-18 | 1987-12-25 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1995
- 1995-02-20 JP JP7031148A patent/JP2883017B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-19 KR KR1019960705845A patent/KR100394393B1/ko not_active IP Right Cessation
- 1996-02-19 EP EP96902479A patent/EP0756757B1/en not_active Expired - Lifetime
- 1996-02-19 US US08/716,420 patent/US5808352A/en not_active Expired - Lifetime
- 1996-02-19 CN CN96190108A patent/CN1106686C/zh not_active Expired - Fee Related
- 1996-02-19 WO PCT/JP1996/000368 patent/WO1996026536A1/en active IP Right Grant
- 1996-02-19 DE DE69621385T patent/DE69621385T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2883017B2 (ja) | 1999-04-19 |
| EP0756757B1 (en) | 2002-05-29 |
| CN1146826A (zh) | 1997-04-02 |
| KR100394393B1 (ko) | 2004-02-18 |
| US5808352A (en) | 1998-09-15 |
| JPH08227895A (ja) | 1996-09-03 |
| DE69621385T2 (de) | 2002-11-14 |
| DE69621385D1 (de) | 2002-07-04 |
| KR970702574A (ko) | 1997-05-13 |
| WO1996026536A1 (en) | 1996-08-29 |
| EP0756757A1 (en) | 1997-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1106686C (zh) | 半导体器件及其制作工艺 | |
| JP2893053B2 (ja) | 集積化された電子装置における電荷キャリアの寿命の局所化される短縮のための処理、および電荷キャリアの寿命の局所化される短縮を伴う集積化された電子装置 | |
| CA1063731A (en) | Method for making transistor structures having impurity regions separated by a short lateral distance | |
| Rimini | Ion implantation: basics to device fabrication | |
| JP3209878B2 (ja) | 埋込み絶縁層を備えた半導体基板及びｓｉｍｏｘ半導体基板の電気的絶縁性を改善する方法、並びにｓｉｍｏｘ半導体基板の製造方法 | |
| US8101506B2 (en) | Method for producing a buried n-doped semiconductor zone in a semiconductor body and semiconductor component | |
| EP0241059A2 (en) | Method for manufacturing a power mos transistor | |
| US5025293A (en) | Conductivity modulation type MOSFET | |
| US20030003692A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7569901B1 (en) | P channel radhard device with boron diffused P-type polysilicon gate | |
| KR100187735B1 (ko) | 캐리어 라이프타임을 제어하는 반도체 디바이스 및 이의 제조 방법 | |
| GB2306249A (en) | Termination structure for semiconductor device and process for manufacture thereof | |
| CN1873921A (zh) | 半导体元件制造方法及电容器的制造方法 | |
| JPH09232332A (ja) | 半導体装置 | |
| CN1282222C (zh) | 半导体装置的制造方法 | |
| CN1152798A (zh) | 制造抗辐射半导体集成电路的方法 | |
| US4307411A (en) | Nonvolatile semiconductor memory device and method of its manufacture | |
| EP1052699A1 (en) | Semiconductor device and fabrication method therefor | |
| JPH10261704A (ja) | 半導体装置及びその製造方法 | |
| US6313504B1 (en) | Vertical MOS semiconductor device | |
| CN1238564A (zh) | 绝缘栅晶体管、其制造方法和半导体集成电路器件 | |
| US4613381A (en) | Method for fabricating a thyristor | |
| KR950001170B1 (ko) | 스위칭 반도체장치의 제조방법 | |
| US5144402A (en) | Semiconductor switching device and method of controlling a carrier life time in a semiconductor switching device | |
| Schulze et al. | Influence of irradiation-induced defects on the electrical performance of power devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030423 Termination date: 20140219 |