CN110620110A - 包括鳍型场效应晶体管的半导体器件 - Google Patents

包括鳍型场效应晶体管的半导体器件 Download PDF

Info

Publication number
CN110620110A
CN110620110A CN201910145007.5A CN201910145007A CN110620110A CN 110620110 A CN110620110 A CN 110620110A CN 201910145007 A CN201910145007 A CN 201910145007A CN 110620110 A CN110620110 A CN 110620110A
Authority
CN
China
Prior art keywords
source
etch stop
layer
stop layer
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910145007.5A
Other languages
English (en)
Other versions
CN110620110B (zh
Inventor
卢昶佑
宋昇珉
裵金钟
裵东一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110620110A publication Critical patent/CN110620110A/zh
Application granted granted Critical
Publication of CN110620110B publication Critical patent/CN110620110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Abstract

一种包括鳍型场效应晶体管(fin‑FET)的半导体器件包括：设置在衬底上的有源鳍；在有源鳍的两侧上的隔离层；形成为与有源鳍和隔离层交叉的栅极结构；在栅极结构的侧壁上在有源鳍上的源极/漏极区；第一层间绝缘层，在隔离层上与栅极结构的侧壁的部分和源极/漏极区的表面的部分接触；蚀刻停止层，构造为重叠第一层间绝缘层、栅极结构的侧壁和源极/漏极区；以及接触插塞，形成为穿过蚀刻停止层以接触源极/漏极区。源极/漏极区具有与有源鳍的上表面接触的主生长部分。

Description

包括鳍型场效应晶体管的半导体器件
技术领域
器件和方法涉及包括鳍型场效应晶体管(fin-FET)的半导体器件和制造该半导体器件的方法。
背景技术
根据对半导体器件的高集成的需求，在有限的空间中形成多个接触插塞变得更加困难。接触插塞用于在下部图案与上部线之间提供电连接。
当下部图案在形成接触插塞的工艺中被过度凹入时，在栅电极与接触插塞之间产生寄生电容，因而可能发生电流延迟。
发明内容
本发明构思的示例实施方式旨在提供减少了寄生电容的产生并且具有改善的操作特性的半导体器件。
根据示例实施方式，提供了一种半导体器件，其包括：在衬底上沿第一方向延伸的有源鳍；在有源鳍的侧面上的隔离层；栅极结构，形成为与有源鳍和隔离层交叉并且沿垂直于第一方向的第二方向延伸；在栅极结构的侧壁上的有源鳍上的源极/漏极区；第一层间绝缘层，在隔离层上并且与栅极结构的侧壁的第一部分和源极/漏极区的第一表面接触地形成；蚀刻停止层，在第一层间绝缘层、栅极结构的侧壁的第二部分和源极/漏极区的第二表面上；以及接触插塞，形成为穿过蚀刻停止层以与源极/漏极区接触，其中源极/漏极区具有与有源鳍的上表面接触的主生长部分以及主生长部分的边缘彼此合并的合并生长部分。
根据示例实施方式，提供了一种半导体器件，其包括：在衬底上沿第一方向延伸的有源鳍；在有源鳍的两侧上的隔离层；栅极结构，形成为与有源鳍和隔离层交叉并且沿垂直于第一方向的第二方向延伸；在栅极结构两侧的有源鳍上的源极/漏极区；蚀刻停止层，在栅极结构的侧壁和源极/漏极区上并且具有西格玛(Σ)形状；插置在蚀刻停止层之间的第一层间绝缘层；以及接触插塞，形成为穿过蚀刻停止层并且接触源极/漏极区。
根据示例实施方式，提供了一种半导体器件，其包括：在衬底上沿第一方向延伸的有源鳍；在有源鳍的两侧上的隔离层；栅极结构，形成为与有源鳍和隔离层交叉并且沿第二方向延伸；源极/漏极区，在栅极结构的侧壁上的有源鳍上；下蚀刻停止层，构造为覆盖隔离层、源极/漏极区和栅极结构的侧壁；第一层间绝缘层，在下蚀刻停止层上并且具有比源极/漏极区的上端的高度小的高度；上蚀刻停止层，在下蚀刻停止层的一部分和第一层间绝缘层上；以及接触插塞，形成为穿过下蚀刻停止层和上蚀刻停止层并且接触源极/漏极区的上表面，其中接触插塞中的第一接触插塞的中心线与源极/漏极区的中心线在第二方向上不对准。
附图说明
本公开的示例实施方式将由以下结合附图的详细描述被更清楚地理解。
图1是示出根据本发明构思的示例实施方式的半导体器件的示意性布局。
图2是示出根据本发明构思的示例实施方式的半导体器件的透视图。
图3A是根据本发明构思的示例实施方式的沿图2的线A-A'截取的剖视图。
图3B是根据本发明构思的示例实施方式的沿图2的线B-B'截取的剖视图。
图3C是根据本发明构思的示例实施方式的沿图2的线C-C'截取的剖视图。
图4是根据示例实施方式的沿图2的线B-B'截取的剖视图。
图5是示出根据本发明构思的示例实施方式的半导体器件的透视图。
图6A是根据本发明构思的示例实施方式的沿图5的线A-A'截取的剖视图。
图6B是根据本发明构思的示例实施方式的沿图5的线B-B'截取的剖视图。
图7是示出根据本发明构思的示例实施方式的半导体器件的透视图。
图8A是根据本发明构思的示例实施方式的沿图7的线A-A'截取的剖视图。
图8B是根据本发明构思的示例实施方式的沿图7的线B-B'截取的剖视图。
图9是示出根据本发明构思的示例实施方式的半导体器件的透视图。
图10是根据本发明构思的示例实施方式的沿图9的线B-B'截取的剖视图。
图11至图24是示出根据本发明构思的示例实施方式的制造半导体器件的方法的视图。
图25至图30是示出根据本发明构思的示例实施方式的制造半导体器件的方法的视图。
具体实施方式
注意，关于一个实施方式描述的发明构思的方面可以并入不同的实施方式中，尽管没有相对于其具体描述。也就是，所有实施方式和/或任何实施方式的特征可以以任何方式和/或组合进行组合。在下面阐述的说明书中详细解释本发明构思的这些及另外的目的和/或方面。当在此使用时，术语“和/或”包括一个或更多个相关所列项目的任何及所有组合。诸如“……中的至少一个”的表述当在一列元素之后时，修饰整列元素而不修饰该列中的个别元素。
图1是示出根据本发明构思的一些实施方式的半导体器件的示意性布局。图2是示出根据本发明构思的一些实施方式的半导体器件的透视图。图3A是沿图2的线A-A'截取的剖视图。图3B是沿图2的线B-B'截取的剖视图。图3C是沿图2的线C-C'截取的剖视图。图4是根据一些实施方式的沿图2的线B-B'截取的剖视图。为了便于描述，图1中仅示出了主要元件，并且在图2中将省略第二层间绝缘层和上接触插塞。
参照图1至图4，半导体器件100可以包括衬底101、有源鳍105、隔离层107、源极/漏极区110、栅极结构140、第一层间绝缘层153、蚀刻停止层160、第二层间绝缘层155、接触插塞180和上接触插塞190。根据本发明构思的一些实施方式的半导体器件100可以是诸如其中有源鳍105具有鳍结构的鳍型场效应晶体管(fin-FET)的晶体管。将理解，虽然这里可以使用术语第一、第二、第三等来描述各种元件，但是元件不应受这些术语限制；相反，这些术语仅用于将一个元件与另一元件区分开。因此，下面讨论的第一元件能被称为第二元件而不背离本发明构思的范围。
衬底101可以具有沿X方向(第一方向)和Y方向(第二方向)延伸的上表面。衬底101可以包括半导体材料，例如IV族半导体、III-V族化合物半导体或II-VI族氧化物半导体。例如，IV族半导体可以包括硅、锗或硅锗。衬底101可以包括体晶片、外延层、绝缘体上硅(SOI)层、绝缘体上半导体(SeOI)层等。
有源鳍105可以形成为从衬底101的主表面突出的鳍结构。有源鳍105可以设置为沿X方向(第一方向)延伸。有源鳍105可以由衬底101的一部分形成，或者可以包括从衬底101生长的外延层。然而，衬底101上的有源鳍105可以凹入，并且源极/漏极区110可以设置在栅极结构140的侧表面上。这里，有源鳍105可以意思是其中沟道形成在场效应晶体管中的元件。虽然未在图中示出，但是有源鳍105可以由多个垂直堆叠的半导体图案形成。例如，所述多个半导体图案的每个可以沿X方向延伸，并且可以沿Z方向在衬底101上与衬底101的上表面分开地设置。所述多个半导体图案可以在Z方向上彼此分开地设置。所述多个半导体图案的顶表面、底表面和侧表面可以被栅极结构140围绕。
隔离层107可以在衬底101上限定有源鳍105。隔离层107可以在衬底101上设置在有源鳍105的两侧。隔离层107可以由绝缘材料制成。例如，隔离层107可以通过浅沟槽隔离(STI)工艺形成。隔离层107可以包括例如从氧化物、氮化物和/或其组合中选择的一种。
源极/漏极区110可以在栅极结构140的两侧设置在有源鳍105中的一个或更多个上。源极/漏极区110可以提供为半导体器件100的源极区或漏极区。在一些实施方式中，源极/漏极区110可以具有其上表面设置在比栅极结构140的下表面高的水平处的升高的源极/漏极形状，但本发明构思不限于此。在本发明构思的一些实施方式中，源极/漏极区110被示出为具有五边形形状。然而，源极/漏极区110可以具有各种形状，例如多边形、圆形和/或矩形中的任何一种。
源极/漏极区110可以构造为在有源鳍105上彼此连接或合并。在本发明构思的一些实施方式中，源极/漏极区110被示出为构造成在三个有源鳍105上彼此连接，但本发明构思不限于此。例如，源极/漏极区110可以构造为在两个有源鳍105上彼此连接。在一些实施方式中，如图4所示，源极/漏极区110可以形成在一个有源鳍105上。源极/漏极区110可以包括例如硅(Si)或硅锗(SiGe)。
源极/漏极区110可以具有主生长部分GE和合并生长部分ME。主生长部分GE可以是从每个有源鳍105的凹陷区晶体生长的部分。合并生长部分ME可以是主生长部分GE的边缘彼此合并的部分。在结晶工艺进行的同时，主生长部分GE的相邻边缘可以合并，并且合并的部分可以竖直延伸以形成合并生长部分ME。
源极/漏极区110可以具有横向突起P和横向突起端E。横向突起P可以是在有源鳍105的向外方向上从源极/漏极区110突出的部分。例如，横向突起端E可以是横向突起P与有源鳍105之间的水平距离在此最大化的点。横向突起P和横向突起端E可以形成在源极/漏极区110的两侧。
源极/漏极区110可以具有第一表面SUR1和第二表面SUR2。第一表面SUR1可以相对于横向突起端E位于源极/漏极区110的下部，并且可以形成为相对于衬底101的上表面倾斜。第一表面SUR1可以沿源极/漏极区110的向外和向上方向从源极/漏极区110的下表面延伸。第二表面SUR2可以相对于横向突起端E位于源极/漏极区110的上部。第二表面SUR2可以是不平坦的。第二表面SUR2可以具有波浪形状。第二表面SUR2可以与第一表面SUR1接触以形成横向突起端E。合并生长部分ME的上端MT可以位于第二表面SUR2上。例如，第二表面SUR2的设置在有源鳍105之间的谷区的最下端可以对应于合并生长部分ME的上端MT。
栅极结构140可以设置为在有源鳍105的上部上交叉有源鳍105。栅极结构140可以包括栅极绝缘层142、第一栅电极145、第二栅电极147、栅极盖层148和间隔物149。
栅极绝缘层142可以设置在有源鳍105与第一栅电极145和第二栅电极147之间。栅极绝缘层142可以包括氧化物、氮化物或高k电介质材料。高k电介质材料可以意思是具有比硅氧化物膜(SiO2)的介电常数高的介电常数的电介质材料。高k电介质材料可以是例如从以下选择的任何一种：铝氧化物(Al2O3)、钽氧化物(Ta2O3)、钛氧化物(TiO2)、钇氧化物(Y2O3)、锆氧化物(ZrO2)、锆硅氧化物(ZrSixOy)、铪氧化物(HfO2)、铪硅氧化物(HfSixOy)、镧氧化物(La2O3)、镧铝氧化物(LaAlxOy)、镧铪氧化物(LaHfxOy)、铪铝氧化物(HfAlxOy)和/或镨氧化物(Pr2O3)。在一些实施方式中，栅极绝缘层142可以仅形成在第一栅电极145和第二栅电极147的下表面上。
第一栅电极145和第二栅电极147可以顺序地设置在栅极绝缘层142上。当半导体器件100是晶体管时，沟道区可以形成在与第一栅电极145和第二栅电极147交叉的有源鳍105中。第一栅电极145和第二栅电极147可以由不同的材料制成。第一栅电极145可以包括例如金属氮化物膜，诸如钛氮化物(TiN)膜、钽氮化物(TaN)膜或钨氮化物(WN)膜。第二栅电极147可以包括例如诸如铝(Al)、钨(W)或钼(Mo)的金属材料、或者诸如掺杂多晶硅的半导体材料。第一栅电极145可以相对于第二栅电极147用作扩散中断层，但本发明构思不限于此。在一些实施方式中，栅极结构140可以包括包含单个层的栅电极，或者可以包括包含三个或更多个层的栅电极。
栅极盖层148可以设置在栅极绝缘层142、第一栅电极145和第二栅电极147上。栅极盖层148的上表面可以与间隔物149的上表面基本上共面。例如，栅极盖层148可以包括硅氮化物膜和硅氮氧化物膜中的至少一种，但本发明构思不限于此。此外，在一些实施方式中，将根据需要省略栅极盖层148。
间隔物149可以设置在栅极盖层148、第一栅电极145和第二栅电极147的两侧。间隔物149可以与栅极绝缘层142的侧壁接触地设置。间隔物149可以使源极/漏极区110与第一栅电极145和第二栅电极147绝缘。间隔物149可以由从氧化物、氮化物和氮氧化物中选择的至少一种制成，并且可以由多层膜组成。
第一层间绝缘层153可以设置在隔离层107上，并且可以与源极/漏极区110的表面的部分和栅极结构140的侧壁的部分接触。第一层间绝缘层153可以与源极/漏极区110的第二表面SUR2的一部分和第一表面SUR1接触。第一层间绝缘层153的高度可以小于源极/漏极区110高度。第一层间绝缘层153的高度可以大于源极/漏极区110的横向突起端E的高度并且小于合并生长部分ME的上端MT的高度。第一层间绝缘层153可以由绝缘材料制成，并且可以包括氧化物层、氮化物层和/或氮氧化物层中的至少一种。例如，第一层间绝缘层153可以是东燃硅氮烷(tonen silazene)(TOSZ)膜或原硅酸四乙酯(TESO)膜。
蚀刻停止层160可以覆盖第一层间绝缘层153的上表面、源极/漏极区110的除其中设置接触插塞180的区域以外的表面、以及栅极结构140的侧表面。蚀刻停止层160可以用于在蚀刻第二层间绝缘层155的一部分从而形成接触插塞180的工艺中检测蚀刻终点。例如，蚀刻停止层160可以由硅氮化物(Si3N4)制成。
蚀刻停止层160可以具有与第一层间绝缘层153的上表面接触的平坦下表面SUR_L以及与源极/漏极区110的上表面接触的波浪形下表面。在一些实施方式中，平坦下表面SUR_L可以设置在比源极/漏极区110的横向突起端E的水平LV1高的水平处。此外，平坦下表面SUR_L可以设置在比源极/漏极区110的合并生长部分ME的上端MT的水平LV2低的水平处。在一些实施方式中，平坦下表面SUR_L可以设置在和源极/漏极区110的横向突起端E的水平LV1与合并生长部分ME的上端MT的水平LV2之间的中点LV12相匹配或比该中点LV12高的水平处，并且和合并生长部分ME的上端MT的水平LV2相匹配或低于合成生长部分ME的上端MT的水平LV2。
第二层间绝缘层155可以覆盖蚀刻停止层160。第二层间绝缘层155可以由与第一层间绝缘层153相同的材料制成，但本发明构思不限于此。
接触插塞180可以穿过蚀刻停止层160和第二层间绝缘层155，并且可以设置在源极/漏极区110上。接触插塞180可以电连接源极/漏极区110和上接触插塞190。例如，当从上方被观察时，接触插塞180可以具有细长的形状。
在一些实施方式中，接触插塞180可以被设置使得其中心线CM与源极/漏极区110的中心线SDM在X轴上不对准。接触插塞180的中心线CM可以是垂直穿过接触插塞180在X-Y平面上的中心点的线。源极/漏极区110的中心线SDM可以是垂直穿过源极/漏极区110在X-Y平面上的中心点的线。接触插塞180可以具有沿栅极结构140的延伸方向即Y方向(第二方向)延伸的形状，并且可以具有诸如矩形或椭圆形的形状。
在一些实施方式中，靠近栅极结构140的一个侧壁设置的接触插塞180的一端可以从源极/漏极区110的一端向外延伸第一长度L1，其另一端可以设置在源极/漏极区110上。靠近栅极结构140的另一侧壁设置的接触插塞180的一端可以设置在源极/漏极区110上，其另一端可以从源极/漏极区110的另一端向外延伸第二长度L2。然而，本发明构思不限于此，设置在栅极结构140两侧的接触插塞180可以根据上接触插塞190的布置沿相同的方向延伸。第一长度L1和第二长度L2可以被不同地改变。第一长度L1和第二长度L2可以被确定使得接触插塞180连接到上接触插塞190，每个上接触插塞190设置在每个源极/漏极区110的一侧上。在图1中，接触插塞180设置在栅极结构140的两侧，但本发明构思不限于此。接触插塞180可以仅设置在栅极结构140的一侧。
接触插塞180的下表面可以沿着源极/漏极区110的上表面的形状是不平坦的。也就是，接触插塞180可以具有波浪形下表面。因为接触插塞180具有不平坦的下表面，所以可以增加与源极/漏极区110的接触面积。
接触插塞180可以包括硅化物层181、阻挡层182和导电层184。硅化物层181可以设置在源极/漏极区110与阻挡层182和导电层184之间。硅化物层181可以是通过使与接触插塞180接触的源极/漏极区110硅化而形成的层，并且在一些实施方式中可以被省略。例如，硅化物层181可以具有由MSixDy表示的组成。这里，M可以是金属，D可以是与M和Si不同的成分的元素。M可以是从Ti、Co、Ni、Ta、Pt和/或其组合中选择的一种，D可以是从Ge、C、Ar、Kr、Xe和/或其组合中选择的一种。
阻挡层182可以相对于构成导电层184的金属材料用作扩散中断层。阻挡层182可以沿着源极/漏极区110的上部和接触插塞180的侧壁形成。阻挡层182可以是导电金属氮化物膜。例如，阻挡层182可以由从TiN、TaN、AlN、WN和/或其组合中选择的一种制成。导电层184可以形成在阻挡层182上。导电层184可以包括导电材料，诸如Al、Cu、W和/或Mo。
在一些实施方式中，上接触插塞190可以是互连线。当上接触插塞190是互连线时，金属通路可以形成在接触插塞180与互连线之间。
图5是示出根据本发明构思的一些实施方式的半导体器件的透视图。图6A是沿图5的线A-A'截取的剖视图。图6B是沿图5的线B-B'截取的剖视图。为了便于描述，在图5中将省略第二层间绝缘层和上接触插塞。因为除了保护层之外，图5、图6A和图6B的半导体器件与参照图1至图4描述的半导体器件类似，所以对图5、图6A和图6B的半导体器件的描述将基于与上述内容的区别来提供。在下文中，将理解，相同的数字指代相同的元件。
参照图5、图6A和图6B，根据一些实施方式的半导体器件100a还可以包括保护层151。保护层151可以覆盖隔离层107的上表面、源极/漏极区110的除其中设置接触插塞180的区域以外的表面、以及栅极结构140的侧表面。保护层151可以设置在第一层间绝缘层153和蚀刻停止层160下方。例如，保护层151可以由氧化物制成，但本发明构思不限于此。保护层151可以保护源极/漏极区110不被杂质掺杂。保护层151可以在蚀刻第一层间绝缘层153、第二层间绝缘层155和蚀刻停止层160从而形成接触插塞180的工艺中保护源极/漏极区110不被凹入。
图7是示出根据本发明构思的一些实施方式的半导体器件的透视图。图8A是沿图7的线A-A'截取的剖视图。图8B是沿图7的线B-B'截取的剖视图。为了便于描述，在图7中将省略第二层间绝缘层和上接触插塞。因为除了蚀刻停止层之外，图7、图8A和图8B的半导体器件与参照图1至图4描述的半导体器件类似，所以对图7、图8A和图8B的半导体器件的描述将基于与上述内容的区别来提供。在下文中，将理解，相同的数字指代相同的元件。
参照图7、图8A和图8B，半导体器件100b可以包括蚀刻停止层160和第一层间绝缘层153。蚀刻停止层160可以覆盖隔离层107、源极/漏极区110、以及栅极结构140的侧表面。蚀刻停止层160可以在源极/漏极区110的两侧具有西格玛(Σ)形的剖面。
蚀刻停止层160可以包括下蚀刻停止层161和上蚀刻停止层163。下蚀刻停止层161可以覆盖隔离层107、除其中设置接触插塞180的区域以外的源极/漏极区110、以及栅极结构140的侧表面。下蚀刻停止层161可以具有下部上表面SUR_U、第一侧表面SID_1和第二侧表面SID_2。第一拐角E1可以形成在下部上表面SUR_U与第一侧表面SID_1之间。第二拐角E2可以形成在第一侧表面SID_1与第二侧表面SID_2之间。例如，第二拐角E2可以设置在与源极/漏极区110的横向突起端E的水平相匹配的水平处。第三拐角E3可以形成在第二侧表面SID_2与上蚀刻停止层163的平坦下表面SUR_L之间，上蚀刻停止层163的平坦下表面SUR_L与第一层间绝缘层153的上表面接触。
上蚀刻停止层163可以覆盖下蚀刻停止层161和第一层间绝缘层153。上蚀刻停止层163可以与下蚀刻停止层161的一部分接触地形成。上蚀刻停止层163可以与下蚀刻停止层161的设置在比第三拐角E3高的水平处的部分接触。蚀刻停止层160可以包括位于比第三拐角E3高的水平处的上蚀刻停止层163和下蚀刻停止层161。蚀刻停止层160可以包括位于比第三拐角E3低的水平处的下蚀刻停止层161。蚀刻停止层160的设置在比第三拐角E3高的水平处的部分可以比其设置在比第三拐角E3低的水平处的部分厚。
在一些实施方式中，上蚀刻停止层163的平坦下表面SUR_L可以设置在比源极/漏极区110的横向突起端E高的水平处。上蚀刻停止层163的平坦下表面SUR_L可以设置在比第二拐角E2的水平LV1'高的水平处。此外，上蚀刻停止层163的平坦下表面SUR_L可以设置在比源极/漏极区110的合并生长部分ME的上端MT的水平LV2低的水平处。在一些实施方式中，上蚀刻停止层163的平坦下表面SUR_L可以设置在和第二拐角E2的LV1'与合并生长部分ME的上端MT的水平LV2之间的中点LV12'相匹配或比该中点LV12'高的水平处。
西格玛(Σ)形状可以通过连接下部上表面SUR_U、第一拐角E1、第一侧表面SID_1、第二拐角E2、第二侧表面SID_2、下蚀刻停止层161的第三拐E3和上蚀刻停止层163的平坦下表面SUR_L形成。
第一层间绝缘层153可以在源极/漏极区110的两侧插置于下蚀刻停止层161与上蚀刻停止层163之间。第一层间绝缘层153可以在源极/漏极区110的两侧覆盖下蚀刻停止层161的一部分。第一层间绝缘层153可以与下蚀刻停止层161的第一侧表面SID_1和第二侧表面SID_2接触地形成。第一层间绝缘层153可以沿着蚀刻停止层160的表面形状具有西格玛(Σ)形的表面。
图9是示出根据本发明构思的一些实施方式的半导体器件的透视图。图10是沿图9的线B-B'截取的剖视图。因为除了保护层之外，图9和图10的半导体器件与参照图7、图8A和图8B描述的半导体器件类似，所述对图9和图10的半导体器件的描述将基于与上述内容的区别来提供。在这里描述的各种各样的实施方式中，将理解，相同的数字指代相同的元件。
参照图9和图10，半导体器件100c还可以包括保护层151。保护层151可以设置在下蚀刻停止层161的下部上。保护层151可以覆盖隔离层107的上表面、源极/漏极区110的除其中设置接触插塞180的区域以外的表面、以及栅极结构140的侧表面。例如，保护层151可以由氧化物制成，但本发明构思不限于此。保护层151可以保护源极/漏极区110不被杂质掺杂。保护层151可以在蚀刻第一层间绝缘层153、第二层间绝缘层155和蚀刻停止层160从而形成接触插塞180的工艺中保护源极/漏极区110不被凹入。
图11至图24是示出根据本发明构思的一些实施方式的制造半导体器件的方法的视图。在图1至图30中相同的数字指代相同的元件。为了简要描述，对与参照图1至图10描述的内容基本相同的内容的描述将被省略。
参照图11，限定有源鳍105的沟槽TI可以通过图案化衬底101而形成。垫氧化物图案122和掩模图案124可以形成在衬底101上。垫氧化物图案122可以是用于保护有源鳍105的上表面的层，并且在一些实施方式中可以被省略。掩模图案124可以是用于图案化衬底101的掩模层，并且可以包括硅氮化物、含碳材料等。掩模图案124可以具有多层结构。
沟槽TI可以通过经由使用垫氧化物图案122和掩模图案124各向异性地蚀刻衬底101而形成。因为沟槽TI具有高的高宽比，所以其宽度可以朝其下部逐渐减小。有源鳍105可以具有其宽度朝其上部逐渐减小的形状。
参照图12，隔离层107可以被形成以填充沟槽TI。隔离层107可以由绝缘材料制成。在隔离层107填充沟槽TI之后，可以执行平坦化工艺。在平坦化工艺期间，垫氧化物图案122和掩模图案124的每个的至少一部分可以被去除。在一些实施方式中，在沟槽TI中先形成相对薄的衬垫层之后，沟槽TI可以用隔离层107填充。
填充沟槽TI的隔离层107可以被部分去除，并且有源鳍105可以从衬底101突出。隔离层107的一部分可以例如通过使用垫氧化物图案122的至少一部分作为蚀刻掩模的湿蚀刻工艺被去除。有源鳍105可以向上突出一定的高度H1，并且突出高度H1可以被不同地改变。垫氧化物图案122也可以在蚀刻期间被去除。
参照图13，虚设栅极绝缘层132、虚设栅电极135和间隔物149可以被形成以延伸并交叉有源鳍105。例如，虚设栅极绝缘层132和虚设栅电极135可以通过使用掩模图案层136的蚀刻工艺被形成。
虚设栅极绝缘层132和虚设栅电极135可以形成在其中将形成栅极绝缘层142以及第一栅电极145和第二栅电极147(见图2)的区域中。虚设栅极绝缘层132和虚设栅电极135可以在后续工艺期间被去除。例如，虚设栅极绝缘层132可以包括硅氧化物，虚设栅电极135可以包括多晶硅。
间隔物149可以通过在虚设栅极绝缘层132、虚设栅电极135和掩模图案层136的上部和侧壁上形成具有均匀厚度的膜并且各向异性地蚀刻该膜而形成。间隔物149可以具有其中堆叠多个膜的结构。
参照图14，间隔物149两侧的有源鳍105可以被选择性地去除。通过去除有源鳍105，凹陷可以形成在间隔物149的两侧。凹陷可以通过使用单独形成的掩模层(未示出)或掩模图案层136和间隔物149作为蚀刻掩模部分蚀刻有源鳍105而形成。例如，凹陷可以通过顺序执行干蚀刻工艺和湿蚀刻工艺而形成。选择性地，在形成凹陷之后，凹入的有源鳍105的表面可以通过单独的工艺固化。在一些实施方式中，凹入的有源鳍105的上表面被示出为设置在与隔离层107的上表面相同的水平处，但本发明构思不限于此。在一些实施方式中，凹入的有源鳍105的上表面可以设置在比隔离层107的上表面高或低的水平处。
在形成凹陷之前或之后，可以执行将杂质注入到虚设栅电极135两侧的有源鳍105中的工艺。注入杂质的工艺可以使用掩模图案层136和间隔物149作为掩模来执行。
参照图15，源极/漏极区110可以在间隔物149的两侧形成在凹入的有源鳍105上。例如，源极/漏极区110可以使用选择性外延生长(SEG)工艺来形成。合并生长部分ME可以在形成于有源鳍105上的源极/漏极区110在其生长期间彼此连接的同时形成。
形成在有源鳍105上的源极/漏极区110可以包括相同的锗(Ge)浓度或不同的Ge浓度。源极/漏极区110可以在其生长期间沿结晶学上稳定的表面生长，并且可以沿Y-Z平面具有五边形或六边形剖面。然而，源极/漏极区110的尺寸和形状不限于图中显示的尺寸和形状。
源极/漏极区110可以包括杂质。杂质可以在源极/漏极区110的生长期间被原位包括，或者可以通过在生长之后单独注入离子而被包括。生长的源极/漏极区110可以被提供为半导体器件的源极区或漏极区。
参照图16，保护层151可以被形成以覆盖掩模图案层136的上表面、间隔物149的侧表面、源极/漏极区110的表面和隔离层107的上表面。例如，保护层151可以由氧化物制成，但本发明构思不限于此。保护层151可以保护源极/漏极区110不被杂质掺杂。此外，保护层151可以在蚀刻第一层间绝缘层153、第二层间绝缘层155和蚀刻停止层160(见图5和图9)从而形成接触插塞180的工艺中保护源极/漏极区110不被凹入。在一些实施方式中，保护层151可以被省略。
下蚀刻停止层161可以形成在保护层151上。下蚀刻停止层161可以完全覆盖保护层151的上表面。例如，下蚀刻停止层161可以通过化学气相沉积(CVD)或原子层沉积(ALD)来沉积。
参照图17，第一层间绝缘层153可以形成在下蚀刻停止层161上。第一层间绝缘层153可以通过形成覆盖下蚀刻停止层161的绝缘材料层并且执行暴露虚设栅电极135的上表面的平坦化工艺而形成。虚设栅电极135上的保护层151、下蚀刻停止层161和掩模图案层136可以在平坦化工艺期间被去除，以暴露虚设栅电极135的上表面。或者，掩模图案层136可以在第二层间绝缘层155的后续平坦化工艺中被去除。
图19是沿图18的线A-A'截取的剖视图。参照图18和图19，第一层间绝缘层153的一部分可以被去除。第一层间绝缘层153可以相对于虚设栅电极135、间隔物149和下蚀刻停止层161被选择性地去除，以暴露间隔物149的部分和下蚀刻停止层161的部分。第一层间绝缘层153可以被部分去除，使得其上表面具有与源极/漏极区110的合并生长部分ME的上端MT相匹配或比源极/漏极区110的合并生长部分ME的上端MT低并且比源极/漏极区110的横向突起端E高的水平。
上蚀刻停止层163可以被形成以覆盖间隔物149的暴露的上部、下蚀刻停止层161的暴露的上部和第一层间绝缘层153的上表面。上蚀刻停止层163可以以与下蚀刻停止层161相同的方式形成。
参照图20，第二层间绝缘层155可以形成在上蚀刻停止层163上。第二层间绝缘层155可以通过形成覆盖上蚀刻停止层163的绝缘材料并且执行暴露虚设栅电极135的上表面的平坦化工艺而形成。虚设栅电极135上的上蚀刻停止层163可以通过平坦化工艺被去除，以暴露虚设栅电极135的上表面。当掩模图案层136留在虚设栅电极135上时，掩模图案层136可以在平坦化工艺中被去除。
虚设栅极绝缘层132和虚设栅电极135可以通过虚设栅电极135的暴露的上表面被去除。虚设栅极绝缘层132和虚设栅电极135相对于其下方的有源鳍105和隔离层107被选择性地去除，以形成用于暴露隔离层107和有源鳍105的第一开口OP1。虚设栅极绝缘层132和虚设栅电极135可以通过干蚀刻工艺和湿蚀刻工艺中的至少一种来去除。
参照图21，栅极结构140可以通过在第一开口OP1(见图20)中形成栅极绝缘层142、第一栅电极145和第二栅电极147以及栅极盖层148而形成。栅极绝缘层142可以基本上沿第一开口OP1的侧壁和下表面共形地形成。栅极绝缘层142可以包括氧化物、氮化物或高k电介质材料。第一栅电极145和第二栅电极147可以包括金属或半导体材料。栅极绝缘层142以及第一栅电极145和第二栅电极147的上部可以被凹入，并且栅极盖层148可以形成为填充凹入的区域。栅极盖层148可以被形成，并且可以执行平坦化工艺。
参照图22和图23，第二开口OP2可以通过图案化第二层间绝缘层155而形成。第二开口OP2可以形成在其中将通过经由诸如光致抗蚀剂图案的单独的掩模层157去除第二层间绝缘层155的一部分而形成接触插塞180(见图1、图2、图5和图9)的区域中。上蚀刻停止层163的上表面可以通过第二开口OP2暴露。
参照图24，第一层间绝缘层153的上表面可以通过去除经由第二开口OP2暴露的上蚀刻停止层163而暴露。保护层151的上表面可以通过将下蚀刻停止层161与上蚀刻停止层163一起去除而暴露。在蚀刻上蚀刻停止层163和下蚀刻停止层161的过程中，第一层间绝缘层153和保护层151可以被凹入。上蚀刻停止层163和下蚀刻停止层161可以被去除，并且暴露的保护层151可以被去除，使得源极/漏极区110的上表面可以通过第二开口OP2暴露。在蚀刻保护层151的工艺中，第一层间绝缘层153的一部分和源极/漏极区110的部分可以一起被凹入。参照图24和图10，接触插塞180可以通过在第二开口OP2中顺序地形成硅化物层181、阻挡层182和导电层184而形成。
图25至图30是示出根据本发明构思的一些实施方式的制造半导体器件的方法的视图。图25至图30可以是在图11至图15的工艺之后执行的工艺。
参照图25，保护层151可以被形成以覆盖隔离层107、源极/漏极区110、虚设栅极结构130和间隔物149。第一层间绝缘层153可以形成在保护层151上。第一层间绝缘层153可以通过形成覆盖保护层151的绝缘材料层并且执行暴露虚设栅电极135的上表面的平坦化工艺而形成。虚设栅电极135上的保护层151可以通过平坦化工艺被去除，以暴露虚设栅电极135的上表面。第一层间绝缘层153可以被部分去除，使得其上表面具有与源极/漏极区110的合并生长部分ME的上端MT相匹配或比源极/漏极区110的合并生长部分ME的上端MT低并且比源极/漏极区110的横向突起端E高的水平。
参照图26，蚀刻停止层160可以被形成以覆盖第一层间绝缘层153的上表面、保护层151的暴露的上表面和虚设栅极结构130的暴露的上表面。蚀刻停止层160可以通过形成绝缘材料层并且执行暴露虚设栅电极135的上表面的平坦化工艺而形成。
参照图27，第一开口OP1可以通过经由暴露的虚设栅电极135的暴露的上表面去除虚设栅电极135和虚设栅极绝缘层132而形成。
参照图28，栅极结构140可以通过在第一开口OP1(见图27)中形成栅极绝缘层142、第一栅电极145和第二栅电极147以及栅极盖层148而形成。
参照图29和图30，第二开口OP2可以通过图案化第二层间绝缘层155而形成。第二开口OP2可以形成在其中将通过经由诸如光致抗蚀剂图案的单独的掩模层157去除第二层间绝缘层155的一部分而形成接触插塞180(见图1、图2、图5和图9)的区域中。蚀刻停止层160的上表面可以通过第二开口OP2暴露。具有暴露的上表面的蚀刻停止层160可以被去除，并且第一层间绝缘层153的上表面和保护层151的上表面可以被暴露。保护层151的暴露部分可以被去除，并且源极/漏极区110的表面可以被部分暴露。硅化物层181可以形成在暴露的源极/漏极区110的暴露表面上。
再次参照图6B，接触插塞180可以通过在第二开口OP2(见图30)中顺序地形成阻挡层182和导电层184而形成。
根据本发明构思的一些实施方式，蚀刻停止层能提供为防止层间绝缘层在形成接触插塞的工艺中被过度凹入。蚀刻停止层能用于调节其中设置接触插塞的接触孔的深度，以使接触插塞与栅电极之间产生的寄生电容最小化。
虽然已经参照附图描述了本发明构思的实施方式，但是本领域技术人员应理解，在不背离本发明构思的范围且不改变其实质特征的情况下，可以进行各种修改。因此，上述实施方式应仅在描述性的意义上被考虑，而不是为了限制的目的。
本申请要求享有2018年6月20日提交的韩国专利申请第10-2018-0070820号的优先权，其公开通过引用其全文在此合并。

Claims (20)

1.一种半导体器件，包括：
有源鳍，在衬底上沿第一方向延伸；
隔离层，在所述有源鳍的侧面上；
栅极结构，形成为与所述有源鳍和所述隔离层交叉并且沿垂直于所述第一方向的第二方向延伸；
源极/漏极区，在所述栅极结构的侧壁上的所述有源鳍上；
第一层间绝缘层，在所述隔离层上并且与所述栅极结构的所述侧壁的第一部分和所述源极/漏极区的第一表面接触地形成；
蚀刻停止层，在所述第一层间绝缘层、所述栅极结构的所述侧壁的第二部分和所述源极/漏极区的第二表面上；以及
接触插塞，形成为穿过所述蚀刻停止层并且接触所述源极/漏极区，
其中所述源极/漏极区具有与所述有源鳍的上表面接触的主生长部分以及所述主生长部分的边缘彼此合并的合并生长部分。
2.根据权利要求1所述的半导体器件，其中所述源极/漏极区包括横向突起，所述横向突起在所述有源鳍的向外方向上突出并且包括横向突起端，以及
其中所述蚀刻停止层的平坦下表面在第一水平处，所述第一水平高于所述横向突起端相对于所述衬底的水平且低于所述合并生长部分的上端的水平。
3.根据权利要求2所述的半导体器件，其中所述蚀刻停止层的所述平坦下表面在第二水平处，所述第二水平和所述横向突起端相对于所述衬底的水平与所述合并生长部分的所述上端的所述水平之间的中点相匹配，或者高于所述中点。
4.根据权利要求1所述的半导体器件，还包括保护层，所述保护层在所述隔离层、所述栅极结构的所述侧壁和所述源极/漏极区上，
其中所述保护层在所述隔离层与所述第一层间绝缘层之间、在所述第一层间绝缘层与所述源极/漏极区之间、在所述源极/漏极区与所述蚀刻停止层之间、并且在所述蚀刻停止层与所述栅极结构之间。
5.根据权利要求1所述的半导体器件，还包括：
下蚀刻停止层，覆盖所述隔离层、所述源极/漏极区、和所述栅极结构的所述侧壁，
其中所述下蚀刻停止层在所述隔离层与所述第一层间绝缘层之间、在所述第一层间绝缘层与所述源极/漏极区之间、在所述源极/漏极区与所述蚀刻停止层之间、并且在所述蚀刻停止层与所述栅极结构之间。
6.根据权利要求1所述的半导体器件，其中所述接触插塞中的一个的中心线与所述源极/漏极区中的相应源极/漏极区的中心线在所述第一方向上不对准。
7.根据权利要求6所述的半导体器件，
其中所述接触插塞中的所述一个的第一端从所述相应源极/漏极区的第一端向外延伸，
其中所述接触插塞中的所述一个的第二端在所述相应源极/漏极区上，以及
其中所述接触插塞中的所述一个的延伸部分的下表面接触所述第一层间绝缘层。
8.根据权利要求1所述的半导体器件，其中所述接触插塞中的一个包括与所述源极/漏极区中的相应源极/漏极区的上表面接触的硅化物层。
9.一种半导体器件，包括：
有源鳍，在衬底上沿第一方向延伸；
隔离层，在所述有源鳍的两侧；
栅极结构，形成为与所述有源鳍和所述隔离层交叉并且沿垂直于所述第一方向的第二方向延伸；
源极/漏极区，在所述栅极结构的侧面的所述有源鳍上；
蚀刻停止层，在所述栅极结构的侧壁和所述源极/漏极区上并且具有西格玛形状；
第一层间绝缘层，插置在所述蚀刻停止层之间；以及
接触插塞，形成为穿过所述蚀刻停止层并且接触所述源极/漏极区。
10.根据权利要求9所述的半导体器件，其中所述蚀刻停止层包括在所述隔离层、所述栅极结构的所述侧壁和所述源极/漏极区上的下蚀刻停止层、以及在所述下蚀刻停止层和所述第一层间绝缘层上的上蚀刻停止层。
11.根据权利要求10所述的半导体器件，
其中所述下蚀刻停止层包括与所述第一层间绝缘层的下表面接触的下部上表面、沿所述源极/漏极区的向外和向上方向从所述源极/漏极区的下端延伸的第一侧表面、以及沿所述源极/漏极区的向内和向上方向从所述第一侧表面的上端延伸的第二侧表面，以及
其中第一拐角在所述下部上表面与所述第一侧表面之间，第二拐角在所述第一侧表面与所述第二侧表面之间。
12.根据权利要求11所述的半导体器件，其中所述上蚀刻停止层的下表面相对于所述衬底在比所述第二拐角的水平高且比所述源极/漏极区的合并生长部分的上端的水平低的水平处。
13.根据权利要求11所述的半导体器件，
其中所述上蚀刻停止层具有与所述第一层间绝缘层的上表面接触的平坦下表面，
其中第三拐角在所述平坦下表面与所述第二侧表面之间，并且所述蚀刻停止层的相对于所述衬底在高于所述第三拐角的水平处的部分比其相对于所述衬底设置在低于所述第三拐角的水平处的部分厚。
14.根据权利要求11所述的半导体器件，
其中第三拐角在所述第二侧表面与所述上蚀刻停止层的平坦下表面之间，以及
其中所述蚀刻停止层的所述西格玛形状通过连接所述下蚀刻停止层的所述下部上表面、所述第一拐角、所述第一侧表面、所述第二拐角、所述第二侧表面、所述第三拐角和所述上蚀刻停止层的所述平坦下表面而形成。
15.根据权利要求9所述的半导体器件，其中所述接触插塞中的第一接触插塞的中心线与所述源极/漏极区中的相应源极/漏极区的中心线在所述第一方向上不对准。
16.根据权利要求9所述的半导体器件，还包括：
保护层，在所述隔离层、所述栅极结构的所述侧壁和所述源极/漏极区上，
其中所述保护层与所述蚀刻停止层的下蚀刻停止层的下表面接触。
17.一种半导体器件，包括：
有源鳍，在衬底上沿第一方向延伸；
隔离层，设置在所述有源鳍的侧面上；
栅极结构，形成为与所述有源鳍和所述隔离层交叉并且沿垂直于所述第一方向的第二方向延伸；
源极/漏极区，在所述栅极结构的侧壁上的所述有源鳍上；
下蚀刻停止层，在所述隔离层、所述源极/漏极区、和所述栅极结构的所述侧壁上；
第一层间绝缘层，在所述下蚀刻停止层上并且具有比所述源极/漏极区的上端的高度小的高度；
上蚀刻停止层，在所述下蚀刻停止层的一部分和所述第一层间绝缘层上；以及
接触插塞，形成为穿过所述下蚀刻停止层和所述上蚀刻停止层以与所述源极/漏极区的上表面接触，
其中所述接触插塞中的第一接触插塞的中心线与所述源极/漏极区的中心线在所述第一方向上不对准。
18.根据权利要求17所述的半导体器件，
其中所述源极/漏极区包括横向突起，所述横向突起在所述有源鳍的向外方向上突出并且包括横向突起端，以及
其中所述上蚀刻停止层的下表面相对于所述衬底在比所述横向突起端的水平高的水平处。
19.根据权利要求18所述的半导体器件，
其中所述下蚀刻停止层具有相对于所述源极/漏极区的所述横向突起端在更低水平处的第一侧表面、以及相对于所述源极/漏极区的所述横向突起端设置在更高水平处的第二侧表面，
其中所述第一侧表面沿所述源极/漏极区的向外和向上方向从所述源极/漏极区的下端延伸，以及
其中所述第二侧表面沿所述源极/漏极区的向内和向上方向从所述第一侧表面的上端延伸。
20.根据权利要求17所述的半导体器件，其中所述源极/漏极区包括与所述有源鳍的上表面接触的主生长部分以及所述主生长部分的边缘彼此合并的合并生长部分，以及
所述上蚀刻停止层的下表面相对于所述衬底在比所述源极/漏极区的合并生长端的上端低的水平处。
CN201910145007.5A 2018-06-20 2019-02-27 包括鳍型场效应晶体管的半导体器件 Active CN110620110B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0070820 2018-06-20
KR1020180070820A KR102574320B1 (ko) 2018-06-20 2018-06-20 핀펫을 구비하는 반도체 소자

Publications (2)

Publication Number Publication Date
CN110620110A true CN110620110A (zh) 2019-12-27
CN110620110B CN110620110B (zh) 2024-02-23

Family

ID=68921140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910145007.5A Active CN110620110B (zh) 2018-06-20 2019-02-27 包括鳍型场效应晶体管的半导体器件

Country Status (3)

Country Link
US (2) US10903324B2 (zh)
KR (1) KR102574320B1 (zh)
CN (1) CN110620110B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI796741B (zh) * 2021-01-22 2023-03-21 台灣積體電路製造股份有限公司 形成電晶體及接觸插塞的方法及積體電路結構

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102574321B1 (ko) * 2018-08-08 2023-09-04 삼성전자주식회사 게이트 분리층을 갖는 반도체 소자
US11158741B2 (en) * 2020-02-11 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nanostructure device and method
KR20220049175A (ko) 2020-10-14 2022-04-21 삼성전자주식회사 반도체 장치
CN112687627A (zh) * 2020-12-25 2021-04-20 上海华力集成电路制造有限公司 鳍式场效应晶体管及其制造方法
US11942550B2 (en) * 2021-02-24 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nanosheet semiconductor device and method for manufacturing the same
CN113506745A (zh) * 2021-06-21 2021-10-15 上海华力集成电路制造有限公司 鳍式场效应晶体管及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160079248A1 (en) * 2014-09-12 2016-03-17 International Business Machines Corporation Method and structure for preventing epi merging in embedded dynamic random access memory
US20160141417A1 (en) * 2014-11-19 2016-05-19 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US20160351570A1 (en) * 2015-05-27 2016-12-01 Samsung Electronics Co., Ltd. Semiconductor devices including varied depth recesses for contacts
US20170317213A1 (en) * 2016-04-28 2017-11-02 Samsung Electronics Co., Ltd. Semiconductor devices

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102049774B1 (ko) * 2013-01-24 2019-11-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
KR102068980B1 (ko) * 2013-08-01 2020-01-22 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9159794B2 (en) 2014-01-16 2015-10-13 Globalfoundries Inc. Method to form wrap-around contact for finFET
US9159812B1 (en) 2014-03-26 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Fin sidewall removal to enlarge epitaxial source/drain volume
CN105845725B (zh) 2015-01-12 2019-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
KR102389813B1 (ko) 2015-05-19 2022-04-22 삼성전자주식회사 반도체 소자
KR102310081B1 (ko) 2015-06-08 2021-10-12 삼성전자주식회사 반도체 장치의 제조 방법
US9853128B2 (en) 2015-06-10 2017-12-26 Globalfoundries Inc. Devices and methods of forming unmerged epitaxy for FinFET device
TWI668866B (zh) 2015-10-07 2019-08-11 聯華電子股份有限公司 半導體元件及其製作方法
KR102323943B1 (ko) * 2015-10-21 2021-11-08 삼성전자주식회사 반도체 장치 제조 방법
KR102413371B1 (ko) * 2015-11-25 2022-06-28 삼성전자주식회사 반도체 소자
US9755019B1 (en) * 2016-03-03 2017-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9865504B2 (en) * 2016-03-04 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US10109507B2 (en) 2016-06-01 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fluorine contamination control in semiconductor manufacturing process
US10121873B2 (en) * 2016-07-29 2018-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate and contact plug design and method forming same
KR102184449B1 (ko) * 2016-11-09 2020-12-01 삼성전자주식회사 반도체 소자
US10083863B1 (en) * 2017-05-30 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure for semiconductor device
KR102336827B1 (ko) * 2017-06-08 2021-12-09 삼성전자주식회사 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160079248A1 (en) * 2014-09-12 2016-03-17 International Business Machines Corporation Method and structure for preventing epi merging in embedded dynamic random access memory
US20160141417A1 (en) * 2014-11-19 2016-05-19 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US20160351570A1 (en) * 2015-05-27 2016-12-01 Samsung Electronics Co., Ltd. Semiconductor devices including varied depth recesses for contacts
US20170317213A1 (en) * 2016-04-28 2017-11-02 Samsung Electronics Co., Ltd. Semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI796741B (zh) * 2021-01-22 2023-03-21 台灣積體電路製造股份有限公司 形成電晶體及接觸插塞的方法及積體電路結構
US11837603B2 (en) 2021-01-22 2023-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Extended side contacts for transistors and methods forming same

Also Published As

Publication number Publication date
US20190393315A1 (en) 2019-12-26
CN110620110B (zh) 2024-02-23
US20210104613A1 (en) 2021-04-08
KR20190143185A (ko) 2019-12-30
US11699728B2 (en) 2023-07-11
KR102574320B1 (ko) 2023-09-04
US10903324B2 (en) 2021-01-26

Similar Documents

Publication Publication Date Title
CN110620110B (zh) 包括鳍型场效应晶体管的半导体器件
US10700203B2 (en) Semiconductor devices
US11901453B2 (en) Semiconductor devices
US11710796B2 (en) Semiconductor devices
US11862733B2 (en) Semiconductor devices
US20230411517A1 (en) Semiconductor devices
US20230045681A1 (en) Semiconductor devices
US20230139447A1 (en) Semiconductor devices having asymmetrical structures
US20220085183A1 (en) Semiconductor device and method of fabricating the same
US20240030326A1 (en) Semiconductor device and method of manufacturing the same
US20240128335A1 (en) Semiconductor devices
US20230327023A1 (en) Semiconductor device
US20240072149A1 (en) Semiconductor devices
US20240120392A1 (en) Semiconductor device
US20220352309A1 (en) Semiconductor device
US20230223451A1 (en) Semiconductor devices
US20240014284A1 (en) Semiconductor device
US20240006503A1 (en) Semiconductor devices
KR20230174071A (ko) 반도체 소자
TW202414787A (zh) 半導體元件
KR20240023913A (ko) 반도체 장치
KR20230036580A (ko) 반도체 장치
KR20240033851A (ko) 게이트 구조물 및 분리 구조물을 포함하는 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant