CN113506745A - 鳍式场效应晶体管及其制造方法 - Google Patents
鳍式场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN113506745A CN113506745A CN202110685236.3A CN202110685236A CN113506745A CN 113506745 A CN113506745 A CN 113506745A CN 202110685236 A CN202110685236 A CN 202110685236A CN 113506745 A CN113506745 A CN 113506745A
- Authority
- CN
- China
- Prior art keywords
- layer
- fin
- drain region
- source
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 229910052751 metal Inorganic materials 0.000 claims abstract description 92
- 239000002184 metal Substances 0.000 claims abstract description 92
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 48
- 229920005591 polysilicon Polymers 0.000 claims abstract description 43
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 42
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 230000005669 field effect Effects 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 213
- 239000011229 interlayer Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 22
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 13
- 238000005204 segregation Methods 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 abstract description 4
- 238000005253 cladding Methods 0.000 abstract description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及鳍式场效应晶体管的制造方法，涉及半导体集成电路技术，通过使金属硅化物层仅包覆源区或漏区顶部表面及侧部表面的顶部部分，而使源区或漏区的侧部表面的底部部分被侧墙和接触刻蚀停止层保护而实现源区或漏区部分包覆结构，这样可以有效防止硅化物形成在源漏PN结上面，消除结漏电的风险，并增加了金属硅化物的面积，提高了晶体管的直流性能，并通过接触槽的底部仅接触部分金属硅化物层，减小了接触槽与栅极之间的寄生电容，从而提高半导体器件的交流性能，并在退火过程中第二层金属层在多晶硅和硅的界面处分凝而形成分凝金属层，可改变多晶硅的功函数，而得到较低的肖特基势垒高度。
Description
技术领域
本发明涉及半导体集成电路技术，尤其涉及一种鳍式场效应晶体管的制造方法。
背景技术
随着半导体工艺不断发展，器件的尺寸也不断缩小，鳍式晶体管结构的金属栅极的沟道长度也随之等比例缩小。在沟道长度减小时，鳍体宽度也随之减少,沟道长度和鳍体宽度也即沟道宽度的比例需维持一定值，用以克服来自于鳍体中心的亚阈值漏电流。
如图1所示是现有鳍式晶体管的剖面示意图，现有鳍式晶体管包括：形成于半导体衬底100上的鳍体110，鳍体110包括多条且平行排列，鳍体110的底部通过绝缘层120隔离，鳍式晶体管还包括金属栅，金属栅也包括多条且平行排列，各金属栅的长度方向和鳍体110的长度方向垂直，被金属栅所覆盖的鳍体110的表面用于形成沟道，随着半导体工艺的发展，沟道长度和鳍体宽度等比例缩小。
鳍式晶体管包括N型鳍式晶体管和P型鳍式晶体管。如图1所示，N型鳍式晶体管的金属栅的两侧形成源区和漏区，且源区和漏区中形成有嵌入式SiP外延层130。如为P型鳍式晶体管，源区和漏区中形成有嵌入式SiGe外延层。由于嵌入式SiP外延层130是对鳍体110进行刻蚀后进行外延形成的，故随着鳍体宽度的缩小，嵌入式SiP外延层130的尺寸宽度势必会缩小，由于鳍式晶体管的源区和漏区都是形成于对应的嵌入式SiP外延层130的表面，源区和漏区顶部的接触槽150也会形成于嵌入式SiP外延层130的顶部，嵌入式SiP外延层130的宽度的缩小会减少接触槽的接触面积，而导致增加接触槽的接触电阻。
发明内容
本发明在于提供一种鳍式场效应晶体管的制造方法，包括：S1：提供半导体衬底，在半导体衬底上形成多条鳍体，所述多条鳍体并行排列，在所述鳍体的底部形成绝缘层，以隔离各所述鳍体；S2：形成多条多晶硅栅行，所述多条多晶硅栅行并行排列，且所述多条多晶硅栅行的长度方向和所述多条鳍体的长度方向垂直排列，而在所述多条多晶硅栅行和所述多条鳍体的交叉区域分别形成伪栅极结构，在鳍体上的伪栅极结构的两侧形成源区或漏区，且源区或漏区中形成有嵌入式外延层，在源区或漏区的表面形成依次形成侧墙和接触刻蚀停止层；S3：形成第一层间介质层，并进行平坦化，所述第一层间介质层填充半导体衬底上的所述多条多晶硅栅行以及所述多条鳍体之间的间隙，并覆盖所述伪栅极结构；S4：对第一层间介质层进行光刻刻蚀工艺直至将源区或漏区顶部表面的侧墙和接触刻蚀停止层全部去除；S5：对源区或漏区表面的侧墙和接触刻蚀停止层继续刻蚀，直至将源区或漏区顶部表面及侧部表面的顶部部分的侧墙和接触刻蚀停止层全部去除，但保留源区或漏区的侧部表面的底部部分的接触刻蚀停止层和侧墙，并同时去除相邻鳍体上的源区或漏区之间的第一层间介质层上的接触刻蚀停止层；S6：形成第一层金属层，然后在第一层金属层上选择生长第二层金属层，并进行退火工艺，在退火过程中第二层金属层在多晶硅和硅的界面处分凝，而形成分凝金属层和金属硅化物层，分凝金属层包覆裸露的源区或漏区的表面，金属硅化物层覆盖分凝金属层；S7：去除未反应的第一层金属层和第二层金属层，将形成的金属硅化物层裸露出来；S8：形成层间介质层，并进行平坦化工艺以形成第二层间介质层，使第二层间介质层填充多晶硅栅行之间的间隙；以及S9：对第二层间介质层进行光刻刻蚀工艺使部分金属硅化物层裸露出来而在源区或漏区上形成槽，将导电材料填充于槽内，并进行平坦化而形成接触槽，以将源区或漏区的硅引出而引出源区或漏区。
更进一步的，绝缘层采用浅沟槽场氧。
更进一步的，嵌入式外延层包括嵌入式SiGe外延层和嵌入式SiP外延层。
更进一步的，嵌入式SiP外延层形成于N型鳍式晶体管的伪栅极结构两侧的源区或漏区中；嵌入式SiGe外延层形成于P型鳍式晶体管的伪栅极结构两侧的源区或漏区中。
更进一步的，在S9中仅将金属硅化物层顶部尖端裸露出来以供接触槽引出源区或漏区。
本发明还提供一种鳍式场效应晶体管，包括：半导体衬底，在半导体衬底上形成有多条鳍体，所述多条鳍体并行排列，在所述鳍体的底部形成有绝缘层，以隔离各所述鳍体；多条多晶硅栅行，所述多条多晶硅栅行并行排列，且所述多条多晶硅栅行的长度方向和所述多条鳍体的长度方向垂直排列，而在所述多条多晶硅栅行和所述多条鳍体的交叉区域分别形成伪栅极结构，在鳍体上的伪栅极结构的两侧形成有源区或漏区，且源区或漏区中形成有嵌入式外延层；层间介质层填充绝缘层上的所述多条多晶硅栅行以及所述多条鳍体之间的间隙，并覆盖所述伪栅极结构；接触槽，位于层间介质层内，接触槽的底部位于源区或漏区上，源区或漏区与接触槽之间包括分凝金属层和金属硅化物层，分凝金属层包覆源区或漏区顶部表面及侧部表面的顶部部分，金属硅化物层覆盖分凝金属层，接触槽的底部接触部分金属硅化物层。
更进一步的，接触槽的底部仅接触金属硅化物层顶部尖端。
更进一步的，源区或漏区的侧部表面的底部部分被侧墙和接触刻蚀停止层保护。
更进一步的，嵌入式外延层包括嵌入式SiGe外延层和嵌入式SiP外延层。
更进一步的，嵌入式SiP外延层形成于N型鳍式晶体管的伪栅极结构两侧的源区或漏区中；嵌入式SiGe外延层形成于P型鳍式晶体管的伪栅极结构两侧的源区或漏区中。
附图说明
图1为现有鳍式晶体管的剖面示意图。
图2a至图2g为本发明一实施例的鳍式场效应晶体管形成过程的立体结构示意图。
图3为本发明一实施例的鳍式场效应晶体管形成过程之一的剖面示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
应当理解，本申请的权利要求及说明书中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。本申请的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
本发明一实施例中，在于提供一种鳍式场效应晶体管的制造方法，包括：S1：提供半导体衬底，在半导体衬底上形成多条鳍体，所述多条鳍体并行排列，在所述鳍体的底部形成绝缘层，以隔离各所述鳍体；S2：形成多条多晶硅栅行，所述多条多晶硅栅行并行排列，且所述多条多晶硅栅行的长度方向和所述多条鳍体的长度方向垂直排列，而在所述多条多晶硅栅行和所述多条鳍体的交叉区域分别形成伪栅极结构，在鳍体上的伪栅极结构的两侧形成源区或漏区，且源区或漏区中形成有嵌入式外延层，在源区或漏区的表面形成依次形成侧墙和接触刻蚀停止层；S3：形成第一层间介质层，并进行平坦化，所述第一层间介质层填充半导体衬底上的所述多条多晶硅栅行以及所述多条鳍体之间的间隙，并覆盖所述伪栅极结构；S4：对第一层间介质层进行光刻刻蚀工艺直至将源区或漏区顶部表面的侧墙和接触刻蚀停止层全部去除；S5：对源区或漏区表面的侧墙和接触刻蚀停止层继续刻蚀，直至将源区或漏区顶部表面及侧部表面的顶部部分的侧墙和接触刻蚀停止层全部去除，但保留源区或漏区的侧部表面的底部部分的接触刻蚀停止层和侧墙，并同时去除相邻鳍体上的源区或漏区之间的第一层间介质层上的接触刻蚀停止层；S6：形成一层金属层，并进行退火工艺，使金属层与源区或漏区裸露出的多晶硅反应形成金属硅化物层，金属硅化物层包覆裸露的源区或漏区的表面；S7：去除未反应的金属层，将形成的金属硅化物层裸露出来；S8：形成层间介质层，并进行平坦化工艺以形成第二层间介质层，使第二层间介质层填充多晶硅栅行之间的间隙；以及S9：对第二层间介质层进行光刻刻蚀工艺使部分金属硅化物层裸露出来而在源区或漏区上形成槽，将导电材料填充于槽内，并进行平坦化而形成接触槽，以将源区或漏区的硅引出而引出源区或漏区。
具体的，请参阅图2a至图2g，图2a至图2g为本发明一实施例的鳍式场效应晶体管形成过程的立体结构示意图；并请参阅图3，图3为本发明一实施例的鳍式场效应晶体管形成过程之一的剖面示意图，本发明的鳍式场效应晶体管的制造方法，包括：
S1：如图2a所示，提供半导体衬底200，在半导体衬底200上形成多条鳍体210，所述多条鳍体210并行排列，在所述鳍体210的底部形成绝缘层220，以隔离各所述鳍体210；
本发明一实施例中，半导体衬底与多条鳍体210的材质相同，如硅，也即多条鳍体210由衬底或形成于衬底上的外延层形成。在本发明一实施例中，通过对半导体衬底进行光刻刻蚀形成多条鳍体210。在本发明一实施例中，绝缘层220通常采用浅沟槽场氧。
S2：如图2a所示，形成多条多晶硅栅行，所述多条多晶硅栅行并行排列，且所述多条多晶硅栅行的长度方向和所述多条鳍体210的长度方向垂直排列，而在所述多条多晶硅栅行和所述多条鳍体210的交叉区域分别形成伪栅极结构230，在鳍体210上的伪栅极结构230的两侧形成源区或漏区241，且源区或漏区241中形成有嵌入式外延层，在源区或漏区241的表面形成依次形成侧墙251和接触刻蚀停止层252；
本发明一实施例中，嵌入式外延层包括嵌入式SiGe外延层和嵌入式SiP外延层。其中嵌入式SiP外延层形成于N型鳍式晶体管的伪栅极结构两侧的源区或漏区中；嵌入式SiGe外延层形成于P型鳍式晶体管的伪栅极结构两侧的源区或漏区中。
S3：如图2a所示，形成第一层间介质层261，并进行平坦化，所述第一层间介质层261填充半导体衬底上的所述多条多晶硅栅行以及所述多条鳍体210之间的间隙，并覆盖所述伪栅极结构230；
S4：如图2a所示，对第一层间介质层261进行光刻刻蚀工艺直至将源区或漏区241顶部表面2411的侧墙251和接触刻蚀停止层252全部去除；
S5：如图2b所示，对源区或漏区241表面的侧墙251和接触刻蚀停止层252继续刻蚀，直至将源区或漏区241顶部表面2411及侧部表面2412的顶部部分2413的侧墙251和接触刻蚀停止层252全部去除，但保留源区或漏区241的侧部表面2412的底部部分2414的接触刻蚀停止层252和侧墙251，并同时去除相邻鳍体上的源区或漏区之间的第一层间介质层261上的接触刻蚀停止层252；
也即S5的接触刻蚀停止层252和侧墙251的去除工艺并不将包覆源区或漏区241表面的接触刻蚀停止层252和侧墙251全部去除，而是仅去除顶部以及侧部表面的顶部部分的接触刻蚀停止层252和侧墙251。但通过S4的对接触刻蚀停止层252和侧墙251的去除工艺及S5的对接触刻蚀停止层252和侧墙251的继续去除工艺，使得裸露的源区或漏区241的多晶硅的面积增大。
S6：如图2c所示，形成第一层金属层271，然后在第一层金属层271上选择生长第二层金属层272，并进行退火工艺，在退火过程中第二层金属层272在多晶硅和硅的界面处分凝(segregated between the silicide and Si interface)，而形成分凝金属层281和金属硅化物层282，分凝金属层281包覆裸露的源区或漏区241的表面，金属硅化物层282覆盖分凝金属层281，如图2d所示；
在一实施例中，第一层金属层271为TiN阻挡层。在一实施例中，第二层金属层272包括稀土元素、铝、镍、铂、钛等。
其中，在退火过程中第二层金属层272在多晶硅和硅的界面处分凝，可改变多晶硅的功函数，而得到较低的肖特基势垒高度(SBH,Schottky Barrier Height)。
S7：如图2d所示，去除未反应的第一层金属层271和第二层金属层272，将形成的金属硅化物层282裸露出来；
S8：如图2e所示，形成层间介质层，并进行平坦化工艺以形成第二层间介质层262，使第二层间介质层262填充多晶硅栅行之间的间隙；
S9：如图2f所示，对第二层间介质层262进行光刻刻蚀工艺使部分金属硅化物层282裸露出来而在源区或漏区241上形成槽290，将导电材料填充于槽290内，并进行平坦化而形成如图2g和图3所示的接触槽291，以将源区或漏区的硅引出而引出源区或漏区。
具体的，在S9中仅将部分的金属硅化物层282裸露出来以供接触槽291引出源区或漏区。更进一步的，在一实施例中，在S9中仅将金属硅化物层282顶部尖端裸露出来以供接触槽291引出源区或漏区。因金属硅化物层282为高导电性材料，因此裸露较小面积的金属硅化物层282即可实现将源区或漏区引出，且不影响接触电阻特性。
在本发明一实施例中，所述导电材料层的材质为钨(W)、钴(Co)或铜(Cu)。
在本发明一实施例中，还提供一种鳍式场效应晶体管，具体的可参阅图3和图2a至图2g，鳍式场效应晶体管包括：半导体衬底200，在半导体衬底200上形成有多条鳍体210，所述多条鳍体210并行排列，在所述鳍体210的底部形成有绝缘层220，以隔离各所述鳍体210；多条多晶硅栅行，所述多条多晶硅栅行并行排列，且所述多条多晶硅栅行的长度方向和所述多条鳍体210的长度方向垂直排列，而在所述多条多晶硅栅行和所述多条鳍体210的交叉区域分别形成伪栅极结构230，在鳍体210上的伪栅极结构230的两侧形成有源区或漏区241，且源区或漏区241中形成有嵌入式外延层；层间介质层262填充绝缘层220上的所述多条多晶硅栅行以及所述多条鳍体210之间的间隙，并覆盖所述伪栅极结构230；接触槽291，位于层间介质层262内，接触槽291的底部位于源区或漏区241上，源区或漏区241与接触槽291之间包括分凝金属层281和金属硅化物层282，分凝金属层281包覆源区或漏区241顶部表面2411及侧部表面2412的顶部部分2413，金属硅化物层282覆盖分凝金属层281，接触槽291的底部接触部分金属硅化物层282。
在本发明一实施例中，接触槽291的底部仅接触金属硅化物层282顶部尖端。
在本发明一实施例中，源区或漏区241的侧部表面2412的底部部分2414被侧墙251和接触刻蚀停止层252保护。
在本发明一实施例中，嵌入式外延层包括嵌入式SiGe外延层和嵌入式SiP外延层。其中嵌入式SiP外延层形成于N型鳍式晶体管的伪栅极结构两侧的源区或漏区中；嵌入式SiGe外延层形成于P型鳍式晶体管的伪栅极结构两侧的源区或漏区中。
在本发明一实施例中，上述的接触可为直接接触或间接接触。
如上所述，通过使金属硅化物层282仅包覆源区或漏区241顶部表面2411及侧部表面2412的顶部部分2413，而使源区或漏区241的侧部表面2412的底部部分2414被侧墙251和接触刻蚀停止层252保护而实现源区或漏区241部分包覆结构，这样可以有效防止硅化物形成在源漏PN结上面，消除结漏电的风险，并增加了金属硅化物的面积，提高了晶体管的直流性能，并通过接触槽291的底部仅接触部分金属硅化物层282，减小了接触槽与栅极之间的寄生电容，从而提高半导体器件的交流性能，并在退火过程中第二层金属层在多晶硅和硅的界面处分凝而形成分凝金属层，可改变多晶硅的功函数，而得到较低的肖特基势垒高度。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种鳍式场效应晶体管的制造方法，其特征在于，包括：
S1：提供半导体衬底，在半导体衬底上形成多条鳍体，所述多条鳍体并行排列，在所述鳍体的底部形成绝缘层，以隔离各所述鳍体；
S2：形成多条多晶硅栅行，所述多条多晶硅栅行并行排列，且所述多条多晶硅栅行的长度方向和所述多条鳍体的长度方向垂直排列，而在所述多条多晶硅栅行和所述多条鳍体的交叉区域分别形成伪栅极结构，在鳍体上的伪栅极结构的两侧形成源区或漏区，且源区或漏区中形成有嵌入式外延层，在源区或漏区的表面形成依次形成侧墙和接触刻蚀停止层；
S3：形成第一层间介质层，并进行平坦化，所述第一层间介质层填充半导体衬底上的所述多条多晶硅栅行以及所述多条鳍体之间的间隙，并覆盖所述伪栅极结构；
S4：对第一层间介质层进行光刻刻蚀工艺直至将源区或漏区顶部表面的侧墙和接触刻蚀停止层全部去除；
S5：对源区或漏区表面的侧墙和接触刻蚀停止层继续刻蚀，直至将源区或漏区顶部表面及侧部表面的顶部部分的侧墙和接触刻蚀停止层全部去除，但保留源区或漏区的侧部表面的底部部分的接触刻蚀停止层和侧墙，并同时去除相邻鳍体上的源区或漏区之间的第一层间介质层上的接触刻蚀停止层；
S6：形成第一层金属层，然后在第一层金属层上选择生长第二层金属层，并进行退火工艺，在退火过程中第二层金属层在多晶硅和硅的界面处分凝，而形成分凝金属层和金属硅化物层，分凝金属层包覆裸露的源区或漏区的表面，金属硅化物层覆盖分凝金属层；
S7：去除未反应的第一层金属层和第二层金属层，将形成的金属硅化物层裸露出来；
S8：形成层间介质层，并进行平坦化工艺以形成第二层间介质层，使第二层间介质层填充多晶硅栅行之间的间隙；以及
S9：对第二层间介质层进行光刻刻蚀工艺使部分金属硅化物层裸露出来而在源区或漏区上形成槽，将导电材料填充于槽内，并进行平坦化而形成接触槽，以将源区或漏区的硅引出而引出源区或漏区。
2.根据权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，绝缘层采用浅沟槽场氧。
3.根据权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，嵌入式外延层包括嵌入式SiGe外延层和嵌入式SiP外延层。
4.根据权利要求3所述的鳍式场效应晶体管的制造方法，其特征在于，嵌入式SiP外延层形成于N型鳍式晶体管的伪栅极结构两侧的源区或漏区中；嵌入式SiGe外延层形成于P型鳍式晶体管的伪栅极结构两侧的源区或漏区中。
5.根据权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，在S9中仅将金属硅化物层顶部尖端裸露出来以供接触槽引出源区或漏区。
6.一种鳍式场效应晶体管，其特征在于，包括：
半导体衬底，在半导体衬底上形成有多条鳍体，所述多条鳍体并行排列，在所述鳍体的底部形成有绝缘层，以隔离各所述鳍体；
多条多晶硅栅行，所述多条多晶硅栅行并行排列，且所述多条多晶硅栅行的长度方向和所述多条鳍体的长度方向垂直排列，而在所述多条多晶硅栅行和所述多条鳍体的交叉区域分别形成伪栅极结构，在鳍体上的伪栅极结构的两侧形成有源区或漏区，且源区或漏区中形成有嵌入式外延层；层间介质层填充绝缘层上的所述多条多晶硅栅行以及所述多条鳍体之间的间隙，并覆盖所述伪栅极结构；
接触槽，位于层间介质层内，接触槽的底部位于源区或漏区上，源区或漏区与接触槽之间包括分凝金属层和金属硅化物层，分凝金属层包覆源区或漏区顶部表面及侧部表面的顶部部分，金属硅化物层覆盖分凝金属层，接触槽的底部接触部分金属硅化物层。
7.根据权利要求6所述的鳍式场效应晶体管，其特征在于，接触槽的底部仅接触金属硅化物层顶部尖端。
8.根据权利要求6所述的鳍式场效应晶体管，其特征在于，源区或漏区的侧部表面的底部部分被侧墙和接触刻蚀停止层保护。
9.根据权利要求6所述的鳍式场效应晶体管，其特征在于，嵌入式外延层包括嵌入式SiGe外延层和嵌入式SiP外延层。
10.根据权利要求9所述的鳍式场效应晶体管，其特征在于，嵌入式SiP外延层形成于N型鳍式晶体管的伪栅极结构两侧的源区或漏区中；嵌入式SiGe外延层形成于P型鳍式晶体管的伪栅极结构两侧的源区或漏区中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110685236.3A CN113506745A (zh) | 2021-06-21 | 2021-06-21 | 鳍式场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110685236.3A CN113506745A (zh) | 2021-06-21 | 2021-06-21 | 鳍式场效应晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113506745A true CN113506745A (zh) | 2021-10-15 |
Family
ID=78010166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110685236.3A Pending CN113506745A (zh) | 2021-06-21 | 2021-06-21 | 鳍式场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113506745A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049133A (en) * | 1996-06-27 | 2000-04-11 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing concurrent diffusion barrier and salicide formation |
| US20070001223A1 (en) * | 2005-07-01 | 2007-01-04 | Boyd Diane C | Ultrathin-body schottky contact MOSFET |
| CN1909199A (zh) * | 1996-02-23 | 2007-02-07 | 株式会社半导体能源研究所 | 薄膜半导体、半导体器件以及薄膜晶体管的制造方法 |
| US20190393315A1 (en) * | 2018-06-20 | 2019-12-26 | Samsung Electronics Co., Ltd. | Semiconductor device including fin-fet |
| CN112687627A (zh) * | 2020-12-25 | 2021-04-20 | 上海华力集成电路制造有限公司 | 鳍式场效应晶体管及其制造方法 |
-
2021
- 2021-06-21 CN CN202110685236.3A patent/CN113506745A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1909199A (zh) * | 1996-02-23 | 2007-02-07 | 株式会社半导体能源研究所 | 薄膜半导体、半导体器件以及薄膜晶体管的制造方法 |
| US6049133A (en) * | 1996-06-27 | 2000-04-11 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing concurrent diffusion barrier and salicide formation |
| US20070001223A1 (en) * | 2005-07-01 | 2007-01-04 | Boyd Diane C | Ultrathin-body schottky contact MOSFET |
| US20190393315A1 (en) * | 2018-06-20 | 2019-12-26 | Samsung Electronics Co., Ltd. | Semiconductor device including fin-fet |
| CN112687627A (zh) * | 2020-12-25 | 2021-04-20 | 上海华力集成电路制造有限公司 | 鳍式场效应晶体管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100763542B1 (ko) | 다중 채널 모오스 트랜지스터를 포함하는 반도체 장치의제조 방법 | |
| KR100618900B1 (ko) | 다중 채널을 갖는 모스 전계효과 트랜지스터의 제조방법 및그에 따라 제조된 다중 채널을 갖는 모스 전계효과트랜지스터 | |
| US11616016B2 (en) | Semiconductor devices and method of manufacturing the same | |
| KR102557549B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| GB2395603A (en) | Multichannel TFT having gate formed around channels | |
| KR102544153B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US10804403B2 (en) | Method of fabricating semiconductor devices | |
| KR102491555B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN113519054A (zh) | 制造屏蔽栅极沟槽mosfet装置的方法 | |
| US11626501B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20180098446A (ko) | 반도체 장치 및 이의 제조 방법 | |
| US10699957B2 (en) | Late gate cut using selective dielectric deposition | |
| CN111490044A (zh) | 半导体器件 | |
| CN112687627A (zh) | 鳍式场效应晶体管及其制造方法 | |
| US8957479B2 (en) | Formation of multi-height MUGFET | |
| US20220406774A1 (en) | Doped well for semiconductor devices | |
| CN110718548A (zh) | 半导体器件 | |
| KR20230062467A (ko) | 반도체 구조 및 이의 제조 방법 | |
| CN113506745A (zh) | 鳍式场效应晶体管及其制造方法 | |
| US10727067B2 (en) | Late gate cut using selective conductor deposition | |
| CN116941020A (zh) | 半导体结构及其形成方法与工作方法 | |
| US10522538B1 (en) | Using source/drain contact cap during gate cut | |
| CN114068527A (zh) | 场效应晶体管、其制造方法及其形成过程中的一版图 | |
| CN116053136A (zh) | 半导体存储器件的制作方法 | |
| CN113903806B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |