CN114068527A - 场效应晶体管、其制造方法及其形成过程中的一版图 - Google Patents

场效应晶体管、其制造方法及其形成过程中的一版图 Download PDF

Info

Publication number
CN114068527A
CN114068527A CN202010780888.0A CN202010780888A CN114068527A CN 114068527 A CN114068527 A CN 114068527A CN 202010780888 A CN202010780888 A CN 202010780888A CN 114068527 A CN114068527 A CN 114068527A
Authority
CN
China
Prior art keywords
bodies
fin
gate
semiconductor line
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010780888.0A
Other languages
English (en)
Inventor
翁文寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202010780888.0A priority Critical patent/CN114068527A/zh
Priority to US17/118,428 priority patent/US11329045B2/en
Publication of CN114068527A publication Critical patent/CN114068527A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及场效应晶体管结构，涉及半导体集成电路技术，把将栅极结构引出的连接孔设置在多条鳍体或半导体线体中的其中一鳍体或半导体线体的形成区域上，且使用于引出源极和漏极的连接孔与用于引出栅极结构的连接孔位于不同的鳍体或半导体线体的形成区域上，并与用于将源极和漏极引出的连接孔相邻的形成于同一鳍体或半导体线体上的栅极结构的顶部形成有一栅极盖帽层，栅极盖帽层将对应的栅极结构保护起来，用于引出栅极结构的连接孔两侧的源极和漏极上形成有埋孔，埋孔上形成有埋孔盖帽层，埋孔盖帽层将连接源极和漏极的埋孔保护起来，增加了半导体产品密度，且避免了短接，提高了场效应晶体管的可靠性。

Description

场效应晶体管、其制造方法及其形成过程中的一版图
技术领域
本发明涉及半导体集成电路技术，尤其涉及一种场效应晶体管。
背景技术
随着半导体技术的不断发展，关键尺寸不断缩小，器件密度越来越大。立体型器件应运而生，FinFET(Fin Field-Effect Transistor，鳍式场效应晶体管)是一种立体型器件，相对于平面式晶体管，鳍式场效应晶体管(FinFET)具有立体式沟道结构，故具有更好的导通电流和关断电流特性，也能改善短沟道效应(SCE)。鳍式晶体管通常包括鳍体，鳍体由形成于半导体衬底上的纳米条或纳米片组成。栅极结构覆盖在部分长度的鳍体的顶部表面和侧面，被栅极结构覆盖的鳍体的表面用于形成沟道，也即在鳍体的顶部表面和两个侧面都具有沟道。源区和漏区形成在栅极结构两侧的鳍体中。
更进一步的，5nm工艺节点及以下时，鳍式场效应晶体管应用采用了纳米线(nanowire)或纳米片(nanosheet)的栅极环绕(Gate-All-Around，GAA)结构，其可进一步改善短沟道效应(SCE)。栅极环绕结构包括形成于半导体衬底上的线体，半导体器件的沟道区形成在线体中，金属栅(MG)将线体全包覆形成栅极结构，源区和漏区形成在栅极结构两侧的线体中。GAA结构可有效改善器件的短沟道效应(SCE)。
请参阅图1，图1为现有技术的鳍式场效应晶体管或栅极环绕结构场效应晶体管的版图示意图。如图1所示，多条鳍体或线体110并行排列，多条多晶硅栅行120并行排列并与多条鳍体或线体110交叉，多晶硅栅行120与鳍体或线体110之间相交叠的区域即虚线框140所示的区域为场效应晶体管的栅极结构的区域，栅极结构为多晶硅栅极结构或金属栅极结构，源区和漏区形成在鳍体或线体110上，并位于栅极结构两侧，之后分别通过第一连接孔131、第二连接孔132和第三连接孔133将源区、漏区和栅极结构分别引出。如图1所示，源区通过第一连接孔131引出至第一金属线151，漏区通过第二连接孔132引出至第二金属线152，栅极结构通过第三连接孔133引出。在现有技术中，用于引出栅极结构的第三连接孔133位于扩散区之外的多晶硅栅行120上，如此增大了场效应晶体管的面积，如图1中的虚线框160所示的区域，而降低了器件密度，与对高集成度的半导体器件的需求相背。
发明内容
本发明在于提供一种场效应晶体管，包括：半导体衬底，半导体衬底上形成有多条鳍体或半导体线体，所述多条鳍体或半导体线体并行排列；多条多晶硅栅行，所述多条多晶硅栅行并行排列，并所述多条多晶硅栅行与所述多条鳍体或半导体线体交叉，所述多条鳍体或半导体线体与所述多条多晶硅栅行之间相交叠的区域形成有场效应晶体管的栅极结构；源极和漏极，所述源极和所述漏极形成在所述多条鳍体或半导体线体上，并位于所述栅极结构的两侧；以及层间介质层，所述层间介质层填充半导体衬底上的所述多条多晶硅栅行以及所述多条鳍体或半导体线体之间的间隙，并覆盖所述栅极结构，在所述层间介质层中形成有第一连接孔、第二连接孔、第三连接孔、第一埋孔和第二埋孔，其中所述第一连接孔和所述第二连接孔位于所述多条鳍体或半导体线体中的第一鳍体或半导体线体的形成区域上，以分别将形成于所述第一鳍体或半导体线体上的源极和漏极引出，并与所述第一连接孔和所述第二连接孔相邻的形成于所述第一鳍体或半导体线体上的栅极结构的顶部形成有一栅极盖帽层，所述第三连接孔位于所述多条鳍体或半导体线体中的第二鳍体或半导体线体的形成区域上，并与形成于所述第二鳍体或半导体线体上的栅极结构连接，以将该栅极结构引出，并在位于该栅极结构一侧的源极上形成有所述第一埋孔，在位于该栅极结构另一侧的漏极上形成有第二埋孔，在所述第一埋孔和所述第二埋孔上形成有埋孔盖帽层。
更进一步的，所述第三连接孔设置在扩散区上。
更进一步的，用于引出源极和漏极的所述第一连接孔和所述第二连接孔与用于引出栅极结构的所述第三连接孔在空间上错位。
更进一步的，半导体衬底与所述多条鳍体或半导体线体的材质相同。
更进一步的，所述栅极结构为金属栅极结构，包括栅介质层和金属栅的叠加结构，所述栅极盖帽层形成于所述叠加结构上。
更进一步的，所述栅极盖帽层的材质为氮化硅。
更进一步的，所述第三连接孔与栅极结构的所述金属栅形成接触而将栅极结构引出以构成场效应晶体管的栅极。
更进一步的，所述多条鳍体或半导体线体为半导体线体，所述栅介质层和所述金属栅包覆半导体线体的周侧而形成栅极环绕的栅极结构，栅极环绕的栅极结构与源极和漏极共同构成栅极环绕结构场效应晶体管。
更进一步的，所述多条鳍体或半导体线体为鳍体，所述栅介质层和所述金属栅与鳍体形成鳍式栅极结构，鳍式栅极结构与源极和漏极共同构成鳍式场效应晶体管。
更进一步的，所述埋孔盖帽层的材质为氧化硅。
更进一步的，所述第三连接孔形成在所述第二鳍体或半导体线体与与其相交的多晶硅栅行之间相交叠的区域上，并位于形成在该相交叠的区域上的栅极结构上，以使所述第三连接孔与形成在该相交叠的区域上的栅极结构接触，以将栅极结构引出。
更进一步的，所述场效应晶体管为7nm以下工艺节点的器件。
本发明还在于提供一种场效应晶体管的版图，包括：多条鳍体或半导体线体，所述多条鳍体或半导体线体并行排列；多条多晶硅栅行，所述多条多晶硅栅行并行排列，并所述多条多晶硅栅行与所述多条鳍体或半导体线体交叉，所述多条鳍体或半导体线体与所述多条多晶硅栅行之间相交叠的区域用于形成有场效应晶体管的栅极结构；源极和漏极，源极和漏极形成在所述多条鳍体或半导体线体上，并位于栅极结构的两侧；第一连接孔和第二连接孔位于所述多条鳍体或半导体线体中的第一鳍体或半导体线体的形成区域上，以分别将形成于所述第一鳍体或半导体线体上的源极和漏极引出；以及第三连接孔位于所述多条鳍体或半导体线体中的第二鳍体或半导体线体的形成区域上，并与形成于所述第二鳍体或半导体线体上的栅极结构连接，以将该栅极结构引出。
更进一步的，所述第三连接孔设置在扩散区上。
更进一步的，用于引出源极和漏极的所述第一连接孔和所述第二连接孔与用于引出栅极结构的所述第三连接孔在空间上错位。
更进一步的，所述第三连接孔形成在所述第二鳍体或半导体线体与与其相交的多晶硅栅行之间相交叠的区域上，并位于形成在该相交叠的区域上的栅极结构上，以使所述第三连接孔与形成在该相交叠的区域上的栅极结构接触，以将栅极结构引出。
本发明还在于提供一种上述的场效应晶体管的制造方法，包括：S1：提供一半导体衬底，在半导体衬底上形成多条鳍体或半导体线体，所述多条鳍体或半导体线体并行排列；S2：形成多条多晶硅栅行，所述多条多晶硅栅行并行排列，并所述多条多晶硅栅行与所述多条鳍体或半导体线体交叉，在所述多条鳍体或半导体线体与所述多条多晶硅栅行之间相交叠的区域形成场效应晶体管的栅极结构；S3：在所述多条鳍体或半导体线体上形成源极和漏极，并所述源极和所述漏极位于所述栅极结构的两侧；S4：形成第一层间介质层，并进行平坦化，所述第一层间介质层填充半导体衬底上的所述多条多晶硅栅行以及所述多条鳍体或半导体线体之间的间隙，并覆盖所述栅极结构；S5：进行光刻刻蚀工艺以将所述栅极结构顶部刻蚀掉，以在所述栅极结构顶部形成凹槽；S6：形成第一材料层，并进行平坦化，以使第一材料层填充位于所述栅极结构顶部的凹槽，而形成位于所述栅极结构顶部的栅极盖帽层；S7：对第一层间介质层进行光刻刻蚀工艺以在所述源极和所述漏极上形成通孔，将导电材料填充于通孔内，并进行平坦化；S8：进行光刻刻蚀工艺以将位于所述源极和所述漏极上的通孔的顶部刻蚀掉，以在所述通孔顶部形成凹槽；S9：形成第二材料层，并进行平坦化，以使第二材料层填充位于所述通孔顶部的凹槽，而使得由形成于所述源极上的通孔形成第一埋孔，使得形成于所述漏极上的通孔形成第二埋孔，填充在位于所述第一埋孔和所述第二埋孔顶部的凹槽内的第二材料层构成埋孔盖帽层；以及S10：形成第二层间介质层，并进行平坦化，使第二层间介质层与第一层间介质层共同构成层间介质层，进行光刻刻蚀工艺直至将位于所述多条鳍体或半导体线体中的第一鳍体或半导体线体的形成区域上的埋孔盖帽层刻蚀掉，并将位于所述多条鳍体或半导体线体中的第二鳍体或半导体线体的形成区域上的一栅极结构上的栅极盖帽层刻蚀掉，形成导电材料层，并进行平坦化，形成位于所述多条鳍体或半导体线体中的第一鳍体或半导体线体的形成区域上的第一连接孔和所述第二连接孔，以将形成于所述第一鳍体或半导体线体上的源极和漏极分别引出，并与所述第一连接孔和所述第二连接孔相邻的形成于所述第一鳍体或半导体线体上的栅极结构的顶部形成有栅极盖帽层，并形成位于所述多条鳍体或半导体线体中的第二鳍体或半导体线体的形成区域上的第三连接孔，以将形成于所述第二鳍体或半导体线体上的一栅极结构连接，以将该栅极结构引出，并在位于该栅极结构一侧的源极上形成有所述第一埋孔，在位于该栅极结构另一侧的漏极上形成有第二埋孔，在所述第一埋孔和所述第二埋孔上形成有埋孔盖帽层。
如此，把将栅极结构引出的第三连接孔设置在多条鳍体或半导体线体中的其中一鳍体或半导体线体的形成区域上，也即把将栅极结构引出的第三连接孔设置在扩散区上，而不像现有技术中设置在扩散区之外的多晶硅栅行上，从而增加了器件密度，提高了半导体器件的集成度，且使用于引出源极和漏极的第一连接孔和第二连接孔位于第一鳍体或半导体线体的形成区域上，使用于引出栅极结构的第三连接孔位于第二鳍体或半导体线体的形成区域上，也即用于引出源极和漏极的第一连接孔和第二连接孔与用于引出栅极结构的第三连接孔在空间上错位，避免了其彼此间的短接，提高了场效应晶体管的可靠性，并与用于将源极和漏极引出的第一连接孔和第二连接孔相邻的形成于同一鳍体或半导体线体上的栅极结构的顶部形成有一栅极盖帽层，栅极盖帽层将对应的栅极结构保护起来，而避免了栅极结构与用于将源极和漏极引出的第一连接孔和第二连接孔短接，同时用于引出栅极结构的第三连接孔两侧的源极和漏极上形成有埋孔，埋孔上形成有埋孔盖帽层，埋孔盖帽层将连接源极和漏极的埋孔保护起来，而避免了第三连接孔与相邻的源漏极短接，进一步提高了场效应晶体管的可靠性。
附图说明
图1为现有技术的鳍式场效应晶体管或栅极环绕结构场效应晶体管的版图示意图。
图2为本发明一实施例的鳍式场效应晶体管或栅极环绕结构场效应晶体管的版图示意图。
图3为本发明一实施例的场效应晶体管的沿图2中AA线的剖面示意图。
图4为本发明一实施例的场效应晶体管的沿图2中BB线的剖面示意图。
图5至图10为本发明一实施例的场效应晶体管形成过程中沿图2中AA线或BB线的剖面示意图。
图中主要组件附图标记说明如下：
210、鳍体或半导体线体；220、多晶硅栅行；240、相交叠的区域；231、第一连接孔；232、第二连接孔；233、第三连接孔；251、第一金属线；252、第二金属线。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
应当理解，本申请的权利要求及说明书中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。本申请的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
本发明一实施例中，在于提供一种场效应晶体管。具体的，请参阅图2，图2为本发明一实施例的鳍式场效应晶体管或栅极环绕结构场效应晶体管的版图示意图，并参阅图3和图4，图3为本发明一实施例的场效应晶体管的沿图2中AA线的剖面示意图，图4为本发明一实施例的场效应晶体管的沿图2中BB线的剖面示意图。本发明一实施例的场效应晶体管，包括：
半导体衬底，半导体衬底上形成有多条鳍体或半导体线体210，多条鳍体或半导体线体210并行排列；
多条多晶硅栅行220，多条多晶硅栅行220并行排列，并多条多晶硅栅行220与多条鳍体或半导体线体210交叉，多条鳍体或半导体线体210与多条多晶硅栅行220之间相交叠的区域240形成有场效应晶体管的栅极结构270；
源极261和漏极262，源极261和漏极262形成在多条鳍体或半导体线体210上，并位于栅极结构270的两侧；
层间介质层310，层间介质层310填充半导体衬底上的多条多晶硅栅行220以及多条鳍体或半导体线体210之间的间隙，并覆盖栅极结构270，在层间介质层310中形成有第一连接孔231、第二连接孔232、第三连接孔233、第一埋孔234和第二埋孔235，其中第一连接孔231和第二连接孔232位于多条鳍体或半导体线体210中的第一鳍体或半导体线体的形成区域上，以分别将形成于所述第一鳍体或半导体线体上的源极261和漏极262引出，并与第一连接孔231和第二连接孔232相邻的形成于所述第一鳍体或半导体线体上的栅极结构270的顶部形成有一栅极盖帽层274，第三连接孔233位于多条鳍体或半导体线体210中的第二鳍体或半导体线体的形成区域上，并与形成于所述第二鳍体或半导体线体上的栅极结构270连接，以将该栅极结构270引出，并在位于该栅极结构270一侧的源极261上形成有第一埋孔234，在位于该栅极结构270另一侧的漏极262上形成有第二埋孔235，在第一埋孔234和第二埋孔235上形成有埋孔盖帽层281。
如此，把将栅极结构引出的第三连接孔设置在多条鳍体或半导体线体中的其中一鳍体或半导体线体的形成区域上，也即把将栅极结构引出的第三连接孔设置在扩散区上，而不像图1所述的现有技术中设置在扩散区之外的多晶硅栅行上，相比于图1所示的现有技术本发明节省了图1中的虚线框所示的区域，从而增加了器件密度，提高了半导体器件的集成度，且使用于引出源极和漏极的第一连接孔和第二连接孔位于第一鳍体或半导体线体的形成区域上，使用于引出栅极结构的第三连接孔位于第二鳍体或半导体线体的形成区域上，也即用于引出源极和漏极的第一连接孔和第二连接孔与用于引出栅极结构的第三连接孔在空间上错位，避免了其彼此间的短接，提高了场效应晶体管的可靠性，并与用于将源极和漏极引出的第一连接孔和第二连接孔相邻的形成于同一鳍体或半导体线体上的栅极结构的顶部形成有一栅极盖帽层，栅极盖帽层将对应的栅极结构保护起来，而避免了栅极结构与用于将源极和漏极引出的第一连接孔和第二连接孔短接，同时用于引出栅极结构的第三连接孔两侧的源极和漏极上形成有埋孔，埋孔上形成有埋孔盖帽层，埋孔盖帽层将连接源极和漏极的埋孔保护起来，而避免了第三连接孔与相邻的源漏极短接，进一步提高了场效应晶体管的可靠性。
本发明一实施例中，半导体衬底与多条鳍体或半导体线体210的材质相同，如硅，也即多条鳍体或半导体线体210由衬底或形成于衬底上的外延层形成。在本发明一实施例中，通过对半导体衬底进行光刻刻蚀形成多条鳍体，或在半导体衬底表面先形成包括锗硅外延层和硅外延层形成的至少一个叠加层，通过光刻刻蚀形成多条鳍体，再进行锗硅刻蚀工艺，去除鳍体内的锗硅外延层，形成由硅外延层形成的半导体线体。
本发明一实施例中，多条鳍体或半导体线体210并行排列指多条鳍体或半导体线体210之间彼此不交叉，但其之间可有一定的夹角，也可为多条鳍体或半导体线体210之间相互平行。
本发明一实施例中，多条多晶硅栅行220并行排列指多条多晶硅栅行220之间彼此不交叉，但其之间可有一定的夹角，也可为多条多晶硅栅行220之间相互平行。
本发明一实施例中，栅极结构270为金属栅极结构，包括栅介质层271和金属栅272叠加结构。更进一步的，栅介质层271与金属栅272之间还可包括一层功函数层(图中未示出)。本发明一实施例中，栅介质层271和金属栅272叠加结构的两侧还形成有侧墙273。本发明一实施例中，栅极结构270与多条鳍体或半导体线体210之间还包括界面层275。
本发明一实施例中，栅极盖帽层274形成于栅介质层271和金属栅272的叠加结构上。本发明一实施例中，栅极盖帽层274的材质为氮化硅(SiN)。
本发明一实施例中，第三连接孔233与栅极结构270的金属栅272形成接触而将栅极结构270引出以构成场效应晶体管的栅极。
在本发明一实施例中，所述多条鳍体或半导体线体210为半导体线体，栅介质层271和金属栅272包覆半导体线体的周侧而形成栅极环绕的栅极结构，栅极环绕的栅极结构与源极和漏极共同构成栅极环绕结构场效应晶体管；所述多条鳍体或半导体线体210为鳍体，栅介质层271和金属栅272与鳍体形成鳍式栅极结构，鳍式栅极结构与源极和漏极共同构成鳍式场效应晶体管。
在本发明一实施例中，埋孔盖帽层281的材质为氧化硅，如二氧化硅(SiO2)。
在本发明一实施例中，第一连接孔231、第二连接孔232、第三连接孔233、第一埋孔234和第二埋孔235内的导电材料为钨(W)、钴(Co)或铜(Cu)。
在本发明一实施例中，第三连接孔233形成在第二鳍体或半导体线体与与其相交的多晶硅栅行220之间相交叠的区域上，并位于形成在该相交叠的区域上的栅极结构上，以使第三连接孔233与形成在该相交叠的区域上的栅极结构接触，以将栅极结构引出。
在本发明一实施例中，第一连接孔231将源极引出至第一金属线251，第二连接孔232将漏极引出至第二金属线252。
在本发明一实施例中，上述场效应晶体管为7nm以下工艺节点的器件。
在本发明一实施例中，还提供一种场效应晶体管的版图，如图2所示，该版图包括：
多条鳍体或半导体线体210，多条鳍体或半导体线体210并行排列；
多条多晶硅栅行220，多条多晶硅栅行220并行排列，并多条多晶硅栅行220与多条鳍体或半导体线体210交叉，多条鳍体或半导体线体210与多条多晶硅栅行220之间相交叠的区域240用于形成有场效应晶体管的栅极结构；
源极和漏极，源极和漏极形成在多条鳍体或半导体线体210上，并位于栅极结构的两侧；
第一连接孔231和第二连接孔232位于多条鳍体或半导体线体210中的第一鳍体或半导体线体的形成区域上，以分别将形成于所述第一鳍体或半导体线体上的源极和漏极引出；
第三连接孔233位于多条鳍体或半导体线体210中的第二鳍体或半导体线体的形成区域上，并与形成于所述第二鳍体或半导体线体上的栅极结构连接，以将该栅极结构引出。
如此，把将栅极结构引出的第三连接孔设置在多条鳍体或半导体线体中的其中一鳍体或半导体线体的形成区域上，也即把将栅极结构引出的第三连接孔设置在扩散区上，而不像图1所述的现有技术中设置在扩散区之外的多晶硅栅行上，相比于图1所示的现有技术本发明节省了图1中的虚线框所示的区域，从而增加了器件密度，提高了半导体器件的集成度，且使用于引出源极和漏极的第一连接孔和第二连接孔位于第一鳍体或半导体线体的形成区域上，使用于引出栅极结构的第三连接孔位于第二鳍体或半导体线体的形成区域上，也即用于引出源极和漏极的第一连接孔和第二连接孔与用于引出栅极结构的第三连接孔在空间上错位，避免了其彼此间的短接，提高了场效应晶体管的可靠性。
在本发明一实施例中，第三连接孔233形成在第二鳍体或半导体线体与与其相交的多晶硅栅行220之间相交叠的区域上，并位于形成在该相交叠的区域上的栅极结构上，以使第三连接孔233与形成在该相交叠的区域上的栅极结构接触，以将栅极结构引出。
本发明一实施例中，在于提供一种场效应晶体管的制造方法，包括：S1：提供一半导体衬底，在半导体衬底上形成多条鳍体或半导体线体，所述多条鳍体或半导体线体并行排列；S2：形成多条多晶硅栅行，所述多条多晶硅栅行并行排列，并所述多条多晶硅栅行与所述多条鳍体或半导体线体交叉，在所述多条鳍体或半导体线体与所述多条多晶硅栅行之间相交叠的区域形成场效应晶体管的栅极结构；S3：在所述多条鳍体或半导体线体上形成源极和漏极，并所述源极和所述漏极位于所述栅极结构的两侧；S4：形成第一层间介质层，并进行平坦化，所述第一层间介质层填充半导体衬底上的所述多条多晶硅栅行以及所述多条鳍体或半导体线体之间的间隙，并覆盖所述栅极结构；S5：进行光刻刻蚀工艺以将所述栅极结构顶部刻蚀掉，以在所述栅极结构顶部形成凹槽；S6：形成第一材料层，并进行平坦化，以使第一材料层填充位于所述栅极结构顶部的凹槽，而形成位于所述栅极结构顶部的栅极盖帽层；S7：对第一层间介质层进行光刻刻蚀工艺以在所述源极和所述漏极上形成通孔，将导电材料填充于通孔内，并进行平坦化；S8：进行光刻刻蚀工艺以将位于所述源极和所述漏极上的通孔的顶部刻蚀掉，以在所述通孔顶部形成凹槽；S9：形成第二材料层，并进行平坦化，以使第二材料层填充位于所述通孔顶部的凹槽，而使得由形成于所述源极上的通孔形成第一埋孔，使得形成于所述漏极上的通孔形成第二埋孔，填充在位于所述第一埋孔和所述第二埋孔顶部的凹槽内的第二材料层构成埋孔盖帽层；S10：形成第二层间介质层，并进行平坦化，使第二层间介质层与第一层间介质层共同构成层间介质层，进行光刻刻蚀工艺直至将位于所述多条鳍体或半导体线体中的第一鳍体或半导体线体的形成区域上的埋孔盖帽层刻蚀掉，并将位于所述多条鳍体或半导体线体中的第二鳍体或半导体线体的形成区域上的一栅极结构上的栅极盖帽层刻蚀掉，形成导电材料层，并进行平坦化，形成位于所述多条鳍体或半导体线体中的第一鳍体或半导体线体的形成区域上的第一连接孔和所述第二连接孔，以将形成于所述第一鳍体或半导体线体上的源极和漏极分别引出，并与所述第一连接孔和所述第二连接孔相邻的形成于所述第一鳍体或半导体线体上的栅极结构的顶部形成有栅极盖帽层，并形成位于所述多条鳍体或半导体线体中的第二鳍体或半导体线体的形成区域上的第三连接孔，以将形成于所述第二鳍体或半导体线体上的一栅极结构连接，以将该栅极结构引出，并在位于该栅极结构一侧的源极上形成有所述第一埋孔，在位于该栅极结构另一侧的漏极上形成有第二埋孔，在所述第一埋孔和所述第二埋孔上形成有埋孔盖帽层。
具体的，请参阅图5至图10，图5至图10为本发明一实施例的场效应晶体管形成过程中沿图2中AA线或BB线的剖面示意图，并请结合图2至图4，本发明的场效应晶体管的制造方法，包括：
S1：如图2所示，提供一半导体衬底，在半导体衬底上形成多条鳍体或半导体线体210，所述多条鳍体或半导体线体210并行排列；
本发明一实施例中，半导体衬底与多条鳍体或半导体线体210的材质相同，如硅，也即多条鳍体或半导体线体210由衬底或形成于衬底上的外延层形成。在本发明一实施例中，通过对半导体衬底进行光刻刻蚀形成多条鳍体，或在半导体衬底表面先形成包括锗硅外延层和硅外延层形成的至少一个叠加层，通过光刻刻蚀形成多条鳍体，再进行锗硅刻蚀工艺，去除鳍体内的锗硅外延层，形成由硅外延层形成的半导体线体。
本发明一实施例中，多条鳍体或半导体线体210并行排列指多条鳍体或半导体线体210之间彼此不交叉，但其之间可有一定的夹角，也可为多条鳍体或半导体线体210之间相互平行。
S2：如图2和图5所示，形成多条多晶硅栅行220，所述多条多晶硅栅行220并行排列，并所述多条多晶硅栅行220与所述多条鳍体或半导体线体210交叉，在所述多条鳍体或半导体线体210与所述多条多晶硅栅行220之间相交叠的区域240形成场效应晶体管的栅极结构270；
本发明一实施例中，栅极结构270为金属栅极结构，包括栅介质层271和金属栅272叠加结构。更进一步的，栅介质层271与金属栅272之间还可包括一层功函数层(图中未示出)。本发明一实施例中，栅介质层271和金属栅272叠加结构的两侧还形成有侧墙273。本发明一实施例中，栅极结构270与多条鳍体或半导体线体210之间还包括界面层275。
本发明一实施例中，多条多晶硅栅行220并行排列指多条多晶硅栅行220之间彼此不交叉，但其之间可有一定的夹角，也可为多条多晶硅栅行220之间相互平行。
S3：如图5所示，在所述多条鳍体或半导体线体210上形成源极261和漏极262，并所述源极261和所述漏极262位于所述栅极结构270的两侧；
在本发明一实施例中，所述多条鳍体或半导体线体210为半导体线体，栅介质层271和金属栅272包覆半导体线体的周侧而形成栅极环绕的栅极结构，栅极环绕的栅极结构与源极和漏极共同构成栅极环绕结构场效应晶体管；所述多条鳍体或半导体线体210为鳍体，栅介质层271和金属栅272与鳍体形成鳍式栅极结构，鳍式栅极结构与源极和漏极共同构成鳍式场效应晶体管。
S4：如图5所示，形成第一层间介质层311，并进行平坦化，所述第一层间介质层311填充半导体衬底上的所述多条多晶硅栅行220以及所述多条鳍体或半导体线体210之间的间隙，并覆盖所述栅极结构270；
S5：如图6所示，进行光刻刻蚀工艺以将所述栅极结构顶部刻蚀掉，以在所述栅极结构顶部形成凹槽291；
S6：如图7，并请参阅图6，形成第一材料层，并进行平坦化，以使第一材料层填充位于所述栅极结构顶部的凹槽291，而形成位于所述栅极结构顶部的栅极盖帽层274；
本发明一实施例中，栅极盖帽层274形成于栅介质层271和金属栅272的叠加结构上。本发明一实施例中，栅极盖帽层274的材质为氮化硅(SiN)，也即第一材料层的材质为氮化硅(SiN)。
S7：如图8所示，对第一层间介质层311进行光刻刻蚀工艺以在所述源极261和所述漏极262上形成通孔2311，将导电材料填充于通孔内，并进行平坦化；
S8：如图9所示，进行光刻刻蚀工艺以将位于所述源极261和所述漏极262上的通孔2311的顶部刻蚀掉，以在所述通孔2311顶部形成凹槽292；
S9：如图10所示，形成第二材料层，并进行平坦化，以使第二材料层填充位于所述通孔2311顶部的凹槽292，而使得由形成于所述源极261上的通孔2311形成第一埋孔234，使得形成于所述漏极262上的通孔2311形成第二埋孔235，填充在位于所述第一埋孔234和所述第二埋孔235顶部的凹槽内的第二材料层构成埋孔盖帽层281；
在本发明一实施例中，埋孔盖帽层281的材质为氧化硅，如二氧化硅(SiO2)，也即第二材料层的材质为氧化硅。
S10：如图3和图4所示，形成第二层间介质层，并进行平坦化，使第二层间介质层与第一层间介质层共同构成层间介质层310，进行光刻刻蚀工艺直至将位于所述多条鳍体或半导体线体中的第一鳍体或半导体线体210的形成区域上的埋孔盖帽层281刻蚀掉，并将位于所述多条鳍体或半导体线体中的第二鳍体或半导体线体210的形成区域上的一栅极结构上的栅极盖帽层274刻蚀掉，形成导电材料层，并进行平坦化，形成位于所述多条鳍体或半导体线体中的第一鳍体或半导体线体210的形成区域上的第一连接孔231和所述第二连接孔232，以将形成于所述第一鳍体或半导体线体上的源极261和漏极262分别引出，并与所述第一连接孔231和所述第二连接孔232相邻的形成于所述第一鳍体或半导体线体上的栅极结构的顶部形成有栅极盖帽层274，并形成位于所述多条鳍体或半导体线体中的第二鳍体或半导体线体210的形成区域上的第三连接孔233，以将形成于所述第二鳍体或半导体线体上的一栅极结构连接，以将该栅极结构引出，并在位于该栅极结构一侧的源极261上形成有所述第一埋孔234，在位于该栅极结构另一侧的漏极262上形成有第二埋孔235，在所述第一埋孔234和所述第二埋孔235上形成有埋孔盖帽层281。
在本发明一实施例中，所述导电材料层的材质为钨(W)、钴(Co)或铜(Cu)。
在本发明一实施例中，第三连接孔233形成在第二鳍体或半导体线体与与其相交的多晶硅栅行220之间相交叠的区域上，并位于形成在该相交叠的区域上的栅极结构上，以使第三连接孔233与形成在该相交叠的区域上的栅极结构接触，以将栅极结构引出。本发明一实施例中，第三连接孔233与栅极结构270的金属栅272形成接触而将栅极结构270引出以构成场效应晶体管的栅极。
在本发明一实施例中，第一连接孔231将源极引出至第一金属线251，第二连接孔232将漏极引出至第二金属线252。
在本发明一实施例中，上述场效应晶体管为7nm以下工艺节点的器件。
如上所述，把将栅极结构引出的第三连接孔设置在多条鳍体或半导体线体中的其中一鳍体或半导体线体的形成区域上，也即把将栅极结构引出的第三连接孔设置在扩散区上，而不像图1所述的现有技术中设置在扩散区之外的多晶硅栅行上，相比于图1所示的现有技术本发明节省了图1中的虚线框所示的区域，从而增加了器件密度，提高了半导体器件的集成度，且使用于引出源极和漏极的第一连接孔和第二连接孔位于第一鳍体或半导体线体的形成区域上，使用于引出栅极结构的第三连接孔位于第二鳍体或半导体线体的形成区域上，也即用于引出源极和漏极的第一连接孔和第二连接孔与用于引出栅极结构的第三连接孔在空间上错位，避免了其彼此间的短接，提高了场效应晶体管的可靠性，并与用于将源极和漏极引出的第一连接孔和第二连接孔相邻的形成于同一鳍体或半导体线体上的栅极结构的顶部形成有一栅极盖帽层，栅极盖帽层将对应的栅极结构保护起来，而避免了栅极结构与用于将源极和漏极引出的第一连接孔和第二连接孔短接，同时用于引出栅极结构的第三连接孔两侧的源极和漏极上形成有埋孔，埋孔上形成有埋孔盖帽层，埋孔盖帽层将连接源极和漏极的埋孔保护起来，而避免了第三连接孔与相邻的源漏极短接，进一步提高了场效应晶体管的可靠性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (17)

1.一种场效应晶体管，其特征在于，包括：
半导体衬底，半导体衬底上形成有多条鳍体或半导体线体，所述多条鳍体或半导体线体并行排列；
多条多晶硅栅行，所述多条多晶硅栅行并行排列，并所述多条多晶硅栅行与所述多条鳍体或半导体线体交叉，所述多条鳍体或半导体线体与所述多条多晶硅栅行之间相交叠的区域形成有场效应晶体管的栅极结构；
源极和漏极，所述源极和所述漏极形成在所述多条鳍体或半导体线体上，并位于所述栅极结构的两侧；以及
层间介质层，所述层间介质层填充半导体衬底上的所述多条多晶硅栅行以及所述多条鳍体或半导体线体之间的间隙，并覆盖所述栅极结构，在所述层间介质层中形成有第一连接孔、第二连接孔、第三连接孔、第一埋孔和第二埋孔，其中所述第一连接孔和所述第二连接孔位于所述多条鳍体或半导体线体中的第一鳍体或半导体线体的形成区域上，以分别将形成于所述第一鳍体或半导体线体上的源极和漏极引出，并与所述第一连接孔和所述第二连接孔相邻的形成于所述第一鳍体或半导体线体上的栅极结构的顶部形成有一栅极盖帽层，所述第三连接孔位于所述多条鳍体或半导体线体中的第二鳍体或半导体线体的形成区域上，并与形成于所述第二鳍体或半导体线体上的栅极结构连接，以将该栅极结构引出，并在位于该栅极结构一侧的源极上形成有所述第一埋孔，在位于该栅极结构另一侧的漏极上形成有第二埋孔，在所述第一埋孔和所述第二埋孔上形成有埋孔盖帽层。
2.根据权利要求1所述的场效应晶体管，其特征在于，所述第三连接孔设置在扩散区上。
3.根据权利要求1所述的场效应晶体管，其特征在于，用于引出源极和漏极的所述第一连接孔和所述第二连接孔与用于引出栅极结构的所述第三连接孔在空间上错位。
4.根据权利要求1所述的场效应晶体管，其特征在于，半导体衬底与所述多条鳍体或半导体线体的材质相同。
5.根据权利要求1所述的场效应晶体管，其特征在于，所述栅极结构为金属栅极结构，包括栅介质层和金属栅的叠加结构，所述栅极盖帽层形成于所述叠加结构上。
6.根据权利要求1所述的场效应晶体管，其特征在于，所述栅极盖帽层的材质为氮化硅。
7.根据权利要求5所述的场效应晶体管，其特征在于，所述第三连接孔与栅极结构的所述金属栅形成接触而将栅极结构引出以构成场效应晶体管的栅极。
8.根据权利要求5所述的场效应晶体管，其特征在于，所述多条鳍体或半导体线体为半导体线体，所述栅介质层和所述金属栅包覆半导体线体的周侧而形成栅极环绕的栅极结构，栅极环绕的栅极结构与源极和漏极共同构成栅极环绕结构场效应晶体管。
9.根据权利要求5所述的场效应晶体管，其特征在于，所述多条鳍体或半导体线体为鳍体，所述栅介质层和所述金属栅与鳍体形成鳍式栅极结构，鳍式栅极结构与源极和漏极共同构成鳍式场效应晶体管。
10.根据权利要求1所述的场效应晶体管，其特征在于，所述埋孔盖帽层的材质为氧化硅。
11.根据权利要求1所述的场效应晶体管，其特征在于，所述第三连接孔形成在所述第二鳍体或半导体线体与与其相交的多晶硅栅行之间相交叠的区域上，并位于形成在该相交叠的区域上的栅极结构上，以使所述第三连接孔与形成在该相交叠的区域上的栅极结构接触，以将栅极结构引出。
12.根据权利要求1所述的场效应晶体管，其特征在于，所述场效应晶体管为7nm以下工艺节点的器件。
13.一种场效应晶体管的版图，其特征在于，包括：
多条鳍体或半导体线体，所述多条鳍体或半导体线体并行排列；
多条多晶硅栅行，所述多条多晶硅栅行并行排列，并所述多条多晶硅栅行与所述多条鳍体或半导体线体交叉，所述多条鳍体或半导体线体与所述多条多晶硅栅行之间相交叠的区域用于形成有场效应晶体管的栅极结构；
源极和漏极，源极和漏极形成在所述多条鳍体或半导体线体上，并位于栅极结构的两侧；
第一连接孔和第二连接孔位于所述多条鳍体或半导体线体中的第一鳍体或半导体线体的形成区域上，以分别将形成于所述第一鳍体或半导体线体上的源极和漏极引出；以及
第三连接孔位于所述多条鳍体或半导体线体中的第二鳍体或半导体线体的形成区域上，并与形成于所述第二鳍体或半导体线体上的栅极结构连接，以将该栅极结构引出。
14.根据权利要求13所述的场效应晶体管的版图，其特征在于，所述第三连接孔设置在扩散区上。
15.根据权利要求13所述的场效应晶体管的版图，其特征在于，用于引出源极和漏极的所述第一连接孔和所述第二连接孔与用于引出栅极结构的所述第三连接孔在空间上错位。
16.根据权利要求13所述的场效应晶体管的版图，其特征在于，所述第三连接孔形成在所述第二鳍体或半导体线体与与其相交的多晶硅栅行之间相交叠的区域上，并位于形成在该相交叠的区域上的栅极结构上，以使所述第三连接孔与形成在该相交叠的区域上的栅极结构接触，以将栅极结构引出。
17.权利要求1所述的场效应晶体管的制造方法，其特征在于，包括：
S1：提供一半导体衬底，在半导体衬底上形成多条鳍体或半导体线体，所述多条鳍体或半导体线体并行排列；
S2：形成多条多晶硅栅行，所述多条多晶硅栅行并行排列，并所述多条多晶硅栅行与所述多条鳍体或半导体线体交叉，在所述多条鳍体或半导体线体与所述多条多晶硅栅行之间相交叠的区域形成场效应晶体管的栅极结构；
S3：在所述多条鳍体或半导体线体上形成源极和漏极，并所述源极和所述漏极位于所述栅极结构的两侧；
S4：形成第一层间介质层，并进行平坦化，所述第一层间介质层填充半导体衬底上的所述多条多晶硅栅行以及所述多条鳍体或半导体线体之间的间隙，并覆盖所述栅极结构；
S5：进行光刻刻蚀工艺以将所述栅极结构顶部刻蚀掉，以在所述栅极结构顶部形成凹槽；
S6：形成第一材料层，并进行平坦化，以使第一材料层填充位于所述栅极结构顶部的凹槽，而形成位于所述栅极结构顶部的栅极盖帽层；
S7：对第一层间介质层进行光刻刻蚀工艺以在所述源极和所述漏极上形成通孔，将导电材料填充于通孔内，并进行平坦化；
S8：进行光刻刻蚀工艺以将位于所述源极和所述漏极上的通孔的顶部刻蚀掉，以在所述通孔顶部形成凹槽；
S9：形成第二材料层，并进行平坦化，以使第二材料层填充位于所述通孔顶部的凹槽，而使得由形成于所述源极上的通孔形成第一埋孔，使得形成于所述漏极上的通孔形成第二埋孔，填充在位于所述第一埋孔和所述第二埋孔顶部的凹槽内的第二材料层构成埋孔盖帽层；以及
S10：形成第二层间介质层，并进行平坦化，使第二层间介质层与第一层间介质层共同构成层间介质层，进行光刻刻蚀工艺直至将位于所述多条鳍体或半导体线体中的第一鳍体或半导体线体的形成区域上的埋孔盖帽层刻蚀掉，并将位于所述多条鳍体或半导体线体中的第二鳍体或半导体线体的形成区域上的一栅极结构上的栅极盖帽层刻蚀掉，形成导电材料层，并进行平坦化，形成位于所述多条鳍体或半导体线体中的第一鳍体或半导体线体的形成区域上的第一连接孔和所述第二连接孔，以将形成于所述第一鳍体或半导体线体上的源极和漏极分别引出，并与所述第一连接孔和所述第二连接孔相邻的形成于所述第一鳍体或半导体线体上的栅极结构的顶部形成有栅极盖帽层，并形成位于所述多条鳍体或半导体线体中的第二鳍体或半导体线体的形成区域上的第三连接孔，以将形成于所述第二鳍体或半导体线体上的一栅极结构连接，以将该栅极结构引出，并在位于该栅极结构一侧的源极上形成有所述第一埋孔，在位于该栅极结构另一侧的漏极上形成有第二埋孔，在所述第一埋孔和所述第二埋孔上形成有埋孔盖帽层。
CN202010780888.0A 2020-08-06 2020-08-06 场效应晶体管、其制造方法及其形成过程中的一版图 Pending CN114068527A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010780888.0A CN114068527A (zh) 2020-08-06 2020-08-06 场效应晶体管、其制造方法及其形成过程中的一版图
US17/118,428 US11329045B2 (en) 2020-08-06 2020-12-10 Field effect transistor, method for making the same and layout in process of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010780888.0A CN114068527A (zh) 2020-08-06 2020-08-06 场效应晶体管、其制造方法及其形成过程中的一版图

Publications (1)

Publication Number Publication Date
CN114068527A true CN114068527A (zh) 2022-02-18

Family

ID=80114123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010780888.0A Pending CN114068527A (zh) 2020-08-06 2020-08-06 场效应晶体管、其制造方法及其形成过程中的一版图

Country Status (2)

Country Link
US (1) US11329045B2 (zh)
CN (1) CN114068527A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220112954A (ko) * 2021-02-05 2022-08-12 삼성전자주식회사 게이트 분리층을 갖는 반도체 소자

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9911849B2 (en) * 2015-12-03 2018-03-06 International Business Machines Corporation Transistor and method of forming same

Also Published As

Publication number Publication date
US11329045B2 (en) 2022-05-10
US20220045057A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
US10636790B2 (en) Semiconductor devices and methods for manufacturing the same
USRE46448E1 (en) Isolation region fabrication for replacement gate processing
US11616016B2 (en) Semiconductor devices and method of manufacturing the same
US11688740B2 (en) Semiconductor device
US11968824B2 (en) Semiconductor memory devices
CN111223813B (zh) 半导体结构的制备方法
US10692781B2 (en) Semiconductor device
US11705435B2 (en) Semiconductor device and method of fabricating the same
US20110147889A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN114068527A (zh) 场效应晶体管、其制造方法及其形成过程中的一版图
US20230129233A1 (en) Semiconductor devices
US20220336661A1 (en) Semiconductor device
CN114068410A (zh) 场效应晶体管的制造方法及其形成的场效应晶体管
CN112687627A (zh) 鳍式场效应晶体管及其制造方法
US10991620B2 (en) Semiconductor device
KR20220080293A (ko) 절연 패턴들을 갖는 반도체 소자 및 그 형성 방법
US7351625B2 (en) Recessed transistors and methods of forming the same
US20240096991A1 (en) Semiconductor device
US20230163201A1 (en) Semiconductor device and method of fabricating the same
TWI765694B (zh) 半導體記憶體結構及其形成方法
US20220375786A1 (en) Method of manufacturing semiconductor devices
US20240179914A1 (en) Semiconductor device
CN113506745A (zh) 鳍式场效应晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination