CN1103117C - 可用氢离子改变其阈值电压的场效应晶体管的制造工艺 - Google Patents

可用氢离子改变其阈值电压的场效应晶体管的制造工艺 Download PDF

Info

Publication number
CN1103117C
CN1103117C CN98106445A CN98106445A CN1103117C CN 1103117 C CN1103117 C CN 1103117C CN 98106445 A CN98106445 A CN 98106445A CN 98106445 A CN98106445 A CN 98106445A CN 1103117 C CN1103117 C CN 1103117C
Authority
CN
China
Prior art keywords
field
threshold voltage
effect transistor
effect transistors
hydrogen ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98106445A
Other languages
English (en)
Other versions
CN1196573A (zh
Inventor
伊藤信哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1196573A publication Critical patent/CN1196573A/zh
Application granted granted Critical
Publication of CN1103117C publication Critical patent/CN1103117C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在内层绝缘结构(49)上完成布线带(51a/51b)之后，检测场效应晶体管(FET1)的阈值电压是否处于设计范围，如果阈值电压在设计范围之外，则通过内层绝缘结构、栅电极(44)和栅绝缘层(43)，向场效应晶体管的沟道区注入氢离子(H+)，在400℃对所得半导体结构退火20分钟，以便使沟道区中的掺杂杂质部分地钝化。

Description

可用氢离子改变其阈值电压的场效应晶体管的制造工艺
技术领域
本发明涉及半导体器件的制造技术，尤其是涉及具有在内层绝缘结构上形成布线带后可用氢离子改变其阈值电压的场效应晶体管的半导体器件的制造工艺。
背景技术
精确地控制场效应晶体管的阈值电压是非常重要的。当阈值电压尽可能地接近设计值时，场效应晶体管呈现设计的晶体管特性，例如开关速度和漏电流量。各种因素影响阈值电压，举例来说有栅绝缘层厚度、栅电极宽度和引入沟道区的掺杂杂质量。在制造过程中这些因素会波动。当场效应晶体管的尺寸的缩小呈现越来越小时，对波动的控制变得非常困难。制造者只能在金属布线结构形成于场效应晶体管之上后判断场效应晶体管。如果能够在金属化之后根据测量值修正阈值电压，则制造者可以从废品中挽救不合格的场效应晶体管，从而改善生产率。
半导体集成电路器件中通常含有阈值电压不同的场效应晶体管。当要求漏电流低时，则场效应晶体管的阈值电压设定在高值。另一方面，高速场效应晶体管设计成具有低的阈值电压。掩模式ROM(只读存储器)器件具有按逻辑“1”电平和逻辑“0”电平选择地编程的存储单元，该存储单元由场效应晶体管提供。两种逻辑电平对应于高阈值电压和低阈值电压。据此原因，制造者对存储单元晶体管有选择地给出高阈值电压和低阈值电压。如果完成多层布线结构之后改变阈值电压，制造者则可在短时间内提供掩模式ROM器件。
沟道区内的掺杂剂浓度决定了场效应晶体管的阈值电压，向沟道区离子注入硼或磷。图1A-1C展示了已有的n-沟道型场效应晶体管的制造工艺。图1A-1C所示的已有工艺以下称为“第一已有技术工艺”。场效应晶体管的阈值电压通过在内层绝缘结构形成之前的沟道掺杂来决定。
第一已有技术工艺从p-型硅衬底1或p-型阱的制备开始。在p-型硅衬底1的主表面上选择地生长厚场氧化层(未示出)，限定出分配给n-沟道型场效应晶体管的有源区。向有源区离子注入硼，形成掺杂沟道区2，如图1A所示。
接着，对有源区表面部位进行氧化，以便用栅氧化层3覆盖有源区。在所得结构的整个表面上淀积导电材料，把导电层刻图成为栅电极4。向有源区离子注入N-型掺杂杂质，以与栅电极4的自对准方式形成轻掺杂杂质区(未示出)。在所得结构的整个表面上淀积绝缘材料，不用任何蚀刻掩模对绝缘层腐蚀。结果，在栅电极4的侧表面留下侧壁间隔层5，如图1B所示。向有源区离子注入N-型掺杂杂质，以与侧壁间隔层5的自对准方式形成重掺杂杂质区(未示出)。重掺杂杂质区嵌套在轻掺杂杂质区内，重掺杂杂质区和轻掺杂杂质区形成n-型源/漏区(未示出)。掺杂沟道区2、栅绝缘层3、栅电极4、侧壁间隔层5和n-型源/漏区作为一个整体构成n-沟道型场效应晶体管。
随后，在所得半导体结构的整个表面上依次淀积氧化硅和硼-磷硅酸盐玻璃，在n-沟道型场效应晶体管上形成氧化硅层6和硼-磷硅酸盐玻璃层7。氧化硅层6和硼-磷硅酸盐玻璃层7组合形成内层绝缘结构8。
在内层绝缘结构8中形成接触孔8a/8b，n-型源/漏区分别暴露于接触孔8a/8b。接触孔8a/8b由导电块9a/9b塞堵，在内层绝缘结构8上制成导电布线带10a/10b图形，如图1C所示。于是，在内层绝缘结构完成之前就决定了沟道区2中的掺杂剂浓度。
图2A-2C展示了另一种已有工艺，以下称为“第二已有技术工艺”。在内层绝缘结构完成之后改变场效应晶体管的阈值电压。
第二已有技术工艺从p-型硅衬底21或p-型阱的制备开始。在p-型硅衬底21的主表面上选择地生长厚场氧化层22。用硼进行沟道掺杂，形成掺杂的沟道区22，以与栅绝缘层25上的栅电极24和侧壁间隔层26自对准方式形成轻掺杂杂质区(未示出)和重掺杂杂质区(未示出)。在场效应晶体管上淀积氧化硅层27和硼-磷硅酸盐玻璃层28，组合形成内层绝缘结构29。在内层绝缘结构29中形成接触孔28a、28b、28c和28d，重掺杂杂质区分别暴露于接触孔28a-28d。接触孔28a-28d由导电块30a、30b、30c和30d塞堵，如图2A所示。
在内层绝缘结构29上形成光刻胶离子注入掩模31，位于右侧场效应晶体管之上。在1MeV的加速能量下以1×1014cm-2的剂量，向未覆盖光刻胶离子注入掩模31的掺杂沟道区23离子注入磷，如图2B所示。通过在800℃或以上的退火激活磷。磷聚集进掺杂的沟道区23a，消除了内层绝缘结构29制成之前注入的硼离子的效应。离子注入的磷降低了场效应晶体管的阈值电压。因此，左侧场效应晶体管具有低的阈值电压，右侧场效应晶体管具有高的阈值电压。在此阶段的离子注入以下称为“第二沟道掺杂”。
最后，在内层绝缘结构29上制成导电布线带32a、32b、32c和32d的图形，分别与导电栓30a-30d保持接触，如图2C所示。
第一已有技术工艺存在以下问题，场效应晶体管完成后不能校正阈值电压。如上所述，制造者检测场效应晶体管，查看阈值电压是否处于设计范围，对于阈值电压在设计范围之外的场效应晶体管，制造者只能处理掉。
另一方面，第二已有技术工艺可使制造者校正阈值电压。用于第二沟道掺杂的离子注入需要在800℃或以上的热处理。通过高温热处理激活离子注入的磷，同时消除晶体缺陷。但是，高温热处理使场效应晶体管变劣。因此，从场效应晶体管的可靠性来看是不希望进行高温热处理的。此外，不可能在金属化之后进行第二沟道掺杂。最后，如果制造者不仅需要改变n-沟道型场效应晶体管的阈值电压，而且需要改变p-沟道型场效应晶体管的阈值电压，则需要重复两次第二沟道掺杂，还需要重复两次掩模31的印刷。这导致复杂的工艺顺序。
发明内容
因此，本发明的重要目的在于提供一种半导体器件的制造工艺，其中制造者可以在内层绝缘结构上形成布线带之后，改变场效应晶体管的阈值电压而不会使场效应晶体管变劣。
为了实现该目的，本发明提出采用氢离子使沟道区中的掺杂杂质部分地钝化。
根据本发明的一个方案，提供一种包括场效应晶体管的半导体器件的制造工艺，该工艺包括如下步骤，制备半导体衬底，为场效应晶体管分配半导体衬底的表面区域，制造其阈值电压由氢离子控制的场效应晶体管，完成包括场效应晶体管的半导体器件。
附图说明
从以下结合附图的说明将可更清楚地了解本工艺的特征和优点。
图1A-1C是展示制造n-沟道型场效应晶体管的第一已有技术工艺的剖面图。
图2A-2C是展示制造半导体器件的第二已有技术工艺的剖面图。
图3A-3C是展示本发明半导体器件的制造工艺的剖面图。
图4是展示由氢离子注入的区域的平面图。
图5是n-沟道型场效应晶体管的剂量与阈值电压变化之间的关系曲线。
图6是p-沟道型场效应晶体管的剂量与阈值电压变化之间的关系曲线。
图7是加速能量、注入的氢离子距表面的峰值深度与阈值电压之间的关系曲线。
图8是场效应晶体管的背栅偏置、阈值电压与氢离子剂量之间的关系曲线。
图9是电荷Qbd对剂量的依赖曲线。
图10是击穿电压对剂量的依赖曲线。
图11A-11C是展示本发明另一种工艺顺序的剖面图。
图12A-12C是展示本发明又一种工艺顺序的剖面图。
图13是展示为正式场效应晶体管提供的监控用场效应晶体管的示意图。
具体实施例方式
氢退火或后金属化处理对于本领域的技术人员是公知的。在“Kinetics ofH2 passivation of Pb centers at the(111)Si-SiO2 interface”，PhysicalReview B，volume 38，number 14，pages 9657-9666，15 November 1988一文中K.L Brower说明了氢退火。氢退火的目的在于通过硅衬底与栅氧化层之间边界处的悬挂键的钝化以及栅氧化层中固定表面电荷的中性化，减少表面态。场效应晶体管进行氢退火时，晶体管性能的离散变窄，阈值电压低于未用氢处理的场效应晶体管的阈值电压。由于大量的表面态和大量的固定电荷使得半导体器件可靠性降低，所以制造商不可能不进行后金属化处理就向用户提供商业产品。通过后金属化处理不可能改变阈值电压。后金属化处理是根据本发明的钝化的前提。
通过后金属化处理阈值电压的变化现象，与通过根据本发明的掺杂杂质的钝化的阈值电压的变化不同。根据本发明，氢离子部分地钝化沟道区中的掺杂杂质，部分钝化的掺杂杂质改变场效应晶体管的阈值电压。但是，沟道区中的掺杂杂质是永远不会在氢退火或者后金属化处理中钝化的。
用氢原子对掺杂杂质钝化例如由S.J.Pearton et.al.报道于“Hydrogen inCrystalline Semiconductors”，Applied Physics，A43，pages 153-195。该论文提出钝化模式。仅仅受主杂质例如硼形成硅-硼-氢簇，使受主杂质钝化。但是，在200℃的热处理中钝化效应消失。正如以下将详细说明的，根据本发明，施主杂质和受主杂质均钝化，而且在300℃-400℃之间的热处理之后可保持钝化。因此，通过不同于该论文公开的钝化机理的机理实现了本发明的钝化。本发明人考虑了因与本发明钝化相关的离子注入产生的氢原子和晶体缺陷。
氢处理公开于日本未审查的专利申请公开63-299277和5-251378。为了半导体衬底中的悬挂键的钝化而进行氢处理。日本未审查的专利申请公开63-299277提出用于薄膜晶体管的氢处理。用氢等离子体处理多晶硅层，以便使多晶硅晶界处的悬挂键钝化，但没有使掺杂杂质钝化的概念。日本未审查的专利申请公开5-25378公开了用于消除离子注入过程中受损的半导体晶体的氢退火。氢使因离子注入而产生的晶体缺陷处的悬挂键钝化。此外，在日本未审查的专利申请公开63-299277中提出用氢等离子体处理多晶硅薄膜，在日本未审查的专利申请公开5-25378中用氢对场效应晶体管的源/漏区掺杂。另一方面，通过向由良好晶体结构形成的沟道区注入氢离子，进行本发明的阈值电压的控制，氢离子注入是沟道区中晶体缺陷的原因。因此，进行公开于日本未审查的专利申请公开63-299277和5-25378的氢处理，用于消除半导体晶体缺陷，与场效应晶体管的阈值电压控制无关。
第一实施例
图3A-3C展示了根据本发明的半导体器件的制造工艺。半导体器件具有n-沟道型场效应晶体管，本发明应用于n-沟道型场效应晶体管，以便校正其阈值电压。以下说明集中在n-沟道型场效应晶体管。
该工艺开始于p-型硅衬底41或p-型阱的制备。尽管图中未示出，但还是在p-型硅衬底41的主表面上选择地生长厚氧化层，并确定分配给n-沟道型场效应晶体管的有源区域。向有源区域离子注入硼，形成p-型掺杂沟道区42。
接着，使有源区的表面部位热氧化，在有源区域上生长氧化硅层。在氧化硅层的整个表面上淀积多晶硅，在氧化硅层上叠置多晶硅层。
把光刻胶溶液旋涂于多晶硅层并进行烘焙，在多晶硅层上形成光刻胶层。把用于栅电极的布图图形转移给光刻胶层，在光刻胶层中形成潜象。对该潜象显影，在多晶硅层上形成光刻胶蚀刻掩模(未示出)。因此，采用印刷技术对光刻胶蚀刻掩模制图。使用光刻胶蚀刻掩模，依次腐蚀多晶硅层和氧化硅层，从而在p-掺杂沟道区42上形成栅氧化层43和栅电极44。
在所得半导体结构的整个表面上淀积绝缘材料，用绝缘层覆盖栅电极44。把绝缘层各向异性地腐蚀掉，从绝缘层形成侧壁间隔层45，如图3A所示。
使用侧壁间隔层45和栅电极44作为离子注入掩模，向有源区域引入n-型掺杂杂质，以与侧壁间隔层45自对准的方式在有源区域形成n-型源/漏区46。n-型掺杂杂质把p-型掺杂沟道区42的一部分从p-型转换为n-型，p-型掺杂沟道区42仍留在栅电极44和侧壁间隔层45之下。p-型掺杂沟道区42、栅绝缘层43、栅电极44、n-型源/漏区46作为整体构成n-沟道增强型场效应晶体管FET1。
在所得半导体结构上依次淀积绝缘材料例如氧化硅和硼-磷硅酸盐玻璃，形成内层绝缘层47/48。内层绝缘层47/48作为整体构成内层绝缘结构49。
采用印刷技术在内层绝缘结构49上对光刻胶掩模(未示出)制图，位于n-型源/漏区46上的区域暴露于光刻胶蚀刻掩模的开口。把内层绝缘结构49选择地腐蚀掉，在内层绝缘结构49形成接触孔48a/48b。n-型源/漏区46分别暴露于接触孔48a/48b。用导电材料例如钨、铝或多晶硅栓塞接触孔48a/48b。用做栓塞50a/50b的导电材料分别与n-型源/漏区46保持接触。
在内层绝缘结构49的整个表面上淀积铝或铝合金，采用印刷技术在铝层上对光刻胶掩模(未示出)制图。采用光刻胶蚀刻掩模，把铝层选择地腐蚀掉，在内层绝缘结构49上形成铝布线带51a/51b，与栓塞50a/50b保持接触。尽管在图3B中未示出，但另一铝布线带通过导电栓与栅电极44连接。
形成铝布线带51a/51b之后，制造者把n-型源/漏区46与适当电位源连接，在栅电极44改变电位。制造者测量漏电流，确定n-沟道增强型场效应晶体管FET1的阈值电压。
当制造者发现阈值电压处于设计范围之外时，则制造者确定校正阈值电压所需的剂量。在75KeV的加速能量下以预定剂量把氢离子离子注入表面部位52。图4中用阴影线表示离子注入的区域。之后，在氢和氮的气体混合物中，于400℃对所得半导体结构进行20分钟的处理，热处理的目的在于表面态的减少和阱中心的中性化。
经过包括氢离子注入的上述工艺顺序产生表面态和阱中心。在此情况，氢与氮之间的比例调节在1∶1。但是，该比例不是永远限制于1∶1。于是，制造者完成具有n-沟道增强型场效应晶体管的半导体器件。
本发明人对场效应晶体管研究了剂量与阈值电压变化之间的关系。本发明人通过上述工艺制备了n-沟道型场效应晶体管的样品，通过与上述工艺类似的工艺制备了p-沟道型场效应晶体管的样品。参考样品不进行氢离子注入，仅在400℃进行20分钟的热处理。其他样品以不同剂量用氢离子掺杂，在400℃进行20分钟的处理。
本发明人测量了每个样品的阈值电压，把阈值电压的变化折合成参考样品的阈值电压标绘于图5和6。图5表示了n-沟道型场效应晶体管的关系，图6中的曲线代表p-沟道型场效应晶体管的变化。当以1×1015cm-2的剂量离子注人氢离子时，阈值电压变化的绝对值具有0.45伏的数量级。即使工艺参数波动，阈值电压变化也具有0.1伏的数量级，通过以1×1013cm-2的剂量的氢离子注入消除了因波动产生的变化。
本发明人还研究了加速能量、注入的氢离子距表面的峰值深度与阈值电压之间的关系。本发明人改变加速能量，测量注入的氢离子的峰值深度和阈值电压。图7中，内层绝缘层47、栅电极44和硅衬底41分别由“SiO2”、“Poly-Si”和“Si”表示。当峰值深度处于内层绝缘层47时，阈值电压变化小。另一方面，氢离子深入渗透进硅衬底41时，阈值电压变化相对较窄。为了较宽地改变阈值电压，氢离子必须到达沟道区或其周围。在上述工艺中，峰值深度的目标值为0.8微米，加速能量调节为75KeV。
本发明人还研究了氢离子钝化对n-沟道增强型场效应晶体管的阈值电压的影响。正如结合制造工艺所述，向表面部位离子注入硼，形成p-型掺杂沟道区42。受主浓度影响场效应晶体管的背栅性能。本发明人制备了以不同剂量注入氢的样品。本发明人改变背栅偏置VBG，测量阈值电压。曲线用剂量标记，曲线梯度正比于受主浓度。梯度越大，受主浓度越高。从此曲线可知，当氢离子剂量降低时受主浓度降低。因此，氢离子钝化了沟道区中的掺杂杂质。
本发明人还研究了氢离子对晶体管性能的影响。如图9和10所示，氢离子不影响场效应晶体管的可靠性。氢离子的质量是如此之小，以致注入的氢离子不会严重地损坏栅氧化层43。据此原因，通过在400℃的热处理校正了损坏。相反，在第二已有技术工艺中所使用的硼和磷是如此之强，以致晶体在400℃左右的热处理永远不会得以校正。
尽管n-型源/漏区46也用氢离子掺杂，本发明人证实氢离子不影响晶体管性能。本发明人还证实向厚场氧化层掺杂的氢离子不会使厚场氧化层变劣。
正如由以上说明可知，氢离子使沟道区中的掺杂杂质钝化，改变场效应晶体管的阈值电压。在铝布线带形成之后进行氢离子注入，制造者在测量阈值电压之后使用离子注入来校正阈值电压。据此原因，制造者利用氢离子注入从废品中挽救有缺陷的场效应晶体管，氢离子注入改善了半导体器件的生产率。
此外，低阈值电压的场效应晶体管和高阈值电压的场效应晶体管混杂，制造者一起制造全部场效应晶体管，通过氢离子注入选择地降低阈值电压。因此，通过氢离子注入控制阈值电压使得工艺顺序简单。
第二实施例
图11A-11C是展示本发明所用另一工艺的剖面图。采用完成第二实施例的工艺来在半导体衬底上制备阈值电压不同的场效应晶体管。通过图11A-11C所示工艺制备例如掩模式ROM(只读存储器)，假设存储单元是n-型沟道型。
该工艺开始于p-型半导体衬底61的制备，场氧化层62确定有源区。在有源区制备N-沟道型场效应晶体管63/64，结构与n-沟道型场效应晶体管FET1相同。据此原因，n-沟道型场效应晶体管63/64的各部分用与表示场效应晶体管FET1的对应各部分相同的标号表示，而不再详细说明。
n-沟道型场效应晶体管63/64由内层绝缘结构49或者内层绝缘层47/48覆盖，接触孔填充与第一实施例相同的导电栓50a/50b。在内层绝缘结构49上制成铝布线带51/51b图形，分别与导电栓50a/50b保持接触。所得半导体结构示于图11A。
接着，对存储器晶体管63/64编程如下。降低n-沟道型场效应晶体管63的阈值电压，而另一n-沟道增强型场效应晶体管64保持阈值电压。采用印刷技术在所得半导体结构上制成光刻胶离子注入掩模65图形，并调节为1.0微米厚。n-沟道型场效应晶体管64由光刻胶离子注入掩模65覆盖，另一n-沟道型场效应晶体管63不覆盖。在75KeV的加速能量下以1×1015cm-2的剂量，向p-型掺杂沟道区42注入氢离子。在p-型掺杂沟道区42和n-沟道型场效应晶体管63的相同深度处的表面部位氢离子呈现峰值，用氢离子掺杂的区域在图11B中用66表示。但是，光刻胶离子注人掩模65防止另一n-沟道型场效应晶体管64注入氢离子，在n-沟道型场效应晶体管64之上的内层绝缘结构49中氢离子呈现峰值。
剥离光刻胶离子注入掩模65，在与第一实施例相同的条件下对所得半导体结构退火。氢离子使区域66中的p-型掺杂杂质钝化，使n-沟道型场效应晶体管63的阈值电压至少为0.45伏，低于n-沟道型场效应晶体管64的阈值电压。按此方式，完成掩模式ROM器件，如图11C所示。
通常，掩模式ROM器件需要两种存储器晶体管用于存储数据比特。对于两种存储器晶体管在阈值电压上必须具有大的差异。这意味着以大剂量向沟道区选择地离子注入氢离子。但是，氢离子较少损坏n-沟道型场效应晶体管。如图9所示，剂量为1×1015cm-2的氢离子使栅硅氧化层43的QBD降低至10C/cm2。但是，在实用中10C/cm2的QBD没有问题，击穿电压是可以接受的，如图10所示。
从以上说明可知，在铝布线带51a/51b形成之后对存储器晶体管63/64编程，制造商缩短了接受定货至向用户供货的周期或时间。
第三实施例
图12A-12C展示了本发明所用又一种工艺。通过完成第三实施例的工艺制备互补晶体管、即n-沟道型场效应晶体管和p-沟道型场效应晶体管的组合。
该工艺开始于p-型硅衬底70或p-型阱的制备，在p-型硅衬底70的表面部位形成n-型阱71。采用LOCOS(硅的局部氧化)在p-型硅衬底70和n-型阱71的主表面上，选择地生长厚氧化层72，并确定分配给n-沟道型场效应晶体管和p-沟道型场效应晶体管的有源区。把P-型掺杂杂质引入分配给n-沟道型场效应晶体管的有源区表面部位，形成p-型掺杂沟道区73。再把N-型掺杂杂质引入分配给p-沟道型场效应晶体管的有源区域，形成n-型掺杂沟道区74。
接着，按与第一实施例相同的方式在掺杂沟道区73/74上形成栅绝缘层75/76、栅电极77/78和侧壁间隔层79/80。把N-型掺杂杂质离子注入分配给n-沟道型场效应晶体管的有源区域，按与侧壁间隔层79自对准方式形成n-型源/漏区81。同样，把p-型掺杂杂质离子注入分配给p-沟道型场效应晶体管的有源区域，按与侧壁间隔层80自对准方式形成n-型源/漏区82。
在所得半导体结构上依次淀积绝缘材料例如氧化硅和硼-磷硅酸盐玻璃，形成内层绝缘层83和84。内层绝缘层83和84作为整体构成内层绝缘结构85。
采用印刷技术在内层绝缘结构85上对光刻胶蚀刻掩模(未示出)制图，位于n-型源/漏区81上和p-型源/漏区82上的区域暴露于光刻胶蚀刻掩模的开口。把内层绝缘结构85选择地腐蚀掉，在内层绝缘结构85形成接触孔。n-型源/漏区81和p-型源/漏区82分别暴露于接触孔。用导电材料例如钨、铝或多晶硅栓塞接触孔。用做栓塞86/87的导电材料分别与n-型源/漏区81和p-型源/漏区82保持接触。
在内层绝缘结构85的整个表面上淀积铝或铝合金，采用印刷技术在铝层上对光刻胶蚀刻掩模(未示出)制图。采用光刻胶蚀刻掩模，把铝层选择地腐蚀掉，在内层绝缘结构85上形成铝布线带88/89，与栓塞86/87保持接触，如图12A所示。尽管在图3B中未示出，但另一铝布线带通过导电栓与栅电极77/78连接。
在内层绝缘结构85上对光刻胶离子注入掩模(未示出)制图，不覆盖互补场效应晶体管之上的区域。
在与第一实施例相同的条件下向掺杂沟道区73/74离子注入氢离子，如图12B所示。峰值深度调节至p-型掺杂沟道区73和n-型掺杂沟道区74。
剥离光刻胶离子注入掩模，在与第一实施例相同的条件下对所得半导体结构退火，如图12C所示。氢离子使沟道区73’和74’中的p-型/n-型掺杂杂质钝化，降低了n-沟道型场效应晶体管的阈值电压和p-沟道型场效应晶体管的阈值电压。由此，制造者制成了具有互补晶体管的半导体器件。
正如由上述可知，氢离子注入同时改变了n-沟道型场效应晶体管的阈值电压和p-沟道型场效应晶体管的阈值电压。在已有技术工艺中，是通过用硼的离子注入和用磷的另一离子注入，分别改变n-沟道型场效应晶体管的阈值电压和p-沟道型场效应晶体管的阈值电压，每次离子注入需要光刻胶离子注入掩模，用于覆盖另一场效应晶体管。本发明的工艺顺序与已有技术相比，清楚可见通过氢离子注入的阈值电压控制比已有技术的阈值电压控制要简单。
如果栅电极77和78的尺寸大于设计范围，则n-沟道型场效应晶体管的阈值电压和p-沟道型场效应晶体管的阈值电压低于目标值。在此情况下，氢离子注入同时改变了n-沟道型场效应晶体管的阈值电压和p-沟道型场效应晶体管的阈值电压，避免了产品报废。
虽然以上展示和说明了本发明的特定实施例，但对于本领域的技术人员来说，在不脱离本发明的精髓和范围的条件下，显然可以做出各种变化和改善。
例如，对场效应晶体管的阈值电压，可以根据与构成集成电路的正式场效应晶体管FET3制备在同一半导体晶片95上的监控用场效应晶体管FET2的阈值电压来评价，如图13所示。在此情形，并不分别检测每个正式场效应晶体管FET3，来判断阈值电压是否处于设计范围，对于这些正式场效应晶体管FET3同时进行氢离子离子注入。最好把监控用场效应晶体管FET2尽可能地靠近正式场效应晶体管FET3来制备。
可以在靠近高速场效应晶体管的区域制备监控用场效应晶体管FET2。高速场效应晶体管通常具有低的阈值电压，制造者必须精确地控制高速场效应晶体管的阈值电压。当然，当向高速场效应晶体管的沟道区离子注入氢离子时，要用光刻胶离子注入掩模遮掩另一标准场效应晶体管。
氢离子注入使得场效应晶体管的阈值电压低于原始水平。据此原因，原始阈值电压可以调节为高于目标水平。
在上述实施例中，铝布线带和光刻胶图形用做离子注入掩模。就使氢离子减速和改变峰值深度而言，任何材料都可以用于离子注入掩模。
场效应晶体管的栅电极可以具有硅化物结构，例如在多晶硅层上叠置的硅化钨层。在此情形，耐熔金属硅化物使氢离子减速，加速能量被提高，从而使氢离子集中在沟道区。
第二内层绝缘结构和第三内层绝缘结构可以叠置在铝布线带上。即使这样，在大加速能量下氢离子也能渗透第一至第三内层绝缘结构，到达沟道区。
如上所述，尽管氢离子不影响厚场氧化层的绝缘性能，但厚场氧化层也可用光刻胶离子注入掩模覆盖。

Claims (7)

1.一种包括场效应晶体管(FET1；FET2；FET3；63/64)的半导体器件的制造工艺，包括如下步骤：
a)制备半导体衬底(41；61；70)；
b)为所述场效应晶体管分配所述半导体衬底的表面区域；
c)制造具有阈值电压的所述场效应晶体管；该c)步骤包括以下具体步骤
  c-1)在所述表面区域的沟道区(42；73/74)中进行沟道掺杂，
  c-2)在所述沟道区上生长栅绝缘层(43；75/76)，
  c-3)在所述栅绝缘层上形成栅电极(44；77/78)，
  c-4)在所述表面区域中的所述沟道区两侧上形成源和漏区(46；81/82)，
  c-5)用内层绝缘结构(49；85)覆盖所述场效应晶体管，
  c-6)在所述内层绝缘层中形成接触孔(48a/48b)，用于至少暴露所述源和
漏区，
  c-7)在所述内层绝缘结构上形成导电布线装置(50a/50b/51a/51b；
86/87/88/89)，通过所述接触孔与所述源和漏区保持接触，
  c-8)通过所述内层绝缘结构、所述栅电极和所述栅绝缘层，以预定剂量向
所述沟道区注入所述氢离子，
  c-9)在300-400℃对所述所得结构进行20分钟的处理
d)制成包括所述场效应晶体管的所述半导体器件，
其特征在于，上述步骤使得所述阈值电压可用氢离子控制。
2.根据权利要求1的制造工艺，其中所述氢离子注入所述场效应晶体管的沟道区，使得所述氢离子在所述沟道区周围具有最大浓度。
3.根据权利要求2的制造工艺，其中所述步骤c)包括如下子步骤：
c-7’)在所述子步骤c-7)和c-8)之间测量所述场效应晶体管(FET1；FET3)的阈值电压，
c-7”)在所述步骤c-7’)和步骤c-8)之间，根据步骤c-7’)测量的所述阈值电压和设计阈值电压之差，确定所述氢离子的所述剂量。
4.根据权利要求2的制造工艺，其中在所述步骤c-1)中，在所述半导体衬底上再制备结构与所述场效应晶体管(FET3)相同的监控用场效应晶体管(FET2)，所述步骤c)还包括如下子步骤：
c-7’)在所述步骤c-7)和所述步骤c-8)之间测量所述监控用场效应晶体管的阈值电压，以便评价所述场效应晶体管的阈值电压，
c-7”)在所述步骤c-7’)和步骤c-8)之间，根据在所述子步骤c-7’)评价的所述阈值电压和设计阈值电压之差，确定所述氢离子的所述剂量。
5.根据权利要求2的制造工艺，其中用所述氢离子掺杂的所述场效应晶体管选自多个场效应晶体管(63/64)。
6.根据权利要求2的制造工艺，其中所述场效应晶体管是具有n-沟道型场效应晶体管(73’/75/77/79/81)和p-沟道型场效应晶体管(74’/76/78/80/82)的互补晶体管。
7.根据权利要求5的制造工艺，其中所述多个场效应晶体管(63/64)用做掩模式只读存储器器件的存储单元。
CN98106445A 1997-02-06 1998-02-06 可用氢离子改变其阈值电压的场效应晶体管的制造工艺 Expired - Fee Related CN1103117C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23571/1997 1997-02-06
JP9023571A JP2967745B2 (ja) 1997-02-06 1997-02-06 半導体装置の製造方法
JP23571/97 1997-02-06

Publications (2)

Publication Number Publication Date
CN1196573A CN1196573A (zh) 1998-10-21
CN1103117C true CN1103117C (zh) 2003-03-12

Family

ID=12114237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98106445A Expired - Fee Related CN1103117C (zh) 1997-02-06 1998-02-06 可用氢离子改变其阈值电压的场效应晶体管的制造工艺

Country Status (4)

Country Link
US (1) US6274439B1 (zh)
JP (1) JP2967745B2 (zh)
KR (1) KR100304678B1 (zh)
CN (1) CN1103117C (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165873A (en) * 1998-11-27 2000-12-26 Nec Corporation Process for manufacturing a semiconductor integrated circuit device
JP2002280550A (ja) * 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP3601527B2 (ja) 2002-06-27 2004-12-15 住友電気工業株式会社 バックゲート特性判定方法及びバックゲート特性判定装置
FR2857503B1 (fr) * 2003-07-10 2005-11-11 Soitec Silicon On Insulator Procede d'implantation au travers d'une surface irreguliere
FR2867607B1 (fr) * 2004-03-10 2006-07-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat pour la microelectronique, l'opto-electronique et l'optique avec limitaton des lignes de glissement et substrat correspondant
KR100653715B1 (ko) * 2005-06-17 2006-12-05 삼성전자주식회사 적어도 하나의 개구부를 갖는 최상부 금속층을 구비하는반도체 소자들 및 그 제조방법들
KR100665797B1 (ko) 2005-07-11 2007-01-09 동부일렉트로닉스 주식회사 게이트 산화막 계면의 전하 포획 밀도를 감소시키는 반도체소자 제조 방법
TWI269410B (en) * 2005-07-21 2006-12-21 Mosel Vitelic Inc Method of manufacturing mask ROM
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR20100060652A (ko) * 2008-11-28 2010-06-07 주식회사 동부하이텍 반도체 소자의 제조 방법
JP5321022B2 (ja) * 2008-12-04 2013-10-23 ソニー株式会社 半導体装置の製造方法および半導体装置
KR20110020533A (ko) * 2009-08-24 2011-03-03 삼성전자주식회사 재기입가능한 3차원 반도체 메모리 장치의 제조 방법
CN102122637B (zh) * 2010-01-08 2013-09-11 中芯国际集成电路制造(上海)有限公司 检测结构、检测方法及形成检测结构的方法
CN102446762B (zh) * 2010-10-13 2014-02-05 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其制作方法
CN102487047A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
US9673823B2 (en) * 2011-05-18 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
US9153662B2 (en) * 2012-03-29 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFET with selective dopant deactivation underneath gate
CN103715073B (zh) * 2013-12-23 2016-03-09 京东方科技集团股份有限公司 改善离子注入的方法
CN105575799B (zh) * 2014-10-14 2018-07-24 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法及半导体器件
DE102015106979B4 (de) * 2015-05-05 2023-01-12 Infineon Technologies Austria Ag Halbleiterwafer und Verfahren zum Herstellen von Halbleitervorrichtungen in einem Halbleiterwafer
KR102350441B1 (ko) * 2015-06-05 2022-01-14 어플라이드 머티어리얼스, 인코포레이티드 프로세스 챔버
EP3913631A1 (en) * 2015-11-25 2021-11-24 Sunrise Memory Corporation Three-dimensional vertical nor flash thin film transistor strings
CN107591370B (zh) * 2016-07-07 2020-02-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN108198754B (zh) * 2017-12-04 2021-01-29 武汉华星光电半导体显示技术有限公司 一种多晶硅tft基板的制作方法及多晶硅tft基板
CN117690794A (zh) * 2022-08-25 2024-03-12 长鑫存储技术有限公司 一种半导体结构的制作方法及其结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0566838A2 (en) * 1992-02-21 1993-10-27 Matsushita Electric Industrial Co., Ltd. Manufacturing method of thin film transistor
EP0583897A2 (en) * 1992-08-03 1994-02-23 Hughes Aircraft Company Field-effect transistor with structure for suppressing hot-electron effects, and method of fabricating the transistor
EP0615282A2 (en) * 1993-03-10 1994-09-14 Samsung Electronics Co., Ltd. Methods for making MOSFET's with drain separated from channel
US5385854A (en) * 1993-07-15 1995-01-31 Micron Semiconductor, Inc. Method of forming a self-aligned low density drain inverted thin film transistor
US5465000A (en) * 1992-03-20 1995-11-07 Siliconix Incorporated Threshold adjustment in vertical DMOS devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272303A (en) * 1978-06-05 1981-06-09 Texas Instruments Incorporated Method of making post-metal ion beam programmable MOS read only memory
JPS63299277A (ja) 1987-05-29 1988-12-06 Seiko Epson Corp 薄膜トランジスタの製造方法
US5091328A (en) * 1989-11-21 1992-02-25 National Semiconductor Corporation Method of late programming MOS devices
JPH04196215A (ja) 1990-11-27 1992-07-16 Mitsubishi Electric Corp 半導体装置
JPH05102471A (ja) 1991-10-03 1993-04-23 Sharp Corp 半導体装置の製造方法
JPH05251378A (ja) 1992-03-05 1993-09-28 Fujitsu Ltd 半導体装置の製造方法
JPH08250721A (ja) 1995-03-13 1996-09-27 Fuji Electric Co Ltd Ｍｉｓ型半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0566838A2 (en) * 1992-02-21 1993-10-27 Matsushita Electric Industrial Co., Ltd. Manufacturing method of thin film transistor
US5465000A (en) * 1992-03-20 1995-11-07 Siliconix Incorporated Threshold adjustment in vertical DMOS devices
EP0583897A2 (en) * 1992-08-03 1994-02-23 Hughes Aircraft Company Field-effect transistor with structure for suppressing hot-electron effects, and method of fabricating the transistor
EP0615282A2 (en) * 1993-03-10 1994-09-14 Samsung Electronics Co., Ltd. Methods for making MOSFET's with drain separated from channel
US5385854A (en) * 1993-07-15 1995-01-31 Micron Semiconductor, Inc. Method of forming a self-aligned low density drain inverted thin film transistor

Also Published As

Publication number Publication date
KR19980071111A (ko) 1998-10-26
CN1196573A (zh) 1998-10-21
JP2967745B2 (ja) 1999-10-25
JPH10223884A (ja) 1998-08-21
KR100304678B1 (ko) 2001-11-17
US6274439B1 (en) 2001-08-14

Similar Documents

Publication Publication Date Title
CN1103117C (zh) 可用氢离子改变其阈值电压的场效应晶体管的制造工艺
DE60036410T2 (de) Methoden zur herstellung einer feldeffekttransistor-struktur mit teilweise isolierten source/drain-übergängen
CN1130757C (zh) 使用离子注入制造半导体器件的方法
US7179703B2 (en) Method of forming shallow doped junctions having a variable profile gradation of dopants
US5459101A (en) Method for fabricating a semiconductor device comprising a polycide structure
CN1282253C (zh) 具有小袋的半导体器件及其制造
US5920779A (en) Differential gate oxide thickness by nitrogen implantation for mixed mode and embedded VLSI circuits
US4345366A (en) Self-aligned all-n+ polysilicon CMOS process
US5705840A (en) Field effect transistor with recessed buried source and drain regions
CN1423837A (zh) 用单附加掩模注入操作制造双阈值电压n沟道和p沟道mosfet的方法
JPH02164062A (ja) Ｃｍｏｓ半導体装置の製造方法
CN100339963C (zh) 制造半导体器件的方法
CN1812060A (zh) 半导体器件的制造方法
CN101981674A (zh) 包括缩减高度的金属栅极堆栈的半导体器件及形成该半导体器件的方法
EP0203960B1 (en) High-performance trench capacitors for dram cells
DE112010004205T5 (de) MOSFET mit hohem Betriebsstrom
CN85108671A (zh) 半导体集成电路器件及其制造工艺
CN1112731C (zh) 制造用于模拟功能的电容器的方法
CN1684272A (zh) 半导体器件及其制造方法
JPH03114235A (ja) 電荷転送デバイスを含む半導体装置およびその製造方法
US6943116B2 (en) Method for fabricating a p-channel field-effect transistor on a semiconductor substrate
CN1199926A (zh) 一种半导体器件的制造方法
DE102008021563A1 (de) Verfahren zum Verringern von Defekten von Gatestrukturen von CMOS-Bauelementen während der Reinigungsprozesse durch Modifizieren eines parasitären PN-Übergangs
JP4560820B2 (ja) 半導体装置の製造方法
CN1310296C (zh) 一种在硅衬底上形成mos器件的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030411

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030411

Address after: Kawasaki, Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee