CN110235238A - 用于射频应用的结构 - Google Patents

用于射频应用的结构 Download PDF

Info

Publication number
CN110235238A
CN110235238A CN201880009739.5A CN201880009739A CN110235238A CN 110235238 A CN110235238 A CN 110235238A CN 201880009739 A CN201880009739 A CN 201880009739A CN 110235238 A CN110235238 A CN 110235238A
Authority
CN
China
Prior art keywords
layer
dielectric layer
capture
application
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880009739.5A
Other languages
English (en)
Other versions
CN110235238B (zh
Inventor
E·德斯邦内特斯
伯纳德·阿斯帕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN110235238A publication Critical patent/CN110235238A/zh
Application granted granted Critical
Publication of CN110235238B publication Critical patent/CN110235238B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Waveguides (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明涉及一种用于射频应用的结构(100)，该结构(100)包括：高电阻率支撑衬底(1)，该衬底的前表面(1a)限定主平面；电荷俘获层(2)，该电荷俘获层(2)布置在所述支撑衬底(1)的所述前表面(1a)上；第一介电层(3)，该第一介电层(3)布置在所述俘获层(2)上；有源层(4)，该有源层(4)布置在所述第一介电层(3)上，所述结构(100)的特征在于，所述结构包括布置在所述俘获层(2)上方或内部的至少一个掩埋电极(10)，该电极(10)包括导电层(11)和第二介电层(13)。

Description

用于射频应用的结构
技术领域
本发明涉及用于RF应用的结构。本发明具体地涉及一种包括俘获层和掩埋电极的绝缘体上硅结构。
背景技术
通常以晶片形式在衬底上生产集成器件，所述衬底主要用作集成器件制造的操纵件。这些器件的集成度和预期性能的提高已导致其性能与它们形成在上面的衬底的特性之间的更大耦合。这特别是处理频率为约3kHz至300GHz的信号的射频(RF)器件的情况，所述RF器件被特别地用在电信(蜂窝电话、Wi-Fi、蓝牙等)的领域中。
作为器件/衬底耦合的示例，来自在器件中传播的高频信号的电磁场穿透到衬底的深度中并且与可能被包含在其中的任何电荷载流子相互作用。这导致信号的非线性失真(谐波)、来自信号的能量的一部分由于插入损耗而导致的不必要消耗以及组件之间的可能影响的问题。
在适于RF器件的生产的衬底当中，已知高电阻率硅衬底，其包括支撑衬底、布置在该支撑衬底上的富含陷阱层、布置在该富含陷阱层上的介电层以及布置在该介电层上的半导体层。支撑衬底通常具有高于1kOhm.cm的电阻率。富含陷阱层可包括非掺杂多晶硅。根据现有技术的高电阻率支撑衬底和富含陷阱层的组合使得有可能减小前述器件/衬底耦合，并且因此确保RF器件的良好性能。在这方面，本领域技术人员将发现在从“Silicon-on-insulator(SOI)Technology,manufacture and applications”,points 10.7and 10.8,Oleg Kononchuk and Bich-Yen Nguyen,Woodhead Publishing中的现有技术已知的高电阻率半导体衬底上制造的RF器件的性能的概要。
此外，对于特别地包含在移动电话中的RF器件(诸如例如天线开关单元)的生产，通常将多个晶体管(例如，场效应晶体管“FET”)串联连接以便维持施加到开关单元的端子的最大电压，所述电压高于每个单独的晶体管的击穿电压。然而，多个晶体管的串联布置具有增加RF器件的串联电阻的缺点，这尤其可使RF器件的线性性能降级。
发明目的
本发明目的旨在解决前述缺点的全部或部分。本发明的一个特定目的是为了提出一种用于RF应用的结构，该结构允许生产具有增强性能的RF器件。
发明内容
本发明涉及一种用于RF应用的结构，该结构包括：
·高电阻率支撑衬底，该衬底的前表面限定主平面，
·电荷俘获层，该电荷俘获层布置在所述支撑衬底的所述前表面上，
·第一介电层，该第一介电层布置在所述俘获层上，
·有源层，该有源层布置在所述第一介电层上。
所述结构的特征在于，所述结构包括布置在所述俘获层上方或内部的至少一个掩埋电极，该电极包括导电层和第二介电层。
根据单独地或者以任何技术上可行的组合采取的本发明的其它有利和非限制性的特性：
·所述导电层具有与所述主平面平行的两个表面：与所述第一介电层接触的一个表面和与所述第二介电层接触的另一表面；
·所述电极包括在所述第一介电层与所述第二介电层之间延伸并且将所述导电层分段成多个导电块的多个绝缘壁，所述块通过所述绝缘壁彼此绝缘；
·所述电极布置在所述有源层与所述第一介电层之间，与所述主平面平行，所述第二介电层与所述有源层接触；
·所述电极布置在所述第一介电层与所述电荷俘获层之间，与所述主平面平行，所述第二介电层与所述俘获层接触；
·所述掩埋电极在所述主平面中不连续并且多个电荷俘获区域在所述第一介电层与所述电荷俘获层之间延伸，所述俘获区域通过所述绝缘壁与所述导电块绝缘；
·所述结构包括位于所述电荷俘获层与所述支撑衬底的所述前表面之间的第三介电层；
·所述电极布置在所述电荷俘获层中，沿着所述主平面，所述第二介电层与所述支撑衬底的所述前表面接触，并且其中，所述电极包括在所述第一介电层与所述第二介电层之间延伸并且限定所述导电层的多个导电块的多个绝缘壁，每个导电块通过所述绝缘壁与形成所述俘获层的至少一个俘获区域绝缘；
·至少一个导电块通过从所述导电块穿过所述结构的一部分到布置在所述有源层的自由表面上的接触焊盘的导电通孔电连接到所述接触焊盘；
·所述结构还包括在所述有源层中和/或在所述有源层上的器件，该器件包括至少一个晶体管，其中，布置在所述有源层的所述自由表面上的栅电极被布置为与所述掩埋电极的至少一个导电块相对；
·所述第二介电层具有5nm至100nm的厚度；
·所述导电层包括在单晶硅、多晶硅和非晶硅当中选择的材料；
·所述导电层具有为数ohms.cm至数千ohms.cm的电阻率；
·所述导电层具有50nm至500nm的厚度；
·所述导电层由与高温处理相容的材料形成。
附图说明
本发明的另外的特性和优点将从参照附图进行的详细描述中清楚，在附图当中：
-图1a和图1b示出了根据本发明的第一实施方式的结构；
-图2a和图2b示出了根据本发明的第二实施方式的结构；
-图3示出了根据本发明的第三实施方式的结构；
-图4示出了根据本发明的第四实施方式的结构；
-图5a和图5b示出了根据本发明的结构。
具体实施方式
在描述部分中，图中相同的标记可被用于相同类型的元件。
这些图是为了可读性起见未按比例绘制的图解表示。特别地，根据Z轴线的层的厚度相对于根据X和Y轴线的横向尺寸未按比例绘制。
本发明涉及用于RF应用的结构100，该结构100包括高电阻率支撑衬底1。高电阻率被理解为意指高于1000ohm.cm的电阻率，有利地包括在4kOhm.cm与10kOhm.cm之间。支撑衬底1可由通常用在微电子、光学、光电或光伏行业中的材料制成。特别地，支撑衬底1可包括从以下组中选择的至少一种材料：硅、硅锗、碳化硅等。
支撑衬底1的前表面1a限定如图1a所示的主平面(x,y)。有利地，支撑衬底1形状为圆形晶片，其直径为150、200、300或450mm。
结构100同样地包括布置在支撑衬底1的前表面1a上的电荷俘获层2。布置被理解为意味着俘获层2可直接与支撑衬底1的前表面1a接触或者经由一个或多个中间层刚性地连接到支撑衬底1的前表面1a。可以类似的方式解释在下文中使用的术语“布置”。
有利地，俘获层2包括具有有利于俘获能够在支撑衬底1中发展的自由电荷的缺陷密度的多晶硅材料。显然，俘获层2可同样地包括能够提供俘获功能并与结构100及其应用相容的其它类型的材料。俘获层2具有几十纳米至几微米(例如50nm至3微米)的厚度。
结构100还包括布置在俘获层2上的第一介电层3。在根据本发明的某些实施方式中，第一介电层3将构成结构100的掩埋绝缘层，其特别地将使有源层4与支撑衬底1电绝缘。有利地，在这没有任何限制效应的情况下，第一介电层3将包括在以下各项当中选取的材料中的至少一种：二氧化硅、氮化硅、氧化铝等。其厚度可例如从10nm到3μm变动。
结构100同样地包括布置在第一介电层3上的有源层4。有源层4对应于可在其中和/或在上面生产RF组件的层。它包括自由表面或前表面4a以及刚性地连接到底层的后表面4b。有源层4可有利地由半导体材料和/或压电材料制成。有利地，在这没有任何限制效应的情况下，有源层4包括在以下各项当中选取的材料中的至少一种：硅、碳化硅、硅锗、铌酸锂、钽酸锂、石英、氮化铝等。有源层4可根据要制造的组件具有几纳米(例如10nm)至几微米或甚至几十微米(例如50μm)的厚度。
最后，根据本发明的结构100包括布置在俘获层2上方或内部的至少一个掩埋电极10：图1a描绘了掩埋电极10位于俘获层2上方(特别地，它位于有源层4正下方)的实施方式。
掩埋电极10包括导电层11和介电层13(在下文中称为第二介电层13)。掩埋电极10意在用于通过对导电层11施加电压被偏置，并且用于对有源层4的电载流子产生影响。
优选地，在这没有任何限制效应的情况下，导电层11包括在单晶硅、多晶硅、非晶硅等当中选择的材料，或通常用于生产栅电极或微电子电阻器的其它材料。形成导电层11的材料有利地具有数ohms.cm至数千ohms.cm的电阻率。该材料被优选地选取为与高温处理相容，结构100很可能经受此类处理以用于生产RF组件。导电层11具有50nm至500nm的典型厚度。
第二介电层13可优选地包括以下材料中的至少一种：二氧化硅、氮化硅、氧化铝等。它有利地具有5nm至100nm的厚度。然而，其厚度可以根据本发明的实施方式在1nm与3μm之间变化。
导电层11具有与主平面(x,y)平行的两个表面11a、11b：在图1a的示例中，第一表面11a与第二介电层13接触并且第二表面11b与第一介电层3接触。
有利地，电极10包括在第一介电层3与第二介电层13(图1b和图2b)之间延伸的多个电绝缘壁14。所述绝缘壁14将导电层11分段成通过所述绝缘壁14彼此绝缘的多个导电块12。
根据本发明，因此将可以对掩埋电极10的至少一个导电块12施加电压，该至少一个导电块12与结构100的其它层电绝缘，并且特别地与有源层4且与支撑衬底1电绝缘。导电块12有利地被定位为至少与将在有源层4中生产的晶体管的有源区相对：所述晶体管除了受益于其通过栅电极的常见偏置之外，然后还可受益于有源层4的后表面4b上的偏置。反偏置的使用使得有可能增加晶体管的击穿电压，因此限制要串联放置以便承受施加到RF器件(例如开关单元)的端子的电压的晶体管的数量。可减小器件的串联电阻并改进其线性。
根据图1a和图1b所示的第一实施方式，电极10布置在有源层4与第一介电层3之间，与主平面(x,y)平行，第二介电层13与有源层4接触。
在这种情况下，第二介电层13具有小于400nm优选地50–100nm的厚度，使得施加到掩埋电极10的导电层11的电压可对有源层4的电载流子产生影响。
可使用各种方法来生产图1a中呈现的结构100。在下面描述这些制造变体中的一些。
首先使电荷俘获层2沉积在支撑衬底1上。例如，可以通过化学气相或液相沉积技术或者通过外延生长来使构成俘获层2的多晶硅的层沉积在由硅制成的支撑衬底1上。俘获层2具有包括在前述范围中的厚度，例如具有约2微米的厚度。
有源层4是通过基于通过分子键合进行粘合的薄层转移技术中的一种而添加到包括俘获层2的支撑衬底1的：实际上，这种直接粘合具有与高温处理完美相容的优点。这些薄层转移技术尤其可包括下列的：
·Smart CutTM方法，其基于在供体衬底(有源层4由其制成)中注入轻氢和/或氦离子，并且通过与支撑衬底1的分子键合来组装所述供体衬底；分离步骤然后使得有可能在通过离子注入深度所限定的脆平面处使薄层与供体衬底(有源层4)分离。精加工步骤(可能包括高温热处理)最终恢复有源层4所需要的结晶质量和表面质量。此方法特别很适于厚度为几纳米至约1.5μm的薄的有源层的生产，例如，适合于硅层；
·Smart Cut方法后面是外延步骤，该外延步骤使得有可能获得较厚的有源层，例如几十纳米至20μm的有源层；
·用于直接粘合及机械、化学和/或机械-化学减薄的方法由以下步骤构成：通过与支撑衬底1的分子键合来组装供体衬底(有源层4由其制成)，然后使供体衬底变薄直到所期望的有源层4的厚度为止，例如通过研磨和抛光(CMP或化学机械抛光)。这些方法特别地适合于例如从几微米到几十微米且多达几百微米的厚层的转移。
考虑前述层转移技术，在供体衬底(有源层4由其制成)或支撑衬底1(其上沉积有俘获层2)之间限定衬底是方便的，在通过在结合界面处进行分子键合来组装两个衬底之前，将在支撑衬底1上形成诸如电极10的第一介电层3、导电层11和第二介电层13(图1a)这样的中间层。
根据第一组装选项，结合界面位于第二介电层13与导电层11之间。这意味着第二介电层13已形成在供体衬底上；例如，此层由在供体衬底上热生长的氧化硅的层组成。另外，第一介电层3然后导电层11被串联沉积在俘获层2上。第一介电层3例如由在俘获层2上热生长或者通过化学沉积所沉积的氧化硅的层构成；导电层11由电阻率为数ohms.cm至数kOhms.cm的多晶硅的层组成。在图1b中描绘的配置中，导电层11包括绝缘壁14，其限定多个导电块12。如对于本领域技术人员通常已知的，导电层11的形成然后需要光刻和蚀刻的至少一个步骤，以便限定导电块12和绝缘壁14在平面(x,y)中的分布并且串联形成它们。
根据第二组装选项，结合界面位于导电层11与第一介电层3之间。在这种情况下，第二介电层13形成在供体衬底上，因为导电层11形成在第二介电层13上。此外，第一介电层3被沉积在刚性地连接到支撑衬底1的俘获层2上。
根据第三组装选项，结合界面位于第一介电层3与俘获层2之间。在这种情况下，首先在供体衬底上形成第二介电层13，然后在导电层11上形成导电层11，并且最后在导电层11上形成第一介电层3。
显然存在其它组装选项，对于所述其它组装选项来说，特别地粘合界面可被布置在中间层中的一个中，例如在第一介电层3中间。例如，在供体衬底(有源层4由其制成)上形成第一介电层3的第一部分；在形成底层之后，在支撑衬底1一侧形成第一介电层3的第二部分。
在前述组装选项中的每一个中，通过分子键合来组装设置有其各层的供体衬底和支撑衬底。上述层转移技术中的任何一种的实施方式然后导致有源层4的形成。
根据图2a和图2b所示的第二实施方式，电极10被沉积在第一介电层3与电荷俘获层2之间，与主平面(x,y)平行，第二介电层13与俘获层接触。导电层11的第一表面11a与第一介电层3接触，并且其第二表面11b与第二介电层13接触。
在这种情况下，第一介电层3具有小于400nm优选地小于200nm的厚度，使得施加到掩埋电极10的导电层11的电压可对有源层4的电载流子产生影响。如果这是应用所需要的，则第二介电层13另一方面可具有多达几微米的厚度。
第一实施方式中提及的用于转移层并在导电层11中制造绝缘壁14的技术同样地适用于此第二实施方式。根据是否在供体衬底或支撑衬底1上执行结构100的中间层(第一介电层3、导电层11和第二介电层13)的形成，可实现不同的组装选项。
根据图3中描绘的第三实施方式，电极10如上布置在第一介电层3与电荷俘获层2之间，并且它包括通过绝缘壁14彼此电绝缘的导电块12；此外，掩埋电极10在主平面(x,y)中不连续并且多个电荷俘获区域22在第一介电层3与电荷俘获层2之间延伸。俘获区域22通过绝缘壁14与导电块12绝缘。
俘获区域22可由与俘获层2相同的材料制成或者由具有电荷俘获特性的不同材料制成。
在本发明的此第三实施方式中，第一介电层3具有小于400nm优选地小于200nm的厚度，使得施加到掩埋电极10的导电层11的电压可对有源层4的电载流子产生影响。
针对第一实施方式所描述的层转移技术也适用于此第三实施方式。有利地，将实现由将粘合界面布置在第一介电层3中的步骤构成的组装选项。在供体衬底(有源层4由其制成)上形成第一介电层3的第一部分；在形成底层之后，从支撑衬底1一侧形成第一介电层3的第二部分。首先在支撑衬底1上生产俘获层2。然后沉积(化学沉积或热生长)第二介电层13。光刻和蚀刻步骤使得可从将来的俘获区域22去除第二介电层13。掩模、沉积和蚀刻的其它连续步骤然后使得可形成导电块12、绝缘壁14和俘获区域22。然后使第一介电层3的第二部分沉积在导电块12、绝缘壁14和俘获区域22上方。平面化第一介电层3的所述第二部分的步骤然后使得可以直接粘合为目的获得良好的表面状况。
然后通过分子键合来组装设置有其各层的供体衬底和支撑衬底。前述层转移技术中的任何一种的实施方式然后导致有源层4的形成。
根据图4所示的第四实施方式，电极10布置在电荷俘获层2中。沿着主平面(x,y)，第二介电层13与支撑衬底1的前表面1a接触。电极10包括多个绝缘壁14，该绝缘壁14在第一介电层3与第二介电层13之间延伸并且限定通过所述绝缘壁14彼此绝缘的导电层11的多个导电块12。每个导电块12通过绝缘壁14与形成俘获层2的至少一个电荷俘获区域23电绝缘。电荷俘获区域23在第一介电层3与支撑衬底1之间延伸。
根据可被应用于各种前述实施方式的变体，结构100可包括布置在俘获层2(或电荷俘获区域23)与支撑衬底1之间的第三介电层30。它可包括以下材料中的至少一种：二氧化硅、氮化硅、氧化铝等。特别有利的是，它在很可能被用于制造根据本发明的结构的高温热处理期间防止或者至少大大限制俘获层2(当俘获层2由例如多晶体硅制成时)的再结晶。
在根据所提及的实施方式中的任一个的结构100中，至少一个导电块12可通过导电通孔41电连接到接触焊盘40。导电通孔41穿过结构100的一部分以从导电块12延伸到所述接触焊盘40；在图5a的示例中，导电通孔41特别地穿过有源层4和第二介电层13。接触焊盘40布置在有源层4的自由表面4a上，与有源层4电绝缘。
接触焊盘40由导电材料形成，借助于该导电材料可对掩埋电极10的导电块12施加电压。导电通孔41是使用为本领域技术人员已知的技术来通过做出沟槽而形成的，在该沟槽中壁与它穿过的层电绝缘，该沟槽填满导电材料，例如掺杂多晶硅。
可使多个导电通孔41独立地将每个嵌入式导电块12连接到接触焊盘40。
在导电块12的生产期间，将有利地在支撑衬底1上(或者在用来制成有源层4的供体衬底上)形成对准标记。在生产导电通孔41的步骤期间使用这些对准标记，以便与导电块12对准垂直地形成通孔。
结构100可同样地包括在有源层4中和/或在有源层4上的器件，所述器件包括至少一个晶体管50，其中布置在有源层4的自由表面4a上的栅电极51与掩埋电极10的至少一个导电块12相对(图5b)。同样地，在用于在有源层4上制造电子器件的步骤期间，使用在掩埋电极10的导电块12的生产期间形成的对准标记。
根据本发明的结构100特别地适合于RF器件，特别是诸如用于移动电话的天线适配器或开关单元。掩埋电极10在结构100中的集成允许更容易地制造包括具有反向偏置的晶体管的器件。使用掩埋电极10来通过背面偏置晶体管50的有源区域52(反向偏置)使得可增加晶体管的击穿电压并且因此限制要在每个器件中并联布置的晶体管的数量。最后，电荷俘获层2在结构100中的存在确保支撑衬底1的高电阻率被维持。
根据本发明的结构100因此使得可在高频应用的领域中实现高性能。
本发明显然不限于所描述的实施方式，并且在不脱离由权利要求所限定的本发明的上下文的情况下，可提供另选的实施方式。

Claims (13)

1.一种用于RF应用的结构(100)，该结构(100)包括：
·高电阻率支撑衬底(1)，该支撑衬底的前表面(1a)限定主平面，
·电荷俘获层(2)，该电荷俘获层(2)布置在所述支撑衬底(1)的所述前表面(1a)上，
·第一介电层(3)，该第一介电层(3)布置在所述俘获层(2)上，
·有源层(4)，该有源层(4)布置在所述第一介电层(3)上，
所述结构(100)的特征在于，所述结构包括布置在所述俘获层(2)上方或内部的至少一个掩埋电极(10)，该电极(10)包括导电层(11)和第二介电层(13)。
2.根据权利要求1所述的用于RF应用的结构(100)，其中，所述导电层(11)具有与所述主平面平行的两个表面(11a,11b)：与所述第一介电层(3)接触的一个表面和与所述第二介电层(13)接触的另一表面。
3.根据权利要求2所述的用于RF应用的结构(100)，其中，所述电极(100)包括在所述第一介电层(3)与所述第二介电层(13)之间延伸并且将所述导电层(11)分段成多个导电块(12)的多个绝缘壁(14)，所述块(12)通过所述绝缘壁(14)彼此绝缘。
4.根据权利要求1至3中的任一项所述的用于RF应用的结构(100)，其中，所述电极(10)布置在所述有源层(4)与所述第一介电层(3)之间，与所述主平面平行，所述第二介电层(13)与所述有源层(4)接触。
5.根据权利要求1至3中的任一项所述的用于RF应用的结构(100)，其中，所述电极(10)布置在所述第一介电层(3)与所述电荷俘获层(2)之间，与所述主平面平行，所述第二介电层(13)与所述俘获层(2)接触。
6.根据与权利要求3相结合的权利要求5所述的用于RF应用的结构(100)，其中，所述电极(10)在所述主平面中不连续并且多个电荷俘获区域(22)在所述第一介电层(3)与所述电荷俘获层(2)之间延伸，所述俘获区域(22)通过所述绝缘壁(14)与所述导电块(12)绝缘。
7.根据权利要求1和2中的任一项所述的用于RF应用的结构(100)，其中，所述电极(10)布置在所述电荷俘获层(2)中，沿着所述主平面，所述第二介电层(13)与所述支撑衬底(1)的所述前表面(1a)接触，并且其中，所述电极(10)包括在所述第一介电层(3)与所述第二介电层(13)之间延伸并且限定所述导电层(11)的多个导电块(12)的多个绝缘壁(14)，每个导电块(12)通过所述绝缘壁(14)与形成所述俘获层(2)的至少一个俘获区域(23)绝缘。
8.根据权利要求3或7所述的用于RF应用的结构(100)，其中，至少一个导电块(12)通过导电通孔(41)电连接到布置在所述有源层(4)的自由表面(4a)上的接触焊盘(40)，所述导电通孔(41)从所述导电块(12)穿过所述结构(100)的一部分而到达所述接触焊盘(40)。
9.根据权利要求8所述的用于RF应用的结构(100)，所述结构还包括在所述有源层(4)中和/或在所述有源层(4)上的器件，该器件包括至少一个晶体管(50)，该晶体管的布置在所述有源层(4)的所述自由表面(4a)上的栅电极(51)被布置为与所述掩埋电极(10)的至少一个导电块(12)相对。
10.根据前述权利要求中的任一项所述的用于RF应用的结构(100)，其中，所述第二介电层(13)具有5nm至100nm的厚度。
11.根据前述权利要求中的任一项所述的用于RF应用的结构(100)，其中，所述导电层(11)包括在单晶硅、多晶硅和非晶硅当中选择的材料。
12.根据前述权利要求中的任一项所述的用于RF应用的结构(100)，其中，所述导电层(11)具有50nm至500nm的厚度。
13.根据前述权利要求中的任一项所述的用于RF应用的结构(100)，其中，所述导电层具有数ohms.cm至数千ohms.cm的电阻率。
CN201880009739.5A 2017-02-02 2018-01-29 用于射频应用的结构 Active CN110235238B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1750870A FR3062517B1 (fr) 2017-02-02 2017-02-02 Structure pour application radiofrequence
FR1750870 2017-02-02
PCT/FR2018/050196 WO2018142052A1 (fr) 2017-02-02 2018-01-29 Structure pour application radiofréquence

Publications (2)

Publication Number Publication Date
CN110235238A true CN110235238A (zh) 2019-09-13
CN110235238B CN110235238B (zh) 2023-08-29

Family

ID=58779151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880009739.5A Active CN110235238B (zh) 2017-02-02 2018-01-29 用于射频应用的结构

Country Status (9)

Country Link
US (3) US11043756B2 (zh)
EP (1) EP3577683B1 (zh)
JP (1) JP7098851B2 (zh)
KR (1) KR102520751B1 (zh)
CN (1) CN110235238B (zh)
FR (1) FR3062517B1 (zh)
SG (1) SG11201906975PA (zh)
TW (1) TWI764978B (zh)
WO (1) WO2018142052A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130621A (zh) * 2020-01-15 2021-07-16 格芯(美国)集成电路科技有限公司 具有结晶硅和富陷阱多晶硅层的晶片
CN113130621B (zh) * 2020-01-15 2024-06-07 格芯(美国)集成电路科技有限公司 具有结晶硅和富陷阱多晶硅层的晶片

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3086096B1 (fr) * 2018-09-14 2021-08-27 Soitec Silicon On Insulator Procede de realisation d'un substrat avance pour une integration hybride
FR3091004B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Structure de type semi-conducteur pour applications digitales et radiofréquences
FR3091010B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Structure de type semi-conducteur pour applications digitales et radiofréquences, et procédé de fabrication d’une telle structure
TWI761255B (zh) * 2021-07-08 2022-04-11 環球晶圓股份有限公司 晶圓及晶圓的製造方法
FR3136325A1 (fr) * 2022-06-02 2023-12-08 Soitec Dispositif a ondes elastiques de surface

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199110A (zh) * 2012-01-09 2013-07-10 上海华虹Nec电子有限公司 一种nldmos器件及其制造方法
WO2015112308A1 (en) * 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof
US20150228714A1 (en) * 2014-02-13 2015-08-13 Rfaxis, Inc. Isolation methods for leakage, loss and non-linearity mitigation in radio-frequency integrated circuits on high-resistivity silicon-on-insulator substrates
WO2016081313A1 (en) * 2014-11-18 2016-05-26 Sunedison Semiconductor Limited A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
US20160336991A1 (en) * 2015-05-15 2016-11-17 Skyworks Solutions, Inc. Radio frequency isolation using substrate opening

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0159601A3 (de) * 1984-04-10 1987-08-19 Hartwig Wolfgang Prof.Dr. Thim Logik-Schaltungsanordnung mit dazu angepasst ausgebildeten Feldeffekt-Transistoren
US5841623A (en) * 1995-12-22 1998-11-24 Lam Research Corporation Chuck for substrate processing and method for depositing a film in a radio frequency biased plasma chemical depositing system
JPH1041512A (ja) * 1996-07-23 1998-02-13 Denso Corp 半導体装置
JP2000058844A (ja) * 1998-08-10 2000-02-25 Denso Corp 半導体装置及び半導体装置の製造方法
JP2004207271A (ja) * 2002-12-20 2004-07-22 Nec Electronics Corp Ｓｏｉ基板及び半導体集積回路装置
US6956278B2 (en) * 2003-06-30 2005-10-18 Matrix Semiconductor, Inc. Low-density, high-resistivity titanium nitride layer for use as a contact for low-leakage dielectric layers
JP4773697B2 (ja) * 2004-06-30 2011-09-14 ルネサスエレクトロニクス株式会社 Ｓｏｉ基板およびその製造方法ならびに半導体装置
US7709313B2 (en) * 2005-07-19 2010-05-04 International Business Machines Corporation High performance capacitors in planar back gates CMOS
US20100027355A1 (en) * 2007-07-31 2010-02-04 Dao Thuy B Planar double gate transistor storage cell
US7993752B2 (en) * 2008-03-17 2011-08-09 Nano PV Technologies, Inc. Transparent conductive layer and method
JP2010114165A (ja) * 2008-11-04 2010-05-20 Nikon Corp 半導体装置、積層半導体装置および積層半導体装置の製造方法
JP4917085B2 (ja) * 2008-12-15 2012-04-18 東京エレクトロン株式会社 半導体装置
US8133774B2 (en) * 2009-03-26 2012-03-13 International Business Machines Corporation SOI radio frequency switch with enhanced electrical isolation
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
KR101913322B1 (ko) * 2010-12-24 2018-10-30 퀄컴 인코포레이티드 반도체 소자들을 위한 트랩 리치 층
US8481405B2 (en) * 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
US9269591B2 (en) * 2014-03-24 2016-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Handle wafer for high resistivity trap-rich SOI
US9209198B2 (en) * 2014-05-12 2015-12-08 Macronix International Co., Ltd. Memory cell and manufacturing method thereof
US9917571B2 (en) * 2014-06-13 2018-03-13 Georgia Tech Research Corporation Resonant gyroscopes and methods of making and using the same
FR3024587B1 (fr) * 2014-08-01 2018-01-26 Soitec Procede de fabrication d'une structure hautement resistive
FR3029682B1 (fr) * 2014-12-04 2017-12-29 Soitec Silicon On Insulator Substrat semi-conducteur haute resistivite et son procede de fabrication
JP6344271B2 (ja) 2015-03-06 2018-06-20 信越半導体株式会社 貼り合わせ半導体ウェーハ及び貼り合わせ半導体ウェーハの製造方法
WO2016161029A1 (en) * 2015-03-31 2016-10-06 Skyworks Solutions, Inc. Substrate bias for field-effect transistor devices
JP6595804B2 (ja) * 2015-05-27 2019-10-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
US9514987B1 (en) * 2015-06-19 2016-12-06 International Business Machines Corporation Backside contact to final substrate
US20160379943A1 (en) * 2015-06-25 2016-12-29 Skyworks Solutions, Inc. Method and apparatus for high performance passive-active circuit integration
US9711521B2 (en) * 2015-08-31 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Substrate fabrication method to improve RF (radio frequency) device performance
FR3052592B1 (fr) * 2016-06-08 2018-05-18 Soitec Structure pour applications radiofrequences
FR3062238A1 (fr) * 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
CN110022160B (zh) * 2017-12-07 2022-07-05 英飞凌科技股份有限公司 用于射频滤波器的系统和方法
DE102018215018A1 (de) * 2018-09-04 2020-03-05 Infineon Technologies Ag Feuchtigkeitssensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199110A (zh) * 2012-01-09 2013-07-10 上海华虹Nec电子有限公司 一种nldmos器件及其制造方法
WO2015112308A1 (en) * 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof
US20150228714A1 (en) * 2014-02-13 2015-08-13 Rfaxis, Inc. Isolation methods for leakage, loss and non-linearity mitigation in radio-frequency integrated circuits on high-resistivity silicon-on-insulator substrates
WO2016081313A1 (en) * 2014-11-18 2016-05-26 Sunedison Semiconductor Limited A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
US20160336991A1 (en) * 2015-05-15 2016-11-17 Skyworks Solutions, Inc. Radio frequency isolation using substrate opening

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130621A (zh) * 2020-01-15 2021-07-16 格芯(美国)集成电路科技有限公司 具有结晶硅和富陷阱多晶硅层的晶片
CN113130621B (zh) * 2020-01-15 2024-06-07 格芯(美国)集成电路科技有限公司 具有结晶硅和富陷阱多晶硅层的晶片

Also Published As

Publication number Publication date
EP3577683A1 (fr) 2019-12-11
US20220368036A1 (en) 2022-11-17
US20210280990A1 (en) 2021-09-09
JP7098851B2 (ja) 2022-07-12
FR3062517A1 (fr) 2018-08-03
KR20190112738A (ko) 2019-10-07
TWI764978B (zh) 2022-05-21
US20190372243A1 (en) 2019-12-05
EP3577683B1 (fr) 2022-09-21
CN110235238B (zh) 2023-08-29
WO2018142052A1 (fr) 2018-08-09
JP2020509576A (ja) 2020-03-26
US11043756B2 (en) 2021-06-22
KR102520751B1 (ko) 2023-04-12
TW201830660A (zh) 2018-08-16
SG11201906975PA (en) 2019-08-27
FR3062517B1 (fr) 2019-03-15
US11502428B2 (en) 2022-11-15

Similar Documents

Publication Publication Date Title
CN110235238A (zh) 用于射频应用的结构
JP6643316B2 (ja) 無線周波アプリケーションの構造
CN107004572B (zh) 用于射频应用的结构
TWI733831B (zh) 用於射頻應用之結構
US20070032040A1 (en) Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
US8803208B2 (en) Method for fabricating contact electrode and semiconductor device
CN104507854A (zh) 形成基板同侧包括mems设备及集成电路的半导体结构的方法以及相关结构和设备
CN110199375A (zh) 用于半导体结构的支撑件
CN104507853A (zh) 形成基板两侧包括mems设备及集成电路的半导体结构的方法以及相关结构和设备
KR20070004089A (ko) 반도체 디바이스 및 그 제조 방법
US20020167068A1 (en) Silicon on sapphire structure (devices) with buffer layer
US7538016B2 (en) Signal and/or ground planes with double buried insulator layers and fabrication process
US20140240944A1 (en) Insulating low signal loss substrate, integrated circuits including a non-silicon substrate and methods of manufacture of integrated circuits
JP2004221285A (ja) デバイス
JP7342321B2 (ja) デジタル用途及び無線周波数用途のための半導体構造
TWI751352B (zh) 集成射頻元件用底材及其製作方法
CN108346657A (zh) 半导体器件及其制造方法
CN113808963A (zh) 一种无金互联氮化镓cmos的制作方法及器件
CN115910908A (zh) 半导体结构的制作方法以及半导体结构
TW559993B (en) A structure of silicon on insulation device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant