CN113808963A - 一种无金互联氮化镓cmos的制作方法及器件 - Google Patents

一种无金互联氮化镓cmos的制作方法及器件 Download PDF

Info

Publication number
CN113808963A
CN113808963A CN202110984120.XA CN202110984120A CN113808963A CN 113808963 A CN113808963 A CN 113808963A CN 202110984120 A CN202110984120 A CN 202110984120A CN 113808963 A CN113808963 A CN 113808963A
Authority
CN
China
Prior art keywords
cmos
medium layer
insulating medium
lead
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110984120.XA
Other languages
English (en)
Inventor
马晓华
霍腾
芦浩
侯斌
杨凌
张濛
武玫
牛雪锐
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110984120.XA priority Critical patent/CN113808963A/zh
Publication of CN113808963A publication Critical patent/CN113808963A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种无金互联氮化镓CMOS的制作方法及器件，方法包括步骤：获取GaN射频器件和CMOS器件；其中，CMOS器件由SOI工艺制备而成；在GaN射频器件上生长一层第一绝缘介质层；在CMOS器件上生长一层第二绝缘介质层；通过低温真空键合工艺将第一绝缘介质层和第二绝缘介质层键合以使GaN射频器件和CMOS器件粘合形成异质结构器件；在异质结构器件的顶部和底部分别光刻引线区域，并根据引线区域刻蚀引线凹槽；在引线凹槽内沉积金属Ti/Cu或Ti/AlCu以实现GaN射频器件和CMOS器件的电路连接，完成制作。本发明实施例的方案，集成器件体积较小，且连接可靠性高；无金互联工艺既可以与现有成熟CMOS工艺线兼容，又降低了制作成本。

Description

一种无金互联氮化镓CMOS的制作方法及器件
技术领域
本发明属于微电子技术领域，具体涉及一种无金互联氮化镓CMOS的制作方法及器件。
背景技术
近年来，随着无线通讯技术的快速发展，人类社会进入信息化与数字化时代。由于毫米波和微波等高频的电磁波有更的信息容量和更强的穿透力，使得射频微波技术在无线通讯技术中占据越来越重要的位置。射频微波技术推动了射频功率半导体器件的发展，现在的GaN高电子迁移率晶体HEMT在军事领域和民用领域展现出广泛的应用前景。将射频功率器件与CMOS相结合能够增强其功能与性能，对射频功率器件于CMOS 3D集成的研究具有现实意义。
通常在单片微波集成电路中GaN基HEMT器件与CMOS器件是通过水平嵌入式实现电路的连接，该连接方式占用更多的器件面积，会造成单片微波集成体积较大，且连接可靠属性差。
而由于GaN基HEMT器件自身的互联金属主要采用Ti/Au等含金互联金属，而Au在CMOS工艺线上会对Si材料造成深能级掺杂，进而影响CMOS器件的电学特性，因此，无法利用现有成熟的CMOS工艺生产线直接将GaN射频器件和CMOS器件集成。
因此，如何利用成熟的CMOS资源制备最小尺寸和重量的高性能射频结构组合与器件来提高集成电路的性能与降低制备成本是现有技术存在的主要技术问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种无金互联氮化镓CMOS的制作方法及器件。本发明要解决的技术问题通过以下技术方案实现：
一种无金互联氮化镓CMOS的制作方法，包括：
获取GaN射频器件和CMOS器件；其中，所述CMOS器件由SOI工艺制备而成；
在所述GaN射频器件上生长一层第一绝缘介质层；
在所述CMOS器件上生长一层第二绝缘介质层；
通过低温真空键合工艺将所述第一绝缘介质层和所述第二绝缘介质层键合以使所述GaN射频器件和所述CMOS器件粘合形成异质结构器件；
在所述异质结构器件的顶部和底部分别光刻引线区域，并根据所述引线区域刻蚀引线凹槽，
在所述引线凹槽内沉积金属Ti/Cu或Ti/AlCu以实现所述GaN射频器件和所述CMOS器件的电路连接，完成制作。
在本发明的一个实施例中，在所述通过低温真空键合工艺将所述第一绝缘介质层和所述第二绝缘介质层键合以使所述GaN射频器件和所述CMOS器件粘合形成异质结构器件步骤前，还包括：
对所述第一绝缘介质层和所述第二绝缘介质层的表面进行平坦化处理。
在本发明的一个实施例中，所述在所述异质结构器件的顶部和底部分别光刻引线区域，并根据所述引线区域刻蚀引线凹槽的步骤前，还包括步骤：
去除所述CMOS器件中SOI材料顶部的Si基板。
在本发明的一个实施例中，所述第一绝缘介质层和第二绝缘介质层的材料均为SiO2，厚度均为200～300nm。
在本发明的一个实施例中，所述GaN射频器件和所述CMOS器件的互联金属均为Ti/Cu或Ti/AlCu。
在本发明的一个实施例中，所述低温真空键合工艺包括：
在温度为150～200℃下且真空环境中进行退火处理，使所述第一绝缘介质层和所述第二绝缘介质层发生键合生长在一起。
在本发明的一个实施例中，所述引线凹槽内沉积金属相同。
在本发明的一个实施例中，在所述引线凹槽内沉积金属Ti/Cu，包括：
在所述引线凹槽内先淀积一层Ti膜，再在所述Ti膜上淀积一层Cu膜；
其中，所述Ti膜的厚度为20～50nm，所述Cu膜的厚度为200nm-400nm。
在本发明的一个实施例中，在所述引线凹槽内沉积金属Ti/AlCu，包括：
在所述引线凹槽内先淀积一层Ti膜，再在所述Ti膜上淀积一层AlCu膜；
其中，所述Ti膜的厚度为20～50nm，所述AlCu膜的厚度为200nm-400nm。
一种无金互联氮化镓CMOS器件，所述器件由上面任一项所述的制作方法制作而成。
本发明的有益效果：本发明实施例的方案，通过在GaN射频器件和CMOS器件的电极层上分别沉积绝缘介质层，并采用低温真空键合工艺将两层介质层键合来制作射频MMIC器件，相对于嵌入式实现电路的连接的方式，集成后的器件体积较小，且连接可靠性高；此外，由于互联金属采用Ti/Cu或Ti/AlCu，以Ti作为底层金属，与器件金属电极有一个良好的接触，以Cu或AlCu作为第二层金属，相对Au，在导电较好的情况下，既实现了与现有成熟CMOS工艺线的兼容，又降低了制作成本，并且制作的集成器件具有较高的性能。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种无金互联氮化镓CMOS的制作方法流程示意图；
图2a-图2f是本发明实施例提供的一种无金互联氮化镓CMOS的制作过程示意图；
图3是本发明实施例提供的一种无金互联氮化镓CMOS器件结构示意图。
图中，1、CMOS器件；2、GaN射频器件；3、键合层；4、顶层互联金属；5、底层互联金属；6、第一绝缘介质层；7、第二绝缘介质层。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
请参见图1，图1是本发明实施例提供的一种无金互联氮化镓CMOS的制作方法流程示意图，本发明的无金互联氮化镓CMOS的制作方法，包括：
S1，获取GaN射频器件和CMOS器件；其中，CMOS器件由SOI工艺制备而成CMOS器件由SOI工艺制备而成。
GaN射频器件和CMOS器件可以为现有的器件，也可以是由CMOS工艺生产线上重新制备的GaN射频器件和CMOS器件，本发明实施例中，优选采用在CMOS工艺生产线上重新制备的GaN射频器件和CMOS器件。在CMOS工艺生产线上重新制备GaN射频器件和CMOS器件，其互联金属均使用Ti/Cu或Ti/AlCu，这样一方面可以避免现有GaN射频器件中的含金互联金属对CMOS工艺生产线造成污染，另一方面由于两个器件各自的互联金属与集成后的器件的互联金属材质相同，因此可以在CMOS工艺生产线上采用同一种互联工艺实现两类器件各自的制作以及之间的互联，利用降低成本。
且GaN射频器件自身的互联金属为Ti/Au，CMOS器件自身的互联金属为Al。由于Au在CMOS工艺线上会对Si材料造成深能级掺杂，进而影响CMOS器件的电学特性，因此，需要对GaN射频器件和CMOS器件分别进行处理。
CMOS器件由SOI工艺制备而成，具有寄生电容小、集成密度高、速度快、短沟道效应小等特点。
GaN射频器件和CMOS器件优选具有相同的尺寸的器件，可有效保证垂直互联的精确度。
S2，在GaN射频器件上生长一层第一绝缘介质层。
第一绝缘介质层的材料优选SiO2，SiO2生长工艺成熟、成本较低，且工艺线上不易引入其他杂质。第一绝缘介质层的厚度优选200～300nm，若SiO2厚度较薄，不能有效抑制器件表面的电子泄露作用；若厚度较厚，会使整个器件的成本增加与体积增大，不利于异质集成的尺寸小型化。
S3，在CMOS器件上生长一层第二绝缘介质层。
和第一绝缘介质层同样的，第二绝缘介质层的的材料也优选SiO2，厚度也优选200～300nm，并具有同样的效果。
第一绝缘介质层和第二绝缘介质层分别在各自器件的互联金属层上生长，这样一方面可以将GaN射频器件中的互联金属Ti/Au钝化保护，以免对CMOS器件的性能造成影响；另一方面也是为了下一步两个器件之间的键合。
需要说明的是，上述生长第一绝缘介质层和生长第二绝缘介质层的顺序不做要求，不一定非按照上述先S2后S3的顺序。
此外，在绝缘介质层分别生长后，且低温键合的步骤前，本发明实施例的制作方法，还可以包括对第一绝缘介质层和第二绝缘介质层的表面进行平坦化处理的步骤。
平坦化处理具体可以利用化学机械抛光CMP工艺对绝缘介质层表面抛光，使其表面非常光滑，表面粗糙度小于0.4nm。平坦化处理可以使上下器件尽量无缝对接，保证绝缘介质层间较高的键合质量。
S4，通过低温真空键合工艺将第一绝缘介质层和第二绝缘介质层键合以使GaN射频器件和CMOS器件粘合形成异质结构器件。
示例的，该低温真空键合工艺包括：
在温度为150～200℃下且真空环境中进行退火处理，使第一绝缘介质层和第二绝缘介质层发生键合生长在一起。本步骤中温度优选为180℃。
本步骤采用低温真空键合工艺可降低对器件的高温热应力损伤与电学特性退化。
S5，在异质结构器件的顶部和底部分别光刻引线区域，并根据引线区域刻蚀引线凹槽。
需要说明的是，在本步骤之前还可以包括去除CMOS器件中SOI材料顶部的Si基板的步骤。去除CMOS器件中SOI材料顶部的Si基板，露出氧化物绝缘层。由于通常衬底的厚度为微米级，因此去除CMOS器件中SOI材料顶部的Si基板，可以减薄器件结构，缩小与GaN射频器件键合后整个器件的体积；而同时由于去掉Si基板后衬底中还有氧化物绝缘层的存在，也不会对器件的性能造成影响。
具体可以通过机械研磨和TMAH湿法刻蚀组合的工艺来对Si基板进行去除。
S6，在引线凹槽内沉积金属Ti/Cu或Ti/AlCu以实现GaN射频器件和CMOS器件的电路连接，完成制作。
优选的，在引线凹槽内沉积金属Ti/Cu，包括：
在引线凹槽内先淀积一层Ti膜，再在Ti膜上淀积一层Cu膜；
其中，Ti膜的厚度为20～50nm，Cu膜的厚度为200nm-400nm。
同样的，在引线凹槽内沉积金属Ti/AlCu，包括：
在引线凹槽内先淀积一层Ti膜，再在Ti膜上淀积一层AlCu膜；
其中，Ti膜的厚度为20～50nm，AlCu膜的厚度为200nm-400nm。
需要说明的是，GaN射频器件的引线凹槽内的沉积金属(底部互联金属)和CMOS器件的引线凹槽内的沉积金属(顶部互联金属)可以相同也可以不同，但优选相同，比如，都沉积金属Ti/Cu或都沉积金属Ti/AlCu，这样实现起来工艺更简单。
本发明实施例的互联金属采用Ti/Cu或Ti/AlCu，以Ti作为底层金属，与器件金属电极有一个良好的接触，以Cu或AlCu作为第二层金属，相对Au，在导电较好的情况下，既实现了与CMOS工艺线的兼容，又降低了制备成本。
请参见图2a-图2f，图2a-图2f是本发明实施例提供的一种无金互联氮化镓CMOS的制作过程示意图。下面结合对应附图对本发明的无金互联氮化镓CMOS的制作方法进行具体说明。
1.在GaN射频器件2上，利用等离子体增强化学气相沉积PECVD工艺生长200nm的SiO2介质层，如图2a所示；其中，GaN射频器件2自身的互联金属为Ti/Cu。
2.在由SOI工艺制备完成的相同尺寸CMOS器件1上，利用等离子体增强化学气相沉积PECVD工艺生长一层200nm的SiO2介质层，如图2b所示；其中，CMOS器件1自身的互联金属为Ti/AlCu。
3.对上述两器件完成SiO2介质层生长后的表面进行平坦化处理，利用化学机械抛光CMP工艺对介质层表面抛光，使其表面非常光滑，表面粗糙度小于0.4nm。
4.将CMOS器件1倒立放置在HEMT器件上，表面抛光的介质层面对面，使两器件对齐，在温度为150～200℃下且真空环境中进行退火处理，使第一绝缘介质层6和第二绝缘介质层7之间形成化学键，将两器件粘合形成异质结构，成为统一的整体，如图2c-2d所示。
5.通过机械研磨和25％浓度的四甲基氢氧化铵溶液90℃湿法刻蚀组合的工艺完全去除顶部SOI晶片的Si基板，刻蚀在氧化物绝缘层处停止。
6.在器件的顶部光刻引线区域，利用感应耦合等离子体ICP工艺对引线去刻蚀凹槽，刻蚀至所需连接的电极金属表面。
7.在顶部刻蚀的凹槽区域，利用磁控溅射工艺PVD先沉积一层厚度为20nm的金属Ti后再沉积一层厚度为200nm的Cu，并进行金属剥离，将GaN射频器件2和CMOS器件1电路连接在一起，如图2e所示。
8.在器件底部光刻引线区域，利用感应耦合等离子体ICP工艺对引线去刻蚀凹槽，刻蚀至所需连接的电极金属表面。
9.在底部刻蚀的凹槽区域，利用磁控溅射工艺PVD先沉积一层厚度为20nm的金属Ti后再沉积一层厚度为200nm的AlCu，并进行金属剥离，将GaN射频器件2和CMOS器件1电路连接在一起，完成制作，如图2f所示。
本发明实施例还提供了一种无金互联氮化镓CMOS器件，由上述任一种实施例提供的制作方法制作而成。具体结构请参见图2，图2是本发明实施例提供的一种无金互联氮化镓CMOS器件结构示意图。该器件结构包括：GaN射频器件2、CMOS器件1、键合层3、顶部互联金属4和底部互联金属5，其中，GaN射频器件2和CMOS器件1通过键合层3键合在一起，顶部互联金属4和底部互联金属5分别与器件的电极连接。
本发明实施例的方案，通过在GaN射频器件和CMOS器件的电极层上分别沉积绝缘介质层，并采用低温真空键合工艺将两层介质层键合来制作射频MMIC器件，相对于嵌入式实现电路的连接的方式，集成后的器件体积较小，且连接可靠性高；此外，由于互联金属采用Ti/Cu或Ti/AlCu，以Ti作为底层金属，与器件金属电极有一个良好的接触，以Cu或AlCu作为第二层金属，相对Au，在导电较好的情况下，既实现了与现有成熟CMOS工艺线的兼容，又降低了制作成本，并且制作的集成器件具有较高的性能。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种无金互联氮化镓CMOS的制作方法，其特征在于，包括步骤：
获取GaN射频器件和CMOS器件；其中，所述CMOS器件由SOI工艺制备而成；
在所述GaN射频器件上生长一层第一绝缘介质层；
在所述CMOS器件上生长一层第二绝缘介质层；
通过低温真空键合工艺将所述第一绝缘介质层和所述第二绝缘介质层键合以使所述GaN射频器件和所述CMOS器件粘合形成异质结构器件；
在所述异质结构器件的顶部和底部分别光刻引线区域，并根据所述引线区域刻蚀引线凹槽；
在所述引线凹槽内沉积金属Ti/Cu或Ti/AlCu以实现所述GaN射频器件和所述CMOS器件的电路连接，完成制作。
2.根据权利要求1所述的制作方法，其特征在于，在所述通过低温真空键合工艺将所述第一绝缘介质层和所述第二绝缘介质层键合以使所述GaN射频器件和所述CMOS器件粘合形成异质结构器件步骤前，还包括步骤：
对所述第一绝缘介质层和所述第二绝缘介质层的表面进行平坦化处理。
3.根据权利要求1所述的制作方法，其特征在于，所述在所述异质结构器件的顶部和底部分别光刻引线区域，并根据所述引线区域刻蚀引线凹槽的步骤前，还包括步骤：
去除所述CMOS器件中SOI材料顶部的Si基板。
4.根据权利要求1所述的制作方法，其特征在于，所述第一绝缘介质层和第二绝缘介质层的材料均为SiO2，厚度均为200～300nm。
5.根据权利要求1所述的制作方法，其特征在于，所述GaN射频器件和所述CMOS器件的互联金属均为Ti/Cu或Ti/AlCu。
6.根据权利要求1所述的制作方法，其特征在于，所述低温真空键合工艺包括：
在温度为150～200℃下且真空环境中进行退火处理，使所述第一绝缘介质层和所述第二绝缘介质层发生键合生长在一起。
7.根据权利要求1所述的制作方法，其特征在于，所述引线凹槽内沉积金属相同。
8.根据权利要求1所述的制作方法，其特征在于，在所述引线凹槽内沉积金属Ti/Cu，包括：
在所述引线凹槽内先淀积一层Ti膜，再在所述Ti膜上淀积一层Cu膜；
其中，所述Ti膜的厚度为20～50nm，所述Cu膜的厚度为200nm-400nm。
9.根据权利要求1所述的制作方法，其特征在于，在所述引线凹槽内沉积金属Ti/AlCu，包括：
在所述引线凹槽内先淀积一层Ti膜，再在所述Ti膜上淀积一层AlCu膜；
其中，所述Ti膜的厚度为20～50nm，所述AlCu膜的厚度为200nm-400nm。
10.一种无金互联氮化镓CMOS器件，其特征在于，所述器件由权利要求1～9任一项所述的制作方法制作而成。
CN202110984120.XA 2021-08-25 2021-08-25 一种无金互联氮化镓cmos的制作方法及器件 Pending CN113808963A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110984120.XA CN113808963A (zh) 2021-08-25 2021-08-25 一种无金互联氮化镓cmos的制作方法及器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110984120.XA CN113808963A (zh) 2021-08-25 2021-08-25 一种无金互联氮化镓cmos的制作方法及器件

Publications (1)

Publication Number Publication Date
CN113808963A true CN113808963A (zh) 2021-12-17

Family

ID=78894179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110984120.XA Pending CN113808963A (zh) 2021-08-25 2021-08-25 一种无金互联氮化镓cmos的制作方法及器件

Country Status (1)

Country Link
CN (1) CN113808963A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020054113A (ko) * 2000-12-27 2002-07-06 오길록 반도체 집적소자 및 그 제조 방법
US20120326215A1 (en) * 2011-06-22 2012-12-27 Katholieke Universitiet Leuven, K.U. LEUVEN R&D Method for fabrication of iii-nitride device and the iii-nitride device thereof
CN106876351A (zh) * 2017-03-01 2017-06-20 西安电子科技大学 一种射频功率半导体器件的金属互联结构及制作方法
CN107680958A (zh) * 2016-08-02 2018-02-09 上海珏芯光电科技有限公司 射频微系统封装模块及其制造方法
US20180061766A1 (en) * 2016-08-26 2018-03-01 Qualcomm Incorporated Semiconductor devices on two sides of an isolation layer
CN108054143A (zh) * 2017-12-23 2018-05-18 中国电子科技集团公司第五十五研究所 一种GaN-HEMT与Si-CMOS单片集成的方法
US20210143071A1 (en) * 2019-11-13 2021-05-13 Qualcomm Incorporated Die-to-wafer hybrid bonding with forming glass

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020054113A (ko) * 2000-12-27 2002-07-06 오길록 반도체 집적소자 및 그 제조 방법
US20120326215A1 (en) * 2011-06-22 2012-12-27 Katholieke Universitiet Leuven, K.U. LEUVEN R&D Method for fabrication of iii-nitride device and the iii-nitride device thereof
CN107680958A (zh) * 2016-08-02 2018-02-09 上海珏芯光电科技有限公司 射频微系统封装模块及其制造方法
US20180061766A1 (en) * 2016-08-26 2018-03-01 Qualcomm Incorporated Semiconductor devices on two sides of an isolation layer
CN106876351A (zh) * 2017-03-01 2017-06-20 西安电子科技大学 一种射频功率半导体器件的金属互联结构及制作方法
CN108054143A (zh) * 2017-12-23 2018-05-18 中国电子科技集团公司第五十五研究所 一种GaN-HEMT与Si-CMOS单片集成的方法
US20210143071A1 (en) * 2019-11-13 2021-05-13 Qualcomm Incorporated Die-to-wafer hybrid bonding with forming glass

Similar Documents

Publication Publication Date Title
JP6345251B2 (ja) 薄いシリコンオン絶縁体（ｓｏｉ）ウェハー上にマイクロストリップ伝送ラインを形成するための方法及び構造体
CN109786376A (zh) 基于单片异质集成的Cascode结构GaN高电子迁移率晶体管及制作方法
US11502428B2 (en) Structure for radio frequency applications
US10840264B2 (en) Ultra-thin-body GaN on insulator device
CN112786538B (zh) 一种基于GaN HEMT的开关集成芯片与制作方法
US20090173939A1 (en) Hybrid Wafers
CN210467842U (zh) 单片集成的射频器件及集成电路系统
US7538016B2 (en) Signal and/or ground planes with double buried insulator layers and fabrication process
CN109830484B (zh) 一种soi结构及其制作工艺
CN113808963A (zh) 一种无金互联氮化镓cmos的制作方法及器件
CN101916761B (zh) 一种soi埋氧层下的导电层及其制作工艺
CN107369649B (zh) 一种半导体器件及其制造方法
US20220115340A1 (en) Methods and systems for fabrication of mmic and rf devices on engineered substrates
CN115708221A (zh) 一种半导体器件及其制作方法、封装结构、电子设备
CN109560065B (zh) 一种带体接触的半导体器件结构和形成方法
JP2013187352A (ja) 半導体装置およびその製造方法
CN106876378A (zh) 一种多层薄膜集成无源器件及其制造方法
US8350271B2 (en) Transistor including shallow trench and electrically conductive substrate for improved RF grounding
CN105789189B (zh) 基于绝缘体上硅衬底的射频电感元件及其制备方法
CN104659113A (zh) Rfldmos器件的内匹配电容及制造方法
TWI743932B (zh) 半導體基板及其製造方法
CN112993044B (zh) CdTe-GeSn-CdTe异质横向PiN二极管的制备方法及其器件
CN110610938B (zh) 基于溶液法的单片异质集成Cascode氮化镓高迁移率晶体管及制作方法
CN115911049A (zh) 埋层氧化层图形化的soi晶圆结构、其制作方法与应用
CN106783559B (zh) 基于SPiN二极管的频率可重构套筒偶极子天线制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination