CN115911049A - 埋层氧化层图形化的soi晶圆结构、其制作方法与应用 - Google Patents

Abstract

本发明公开了一种埋层氧化层图形化的SOI晶圆结构、其制作方法与应用。所述SOI晶圆结构包括底硅层、第一绝缘氧化层、顶硅层、富陷阱层和用于保护富陷阱层的保护层；所述第一绝缘氧化层具有图形结构，所述图形结构包括形成于底硅层顶端面上的一个以上凹槽及填充所述凹槽的绝缘氧化物；所述富陷阱层分布于第一绝缘氧化层与底硅层之间，所述保护层分布于富陷阱层与第一绝缘氧化层之间，所述顶硅层的底端面与底硅层的顶端面结合。本发明提供的SOI晶圆结构，解决了SOI晶圆性能与散热之间的矛盾，同时可以消除绝缘氧化层对衬底硅层的负面影响。

Description

埋层氧化层图形化的SOI晶圆结构、其制作方法与应用

技术领域

本发明属于半导体器件领域，具体涉及一种埋层氧化层图形化的SOI晶圆结构、其制作方法与应用。

背景技术

现有的SOI晶圆如图1所示，其包括：顶硅层3、绝缘氧化层2和低硅层1，其中，绝缘氧化层2为整体的一层，由于构成绝缘氧化层2的二氧化硅的导热系数只有单晶硅材料的二十分之一，因此对于现有的SOI晶圆而言，散热是一个大问题。

目前，SOI晶圆的应用多集中在低功耗领域，SOI晶圆的自热效应限制了其在大功率领域的应用。

发明内容

本发明的主要目的在于提供一种埋层氧化层图形化的SOI晶圆结构、其制作方法与应用，以克服现有技术的不足。

为实现前述发明目的，本发明采用的技术方案包括：

本发明实施例提供了一种埋层氧化层图形化的SOI晶圆结构，其包括：底硅层、第一绝缘氧化层、顶硅层、富陷阱层和用于保护富陷阱层的保护层；所述第一绝缘氧化层具有图形结构，所述图形结构包括形成于底硅层顶端面上的一个以上凹槽及填充所述凹槽的绝缘氧化物；所述富陷阱层分布于第一绝缘氧化层与底硅层之间，所述保护层分布于富陷阱层与第一绝缘氧化层之间，所述顶硅层的底端面与底硅层的顶端面结合。

进一步的，所述富陷阱层的材质包括多晶硅。

进一步的，所述保护层的材质包括氮化硅。

进一步的，所述SOI晶圆结构还包括第二绝缘氧化层，所述第二绝缘氧化层分布于顶硅层的底端面与底硅层的顶端面之间。

进一步的，所述第二绝缘氧化层与第一绝缘氧化层结合为一体。

本发明实施例还提供了上述埋层氧化层图形化的SOI晶圆结构的制作方法，其包括：

在底硅层的顶端面上加工形成与第一绝缘氧化层的图形结构相应的一个以上凹槽；

在底硅层的顶端面依次沉积富陷阱层、富陷阱层的保护层，之后以绝缘氧化物填充所述凹槽并形成第一绝缘氧化层；

去除所述底硅层顶端面上除所述凹槽以外区域上的沉积层，使所述底硅层的顶端面平整；

将所述底硅层的顶端面与顶硅层的底端面结合。

进一步的，上述的制作方法还包括：在去除所述底硅层顶端面上除所述凹槽以外区域上的沉积层，使所述底硅层的顶端面平整之后，在所述底硅层的顶端面上形成第二绝缘氧化层，之后再将所述底硅层的顶端面与顶硅层的底端面结合。

进一步的，上述的制作方法还包括：在将所述底硅层的顶端面与顶硅层的底端面结合之后，还需对所述顶硅层进行相应的减薄。

本发明实施例还提供了一种上述的埋层氧化层图形化的SOI晶圆结构或者上述的SOI晶圆结构在半导体器件制备中的应用。

与现有技术相比，本发明提供的一种埋层氧化层图形化的SOI晶圆结构、其制作方法与应用，至少具有如下有益效果：

1)通过将SOI晶圆结构的绝缘氧化层图形化，使得形成于该SOI晶圆结构上的器件或者电路的性能得到提升的同时，也具有较好的散热性能，解决了SOI晶圆结构性能与散热之间的矛盾。

2)通过在图形化的绝缘氧化层与衬底硅层之间设置富陷阱层，抵消了绝缘氧化层中的固定电荷对衬底的负面影响，同时，通过设置富陷阱层的保护层，减小了后续工艺对富陷阱层的影响，使富陷阱层的陷阱密度足够高。

3)基于本发明提供的SOI晶圆结构制作的射频功率器件的工作温度能够有效地降低，同时，器件漏极与源极之间的寄生电容Cds、漏极与衬底之间的寄生电容Cdb较小，进而使器件的输出电容Coss减小，器件的高频性能和效率得到改善。

4)基于本发明提供的SOI晶圆制作的无源器件，如电感、电容等的寄生效应较小，器件之间的串扰小，谐振Q值高，从而高频损耗大幅降低，放大器或者前后端模组的效率也能有较大的提升。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中的SOI晶圆结构示意图；

图2是本发明实施例中的一种埋层氧化层图形化的SOI晶圆结构示意图；

图3a至图3f是本发明实施例中的一种埋层氧化层图形化的SOI晶圆的制作方法示意图；

图4是本发明实施例中的一种射频功率器件的结构示意图；

图5是本发明实施例中的一种无源器件的结构示意图；

图6是本发明实施例中的另一种SOI晶圆结构示意图。

附图标记：1.底硅层、2.第一绝缘氧化层、3.顶硅层、4.富陷阱层、5.保护层、6.凹槽、7. 第二绝缘氧化层、8.背极、9.源极、10.漂移区、11.漏极、12.多晶硅栅极、121.多晶硅层、122. 栅氧化层、13.浅槽隔离结构。

具体实施方式

鉴于现有技术的缺陷，本案发明人经长期研究和大量实践，得以提出本发明的技术方案，通过提出一种埋层氧化层图形化布局的SOI晶圆结构，使得制作于该SOI晶圆结构上的器件或者电路的性能得到大幅度提升的同时，也拥有较好的散热性能，解决了SOI晶圆结构性能与散热这两个特性之间的矛盾，从而使得埋层氧化层图形化布局的SOI晶圆结构拥有更广阔的应用领域，尤其可以满足未来5G通讯更高频、更高输出功率的需求。

如下将对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种埋层氧化层图形化的SOI晶圆结构，如图2所示，其包括：底硅层1、第一绝缘氧化层2、顶硅层3、富陷阱层4和用于保护富陷阱层的保护层5；其中，第一绝缘氧化层2具有图形结构，图形结构包括形成于底硅层1顶端面上的一个以上凹槽6 及填充凹槽6的绝缘氧化物；富陷阱层4分布于第一绝缘氧化层2与底硅层1之间，保护层 5分布于富陷阱层4与第一绝缘氧化层2之间，顶硅层3的底端面与底硅层1的顶端面结合在一起。

进一步的，该SOI晶圆结构还包括第二绝缘氧化层7，第二绝缘氧化层7分布于顶硅层3 的底端面与底硅层1的顶端面之间。

进一步的，第二绝缘氧化层7与第一绝缘氧化层2结合为一体。

进一步的，形成上述的富陷阱层4的材质可以是多晶硅，保护层5的材质可以是氮化硅，第一绝缘氧化层2和第二绝缘氧化层7的材质可以是二氧化硅。

具体的，SOI晶圆结构中的第一绝缘氧化层2带有固定电荷，会在与硅的界面浅层区形成弱的移动电荷积累区，在第一绝缘氧化层2和底硅层3之间加入由多晶硅形成的富陷阱层 4可以有效地抵消第一绝缘氧化层2中固定电荷带来的负面影响，进一步提升SOI晶圆结构的性能；同时，在富陷阱层4上面覆盖由氮化硅形成的保护层5来保护富陷阱层4，可以减小后续工艺步骤对富陷阱层4的影响，保证富陷阱层4中陷阱的密度足够高。

在一些较佳的实施方式中，上述富陷阱层4的厚度可以介于0.1μm～1μm，保护层5的厚度可以介于5nm～50nm，第一绝缘氧化层2的厚度可以介于0.2μm～2μm，第二绝缘氧化层7 的厚度可以介于1nm～50nm。

本发明实施例还提供了上述埋层氧化层图形化的SOI晶圆结构的制作方法，请参阅图3a 至图3f，其包括：

首先，根据实际应用需求，在底硅层1的顶端面上加工形成与第一绝缘氧化层2的图形结构相应的一个以上凹槽6，其中，底硅层1可以是高阻态的，也可以是低阻态的。

具体的，加工凹槽6的方法可以是干法腐蚀、湿法腐蚀或者干湿混合腐蚀，且凹槽6的深度由器件或者电路设计的需求决定，通常介于0.2μm～2μm。

进一步的，在底硅层1的顶端面依次沉积富陷阱层4、富陷阱层4的保护层5，之后以绝缘氧化物填充上述的凹槽6并形成第一绝缘氧化层2。

具体的，形成富陷阱层4的材质可以是多晶硅，形成此多晶硅层的具体方法可以是先沉积一层厚度为0.1μm～1μm的非晶硅层，然后经过热退火过程演变为多晶硅层。其中，多晶硅具有大量的界面态，这些界面态表现为载流子陷阱，它们能够俘获载流子，从而阻止这些载流子产生衬底串扰。而富陷阱层4的保护层5的材质可以是氮化硅，通常保护层5的厚度为 5nm～50nm，其可以减小后续工艺对富陷阱层4的影响，保证富陷阱层4中的陷阱密度足够高。

具体的，形成第一绝缘氧化层2的绝缘氧化物可以是二氧化硅，其厚度与相应凹槽200 的深度相当，厚度通常介于0.2μm～2μm，其中，第一绝缘氧化层2的周边有富陷阱层4包围，第一绝缘氧化层2中的固定电荷会吸引底硅层1中的载流子，这些载流子被富陷阱层4中的陷阱俘获，变成固定电荷，对底硅层1的性能没有负面影响。

进一步的，去除底硅层1顶端面上除凹槽6以外区域上的沉积层，使底硅层1的顶端面平整。

具体的，去除沉积层的方法可以是物理或者物理化学相结合的方法。

最后，将底硅层1的顶端面与顶硅层3的底端面结合，例如，可以采用键合的方式将底硅层1的顶端面与顶硅层3的底端面结合于一起，并根据实际应用需求，对顶硅层3进行减薄处理。

在一些情况下，在将底硅层1的顶端面与顶硅层3的底端面结合之前，也可以在底硅层1的顶端面先形成第一绝缘氧化层2，之后再采用键合的方式将底硅层1的顶端面与顶硅层3 的底端面结合于一起。

本发明实施例还提出了上述的埋层氧化层图形化的SOI晶圆结构在半导体器件制备中的应用。

请参阅图4，为一种形成于该SOI晶圆结构中的射频功率器件，具体的，该射频功率器件包括形成于SOI晶圆结构的顶硅层3中的背极8、源极9、漏极11、漂移区10和形成于顶硅层3顶端面的多晶硅栅极12，多晶硅栅极12由多晶硅层121和栅氧化层122构成。其中，漂移区10的下方边界与第一绝缘氧化层2的上方边界相接触，且漂移区10和漏极11设置于相应的第一绝缘氧化层2上方的顶硅层3中。

该射频功率器件可以是LDMOS等大功率器件，相应的，在该射频功率器件的漂移区10 和漏极11的下方布局第一绝缘氧化层2，并使漂移区10的下方边界接触到第一绝缘氧化层2 的上方边界，进而可以减小器件的源极9与漏极11之间的寄生电容Cds，并降低器件漏极11 与底硅层1之间的寄生电容Cdb，从而能够显著减小器件的输出电容Coss，改善器件的高频性能和效率。同时，因顶硅层3与底硅层1之间具有未被第一绝缘氧化层2隔离的连接区域，顶硅层3中的器件产生的热可以通过此连接区域导入到底硅层1中，以改善器件的热传导特性，与传统的SOI晶圆结构相比，可以有效地降低了器件的工作温度。

进一步的，请参阅图5，为一种形成于该SOI晶圆结构中的无源器件，其中，该SOI晶圆结构上设置有浅槽隔离结构13，且浅槽隔离结构13的下方边界与SOI晶圆结构的第一绝缘氧化层2的上方边界相接触，而该无源器件设置于浅槽隔离结构13中(图中未示出该无源器件)。

具体的，浅槽隔离结构13的下方边界与SOI晶圆的第一绝缘氧化层2的上方边界相接触，因此可以形成厚度更厚的绝缘氧化层，在此厚度较厚的绝缘氧化层中制作的无源器件，如电感、电容等的寄生效应较小，器件之间的串扰小，谐振Q值高，从而高频损耗大幅降低，放大器或者前后端模组的效率也能有较大的提升。

应当理解，在本实施例中的埋层氧化层图形化的SOI衬底上也可以制作由上述射频器件和无源器件等构成的射频集成电路，此处不进行过多描述。

需要说明的是，本发明中的工艺方法同样也可以运用于传统的SOI晶圆结构，如图6所示，在传统的SOI晶圆结构中增加由多晶硅形成的富陷阱层4，并在它的上面覆盖由氮化硅形成的保护层5，同样可以起到保护多晶硅富陷阱层4的效果，减小后续工艺步骤对多晶硅富陷阱层4的影响，以保持多晶硅富陷阱层4中的陷阱密度。

综上所述，本发明提出的埋层氧化层图形化分布的SOI晶圆、其制作方法与应用，在保持SOI晶圆性能的同时，也解决了SOI晶圆的散热问题，大大拓展了SOI晶圆的适用范围，使SOI晶圆不仅可以用在低功耗的应用领域，也可以用在高功率输出的应用领域，例如射频功率放大器等，从而能够实现前端后端全集成的单芯片解决方案。

在本发明的描述中，需要说明的是，术语“中”、“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

应当理解，本发明的技术方案不限于上述具体实施案例的限制，凡是在不脱离本发明宗旨和权利要求所保护的范围情况下，根据本发明的技术方案做出的技术变形，均落于本发明的保护范围之内。

Claims (10)

1.一种埋层氧化层图形化的SOI晶圆结构，包括底硅层、第一绝缘氧化层和顶硅层，其特征在于：所述SOI晶圆结构还包括富陷阱层和用于保护富陷阱层的保护层；所述第一绝缘氧化层具有图形结构，所述图形结构包括形成于底硅层顶端面上的一个以上凹槽及填充所述凹槽的绝缘氧化物；所述富陷阱层分布于第一绝缘氧化层与底硅层之间，所述保护层分布于富陷阱层与第一绝缘氧化层之间，所述顶硅层的底端面与底硅层的顶端面结合。

2.根据权利要求1所述的SOI晶圆结构，其特征在于，所述富陷阱层的材质包括多晶硅；和/或，所述保护层的材质包括氮化硅。

3.根据权利要求1所述的SOI晶圆结构，其特征在于，所述SOI晶圆结构还包括第二绝缘氧化层，所述第二绝缘氧化层分布于顶硅层的底端面与底硅层的顶端面之间。

4.根据权利要求3所述的SOI晶圆结构，其特征在于，所述第二绝缘氧化层与第一绝缘氧化层结合为一体。

5.一种根据权利要求1-4中任一项所述的埋层氧化层图形化的SOI晶圆结构的制作方法，其特征在于包括：

在底硅层的顶端面上加工形成与第一绝缘氧化层的图形结构相应的一个以上凹槽；

在底硅层的顶端面依次沉积富陷阱层、富陷阱层的保护层，之后以绝缘氧化物填充所述凹槽并形成第一绝缘氧化层；

去除所述底硅层顶端面上除所述凹槽以外区域上的沉积层，使所述底硅层的顶端面平整；

将所述底硅层的顶端面与顶硅层的底端面结合。

6.根据权利要去5所述的制作方法，其特征在于还包括：在去除所述底硅层顶端面上除所述凹槽以外区域上的沉积层，使所述底硅层的顶端面平整之后，在所述底硅层的顶端面上形成第二绝缘氧化层，之后再将所述底硅层的顶端面与顶硅层的底端面结合。

7.根据权利要去5所述的制作方法，其特征在于还包括：在将所述底硅层的顶端面与顶硅层的底端面结合之后，还需对所述顶硅层进行相应的减薄。

8.一种SOI晶圆结构，包括依次层叠设置的底硅层、绝缘氧化层和顶硅层，其特征在于：所述SOI晶圆结构还包括富陷阱层和和用于保护富陷阱层的保护层，所述富陷阱层分布在绝缘氧化层与底硅层之间，所述保护层分布在富陷阱层与绝缘氧化层之间。

9.根据权利要求8所述的SOI晶圆结构，其特征在于，所述富陷阱层的材质包括多晶硅；和/或，所述保护层的材质包括氮化硅。

10.一种根据权利要求1-4中任一项所述的埋层氧化层图形化的SOI晶圆结构或者权利要求8-9中任一项所述的SOI晶圆结构在半导体器件制备中的应用。

Images