CN103199110A - 一种nldmos器件及其制造方法 - Google Patents

一种nldmos器件及其制造方法 Download PDF

Info

Publication number
CN103199110A
CN103199110A CN2012100051201A CN201210005120A CN103199110A CN 103199110 A CN103199110 A CN 103199110A CN 2012100051201 A CN2012100051201 A CN 2012100051201A CN 201210005120 A CN201210005120 A CN 201210005120A CN 103199110 A CN103199110 A CN 103199110A
Authority
CN
China
Prior art keywords
trap
oxygen
district
dusts
nldmos device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100051201A
Other languages
English (en)
Other versions
CN103199110B (zh
Inventor
刘冬华
石晶
胡君
董金珠
韩峰
段文婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201210005120.1A priority Critical patent/CN103199110B/zh
Publication of CN103199110A publication Critical patent/CN103199110A/zh
Application granted granted Critical
Publication of CN103199110B publication Critical patent/CN103199110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种NLDMOS器件包括P型衬底上部并列形成有P阱和N阱，P阱和N阱上部分别形成有N+区，N阱中N+区的旁侧形成有场氧区，场氧层形成于P阱、N阱和场氧区的上方，场氧层上方形成有多晶硅层，隔离侧墙形成于场氧层和多晶硅层的两侧；其中，场氧区下方形成有P型埋层。本发明还公开了一种NLDMOS器件的制造方法。本发明的NLDMOS器件通过在进行P型源漏注入时，将N漂移区的部分区域打开，使P型源漏注入时部分注入较深的杂质注入到N漂移区下方形成一个P型埋层，使NLDMOS器件击穿电压由20伏特以下增加到30伏特以上。

Description

一种NLDMOS器件及其制造方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种NLDMOS器件。本发明还涉及一种NLDMOS器件的制造方法。
背景技术
DMOS与CMOS器件结构类似，也有源、漏、栅等电极，但是漏端击穿电压高。DMOS主要有两种类型，垂直扩散金属氧化物半导体场效应管VDMOSFET和横向扩散金属氧化物半导体场效应管LDMOSFET。在高压功率集成电路中常采用高压LDMOS满足耐高压、实现功率控制等方面的要求，常用于射频功率电路。LDMOS与晶体管相比，在关键的器件特性方面，如增益、线性度、开关性能、散热性能以及减少级数等方面优势很明显。LDMOS由于更容易与CMOS工艺兼容而被广泛采用。
在BCD工艺中，DMOS虽然与CMOS集成在同一块芯片中，但由于高耐压和低导通电阻的要求，DMOS的本底区和漂移区的条件往往无法与CMOS现有的工艺条件共享。其主要原因是，DMOS在高耐压的情况下，需要漂移区的掺杂浓度低，从而实现在漏端有高压偏置时，漂移区全部耗尽来增加漏端到本底之间的耗尽区宽度来分压，并产生平坦的电场分布，使一次击穿电压得以提高。CMOS的要求则是P阱(相对于NMOS)或N阱(相对于PMOS)的浓度要高，这样可以提高器件与器件之间的隔离耐压和抑制Latch-up(闩锁)效应。如图1所示，一种现有的NLDMOS器件，其耐压主要受P阱与N阱之间形成的PN结击穿电压所限制，其耐压能力只有20伏特以下。
发明内容
本发明要解决的技术问题是提供一种5伏CMOS工艺中的NLDMOS器件耐压能达到30伏特以上。为此，本发明还提供了一种NLDMOS器件的制造方法。
为解决上述技术问题，本发明的NLDMOS器件包括：P型衬底上部并列形成有P阱和N阱，P阱和N阱上部分别形成有N+区，N阱中N+区的旁侧形成有场氧区，场氧层形成于P阱、N阱和场氧区的上方，场氧层上方形成有多晶硅层，隔离侧墙形成于场氧层和多晶硅层的两侧；其中，场氧区下方形成有P型埋层。
所述场氧层厚度为115埃～160埃。
所述多晶硅层厚度为2000埃。
所述隔离侧墙厚度为2500埃～3500埃。
所述P型埋层具有硼。
本发明NLDMOS器件的制造方法，包括：
(1)在P型衬底上进行局部氧化形成场氧区；
(2)在P型衬底上注入形成P阱和N阱；
(3)在P阱、N阱和场氧区的上方生长场氧层；
(4)在场氧层上方淀积多晶硅层；
(5)淀积二氧化硅，干法刻蚀形成隔离侧墙；
(6)在P阱和N阱中注入形成N+区，N阱中的N+区与长氧区相邻；
其中，在步骤(5)和(6)之间具有步骤(A)注入P型杂质在场氧区底部形成P型埋层；
余下其他工艺步骤与5伏CMOS工艺相同，完成此NLDMOS的制作。
其中，实施步骤(3)时，生长场氧层厚度为115埃～160埃。
其中，实施步骤(4)时，淀积多晶硅厚度为2000埃。
其中，实施步骤(5)时，淀积二氧化硅厚度为2500埃～3500埃。
其中，实施步骤(6)时，注入硼杂质，剂量为1E13/cm2～5E13/cm2，能量为120keV～150keV。
本发明在5伏CMOS工艺中设计了一种NLDMOS器件采用P阱作为本底区(P-Body)，N阱作为N漂移区(N-Drift)，其他所有工艺条件(比如源和漏)与5伏CMOS工艺相同。本发明的NLDMOS器件在不改变任何工艺条件和增加光罩的情况下，通过在进行P型源漏注入时，将N漂移区的部分区域打开，使P型源漏注入时部分注入较深的杂质注入到N漂移区下方形成一个P型埋层，这个P型埋层与N型漂移区形成PN结，这个结的空间耗尽区能够使漂移区全部耗尽，从而分担在漏端所施加电压的大部分电压，使NLDMOS器件击穿电压由20伏特以下增加到30伏特以上。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是一种现有NLDMOS器件。
图2是本发明的NLDMOS器件。
图3是本发明制造方法的流程图。
图4是本发明制造方法示意图一，显示步骤(1)形成的器件。
图5是本发明制造方法示意图二，显示步骤(2)形成的器件。
图6是本发明制造方法示意图三，显示步骤(3)、(4)形成的器件。
图7是本发明制造方法示意图四，显示步骤(5)形成的器件。
图8是本发明制造方法示意图五，显示步骤(6)形成的器件。
具体实施方式
如图2所示，本发明的NLDMOS器件包括：P型衬底上部并列形成有P阱和N阱，P阱和N阱上部分别形成有N+区，N阱中N+区的旁侧形成有场氧区，厚度为115埃的场氧层形成于P阱、N阱和场氧区的上方，场氧层上方形成有厚度为2000埃的多晶硅层，厚度为2500埃的隔离侧墙形成于场氧层和多晶硅层的两侧；其中，场氧区下方形成具有硼杂质的P型埋层。
如图3所示，本发明NLDMOS器件的制造方法，包括：
(1)如图4所示，在P型衬底上进行局部氧化形成场氧区；
(2)如图5所示，在P型衬底上注入形成P阱和N阱；
(3)如图6所示，在P阱、N阱和场氧区的上方生长厚度为115埃～160埃的场氧层；
(4)在场氧层上方淀积厚度为2000埃的多晶硅层；
(5)如图7所示，淀积厚度为2500埃～3500埃的二氧化硅，干法刻蚀形成隔离侧墙；
(6)如图8所示，注入硼杂质，剂量为1E13/cm2～5E13/cm2，能量为120keV～150keV，在场氧区底部形成P型埋层；
(7)在P阱和N阱中注入形成N+区，N阱中的N+区与长氧区相邻，形成如图2所示器件；
余下其他工艺步骤与5伏CMOS工艺相同，完成此NLDMOS的制作。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种NLDMOS器件，包括P型衬底上部并列形成有P阱和N阱，P阱和N阱上部分别形成有N+区，N阱中N+区的旁侧形成有场氧区，场氧层形成于P阱、N阱和场氧区的上方，场氧层上方形成有多晶硅层，隔离侧墙形成于场氧层和多晶硅层的两侧；其特征是：场氧区下方形成有P型埋层。
2.如权利要求1所述的NLDMOS器件，其特征是：所述场氧层厚度为115埃～160埃。
3.如权利要求1所述的NLDMOS器件，其特征是：所述多晶硅层厚度为2000埃。
4.如权利要求1所述的NLDMOS器件，其特征是：所述隔离侧墙厚度为2500埃～3500埃。
5.如权利要求1至4任意一项所述的NLDMOS器件，其特征是：所述P型埋层具有硼。
6.一种NLDMOS器件的制造方法，包括：
(1)在P型衬底上进行局部氧化形成场氧区；
(2)在P型衬底上注入形成P阱和N阱；
(3)在P阱、N阱和场氧区的上方生长场氧层；
(4)在场氧层上方淀积多晶硅层；
(5)淀积二氧化硅，干法刻蚀形成隔离侧墙；
(6)在P阱和N阱中注入形成N+区，N阱中的N+区与长氧区相邻；
其特征是：在步骤(5)和(6)之间增加步骤，(A)注入P型杂质在场氧区底部形成P型埋层。 
7.如权利要求6所述的NLDMOS器件制造方法，其特征是：实施步骤(3)时，生长场氧层厚度为115埃～160埃。
8.如权利要求6所述的NLDMOS器件制造方法，其特征是：实施步骤(4)时，淀积多晶硅厚度为2000埃。
9.如权利要求6所述的NLDMOS器件制造方法，其特征是：实施步骤(5)时，淀积二氧化硅厚度为2500埃～3500埃。
10.如权利要求6所述的NLDMOS器件制造方法，其特征是：实施步骤(A)时，注入硼杂质，剂量为1E13/cm2～5E13/cm2，能量为120keV～150keV。 
CN201210005120.1A 2012-01-09 2012-01-09 一种nldmos器件及其制造方法 Active CN103199110B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210005120.1A CN103199110B (zh) 2012-01-09 2012-01-09 一种nldmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210005120.1A CN103199110B (zh) 2012-01-09 2012-01-09 一种nldmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN103199110A true CN103199110A (zh) 2013-07-10
CN103199110B CN103199110B (zh) 2015-10-14

Family

ID=48721555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210005120.1A Active CN103199110B (zh) 2012-01-09 2012-01-09 一种nldmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN103199110B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110235238A (zh) * 2017-02-02 2019-09-13 索泰克公司 用于射频应用的结构
CN113764502A (zh) * 2020-06-02 2021-12-07 芯恩（青岛）集成电路有限公司 一种ldmos半导体器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877315A (zh) * 2009-04-29 2010-11-03 上海华虹Nec电子有限公司 提高ldmos器件的崩溃电压的方法
CN102054864A (zh) * 2009-11-05 2011-05-11 上海华虹Nec电子有限公司 Ldmos及其制造方法
CN102097471A (zh) * 2009-12-04 2011-06-15 美格纳半导体有限会社 半导体器件
KR20110078947A (ko) * 2009-12-31 2011-07-07 주식회사 동부하이텍 반도체 소자 및 그의 제조방법
CN102122668A (zh) * 2010-01-11 2011-07-13 世界先进积体电路股份有限公司 半导体结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877315A (zh) * 2009-04-29 2010-11-03 上海华虹Nec电子有限公司 提高ldmos器件的崩溃电压的方法
CN102054864A (zh) * 2009-11-05 2011-05-11 上海华虹Nec电子有限公司 Ldmos及其制造方法
CN102097471A (zh) * 2009-12-04 2011-06-15 美格纳半导体有限会社 半导体器件
KR20110078947A (ko) * 2009-12-31 2011-07-07 주식회사 동부하이텍 반도체 소자 및 그의 제조방법
CN102122668A (zh) * 2010-01-11 2011-07-13 世界先进积体电路股份有限公司 半导体结构及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110235238A (zh) * 2017-02-02 2019-09-13 索泰克公司 用于射频应用的结构
CN110235238B (zh) * 2017-02-02 2023-08-29 索泰克公司 用于射频应用的结构
CN113764502A (zh) * 2020-06-02 2021-12-07 芯恩（青岛）集成电路有限公司 一种ldmos半导体器件及其制造方法
CN113764502B (zh) * 2020-06-02 2024-05-31 芯恩（青岛）集成电路有限公司 一种ldmos半导体器件及其制造方法

Also Published As

Publication number Publication date
CN103199110B (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
CN102130168B (zh) 隔离型ldnmos器件及其制造方法
CN104517852B (zh) 横向漏极金属氧化物半导体元件及其制造方法
CN102136493B (zh) 高压隔离型ldnmos器件及其制造方法
CN102386211B (zh) Ldmos器件及其制造方法
CN102376762B (zh) 超级结ldmos器件及制造方法
US20160099340A1 (en) High voltage metal-oxide-semiconductor transistor device and method of forming the same
CN104992977A (zh) Nldmos器件及其制造方法
CN105070759A (zh) Nldmos器件及其制造方法
KR101699585B1 (ko) 고전압 반도체 소자 및 그 제조 방법
CN103151268A (zh) 一种垂直双扩散场效应管及其制造工艺
CN102136494A (zh) 高压隔离型ldnmos及其制造方法
CN101916779A (zh) 可完全消除衬底辅助耗尽效应的soi超结ldmos结构
CN108258051A (zh) Ldmos器件及其制造方法
CN102751332A (zh) 耗尽型功率半导体器件及其制造方法
CN104377244A (zh) 一种降低ldmos导通电阻的器件结构
CN104659090B (zh) Ldmos器件及制造方法
CN103208519B (zh) 与5伏cmos工艺兼容的nldmos结构及其制法
CN104659091A (zh) Ldmos器件及制造方法
CN103199109A (zh) 一种nldmos器件及其制造方法
CN105679831B (zh) 横向扩散场效应晶体管及其制造方法
CN103872054B (zh) 一种集成器件及其制造方法、分立器件、cdmos
CN105140289A (zh) N型ldmos器件及工艺方法
CN105206675A (zh) Nldmos器件及其制造方法
CN115274859B (zh) Ldmos晶体管及其制造方法
CN103199110B (zh) 一种nldmos器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant