CN110061102B - 电子器件的制造装置 - Google Patents

电子器件的制造装置 Download PDF

Info

Publication number
CN110061102B
CN110061102B CN201910022584.5A CN201910022584A CN110061102B CN 110061102 B CN110061102 B CN 110061102B CN 201910022584 A CN201910022584 A CN 201910022584A CN 110061102 B CN110061102 B CN 110061102B
Authority
CN
China
Prior art keywords
roller
substrate
adhesive layer
device chip
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910022584.5A
Other languages
English (en)
Other versions
CN110061102A (zh
Inventor
北泽裕之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shashin Kagaku Co Ltd
Original Assignee
Shashin Kagaku Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shashin Kagaku Co Ltd filed Critical Shashin Kagaku Co Ltd
Publication of CN110061102A publication Critical patent/CN110061102A/zh
Application granted granted Critical
Publication of CN110061102B publication Critical patent/CN110061102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种制造电子器件的方法及其制造装置。本发明使具有多个器件芯片的基板与包括有具有粘接性的选择性区域的第一辊接触，第一辊旋转，同时选择性地剥离上述基板上的器件芯片的至少一部分，并粘接于第一辊的选择性粘接区域，从而得以移载，之后使第一辊上的器件芯片与产品用基板接触，旋转第一辊的同时移载到产品用基板。另外，进而在将第一辊上的器件芯片移载到第二辊后，从第二辊移载到产品用基板，由此能够反转电子器件的表面和背面。采用本发明，能够以低成本、配置精度良好地、选择性地将器件芯片从器件芯片制造用基板移载到面积较大的产品用基板。

Description

电子器件的制造装置
本申请是发明名称为“使用器件芯片的电子器件的制造方法及其制造装置”、国际申请日为2017年2月27日、国际申请号为PCT/JP2017/007571、国家申请号为201780003160.3的分案申请。
技术领域
本发明涉及使用器件芯片的电子器件的制造方法，尤其涉及配置多个与电子器件相比起来微细的器件芯片从而制造电子器件的方法及其制造装置。
背景技术
在使用发光元件LED的显示装置中，在显示画面用基板上配置有多个构成各像素的三色(RGB)的LED，各像素基于图像信号发光，显示图像作为显示画面的整体。各像素决定显示画面的分辨率，分辨率越大(像素越微细)，越能再现光滑的图像。在大画面的显示装置中，像素的元件越大，则显示的分辨率越小，即成为粗糙的图像。在显示画面用基板上直接制造LED，由于其大小以及伴随其制造工艺上存在技术问题而较为困难，因此例如将在化合物半导体基板上另行制造的LED，移载到与各像素对应的显示画面用基板上，来制造显示装置。
专利文献1中公开了如下制造液晶显示装置的方法，即在大画面的有源矩阵式的液晶显示装置中，在基板上制成多个TFT元件，选择性地将TFT元件转印(原样移载)到液晶显示装置用的基板上，在与配置有对置的彩色滤色器的基板之间封住液晶材料，从而制造液晶显示装置。在专利文献1中还公开了如下技术：将在基板上制成的TFT元件等电子器件芯片通过板状的中转基板进行剥离，再将转印到中转基板上的TFT元件转印到产品用基板。
另外，专利文献2中公开了使用贴片机按每个零件将电子部件压接在印刷后的电路图案上的技术。
专利文献1：日本特开2009-152387号公报
专利文献2：日本特开平8-230367号公报
发明内容
发明要解决的问题
使用中转基板，将芯片从电子器件芯片制作用基板剥离、移载到电子器件产品所用的基板的情况下，中转基板的面积越大，则越需要较强的剥离力之差，因而剥离不良(漏掉)造成的生产率低下的风险增大。
另外，专利文献1中虽公开了用于改善剥离特性的方法，但是制造工艺复杂，成本高，另外也需要整合所公开的工艺与电子器件芯片的制造工艺，因而其开发成本也增大。
另外，从中转基板向产品用基板转印电子器件芯片时，中转基板较大或者为平板状的情况下，需要通过中转基板整个面而与器件芯片基材面或者产品用基板等接触，由于需要加大压入量，因而由于向中转基板的压入量而引起的失真量将增大。尤其是，在外缘部与其中心部不同，没有抑制扩展的结构体，变形量增大。因此，在微细的器件芯片的转印中，很难抑制由于中心部和外缘部的失真而造成的变形。为此，例如对于转印対象的电子器件芯片的尺寸为10×30[μm]左右、芯片与芯片之间以5[μm]左右的间隔进行排列的微型LED的情况，很难在中转基板的整个面上，进行上述微米级的精准的位置对准。
进而在专利文件1中未公开由形成了电子器件芯片的基板来制造产品用基板面积较大的显示装置的技术，因而存在制造大画面显示装置较为困难的问题。另外，即使预备多个形成有电子器件芯片(TFT元件)的基板(玻璃基板)，反复进行从这些基板(玻璃基板)剥离和转印到产品用基板的操作，也将使生产节拍时间(tact time)显著变长，制造成本也增大。
另外，在如专利文献2公开的那样使用贴片机，将每个器件芯片(电子部件)移载到产品用基板的方式中，各器件芯片的位置精度不均，另外生产节拍时间显著增大，因而大面积基板的制造并不现实，制造成本也将增大。再者，贴片机通过拾取头把持器件芯片，而在现有适用的真空吸附/卡盘方式中，器件芯片的尺寸有限制，要提高生产节而拍移载微细芯片，则有时需要进行装置的大幅度的设计变更，比如变更拾取头的机构。
鉴于上述问题，本发明提供一种制造电子器件的方法及用于该方法的装置，能够以低成本将器件芯片移载到产品用基板等上而且配置精度良好。
用于解决问题的手段
涉及本发明的电子器件的制造方法，其特征在于，包括：准备第一基板和第二基板的工序，第一基板具有第一粘接层且在第一粘接层上粘接有多个器件芯片，第二基板具有第二粘接层；第一取出工序，使具备包含选择性粘接区域的第三粘接层的第一辊旋转，同时将第一基板上的器件芯片的至少一部分接触并粘接到选择性粘接区域的至少一部分上，而将器件芯片的至少一部分从第一基板剥离；以及第一移载工序，使第一辊旋转，同时将选择性粘接区域的器件芯片接触并粘接到第二基板的粘接层，从选择性粘接区域剥离器件芯片。
另外，涉及本发明的电子器件的制造方法，其特征在于：在上述结构中，第一粘接层和器件芯片的粘接力比选择性粘接区域和器件芯片的粘接力弱；选择性粘接区域和器件芯片的粘接力比第二粘接层和器件芯片的粘接力弱。
通过这样的制造方法，利用第一辊将多个器件芯片从粘接有这些器件芯片的第一基板剥离的剥离力得到降低，提高了均匀性，第二基板上的器件芯片的配置精度提高，并且降低了移载作业的生产节拍时间，进一步通过控制粘接力，能够可靠地移载器件芯片。另外，由于不需要直接在第二基板上制造器件芯片，因此第二基板不会受到基于制造器件芯片的工艺的制约(耐热性、耐化学腐蚀性、以及随之相伴的变形引起的位置精度偏移等)。
涉及本发明的电子器件的制造方法，其特征在于，包括：准备第一基板和第二基板的工序，第一基板具有第一粘接层且在第一粘接层上粘接有多个器件芯片，第二基板具有第二粘接层；第一取出工序，使具备包含选择性粘接区域的第三粘接层的第一辊旋转，同时将第一基板上的器件芯片的至少一部分接触并粘接到选择性粘接区域的至少一部分上，而将器件芯片的至少一部分从第一基板剥离；反转工序，使具有第四粘接层的第二辊和第一辊的选择性粘接区域上的器件芯片相接触并粘接，使第二辊和第一辊在彼此相反的方向上旋转，由此将器件芯片从选择性粘接区域剥离；以及第二移载工序，使第二辊旋转，同时将器件芯片接触并粘接到第二基板的粘接层上，而从第二辊剥离所述器件芯片。
另外，涉及本发明的电子器件的制造方法，其特征在于，在上述结构中，第一粘接层和所述器件芯片的粘接力比选择性粘接区域和器件芯片的粘接力弱；选择性粘接区域和所述器件芯片的粘接力比所述器件芯片和所述第四粘接层的粘接力弱；第四粘接层和所述器件芯片的粘接力比所述第二粘接层和所述器件芯片的粘接力弱。
另外，涉及本发明的电子器件的制造方法，其特征在于，包括：准备第一基板和第二基板的工序，第一基板具有第一粘接层且在第一粘接层上粘接有多个器件芯片，第二基板具有第二粘接层；第一取出工序以及第一移载工序；以及第一取出工序、反转工序以及第二移载工序。
通过使用第一辊和第二辊进行移载，能够在第一基板和第二基板之间反转器件芯片的表面和背面的关系，在所制造的产品中，例如根据器件芯片和其他电路、元件等的连接，能够适当地至少选择性组合器件芯片的表面和背面。另外，能够一举进行器件芯片的反转，能够将伴随反转的生产节拍时间的增加最小化。
另外，涉及本发明的电子器件的制造方法，其特征在于，包括：通过多次反复第一取出工序；以及平行移动工序，将器件芯片移载到第一辊的选择性粘接区域，平行移动工序是在所述第一取出工序之后，使第一辊和第一基板分开，将第一基板在与第一辊的旋转轴平行的方向上移动的工序。
通过这样反复进行移载，即使是在与所述第一基板的面积相比，第二基板的面积较大的情况下，也能够在第二基板上的所需部位，用相同的第一基板来配置器件芯片，能够降低配置器件芯片的生产节拍时间，消减制造成本。
另外，涉及本发明的电子器件的制造方法，其特征在于，在上述结构中，所述选择性粘接区域是凸状部。
这样，通过将第一辊的选择性粘接区域设为从周围的粘接层突出形状的凸状部，由此能够在第一辊的特定区域选择性地粘接器件芯片。另外，根据电子器件，适当调整第一辊的粘接层上的凸状部的配置，从而能够在第一辊的所需部位，以所需的位置精度粘接所需数量的器件芯片。
涉及本发明的电子器件的制造装置，其特征在于，包括：移动引导件、第一输送台、第二输送台和第一辊，第一输送台包括：第一移动装置，使第一输送台在移动引导件上移动；和横移装置，在与移动引导件的长度方向垂直的方向上移动，第二输送台包括使第二输送台在移动引导件上移动的第二移动装置，第一辊包括：第一旋转轴；使第一辊升降的第一升降装置；使第一辊绕第一旋转轴旋转的第一旋转装置；以及控制第一辊的第一旋转轴的长度方向和/或其铅直方向相对于第一输送台的倾斜的机构，在第一辊上安装有第三粘接层，第三粘接层包含选择性粘接区域。
通过上述装置结构，利用升降装置将第一辊下降到选择性粘接区域与载置于第一输送台的第一基板的第一粘接层上的器件芯片相接触的位置，使选择性粘接区域与第一基板表面相接触，旋转第一辊，并且移动第一输送台，通过选择性粘接区域的粘接力和第一旋转装置的旋转运动，第一基板上的器件芯片至少选择性地剥离并粘接于选择性粘接区域，即由此被取出，之后，第一辊上升，第二输送台向第一辊下方移动，通过第一辊的第一升降装置使第一辊下降，选择性粘接区域上的器件芯片与第二输送台上的第二基板的第二粘接层接触，第一辊旋转，同时移动第二输送台，由此取出选择性粘接区域上的器件芯片并依次移载到第二基板上。由此，与使用平的中转基板的情况相比较，面接触变为线接触，能够减小压入量，以均匀的较小的力气就能够剥离第一基板上的器件芯片，将其移载到产品用基板即第二基板上，能够提高其配置精度，并且降低器件芯片移载所花的生产节拍时间，降低制造成本。
进而，由于第一输送台具有横移装置，能够在将器件芯片从第一基板粘接于第一辊的第三粘接层的选择性粘接区域后，使第一辊离开第一基板，通过横移装置移动第一输送台，将残置在第一基板上的器件芯片选择性地粘接在未粘接有器件芯片的第一辊的选择性粘接区域，反复该工序，由此将需要向第二基板移载的器件芯片从第一辊的选择性粘接区域进行移载。由此，即使是在第二基板的面积比第一基板的面积大的情况下，也能够一举地将器件芯片从第一辊移载到第二基板上，能够降低电子器件制造的生产节拍时间。
涉及本发明的电子器件的制造装置，其特征在于，还具有第二辊，第二辊包括：第二旋转轴；使第二辊升降的第二升降装置；以及使第二辊绕第二旋转轴旋转的第二旋转装置，第一辊或者第二辊中的至少一个具有在与移动引导件的长度方向平行的方向上移动的辊移动装置，第二辊上安装有第四粘接层，选择性粘接区域的粘接力比第四粘接层的粘接力弱。
通过这样的装置结构，能够至少选择性地将载置于第一输送台的第一基板的第一粘接层上的器件芯片粘接于第一辊的第三粘接层的选择性粘接区域上，旋转第一辊，同时移动第一输送台，由此进行取出，接着，通过辊移动装置移动第一辊或第二辊，使粘接在第一辊的第三粘接层的选择性粘接区域上的器件芯片与第二辊的第四粘接层接触，使第一辊和第二辊向彼此相反的方向旋转，由此将第一辊的选择性粘接区域上的器件芯片移载到第二辊的第四粘接层上。此时，选择性粘接区域的粘接力比第四粘接层的粘接力弱，能够可靠地进行移载。
之后，使第一辊和第二辊分开，通过辊移动装置或第二输送台的第二移动装置，使第二辊在载置于第二输送台的第二基板上进行位置对准，通过第二升降装置，使第二辊下降，直到第二辊的第四粘接层上的器件芯片与第二基板的第二粘接层相接触，旋转第二辊，同时移动第二输送台，由此将第四粘接层上的器件芯片移载到第二基板上。因此，能够将第一基板上的器件芯片的表面背面关系进行反转，将器件芯片可靠地移载到第二基板，能够提高第二基板上的器件芯片的配置精度，并且降低移载的生产节拍时间。
另外，由于第一输送台具有横移装置，能够在将器件芯片从第一基板粘接于第一辊的第三粘接层的选择性粘接区域后，使第一辊离开第一基板，通过横移装置移动第一输送台，将残置在第一基板上的器件芯片选择性地粘接在未粘接有器件芯片的第一辊的选择性粘接区域，反复该工序，由此将需要向第二基板移载的器件芯片从第一辊的选择性粘接区域进行移载。由此，即使是在第二基板的面积比第一基板的面积大的情况下，也能够一举地将器件芯片从第一辊移载到第二基板上，能够降低电子器件制造的生产节拍时间。
另外，涉及本发明的电子器件制造装置，其特征在于，在上述结构中，所述选择性粘接区域是凸状部。
这样，通过将第一辊的选择性粘接区域设为从周围的粘接层突出的凸状部，由此能够在第一辊的特定区域选择性地粘接器件芯片。另外，根据电子器件，适当调整第一辊的粘接层上的凸状部的配置，从而能够在第一辊的所需部位，以所需的位置精度粘接所需数量的器件芯片。
此外，本发明不限定于移载像LED这样的发光元件的例子，例如在为了将各种电子器件芯片排列配置在基板上而进行移载时，也可以使用本发明，上述各种电子器件包括使用了受光元件、压电元件、加速度传感器、NEMS或MEMS等的微型器件芯片、基于电荷存储方式或MRAM、FeRaM、PCM等其他方式的存储元件、开关元件、微型计算机等运算处理器件芯片等。
另外，本发明的工艺中没有包含升温工序，因此作为移载侧的基板，还能够有效利用挠性基板、耐热温度较低的低温(80゜C以下)基板。
另外，根据本发明制造的电子器件，即可以可以是产品(最终产品)的一部分或者全部，也可以是为制造最终产品而在产品的制造过程中使用的中间产品(物)或者副产品的一部分或者全部。
发明的效果
根据本发明，形成在第一辊的第三粘接层上的选择性粘接区域(凸状部)相对于第一基板的第一粘接层上形成的器件芯片，进行线接触以选择性地取出器件芯片，因而能够降低接触时的压入量(附着效果)，能够抑制包括有具有弹性的粘接层的凸状部的弹性变形等引起的配置位置精度下降。另外，能够使用第一辊或第一辊以及第二辊而将器件芯片从第一基板一举移载到第二基板，因而能够大幅消减产品制造的生产节拍时间。进而，能够至少选择性地取出器件芯片，并配置于适合最终产品的位置，因此能够得到提高将器件芯片配置到最终产品的自由度的效果。
附图说明
图1是示出第一实施方式的电子器件制造装置的剖面图；
图2是示出第一实施方式的电子器件制造装置的立体图；
图3是第一实施方式的电子器件制造装置中的第一辊与第一基板的接触部的放大图；
图4是示出第一辊的凸状部的配置例的展开图；
图5是示出第一实施方式的电子器件制造装置的动作状态的剖面图；
图6是示出第一实施方式的电子器件制造装置的动作状态的剖面图；
图7是示出第二实施方式的电子器件制造装置的动作状态的俯视图；
图8是示出第二实施方式的电子器件制造装置的动作状态的俯视图；
图9是示出第二实施方式的电子器件制造装置的动作状态的俯视图；
图10是示出第一基板上的器件芯片的移载过程的俯视图。
具体实施方式
(第一实施方式)
以下，对本发明的第一实施方式进行说明。
(装置结构)
图1是第一实施方式的电子器件制造装置的剖面图。
装置基座1上设置有例如由多个平行的轨道构成的移动引导件2。进而，在移动引导件2上搭载有第一输送台3和第二输送台4，能够分别通过第一移动装置5、第二移动装置6沿着移动引导件2进行移动。
第一输送台3在第一移动装置5上具有调准装置7，进而在调准装置7上具有横移装置8，随着第一输送台的移动而移动。
横移装置8能够使第一基板9在与移动引导件2的长度方向垂直的方向(图2中H方向)上移动。横移装置8具有第一基板支撑台(未图示)，该第一基板支撑台能够载置并把持第一基板9，该第一基板具有第一粘接层，并且在上述第一粘接层上粘接有多个电子器件芯片(以下称为器件芯片)17。第一基板支撑台防止由于第一输送台沿着移动引导件2的移动，以及横移装置8的移动造成横移装置8上的第一基板9的位置发生偏移。第一基板支撑台可以是机械性按压并把持第一基板9的侧面或上表面，或者从背面吸引并把持第一基板9，或者不限于这些方式，只要是能够固定第一基板9的位置的装置即可。可以根据第一基板9的形状、性质来选择把持方法。
器件芯片17例如为LED等发光元件、受光元件、压电元件、加速度传感器、使用NEMS或MEMS等的微型器件芯片、基于电荷存储方式或MRAM、FeRaM、PCM等其他方式的存储元件、开关元件、微型计算机等的运算处理器件芯片等器件芯片，但并不限于此。另外，第一基板9由具有第一粘接层并粘接多个器件芯片的平坦的基板构成，该基板例如利用硅晶片、化合物半导体晶片、玻璃基板、蓝宝石等金属氧化物等的基板制成，多数为4英寸到8英寸的圆形的基板，但并不限定于此。另外，第一基板9本身是具有粘着性的基板，因此也可以兼作第一粘接层。这些器件芯片17为所移载的对象物。
调准装置7具有：在与移动引导件2的长度方向平行的方向上移动的机构、以及绕与上述长度方向垂直的铅直方向的(与P方向平行的方向)旋转轴旋转的旋转机构，通过光学的手段等把握第一基板9的位置(第一基板9的基准位置)，在预定的位置，以空间分辨率0.1[μm]的精度，在最大移动距离为数毫米(例如3～5毫米左右)的范围内载置第一基板9(位置对准)。通过上述旋转机构，能够调整相对于移动引导件2的长度方向、或后述的第一辊11的第一旋转轴15的长度方向的角度。
第二输送台4在第二移动装置6上具备调准装置20。调准装置20具有第二基板支撑台(未图示)，以使得能够载置器件芯片17的移动目的地即第二基板10(工件)。第二基板支撑台通过第二输送台4在移动引导件2的长度方向上的移动，能够防止第二基板10的位置发生偏移。在第二基板10上移载器件芯片17的部位形成有第二粘接层。
此外，第二基板10不仅可以是玻璃等硬质的基板，还可以是具有可挠性的柔性基板、对器件芯片的制造工序中的热处理、药品处理、离子处理等工序缺乏抵抗性的基板。
搭载于第二输送台4的调准装置20具有与调准装置7同样的调准精度。
第二基板支撑台可以是机械性按压并固定第二基板10的侧面或上表面的装置，还可以是从背面吸引的装置，另外也可以不限定于此，只要是能够固定第二基板10的位置的装置即可。根据第二基板10的形状、性质来选择把持方法即可。
第二基板10例如在器件芯片17是LED的情况下，可以是显示画面用的基板，伴随着显示装置的大画面化，有时比第一基板9的面积大。另外，第二基板10不限定于显示画面用的基板，其是载置器件芯片17的对象物，依赖于所制造的电子器件的种类、器件芯片17的种类。
如图1所示，在第一输送台3和第二输送台4的上方，设置有圆柱形状的第一辊11(取出用筒辊)和第二辊12(反转用筒辊)。
第一辊11是圆柱形状，如图2所示，具有与移动引导件2的长度方向垂直的旋转轴15，还具有旋转装置(未图示)以绕旋转轴15旋转。为了沿图1的P方向移动第一辊11，在旋转轴15的两端分别具有升降装置(未图示)，并通过分别在铅直方向上独立驱动来控制倾斜，能够进行调整以使得第一基板9的表面和旋转轴15成为平行。
另外，具有以第一辊11的旋转轴15的一端为基准、在铅直方向延伸的支撑轴，第一辊11具备以支撑轴为旋转中心可使旋转轴15的另一端在水平方向上旋转的机构，由此能够调整移动引导件2的长度方向和旋转轴的交差角(倾斜)。该调整可以手动进行也可以是用直动轨道来进行。
第二辊12是圆柱状，如图2所示，具有与移动引导件2的长度方向垂直的旋转轴16(参考图2)，并具有旋转装置(未图示)以绕旋转轴16旋转。为了使第二辊12在图1的P方向上移动，在旋转轴16的两端分别具有升降装置(未图示)，通过分别独立驱动，能够进行调整以使得第二基板10的表面和旋转轴16平行。进而，还具有在与移动引导件2的长度方向平行的方向上前后移动的辊移动装置(未图示)。
绕第一辊11和第二辊12的各旋转轴15、16的旋转，是通过与各旋转轴15、16直接连结的直驱电机以及具有检测固定值以上的高分辨精度的旋转位置检测编码器的组合来进行驱动，并进行旋转角的检测的。
如图2所示，第二辊12的旋转轴16以与第一辊11的旋转轴15平行的方式而设置。
作为第一辊11、第二辊12的直径，从加工精度的观点来看例如可以优选使用100～500[mm]，但并不限于该范围。
与第一辊11的旋转轴15垂直的平面上的半径R1和与第二辊12的旋转轴16垂直的平面上的半径R2可以不相同。两半径相同的情况下，第一辊11和第二辊12接触时，容易确保接触面的压力的均匀性。
如图2、图3所示，在第一辊11的表面安装有选择性粘接区域，具体而言是具有凸状部13，由例如硅橡胶等树脂制成的第三粘接层14a，在第二辊12上安装有硅由橡胶等树脂制成的第四粘接层14b。此外，关于第一粘接层、第二粘接层，也可以使用同样的树脂。
另外，半径R1是从旋转轴15的中心到凸状部13的表面的距离，半径R2是从旋转轴16的中心到第四粘接层14b的表面的距离。器件芯片17粘接于凸状部13或粘接层14b的情况下，是从旋转轴15或旋转轴16的轴中心到器件芯片17的表面、即到与所粘接的面相对的面的距离。进一步详细地说，在使这些辊接触的情况下，为了给与压入量，半径基本定义为：
半径R1＝(从第一辊的中心到凸状部或器件芯片表面)－(压入量或者其1/2)
半径R2＝(从第二辊的中心到粘接面或器件芯片表面)－(压入量或其1/2)，
相接触的对方表面坚硬(硬度高)时，则选择「压入量」，在弹性体的情况下选择「－压入量的1/2」。
第一辊的凸状部材料存在硬度差的情况下，有弹性的一方的变形量变大，因此在进行器件芯片的粘接及剥离时，随着剥离的结束，弹性变形恢复的瞬间，辊的旋转速度(圆周速度、角速度)加快，同样地也有可能发生位置偏移。
为了抑制这些变动，需要控制压入量(附着效果)，例如在形成有器件芯片的基板内器件芯片的配置有疏密的情况下，附着效果发生变动，成为移载的位置精度不良的原因，因而需要控制辊的旋转速度(圆周速度、角速度)。
第三粘接层14a的凸状部13可如下形成，即另行预备与凸状部13对应的凹部的图案，例如金属制的凹版，在凹版上浇入光固化树脂或热固化树脂进行固化。另外，作为第三粘接层14a而使用光固化树脂，也可以使用平板印刷方法。粘接层14a的厚度例如为5～500[μm]，凸状部13中的粘接层的厚度依赖于凸状部13的大小/粘接层的强度，凸状部13是从其他部分的第三粘接层14a突出例如5～250[μm]的形状，但并不限定于上述形状。
此外，也可以不像上述那样由突出的图形状部13来形成选择性粘接区域，而是通过将选择性粘接区域与其他区域相比较，增大粘接力来形成。
即，也可以是，通过具有粘接特性的树脂等，例如紫外线固化树脂来平面地形成第三粘接层14a，对第三粘接层14a，向除了与作为取出对象的器件芯片17的配置位置对应的选择性粘接区域以外的区域，照射紫外线，由此使该部分的树脂聚合而提高硬度，同时使粘着性下降。此外，这种情况下，半径R1的计算式中的「从第一辊中心到凸状部或器件芯片表面」变为「从第一辊中心到第三粘接层14a或器件芯片表面」。
作为选择性照射紫外线的方法，可以使用掩膜来进行曝光处理，即使用该掩膜来选择透光或遮光的照射区域，还可以直接使用紫外线进行描绘。由此，无需制作凹版，即可形成选择性粘接区域。
此外，粘接层的材料可以是紫外线固化型树脂，还可以是热固化型树脂。另外，第三粘接层14a所使用的树脂，不限定于此，只要是相对于该树脂，根据器件芯片17的配置，使选择性粘接区域以外的区域的粘接力降低即可，不特别对组成、方法进行限定。但是，选择性粘接区域以外的区域与器件芯片17的粘接力，设定为低于第一粘接层与器件芯片17的粘接力。
能够通过升降装置使第一辊11的位置下降，直到第一辊11的第三粘接层14a的凸状部13与第一基板9上的器件芯片17接触，而且能够通过升降装置使第二辊12的位置下降，直到第二辊12的第四粘接层14b与第二基板10的粘接层接触。更准确地是，第二辊12的第四粘接层14b上所粘接的器件芯片17能够下降到与第二基板10的粘接层相接触的位置。此外，第四粘接层14b能够与第三粘接层14a同样地使用具有粘着特性的树脂，其厚度例如为5～500[μm]。
第一辊和第二辊的外周面，相对于第一输送台表面和第二输送台表面，从成为平行的基准位置开始进行升降动作，辊的旋转中心轴和输送台的移动轴，通过基准调整而确保了正交精度。
调准装置7能够检测第一辊11的基准位置，并进行第一基板9和第一辊11的调准，调准装置20能够检测第二辊12的基准位置，并进行第二基板10和第二辊12的调准。如上述那样，调准的空间分辨率是0.1[μm]，能够进行最大移动距离为数毫米左右的调准。
通过光学装置识别在第一辊11上形成的凸状部13的位置，并参考其位置信息，通过第一输送台3的调准装置7，与第一基板9上的各器件芯片的位置进行位置对准。相对于在以往使用板状中转基板的情况下，需要在平面上的位置对准，实质上是在直线上的区域的位置对准即可，进一步地，由于能够降低施加的应力，减轻应力引起的失真，提高了位置对准的精度。
根据第一基板9上的器件芯片的配置图案，形成凸状部13。例如，在器件芯片在第一基板9上按固定的间距配置在格子点上的情况下，以与该间距相同、或者以该间距的整数倍的间距，在第一辊11的表面形成凸状部13。另外，如图4(a)所示，间距不一定是固定值，只要是根据移载到第二基板10的配置，以能够选择取出(拾取)器件芯片17的方式，决定凸状部13的图案配置即可。此外，图4是平面展开第一辊11的粘接层14a的图，在图4中，X方向表示平行于第一辊11的旋转轴15的方向，Y轴表示与平行于旋转轴15的方向垂直的方向，是沿着第一辊11的圆周的方向。
第一输送台3在图1中箭头A的方向上，通过第一移动装置5，在移动引导件2上移动，同时维持第一基板支撑台表面的水平位。第一基板9随着第一输送台3以相同速度进行移动。第一辊11与第一移动装置5同步，能够以其位置被固定的状态，由旋转装置沿着图1中箭头B的方向进行旋转。
第一辊11的旋转装置和第一移动装置5独立动作，相互不发生动作干涉，因此，易于使第一输送台3和第一辊11在铅直方向的距离(旋转轴15和第一基板9的表面的最短距离)精度良好地保持固定。
(器件芯片的移载工艺)
以下，使用上述电子器件制造装置来说明将器件芯片从第一基板9移载到第二基板10从而制造电子器件的方法。
首先，将第一粘接层粘接有多个器件芯片17的第一基板9载置于第一输送台3的第一基板支撑台，通过调准装置7进行第一基板9和第一辊11的调准之后，使第一辊11位于第一基板9上。之后，第一辊11下降，使第一基板9上的器件芯片17和第三粘接层14a的凸状部13接触。
此外，在下降后的时点，凸状部13和器件芯片17不一定需要接触，也可以是，在下降后的时点两者不接触，之后，如后述那样使第一辊旋转，并使第一基板移动，由此使凸状部13和器件芯片17相接触。
图3是第一辊11和第一基板9的接触部的放大图。凸状部13与第一基板9的第一粘接层(未图示)上的器件芯片17相接触，并进行粘接。
第一输送台3在A方向上移动，第一辊11在B方向上进行旋转，从而使器件芯片17从第一基板9上剥离，移载到第一辊11上。
通过第一辊11的旋转运动，能够使凸状部13和第一基板9的器件芯片17接触、器件芯片17从第一基板9的剥离以连续过程执行。这是由于，第一辊11旋转时，器件芯片17借助于凸状部13的粘接力而被施加相对于第一基板9朝斜上方的力，从而从第一基板9的表面剥离，然后，从第一基板9的表面剥离的器件芯片17被移载到形成在第一辊11表面的第三粘接层14a上的凸状部13上。
这样，在剥离过程中，器件芯片17分别从端面被抬起，能够减小对各器件芯片17施加的剥离所需的力，从而使得器件芯片17稳定地向第一辊11移载。
进而，相对于现有技术的中转基板为平面，在上述实施方式的装置中，凸状部13和器件芯片17的接触区域位于与第一辊11的旋转轴15平行的直线上。因此，与现有技术相比，接触区域变窄，还能减轻第一辊11对于第一基板9的压力，提高在接触区域的圧力的均匀性。其结果是，抑制了压力引起的在具有凸状部13的粘接层14a上的变形，能够降低器件芯片17在凸状部13上的偏移。
该效果与后述的将第二辊12按压在第二基板10的第二粘接层的情况相同，能够抑制器件芯片17在第二基板10上的配置偏移。
为了将器件芯片17从第一基板9移栽到第一辊11，只要相比于第一基板9的第一粘接层和器件芯片17的粘接力，增强第一辊11的凸状部13和器件芯片17的粘接力即可。
使器件芯片17粘接于第一基板9的第一粘接层的方法，例如在晶片上制造了LED的情况下，能够利用现有的安装技术。即，粘贴于切割框，使用切割后的晶片(半導体基板)即可(例如参考日本特开2003-318205)。此时，切割框相当于第一基板9，切割框的树脂制成的片材相当于第一粘接层，切割后的晶片的各芯片相当于器件芯片17。切割框的树脂制成的片材可以利用市售的已知粘接力的片材，也可以在树脂制成的片材上形成调整了粘接力的粘接层。由此，能够调整第一基板9的第一粘接层和器件芯片17的粘接力。
此外，上述仅仅是一个例子，并不限定于上述例子。器件芯片17也可以是LED以外的器件芯片，只要是对应于器件芯片的种类、制造方法，根据能够规定粘接力的方法，将第一基板9的第一粘接层与器件芯片17进行粘接即可。
如图3所示，调整旋转速度(角速度)以使得第一辊11的各凸状部13分别与第一基板9的各器件芯片17接触。例如，设凸状部13的间距为S，第一基板9的器件芯片17的间距为d。凸状部13的间距和器件芯片17相同时，设第一输送台3的箭头A方向的速度为VA、第一辊11的角速度为ω，则以ω＝ω0＝VA/R1的角速度使第一辊11旋转即可。这里，R1如上所述是第一辊11的半径。此外，图3中示出了间距S和d是固定值(等间隔)的例子。但是对于上述关系式来说，并不依赖于S和d，在不是等间隔的情况下也成立，不一定非要等间隔。
另外，通过从上述ω0开始变更角速度ω，也能够相对地变更凸状部13的间距S和第一基板9的器件芯片17的间距d。例如，将角速度ω变更为不同于ω0的値ω1时，第一基板9的移动量达到间距d所需的时间为d/VA，因此凸状部13的间距S为S＝R1ω1(d/VA)。由此，S/d＝R1(ω1/VA)，间距S和d之比与第一辊11的角速度ω1和第一输送台3的移动速度VA成比例，因此通过变更角速度，能够使凸状部13的间距S和第一基板9上的器件芯片17的间距d不同，例如能够变更数十[μm]左右。另外，相反地也可以变更移动速度VA。
在这种情况下，通过将第一辊11的角速度ω1和第一输送台3的移动速度VA之比设为固定值，能够一律地变更间距之比。进而，在间距S和/或d不是固定值的情况下，将其位置依赖性的信息保管在存储装置等中，按照该信息设定角速度或移动速度，从而能够相对于第一基板9上的器件间距d任意变更凸状部13的间距S。
图4(b)是示出变更图4(a)的凸状部13的配置间距的一个例子的图。通过调整角速度，能够不改变第一基板9的器件芯片17的配置，而变更Y轴方向的配置如图4(a)至图4(b)所示那样。
另外，使第一辊11旋转，同时在A方向以及与A方向垂直的方向上移动第一基板9，则不仅在A方向，在与A方向垂直的方向上也能够变更凸状部13的配置。
图4(c)示出表示上述状況的变更凸状部13的配置的一个例子，是挪动(变更)X轴方向的配置的例子。能够不改变第一基板9的器件芯片17的配置，仅通过第一基板9在与A方向垂直的方向上的移动，就能够将器件芯片17移载到变更了配置的凸状部13。此外，在该情况下，如图4(c)所示，不是变更凸状部13在与A方向垂直的方向上的间距，而是平行移动各凸状部13的位置。
另外，图4(d)中，凸状部13的配置在X轴方向、Y轴方向都发生了偏移，通过调整第一基板9在与A方向垂直的方向上和在A方向上的移动以及第一辊11的角速度，能够不改变第一基板9的器件芯片17的配置而移载到凸状部13上。
如上述那样，不改变第一基板9的器件芯片的配置，就能够将凸状部13的配置从图4(a)变更为图4(b)、(c)、(d)，从相同的第一基板9选择器件芯片17并粘接到各凸状部13上，因此能够如后述那样，在第二基板上变更器件芯片17的配置。由此，能够制造丰富多彩的电子器件。而在现有的使用平坦的中转基板的方式中，不改变第一基板9的器件芯片17的配置是不可能实现的。
在将器件芯片17移载到第一辊11的凸状部13上之后，如图5所示，使第一辊11上升，使第二辊在与A方向相反的方向(C方向)上移动到与第一辊11接触的位置。而且，使第一辊11和第二辊12向彼此相反的方向(B方向以及D方向)旋转。图5示出第一基板9在第一辊11刚刚移栽了器件芯片17之后的位置原地不动的状态，但是第一基板9也可以在与A方向相反的方向上移动而返回原来的位置(参考图1)。
此时，以在第一辊11和第二辊12的接触部位，半径的切线方向的速度彼此相同的方式，设定第一辊11的角速度和第二辊12的角速度。即，第一辊11的旋转轴15圆周的角速度为ωB、第二辊12的旋转轴16圆周的角速度为ωC，由于彼此的旋转方向互为相反方向，因此设定为ωB＝－ωC(R2/R1)。
在第一辊11和第二辊12相接触的部位，由于施加到第一辊11和第二辊12上的力是均等的，因此优选为，将第一辊11的上述半径R1和第二辊12的上述半径R2设为相同的值，即ωB＝－ωC。
与第一辊11的粘接层14a相比较，第二辊12的第四粘接层14b使用具有较强粘接力的树脂。其结果是，第一辊11的器件芯片17从第一辊的粘接层14a的凸状部13剥离，移载到第二辊12的粘接层14b。此外，第四粘接层14b与第三粘接层14a不同，不具有凸状部(选择性粘接区域)，以第四粘接层14b整个表面粘接器件芯片。
之后，如图6所示，第二辊12通过辊移动装置移动到第二基板10上之后，通过升降装置使第二辊12下降，直到粘接在第二辊12上的器件芯片17与第二基板10的第二粘接层表面接触。之后，第二基板10通过移动装置6在与A方向相反的方向即C方向上移动，同时第二辊12按D方向旋转。此外，也可以通过第二移动装置6移动第二输送台4，在第二基板10上进行第二辊12的位置对准。只要确定相对的位置关系，移动哪个装置均可。这在其他确定相对位置的情况也是同样的。
使与第二基板10接触的第二辊12的器件芯片17在第二辊12的切线方向上的速度与第二基板10在C方向上的移动速度相同的方式来设定第二辊12的角速度，使第二辊12按D方向旋转。例如，如果第二基板10在C方向上的移动速度设为VD，因为第二辊12的上述半径为R2，所以第二辊12的角速度设为VD/R2即可。
此外，也可以如同第一辊11的角速度和第一基板9的移动速度的关系那样，将上述第二辊12的角速度设为不同的角速度。由于粘接在第二辊12上的器件芯片17其配置已经过调整而排列，因此通常第二辊12的角速度设为上述关系的角速度即可。
另外，在上述实施方式中，示出了第二基板10的移动方向为C方向的例子，但也可以是在A方向上移动，使第二辊12按与D方向相反的方向旋转。由于分别按照相对的关系确定，因此根据第二基板10的移动方向决定第二辊12的旋转方向即可。这在第一辊11和第一基板9的关系中也是同样的，均不限定于上述实施方式的移动方向。
另外，也可以通过将第二辊12例如按D方向旋转的同时在A方向上平行移动，而将器件芯片17移载到第二基板10。但是，第二辊12的旋转装置和使第二基板10在水平方向上平行移动的移动装置6独立进行动作，由此相互的动作不会发生干涉，容易使第二辊12和第二基板10的铅直方向的距离精度良好地保持固定。
这样，器件芯片17从第一基板9经由第一辊11的凸状部13和第二辊12移载到第二基板10上。因此，凸状部13的配置决定第二基板10的器件芯片17的配置。凸状部13的配置可如上述那样进行调整，例如在第二基板10的中心部分，可以扩大或者缩小器件芯片17之间的距离。
此外，说明了为了从第一辊11向第二辊12移载器件芯片17，平行移动第二辊12而与第一辊11接触的例子。但是也可以在第一辊11上具备辊移动装置，由此使第一辊11平行移动而与第二辊12接触。
这样，能够一举将器件芯片17从第二辊12移栽到第二基板10，因此能够大幅消减生产节拍时间。
此外，为了使第二基板10上的器件芯片17的表面和背面的关系与第一基板9相同，也可以不使用第二辊12，而将粘接在第一辊11的凸状部13上的器件芯片17直接移载到第二基板10。此时，第一辊11上也可以具有辊移动装置。
在不使用第二辊12的情况下，不难理解在上述的说明中，设第二辊12为第一辊11，即可将器件芯片17移载到第二基板10上，这里省略其详细的说明。
另外，通过区分使用第一辊11和第二辊12，组合仅使用第一辊11的移栽以及、使用第一辊11和第二辊12的移载，能够选择性地一举形成混合了器件芯片的表面和背面的配置。
例如，从第一基板9经由第一辊11将反转了表面背面关系的器件芯片17粘接到第二辊12上，之后在第一辊11上安装具有其配置有所不同的凸状部13的粘接层14a，从第一基板9将器件芯片17粘接到没有反转表面背面关系的第一辊11的凸状部13上，之后依次将器件芯片17从第一辊11移载到第二基板10，并将器件芯片17从第二辊12移载到第二基板10，或者也可以按其相反顺序依次进行移载。另外，首先将器件芯片17从第一基板9经由第一辊11移载到第二基板10，之后在第一辊11上安装具有其配置有所不同的凸状部13的粘接层14a，将器件芯片17从第一基板9经由第一辊11和第二辊12而移载到第二基板10，或者也可以按其相反的顺序进行移载。
至于是否需要使用第二辊12，只要比较在第二基板10上的器件芯片17的设置状态和在第一基板9上的器件芯片17的设置状态即可判断。以下，关于是否需要使用第二辊12，为了便于理解进行例示，但并不限于这些例子。
例如，将器件芯片17移载到第二基板10后，根据器件芯片17的电气端子(例如，电力用连接端子、电信号用连接端子)与第二基板10上的其他电路的电气连接端子的电气布线的形成方法进行选择即可。以下是一个例子，即器件芯片17为LED、发光面在第一基板9的上表面(表面)，LED的电力供给端子位于其相对面的情况下，使用第二辊来反转表面背面关系，在第二基板10上，将具有LED的电力供给端子的面配置于上面，之后形成导电性布线，与配置在第二基板10上的开关电路等进行电气连接。
另外，器件芯片17是存储元件，在第一基板9的上表面侧具有电气连接端子(电力供给用和电气信号用端子)的情况下，也可以不使用第二辊12，不反转存储装置的表面背面关系而从第一辊11移载到第二基板10。
如上述那样，从第一基板9开始，依次向第一辊11、第二辊12、第二基板10移载器件芯片17，因此需要像已经说明的那样的与器件芯片17的粘接力的关系。即、粘接力按(第一基板9的第一粘接层的粘接力)＜(第一辊11的第三粘接层14a的选择性粘接区域的粘接力)＜(第二辊12的第四粘接层14b的粘接力)＜(第二基板10的第二粘接层的粘接力)的顺序变大。此外，有时也不使用第二辊12。另外，如上所述，选择性粘接区域相当于凸状部13。
通过改变粘接层的材料的配合，可以控制粘接层的粘接力。作为粘接层的材料，没有特别的限定。例如，作为公知的粘接剂，可以从如下粘接剂中选择至少一种以上组合。即，丙烯酸类粘接剂、橡胶类粘接剂、乙烯基烷基醚类粘接剂、硅酮类粘接剂、聚酯类粘接剂、聚酰胺类粘接剂、聚氨酯类粘接剂、氟类粘接剂、环氧类粘接剂、聚醚类粘接剂等。
另外，上述粘接层的材料中，根据需要，也可以适当含有选自粘度及剥离度的调节剂、粘接赋予剂、增塑剂、软化剂、由玻璃纤维、玻璃珠、金属粉、其他无机粉末等构成的填充剂、颜料、染料等着色剂、pH调节剂、抗氧化剂、紫外线吸收剂等添加剂中的一种以上添加物。
表1示出了变更粘接层的材料组成的配合，而研究其粘接力和硬度的结果的例子。如表1所示，通过变更配合能够改变粘接力。另外，通过变更配合，也能改变粘接层的硬度。此外，硬度是根据JIS K6253进行测定，粘接力根据JIS Z 0237进行测定的。
[表1]
配合 粘接力[kg/cm<sup>2</sup>] 硬度[°]
A 0.36 60.0
B 0.46 43.0
C 0.73 27.7
D 0.83 42.7
E 0.92 35.3
F 0.74 14.7
G 0.85 16.7
树脂的硬度低的情况下，粘接层彼此接触，则由于变形，会降低器件芯片17的配置精度，因而需要一定程度的硬度。另外，硬度高的树脂有粘接力变弱的倾向，因而也需要从粘接力的观点出发进行考虑。例如，在表1的硅酮树脂的情况下，可以优选地在30～60的硬度范围内，选择期望硬度的树脂作为各粘接层。
作为从表1列举的树脂中选择的上述粘接力的组合，例如，能够作为第一基板9的第一粘接层使用A配合，作为第一辊11的第三粘接层使用B配合，作为第二辊12的第四粘接层使用D配合，作为第二基板10的第二粘接层使用E配合。
关于粘接层的膜厚，可以在上述范围内进行任意设定。例如优选为5～100μm，更优选10～60μm。
在粘接层的厚度未满5μm的情况下，会出现贴合性的降低，环境温度变化较大时耐久性降低。另外，例如在厚度未满5μm的情况下，将粘接材料使用于具有凸状部13的第一辊11时，有可能会出现如下问题。(1)根据压入量，有时还会粘接到除了粘接于凸状部13想取出的部分以外的器件芯片17。(2)在形成粘接层时，需要将等离子层等作为底层的情况下，由于等离子的浸透等，粘接层的組成/性能受到影响。(3)构成粘接层的弹性体层过薄时，不能获得压入时的厚度方向的逸散(应力的分散)，器件芯片17的压入应力增大，器件芯片17有可能破损，或者凸状部13发生变形。(4)存在装置的精度极限的问题隐患。另外，在用于第二辊12的情况下，存在上述(2)、(3)以及(4)的问题隐患。
另一方面，粘接层的厚度为100μm以上的情况下，粘接材料的组成物的涂覆、干燥时气泡的残留、粘接层的厚度平面内的均匀性不均匀的问题，有可能造成粘接性能低下的原因。例如，厚度为100μm以上的情况下，用于具有凸状部13的第一辊11时，存在如下问题。(1)如果过厚则相对于压入的反力减小，取出时所需的对器件芯片17的附着力变小，出现无法取出的情况，因此需要增大压入量。(2)压入量变大时，变形量变大，出现位置精度下降的问题。
另外，关于凸状部13的高度，由于还与接地面积有关联性，因此优选长宽比为4以下。器件芯片17的位置精度受凸状部13变形等的影响。若考虑位置精度，凸状部13的形状优选为，从没有凸状部13的部分的第三粘接层14a起，高度在5～60μm以下，长宽比在4以下、截面形状的侧面不是垂直而是具有20～80的锥形角，尤其是为了实现高位置精度(例如微米数量别)，其最优的形状条件优选为，从没有凸状部13的部分的第三粘接层14a起，高度为10～40μm、长宽比为2～3、侧面的锥形角为30～60度。凸状部13的形状除了考虑位置精度，还要考虑作为移载对象的器件芯片的形状、物理特性(硬度、表面状态等)等，从上述范围内适当选择。这样，关于选择性粘接区域，不仅能够根据凸状部13的配置来设定器件芯片的配置部位，还能够对其形状进行最优化以适合器件芯片。
进而，在形成粘接层的工序中，一般，粘接层变厚时则发生树脂固化时的收缩而引起缩回(体积收缩)，因而如果过厚，则会发生形状稳定性降低、粘接层形成时混入气泡的危险性增大这样的问题。因此，关于气泡等的混入，需要在材料的混合时采用真空搅拌技术，需要通过界面的接触角来控制材料流入母模(凹版)。另外，在粘接层较薄的情况下，存在表面张力引起的破裂/偏移的影响。由于贴合性的考虑而使用等离子层，则由于等离子层的溶解/浸透等，会出现对粘接层的組成造成影响的问题。
此外，也可以在第二基板10上配置了器件芯片17之后，例如通过将UV固化树脂形成在器件芯片17以及第二基板10上，由此固定器件芯片17。
(第二实施方式)
以下说明第二实施方式。
例如，在移载LED情况下，为了制造粘接于第一基板9的器件芯片，使用在半导体工艺中所使用的圆形的晶片，单晶硅的情况下，大多使用4～8英寸的晶片，最大为12英寸。在III-V族化合物半导体的情况下，大多使用3～4英寸的晶片，第一基板9的尺寸由这些晶片尺寸所决定。而第二基板10有时例如可以是对角线长度为50英寸等的大画面的显示装置。这样，在第一基板9和第二基板10的大小互不相同的情况下，尤其是第二基板10的尺寸(宽度)比第一基板9大的情况下，本实施方式也能有效应对。
如图7所示，设定如下：第一辊11上形成有凸状部13的区域在旋转轴15方向上的长度L，与第二基板10上移载器件芯片17的区域(移载区域18)的宽度(在与旋转轴15平行的方向上的长度)W相同或者在其之上。
第一辊11的凸状部13的一端，例如图中右端(虚线α)与形成在第一基板9上的器件芯片17之中、用于移载的所剥离的器件芯片17的剥离区域19的图中右端(虚线β)进行位置对准。即，在A方向上移动第一基板9，使第一辊11旋转时，调整第一基板9的位置以使得凸状部13的两端之中的一端粘接第一基板9上的器件芯片17。通过横移装置8，在与第一辊11的旋转轴15的长度方向平行的方向上移动第一基板9，由此进行第一基板9的位置调整。
此外，凸状部13和第一基板9上的上述位置关系(虚线α和虚线β的关系)是一示例，该位置关系能够根据凸状部13和第一基板9的器件芯片17的配置以及凸状部13的形状和器件芯片17的形状，适当地进行设定。只要能够从凸状部13取出预定区域的器件芯片17即可。
例如，各凸状部13的形状能够根据各器件芯片17的形状而进行改变，可以是相同形状，也可以是圆形、椭圆形、矩形等，与1个器件芯片17对应的凸状部13可以由1个凸状部构成，也可以是多个凸状部的集合。另外，也可以将凸状部13的形状设定得比器件芯片17的形状宽，或者窄也行。例如，在凸状部13的形状比器件芯片17窄的情况下，虚线β向图面左侧移位，也可以在凸状部13的形状比器件芯片17宽的情况下，虚线β向图面右侧移位。
之后，将第一辊11的凸状部13下降到能够与第一基板9的器件芯片17的表面相接触的位置。而且，使第一基板9向A方向移动，并且旋转第一辊11，将第一基板9上的器件芯片17选择性地粘接到凸状部13上。关于第一辊11的旋转速度与第一基板9的移动速度、移动方向的关系，如第一实施方式记载所述。
接着，如图8所示，使第一辊11上升，将第一基板9返回到粘接器件芯片17之前的位置，在E方向上移动与从第一基板9剥离器件芯片17的区域(剥离区域19)的宽度相当的距离、即在与第一辊11的旋转轴15的长度方向平行的方向上、并且朝着第一辊11的凸状部13中没有粘接器件芯片17的区域，移动第一基板9。此时，如后述那样，进一步移动第一基板，以使得器件芯片17能够移载所需的距离(所需间距的量)，另外，第一辊11旋转到没有粘接器件芯片17的凸状部13能够接着进行器件芯片17的移载的位置。
之后，重复上述工程即基于第一辊11的器件芯片17的剥离以及第一辊11的旋转和第一基板9的移动(参考图8)，如图9所示，将器件芯片17粘接到第一辊11的凸状部13的全部上、或者为了移载到第二基板10而所需要的部位的凸状部13上。
此外，为了移载到与多个不同尺寸的产品对应的不同的第二基板10，预备好具有与最大尺寸对应的凸状部13的第一辊11，则在制造对应较小尺寸的产品时，能够利用对应最大尺寸的凸状部13的一部分。由此，能够利用相同的第一辊的第三粘接层14a来制造多个电子器件产品。
之后，与第一实施方式同样地，将粘接在第一辊11的凸状部13上的器件芯片17移载到第二辊12，将粘接在第二辊11上的器件芯片17移载到第二基板10上。
此外，如在第一实施方式中所述那样，也可以不使用第二辊12而将器件芯片17从第一辊11移载到第二基板10。进而，也可以组合仅使用第一辊11进行移载的工序和、使用第一辊11和第二辊12进行移载的工序，适当地进行表面背面关系不同的器件芯片的移载。
在上述实施方式中，多次将器件芯片17从第一基板9移载到第一辊11。在一次的移载工序中，移载到第一辊11的器件芯片17即从第一基板9上消失。因此，在下一次的移载工序中，由于要将器件芯片17从第一基板9移载到第一辊11，例如将第一基板上的器件芯片17移位一个间距的量等，适当调整第一基板9的位置。
以下使用图10说明多次移载中需要进行第一基板9的位置调整。为了说明简单，假想第一基板9上的器件芯片17位于等间隔的格子的各交点上的情况。图10是示出第一基板9的器件芯片17的移载过程的俯视图。图10中，将与A方向平行的方向设为X轴，与A方向垂直的方向设为Y轴。
如图10(a)所示，将X方向上的m个、Y方向上的n个器件芯片17设为1个单位(单元)。m、n为正整数，任意一者为大于1的整数。1个单位上具有mn个器件芯片17。此外，从第一基板9到第一辊11，在仅进行1次器件芯片17的移载工序的情况下，m、n也可以都为1。
如图10(b)所示，通过第一次的移载，来自各单位的1个器件芯片17从第一基板9移载到第一辊11。
如图10(c)所示，在进行第二次移载的情况下，将第一基板9移动与剥离区域19的宽度相当的距离后，进一步在X方向、或Y方向上移动器件芯片17的配置的1个间距的量，将器件芯片17从第一基板9移载到第一辊11。图10(c)表示在X方向上移动1个间距的量，然后移载器件芯片17的例子。
以下同样，从第一基板9的mn个的器件芯片17的各单位中，一个一个地将器件芯片17从第一基板9移动到第一辊11。
此外，图10中是在X方向上进行了移动，也可以在Y方向上进行移动，还可以在X方向和Y方向都移动1个间距的量。另外，只要在mn个的单位内，还可以使第一基板9移动比一个间距的量大的距离，能够在单位内的任意位置适当地移载器件芯片17。
上述说明示出了器件芯片17配置在等间隔格子点上的例子。只要按照所决定的规则配置器件芯片，就能够将多个器件芯片17构成为1个单位。由此，通过多次从1个相同的第一基板9向第一辊11移载，能够将所需数量的器件芯片17移载(粘接)到凸状部13上。此外，所需数量是，待移载到第二基板10上的器件芯片17的数量。
另外，上述例子例示了用于多次移载器件芯片17的系统性的方法(步骤)，但不限定于该方法，为了多次移载，也可以适当地移动第一基板9。
此外，为了将更多的器件芯片17移载到凸状部13，可以使用多个第一基板9，并适当地交换基板。另外，也可以通过将粘接有不同种类的器件芯片17的多种种类的第一基板9适当地进行交换，能够在相同的第一辊11上移载多个不同种类的器件芯片17。
在该情况下，也能够应对面积较大的产品的移载，并且能够一举进行从第一辊11到第二辊12或者从第二辊12到第二基板10的移载，而能够降低生产节拍时间，从而降低产品的制造成本。
标号说明
1：装置基座
2：移动引导件
3：第一输送台
4：第二输送台
5：第一移动装置
6：第二移动装置
7：调准装置
8：横移装置
9：第一基板
10：第二基板
11：第一辊
12：第二辊
13：凸状部
14a：第三粘接层
14b：第四粘接层
15：旋转轴
16：旋转轴
17：器件芯片
18：移载区域
19：剥离区域
20：调准装置。

Claims (3)

1.一种电子器件的制造装置，其特征在于，
包括移动引导件、第一输送台、第二输送台和第一辊，
所述第一输送台具有：
第一移动装置，使所述第一输送台在所述移动引导件上移动；和
横移装置，在与所述移动引导件的长度方向垂直的方向上移动，
所述第二输送台具有使所述第二输送台在所述移动引导件上移动的第二移动装置，
所述第一辊具有：
第一旋转轴；
使第一辊升降的第一升降装置；
使所述第一辊绕所述第一旋转轴旋转的第一旋转装置；以及
相对于第一输送台在与所述第一辊的第一旋转轴的长度方向平行的方向上移动的机构和控制与所述长度方向垂直的铅直方向的倾斜的机构，
在第一辊上安装有包括选择性粘接区域的第三粘接层。
2.根据权利要求1所述的电子器件的制造装置，其特征在于，
还具有第二辊，
所述第二辊包括：
第二旋转轴；
使第二辊升降的第二升降装置；以及
使第二辊绕第二旋转轴旋转的第二旋转装置，
所述第一辊和所述第二辊中的至少一者具有在与所述移动引导件的长度方向平行的方向上移动的辊移动装置，
在所述第二辊上安装有第四粘接层，
所述选择性粘接区域的粘接力比所述第四粘接层的粘接力弱。
3.根据权利要求1或2所述的电子器件的制造装置，其特征在于，
所述选择性粘接区域是凸状部。
CN201910022584.5A 2016-03-25 2017-02-27 电子器件的制造装置 Active CN110061102B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016062627A JP6312270B2 (ja) 2016-03-25 2016-03-25 デバイスチップを用いた電子デバイスの製造方法およびその製造装置
JP2016-062627 2016-03-25
CN201780003160.3A CN108028208B (zh) 2016-03-25 2017-02-27 使用器件芯片的电子器件的制造方法及其制造装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201780003160.3A Division CN108028208B (zh) 2016-03-25 2017-02-27 使用器件芯片的电子器件的制造方法及其制造装置

Publications (2)

Publication Number Publication Date
CN110061102A CN110061102A (zh) 2019-07-26
CN110061102B true CN110061102B (zh) 2020-03-06

Family

ID=59900008

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201780003160.3A Active CN108028208B (zh) 2016-03-25 2017-02-27 使用器件芯片的电子器件的制造方法及其制造装置
CN201910022584.5A Active CN110061102B (zh) 2016-03-25 2017-02-27 电子器件的制造装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201780003160.3A Active CN108028208B (zh) 2016-03-25 2017-02-27 使用器件芯片的电子器件的制造方法及其制造装置

Country Status (7)

Country Link
US (3) US10461058B2 (zh)
EP (1) EP3442011B1 (zh)
JP (1) JP6312270B2 (zh)
KR (1) KR101937114B1 (zh)
CN (2) CN108028208B (zh)
TW (2) TWI628726B (zh)
WO (1) WO2017163775A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6312270B2 (ja) 2016-03-25 2018-04-18 株式会社写真化学 デバイスチップを用いた電子デバイスの製造方法およびその製造装置
KR102417917B1 (ko) * 2016-04-26 2022-07-07 삼성전자주식회사 공정 시스템 및 그 동작 방법
JP6842404B2 (ja) * 2017-12-08 2021-03-17 信越化学工業株式会社 粘着性基材の製造方法
US20190181122A1 (en) * 2017-12-13 2019-06-13 Innolux Corporation Electronic device and method of manufacturing the same
JP2020025064A (ja) * 2018-07-31 2020-02-13 アルディーテック株式会社 発光素子集積装置の製造方法および発光素子配列装置
CN109244021B (zh) * 2018-08-29 2020-09-18 华中科技大学 一种基于转印轴差速匹配的微器件巨量转移装置及方法
CN109407367B (zh) * 2019-01-07 2021-09-28 京东方科技集团股份有限公司 一种面光源的打件装置及其打件方法
CN110349897B (zh) * 2019-08-12 2024-03-29 深圳市思坦科技有限公司 芯片转移装置
TWI757648B (zh) * 2019-10-21 2022-03-11 隆達電子股份有限公司 取料裝置
JP7465197B2 (ja) * 2019-12-17 2024-04-10 芝浦メカトロニクス株式会社 素子実装装置
WO2021201037A1 (ja) * 2020-03-30 2021-10-07 Tdk株式会社 スタンプツール、搬送装置および素子アレイの製造方法
JP7469937B2 (ja) 2020-03-30 2024-04-17 Tdk株式会社 スタンプツール保持装置および素子アレイの製造方法
CN112967991B (zh) * 2020-11-25 2022-10-21 重庆康佳光电技术研究院有限公司 转移装置、系统及方法
CN114695168A (zh) * 2020-12-30 2022-07-01 深圳Tcl新技术有限公司 一种芯片转移方法以及转移装置
JP6978129B1 (ja) * 2021-03-18 2021-12-08 株式会社写真化学 デバイスチップの移載機構
WO2023032241A1 (ja) * 2021-09-06 2023-03-09 株式会社写真化学 電子デバイス、電子デバイスの製造方法、及び、デバイスチップの移載方法
JP7114144B1 (ja) * 2021-09-06 2022-08-08 株式会社写真化学 電子デバイスの製造方法、及び、デバイスチップの移載方法
WO2023136725A1 (en) * 2022-01-17 2023-07-20 Morphotonics Holding B.V. Transfer process for micro elements
EP4227981A1 (en) * 2022-02-15 2023-08-16 Nexperia B.V. Curved wafer stage
JP7097656B1 (ja) * 2022-03-08 2022-07-08 株式会社写真化学 電子部品移載方法、電子機器の製造方法、及び電子機器の製造装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3395845A (en) 1966-09-08 1968-08-06 Corning Glass Works Chip bonding machine
KR0145258B1 (ko) 1993-11-16 1998-08-17 모리시타 요이찌 전자부품의 본딩장치
JPH08230367A (ja) 1994-12-27 1996-09-10 Mitsubishi Electric Corp 非接触型ｉｃカードならびにその製造方法および装置
US5952713A (en) 1994-12-27 1999-09-14 Takahira; Kenichi Non-contact type IC card
US6208419B1 (en) * 1998-11-18 2001-03-27 Fuji Photo Film Co., Ltd. Method of and apparatus for bonding light-emitting element
DE10203601A1 (de) * 2002-01-30 2003-08-14 Siemens Ag Chipentnahmevorrichtung, Chipentnahmesystem, Bestücksystem und Verfahren zum Entnehmen von Chips von einem Wafer
US7023347B2 (en) * 2002-08-02 2006-04-04 Symbol Technologies, Inc. Method and system for forming a die frame and for transferring dies therewith
US20040072385A1 (en) * 2002-10-15 2004-04-15 Bauer Donald G. Chip alignment and placement apparatus for integrated circuit, mems, photonic or other devices
US6926950B2 (en) * 2002-12-20 2005-08-09 Sca Hygiene Products Ab Production of a dyed patterned web
JP3739752B2 (ja) * 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
KR101226260B1 (ko) * 2004-06-02 2013-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP4734857B2 (ja) * 2004-06-25 2011-07-27 シンフォニアテクノロジー株式会社 Ｉｃチップ実装体の製造装置
CN101018722B (zh) * 2004-09-22 2011-09-07 哈里斯股份有限公司 转移装置
US7332361B2 (en) * 2004-12-14 2008-02-19 Palo Alto Research Center Incorporated Xerographic micro-assembler
US7623034B2 (en) * 2005-04-25 2009-11-24 Avery Dennison Corporation High-speed RFID circuit placement method and device
DE102005022780B4 (de) * 2005-05-12 2017-12-28 Infineon Technologies Ag Halbleiterchips für Tag-Anwendungen und Verfahren zur Packung von Halbleiterchips
JP4616719B2 (ja) * 2005-07-20 2011-01-19 富士通株式会社 Ｉｃチップ実装方法
FR2891665A1 (fr) * 2005-09-30 2007-04-06 K Sa As Procede et dispositif d'extraction d'une puce electronique a partir d'une tranche de silicium et transport de la puce jusqu'a son montage sur un dispositif electronique
US7569932B2 (en) * 2005-11-18 2009-08-04 Checkpoint Systems, Inc. Rotary chip attach
US20070137773A1 (en) * 2005-12-16 2007-06-21 Yung-Fong Chen Die bonding apparatus and method of operating the same
JP4829033B2 (ja) * 2006-08-09 2011-11-30 株式会社小森コーポレーション 情報記録媒体供給装置
JP2009152387A (ja) 2007-12-20 2009-07-09 Sony Corp 電子デバイスの製造方法、転写用電子デバイス基板および表示装置
KR101022017B1 (ko) * 2008-10-01 2011-03-16 한국기계연구원 계층화 구조물 제조 장치
JP5322609B2 (ja) * 2008-12-01 2013-10-23 日東電工株式会社 半導体装置製造用フィルムロール
CN102273333B (zh) * 2009-01-08 2014-06-04 松下电器产业株式会社 部件装配装置及部件装配方法
JP6312270B2 (ja) 2016-03-25 2018-04-18 株式会社写真化学 デバイスチップを用いた電子デバイスの製造方法およびその製造装置
KR101738304B1 (ko) * 2016-05-31 2017-05-19 한국광기술원 형광체 전사장치
US10559554B2 (en) * 2016-08-11 2020-02-11 Lumens Co., Ltd. Method for fabricating LED module using transfer tape
WO2018070666A1 (ko) * 2016-10-11 2018-04-19 주식회사 루멘스 Led 디스플레이 모듈 및 그 제조방법

Also Published As

Publication number Publication date
JP2017175087A (ja) 2017-09-28
EP3442011B1 (en) 2023-04-26
TW201801203A (zh) 2018-01-01
TWI628726B (zh) 2018-07-01
EP3442011A4 (en) 2019-11-06
US20190067237A1 (en) 2019-02-28
CN110061102A (zh) 2019-07-26
CN108028208B (zh) 2019-05-14
TWI654587B (zh) 2019-03-21
US20200006279A1 (en) 2020-01-02
CN108028208A (zh) 2018-05-11
WO2017163775A1 (ja) 2017-09-28
TW201843667A (zh) 2018-12-16
KR101937114B1 (ko) 2019-01-09
US11749636B2 (en) 2023-09-05
JP6312270B2 (ja) 2018-04-18
US10461058B2 (en) 2019-10-29
EP3442011A1 (en) 2019-02-13
KR20180088632A (ko) 2018-08-06
US20210335747A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
CN110061102B (zh) 电子器件的制造装置
TWI511225B (zh) Substrate transfer device and substrate assembly line
JP6364537B2 (ja) デバイスチップを用いた電子デバイスの製造装置
CN106228913B (zh) 转印设备及其转印方法
TW201142977A (en) Transfer apparatus, transfer method, exposure apparatus, and device manufacturing method
TWI742490B (zh) 微小構造體移載裝置、模板頭單元、微小構造體移載用模板零件及微小構造體積體零件的移載方法
WO2004047057A1 (ja) 画素制御素子の選択転写方法、画素制御素子の選択転写方法に使用される画素制御素子の実装装置、画素制御素子転写後の配線形成方法、及び、平面ディスプレイ基板
CN109075105B (zh) 用于制造多个电子电路的设备和方法
JP4761026B2 (ja) 素子転写装置、素子の転写方法および表示装置の製造方法
WO2022196161A1 (ja) デバイスチップの移載機構及び移載方法
KR102152009B1 (ko) 볼 탑재 장치
WO2019012584A1 (ja) 搬送装置、及び、搬送方法
KR20140000495A (ko) 기판 합착 장치용 라미네이팅 장치 및 방법, 및 이를 구비한 기판 합착 장치 및 방법
CN115210855A (zh) 元件阵列的加压装置、制造装置和制造方法
KR20210005371A (ko) 기판 얼라인 유닛 및 기판 처리 장치
JP7114144B1 (ja) 電子デバイスの製造方法、及び、デバイスチップの移載方法
WO2023032241A1 (ja) 電子デバイス、電子デバイスの製造方法、及び、デバイスチップの移載方法
KR20220158624A (ko) 기판 보유지지구, 기판 보유지지장치, 성막 시스템, 및 전자 디바이스의 제조방법
KR20230017663A (ko) 접착층 형성 장치와 이를 포함하는 표시 장치 제조 시스템
KR20220157225A (ko) 표시 장치 제조 시스템
CN116259690A (zh) 加工装置、显示面板以及显示面板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant