CN110034760B - A/d转换器 - Google Patents
A/d转换器 Download PDFInfo
- Publication number
- CN110034760B CN110034760B CN201910018599.4A CN201910018599A CN110034760B CN 110034760 B CN110034760 B CN 110034760B CN 201910018599 A CN201910018599 A CN 201910018599A CN 110034760 B CN110034760 B CN 110034760B
- Authority
- CN
- China
- Prior art keywords
- converter
- switch
- time
- capacitor
- subtraction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
A/D转换器包括积分器,其具有运算放大器(11)、第一反馈电容器(Cf1)和第二反馈电容器(Cf2);量化器(20),其输出运算放大器的输出信号的量化结果;以及D/A转换器(30,31),其具有D/A转换器电容器(Cd,Cd1,Cd2)。D/A转换器电容器具有连接到运算放大器的输入端子的第一端子以及连接到运算放大器的输出端子的第二端子。D/A转换器通过基于量化结果重复减去累积在第一和第二反馈电容器中的电荷来执行减法运算,并且通过基于量化结果顺序地重复对累积在第一和第二反馈电容器中的一个中的电荷的减法和放大来执行循环运算。
Description
技术领域
本公开涉及一种采用通过D/A转换器重复减法的方法的A/D转换器。
背景技术
在环境和能源问题的背景下,越来越需要以更高的速度和更高的精度控制机动车辆和工业设备以减少废气排放并减少所用的能量。用于控制机动车辆和工业设备的控制电路正变得越来越数字化,并且通常通过A/D转换器将从用于检测设备的物理状态的传感器所输出的模拟信号转换为数字信号,然后使用数字信号处理的结果来控制设备。因此,对高速且高精度的A/D转换器的需求与日俱增。
例如,美国专利No.6,999,014公开了一种增量delta(增量Δ)类型的A/D转换器,其中使D/A转换器的反馈量可变。在上述A/D转换器中,通过使用不同的反馈量,与使用单个反馈量的系统相比,可以减少A/D转换所需的电路操作的循环数,并且高速A/D转换可以在A/D分辨率相对较低的范围内实现。
然而,美国专利No.6,999,014中公开的A/D转换器存在的问题是,随着A/D转换的分辨率增加,A/D转换所需的循环数呈指数增加。
另外,由于在从使用D/A转换器的大反馈量进行的A/D转换操作过渡到使用小反馈量进行A/D转换操作的过程中信号未被放大,因此问题在于,随着分辨率变高,即随着精度变高,在用于量化运算放大器的输出的量化器中所使用的比较器所需的精度变得更高。
为了实现高精度A/D转换,大反馈量与小反馈量的比率需要高精度。尽管反馈量的幅值通常根据电容元件或电阻元件的元件值来确定,但是电容元件或电阻元件的元件值中存在误差。这使得难以以高精度实现不同幅值的多个反馈量的比率,并且存在当比率以更高分辨率增加时实现比率变得更加困难的问题。
发明内容
本发明的一个目的是提供一种高速且高精度的A/D转换器,其能够减少与高分辨率A/D转换相关的循环数并降低比较器所需的精度和用于确定反馈量的元件所需的精度。
根据本公开的一个方面的A/D转换器包括积分器、量化器以及D/A转换器。积分器包括运算放大器,以及第一反馈电容器和第二反馈电容器,其在运算放大器的第一输入端子和输出端子之间彼此并联连接。量化器输出通过量化从运算放大器的输出端子所输出的输出信号(Vout)所获得的量化结果(Qout)。D/A转换器包括D/A转换器电容器,其具有连接到运算放大器的第一输入端子的第一端子。积分器包括插设在第一反馈电容器和运算放大器的输出端子之间的第一反馈开关以及插设在第二反馈电容器和运算放大器的输出端子之间的第二反馈开关。输入信号输入到第一反馈电容器和第一反馈开关之间的部分以及第二反馈电容器和第二反馈开关之间的部分中的至少一个。D/A转换器电容器在与D/A转换器电容器的第一端子的相反侧上具有第二端子,并且D/A转换器的第二端子连接到运算放大器的输出端子。D/A转换器基于量化结果重复地从在第一反馈电容器和第二反馈电容器中累积的电荷中减去电荷,以执行对输入信号的A/D转换,并且执行减法运算用于输出A/D转换的残差作为运算放大器的输出信号。在减法运算之后,D/A转换器将累积在第一反馈电容器中的电荷传送到第二反馈电容器,以执行放大运算用于放大减法运算中A/D转换的残差。D/A转换器基于通过放大运算所放大的减法运算中A/D转换的残差的量化结果顺序地重复减法和放大,以执行循环运算用于对减法运算中A/D转换的残差进行A/D转换。D/A转换器通过将循环运算中A/D转换的结果与减法运算中A/D转换的结果相加来执行输入信号的A/D转换。
根据上述配置,由于通过借助循环运算的循环A/D转换对通过减法运算的A/D转换的残差进行A/D转换,因此与其中在多级中仅执行通过减法运算的A/D转换并且执行A/D转换的模式相比,可以减少高分辨率循环次数的增加。
此外,由于在已经执行通过减法运算的A/D转换之后执行通过循环运算的A/D转换,因此在用于量化运算放大器输出的量化器中所使用的比较器所需的精度可以保持较低即使在高分辨率A/D转换中。
另外,由于用于减法运算的D/A转换器由单个D/A转换器电容器实现,并且在通过减法运算的A/D转换过程中不切换反馈量,因此可以实现高精度A/D转换,而不受元件的用于确定D/A转换器的反馈量的元件值的误差的影响。
附图说明
从以下结合附图的详细描述将使本公开的其他目的和优点将更加显而易见。在附图中:
图1是示出了根据第一实施例的A/D转换器的示意性构造的电路图;
图2是示出了A/D转换器的操作的时序图;
图3是示出了与采样和保持操作有关的采样时间段的操作的连接图;
图4是示出了与采样保持操作相关的保持时间段以及与减法运算有关的采样时间段的操作的连接图;
图5是示出了与减法运算有关的保持时间段的操作的连接图。
图6是示出了放大运算的连接图;
图7是示出了与循环运算有关的采样时间段的操作的连接图;
图8是示出了与循环运算有关的保持时间段的操作的连接图;
图9是示出了根据第二实施例的A/D转换器的示意性构造的电路图;
图10是示出了A/D转换器的操作的时序图;
图11是示出了第一放大运算的连接图;
图12是示出了根据第二减法运算的采样时间段的操作的连接图;
图13是示出了根据第二减法运算的保持时间段的操作的连接图;
图14是示出了第二放大运算的连接图;
图15是示出了根据第三实施例的A/D转换器的示意性构造的电路图;
图16是示出了A/D转换器的操作的时序图;
图17是示出了与循环运算有关的采样时间段中的操作的连接图;
图18是示出了与循环运算有关的保持时间段的操作的连接图;
图19是示出了与循环运算有关的其他采样时间段的操作的连接图;
图20是示出了根据第四实施例的A/D转换器的示意性构造的电路图;
图21是示出了A/D转换器的操作的时序图;
图22是示出了误差对消操作的连接图;
图23是示出了与循环运算有关的采样时间段的操作的连接图;
图24是示出了与循环运算有关的保持时间段的操作的连接图;
图25是示出了根据第五实施例的A/D转换器的示意性构造的电路图;
图26是示出了A/D转换器的操作的时序图;
图27是示出了误差对消操作的连接图;
图28是示出了与循环运算有关的采样时间段的操作的连接图;
图29是示出了与循环运算相关的保持时间段的操作的连接图;
图30是示出了根据第六实施例的A/D转换器的示意性构造的电路图;
图31是示出了A/D转换器的操作的时序图;
图32是示出了A/D转换器的操作的时序图;
图33是示出了与采样和保持操作有关的采样时间段的操作的连接图;
图34是示出了与采样和保持操作有关的保持时间段的操作的连接图;
图35是示出了根据第一减法运算的采样时间段的操作的连接图;
图36是示出了与第一减法运算有关的保持时间段的操作的连接图;
图37是示出了第一放大运算的连接图;
图38是示出了根据第二减法运算的采样时间段的操作的连接图;
图39是示出了根据第二减法运算的保持时间段的操作的连接图;
图40是示出了第二放大运算的连接图;
图41是示出了与循环运算有关的采样时间段的操作的连接图;
图42是示出了与循环运算有关的保持时间段的操作的连接图;
图43是示出了与循环运算相关的其他采样时间段的操作的连接图;
图44是示出了根据其他实施例的A/D转换器的示意性构造的电路图;
图45是示出了A/D转换器的操作的时序图。
图46是示出了与采样和保持操作有关的采样时间段的操作的连接图;
图47是示出了与减法运算有关的采样时间段的操作的连接图;
图48是示出了与减法运算有关的保持时间段的操作的连接图;以及
图49是示出放大运算的连接图。
具体实施方式
下面将参考附图描述本公开的实施例。在以下附图中,相同的附图标记被分配给相同或等同的部件。
(第一实施例)
首先,将参考图1描述根据本实施例的A/D转换器的示意性构造。
如图1所示,根据本实施例的A/D转换器100包括积分器10、量化器20、D/A转换器30以及逻辑电路(LOGIC)40。模拟信号输入到A/D转换器100作为输入信号(Vin),并且从A/D转换器100输出数字信号作为A/D转换结果(Dout)。
积分器10包括运算放大器11、第一反馈电容器Cf1和第二反馈电容器Cf2,以及第一反馈开关SF11和第二反馈开关SF21。
第一反馈电容器Cf1和第二反馈电容器Cf2在运算放大器11的反相输入端子和输出端之间彼此并联连接。第一反馈开关SF11插在第一反馈电容器Cf1和运算放大器11的输出端子之间。开关SF13插入在第一反馈电容器Cf1和运算放大器11的反相输入端之间。换句话说,开关SF13、第一反馈电容器Cf1和第一反馈开关SF11彼此串联连接并且设置在运算放大器11的反相输入端子和输出端子之间。第二反馈开关SF21插在第二反馈电容器Cf2和运算放大器11的输出端子之间。换句话说,第二反馈电容器Cf2和第二反馈开关SF21彼此串联连接并且设置在运算放大器11的反相输入端子和输出端子之间。
运算放大器11的非反相输入端子连接到模拟接地(AGND)。AGND是整个A/D转换器100的参考电势,并且不一定是0V。本实施例中的反相输入端子对应于第一输入端子。
输入信号Vin通过采样开关SS11连接在第一反馈电容器Cf1和第一反馈开关SF11之间。输入信号Vin通过采样开关SS21连接在第二反馈电容器Cf2和第二反馈开关SF21之间。
第一反馈电容器Cf1和第一反馈开关SF11之间的中间点通过开关SF14连接到AGND,并且第一反馈电容器Cf1和开关SF13之间的中间点通过开关SF12连接到AGND。
利用上述构造,第一反馈开关SF11、第二反馈开关SF21和开关SF14断开,并且开关SS11、SS21、SF12和SF13接通,从而在第一反馈电容器Cf1和第二反馈电器Cf2中累积基于输入信号Vin的电荷。换句话说,输入信号Vin由第一反馈电容器Cf1和第二反馈电容器Cf2采样。
在下文中,运算放大器11的输出端子的电势被称为输出电压Vout或简称为Vout。
量化器20量化积分器10的输出,即运算放大器11的输出电压Vout,并输出量化结果Qout。也就是说,量化器20量化是模拟值的Vout,并将其转换为是数字值的量化结果Qout。量化器20是具有两个比较器21和22的1.5位量化器。
运算放大器11的输出电压Vout连接到比较器21的非反相输入端子。比较器21的反相输入端子通过开关SQD连接到Vtd+并通过开关SQC连接到Vtc+。结果,比较器21可以将待与运算放大器11的输出电压Vout进行比较的阈值选择为Vtd+或Vtc+。比较器21的输出Qout<1>连接到稍后描述的逻辑电路40。
运算放大器11的输出电压Vout连接到比较器22的非反相输入端子。比较器22的反相输入端子通过开关SQD连接到Vtd-并通过开关SQC连接到Vtc-。结果,比较器22可以将待与运算放大器11的输出电压Vout进行比较的阈值选择为Vtd-或Vtc-。比较器22的输出Qout<0>连接到稍后描述的逻辑电路40。
在下文中,比较器21的输出Qout<1>和比较器22的输出Qout<0>可以统称为量化结果Qout或简称为Qout。
用于切换比较器21和22的阈值的开关SQD和SQC分别设置在比较器21和22中,但是开关SQD和SQC的操作分别在比较器21和22中同步,并且出于便利而使用相同附图标记。比较器21和比较器22在开关SQC接通时分别将Vout与Vtc+和Vtc-进行比较,并且在开关SQD接通时分别将Vout与Vtd+和Vtd-进行比较。
逻辑电路40基于从量化器20输出的量化结果Qout来控制D/A转换器30。每次在由A/D转换器100进行A/D转换的过程中由量化器20执行量化,逻辑电路40顺序地对量化结果Qout进行积分或加权并相加,以产生A/D转换结果Dout。
D/A转换器30基于量化结果Qout由逻辑电路40进行控制,以从累积在第一反馈电容器Cf1和第二反馈电容器Cf2中的电荷中减去对应于量化结果Qout的电荷。D/A转换器30是三电平(three-level)D/A转换器,其Vm例如设置为AGND、Vrefp设置为高于AGND的电势、并且Vrefm设置为低于AGND的电势作为参考电压。当AGND为0V时,Vrefp和Vrefm具有相同的绝对值和相对于AGND具有相反符号,并被设置为满足Vrefp=-Vrefm。
D/A转换器30具有D/A转换器电容器Cd。D/A转换器电容器Cd的一个端部通过开关SDT、SDM和SDB与用于产生参考电压的电压源连接。具体地,Vrefp通过开关SDT连接到D/A转换器电容器Cd的一端,Vm通过开关SDM连接到D/A转换器电容器Cd,并且Vrefm通过开关SDB连接到D/A转换器电容器Cd。通过排他地接通开关SDT、SDM和SDB,可以将D/A转换器电容器Cd在参考电压侧的一个端部连接到Vrefp、Vrefm和Vm中的任何一个。在下文中,通过接通开关SDT、SDM和SDB中的任何一个所确定的D/A转换器电容器Cd在参考电压侧上的一个端部的电势有时被称为D/A转换器电压。
另外,D/A转换器电容器Cd在参考电压侧的一个端部通过开关SD1连接到运算放大器11的输出端子。D/A转换器电容器Cd的与运算放大器11的反相输入端子相邻的另一端部通过开关SD2连接到AGND。D/A转换器电容器Cd的另一端部也通过开关SD3连接到运算放大器11的反相输入端子。D/A转换器电容器Cd的连接到运算放大器11的反相输入端子的另一端部对应于D/A转换器电容器Cd的第一端子。D/A转换器Cd在参考电压侧的端部对应于D/A转换器电容器的第二端子。
接下来,将参考图2所示的时序图以及图3至图8所示的连接图来描述根据本实施例的A/D转换器100的具体操作。
如图2所示,A/D转换器100涉及输入信号Vin的A/D转换,并执行采样和保持操作(图2中的S/H)、减法运算(图2中的SUB)、放大运算(图2中的AMP)以及循环运算(图2中的CYC)。在本实施例中,假设AGND=0V且Vrefp=-Vrefm=Vref。另外,假设Vtd+=Vref/8,Vtd-=-Vref/8,Vtc+=Vref/4,并且Vtc-=-Vref/4。
在下文中,将描述每个操作。
<采样和保持操作(S/H):采样时间段(S)>
图2中所示的时间t100到时间t101的时间段是与采样和保持操作有关的采样时间段以用于使用第一反馈电容器Cf1和第二反馈电容器Cf2对输入信号Vin进行采样。如图3所示,在与采样和保持操作有关的采样时间段中,开关SS11和SS21接通,并且开关SF12和SF13接通。结果,第一反馈电容器Cf1和第二反馈电容器Cf2在运算放大器11的反相输入端子侧上的一个端部连接到AGND,而另一端连接到输入信号Vin。换句话说,对应于输入信号Vin的电荷累积在第一反馈电容器Cf1和第二反馈电容器Cf2中。此时,第一反馈开关SF11和第二反馈开关SF21断开,并且第一反馈电容器Cf1和第二反馈电容器Cf2与运算放大器11的输出端子断开。应当注意,在时间t100到时间t101,运算放大器11不被第一反馈电容器Cf1和第二反馈电容器Cf2反馈,但是在图2所示的情况下,为了简化描述,假设运算放大器11是理想的并且没有偏移,运算放大器11的输出电压描述为Vout=0。
当开关SDM和SD2接通时,D/A转换器电容器Cd的两个端部均连接到AGND。结果,D/A转换器电容器Cd处于没有电荷累积的状态,即处于复位状态。开关SD1和SD3断开,并且D/A转换器30和积分器10彼此断开电连接。
在时间t100到时间t110的采样和保持操作和减法运算中,量化器20中的开关SQD接通并且开关SQC断开。结果,选择Vtd+和Vtd-分别选作比较器21和22的阈值。
<采样和保持操作(S/H):保持时间段(H)>
图2中所示的时间t101到时间t102的时间段是与采样和保持操作有关的保持时间段以用于保持在采样时间段中由积分器10中的第一反馈电容器Cf1和第二反馈电容器Cf2所采样的输入信号Vin。如图4所示,当开关SS11、SS21和SF12断开时,第一反馈电容器Cf1和第二反馈电容器Cf2与输入信号Vin和AGND断开。当第一反馈开关SF11和第二反馈开关SF21接通时,在采样时间段中累积对应于输入信号Vin的电荷的第一反馈电容器Cf1和第二反馈电容器Cf2连接到运算放大器11的输出端子。结果,从运算放大器11的输出端子输出对应于输入信号Vin的输出电压Vout,并保持该状态。
<减法运算(SUB):采样时间段(S)>
图2中所示的时间t102到时间t103的时间段是与减法运算有关的第一采样时间段。如图4所示,由于开关SD3在与减法运算有关的采样时间段期间断开,因此D/A转换器30和运算放大器11的反相输入端子彼此断开电连接。开关SDM和SD2接通,并且开关SD1、SDT和SDB断开,并且D/A转换器电容器Cd的两个端部连接到AGND。结果,D/A转换器电容器Cd两个端部的电势变得彼此相等,并且在D/A转换器电容器Cd中累积的电荷复位。由于运算放大器11从紧接采样时间段之前的时间段起继续由第一反馈电容器Cf1和第二反馈电容器Cf2反馈,因此输出电压Vout的值保持为最后时间段中的值。在处于时间t102至时间t103的与减法运算有关的第一采样时间段中,每个开关的连接状态在时间t102不改变,因为每个开关的连接状态与处于时间t101到时间t102的与采样和保持操作有关的保持时间段中的连接状态相同。
在减法运算中,运算放大器11的输出电压Vout以及选择作为阈值的输出电压Vtd+和Vtd-在量化器20的比较器21和22中相互比较。比较器21和22分别输出Qout<1>和Qout<0>作为上述比较的结果。
在图2中,为了便于描述,Qout<1>和Qout<0>统称为Qout。在本实施例中,当Vout>Vtd+(或Vout>Vtc+)时Qout为1,当Vtd-≤Vout≤Vtd+(或Vtc-≤Vout≤Vtc+)时Qout为0,当Vout<Vtd-(或Vout<Vtc-)时Qout为-1。Qout<1>和Qout<0>是1位数字信号,但是这些信号可以在如上所述的量化器20中编码为Qout,然后输入到逻辑电路40,或者Qout<1>和Qout<0>可以作为1位数字信号输入到逻辑电路40。
由于在图2所示的时间t102到时间t103期间满足Vout>Vtd+,因此满足Qout=1。由于通过减法运算获得的A/D转换结果对应于整个A/D转换器100的A/D转换结果Dout的高阶位,因此在图2所示的示例中,通过将Qout加权16倍所获得的对应于向高阶移位4位的位的结果被顺序地积分到A/D转换结果Dout中。因此,在时间t102到时间t104,输出通过将第一量化结果(即Qout=1)乘以16而获得的A/D转换结果Dout=16。应当注意,通过减法运算获得的A/D转换结果的加权幅值可以以与通常的多级A/D转换器相同的方式确定,因此将省略对幅值的详细描述。
<减法运算(SUB):保持时间段(H)>
图2中所示的时间t103到时间t104的时间段是与减法运算有关的第一保持时间段。在与减法运算有关的保持时间段中,使用D/A转换器30基于量化结果Qout执行减法。在图2所示的时间t103到时间t104,由于在与紧接在前的减法运算有关的采样时间段中的量化结果Qout是1,因此如图5所示,D/A转换器30中的开关SDM断开并且开关SDT接通。此外,当开关SD2断开并且开关SD3接通时,D/A转换器30电连接到积分器10。在D/A转换器30中,当开关SDT接通时,Vrefp选择为D/A转换器电压,并且将与D/A转换器电压对应的电荷从D/A转换器电容器Cd传送到第一反馈电容器Cf1和第二反馈电容器Cf2。换句话说,使用D/A转换器30从第一反馈电容器Cf1和第二反馈电容器Cf2中累积的电荷中减去基于量化结果Qout的电荷。作为上述减法的结果,Vout在时间t103处减小。
如果将与上述减法运算有关的采样时间段和保持时间段统视为每个时间段减法运算的一个循环,则通过重复上述循环预定循环次数来执行通过减法运算的A/D转换。在本实施例中,从时间t102到时间t104的时间段是减法运算的第一个循环,并且减法运算的该循环在时间t102和时间t110之间重复四个循环。在从时间t104到时间t105的量化中,Qout为1以满足Vout>Vtd+,并且Qout被加权16倍并在添加到紧接时间t104之前的A/D转换结果Dout=16,使得A/D转换结果Dout=32得以满足。类似地,在从时间t106到时间t107的量化中,由于满足Vout>Vtd+,因此量化结果是Qout=1并且满足Dout=48。在从时间t108到时间t109的量化中,由于满足Vtd-≤Vout≤Vtd+,因此量化结果变为Qout=0。由于在时间t108到时间t109的量化结果是Qout=0,因此A/D转换结果在Dout=48不发生变化。由于在处于时间t109到时间t110的与减法运算有关的保持时间段中Qout为0,因此开关SDM保持接通。由于D/A转换器电压Vm在时间t109之前和之后不改变,因此基本上不减扣D/A转换器电压Vm,并且Vout在时间t109不改变。
<放大运算(AMP)>
在完成减法运算时,在图2所示的时间t110到时间t111执行放大运算。如图6所示,当开关SD3断开时,D/A转换器30和运算放大器11的反相输入端子彼此断开。在D/A转换器30中,开关SDT、SDM和SDB中的全部均断开,使得参考电压和D/A转换器电容器Cd彼此断开。另一方面,当第一反馈开关SF11断开并且开关SF14接通时,累积在第一反馈电容器Cf1中的电荷被传送到第二反馈电容器Cf2。因此,运算放大器11的输出电压Vout被放大,即,执行通过减法运算的A/D转换的残差放大。例如,如果放大前输出电压Vout为负,则放大后输出电压Vout通过对应于第一反馈电容器Cf1和第二反馈电容器Cf2的比率的放大系数负增加。此外,由于开关SD1和SD2接通,因此对应于通过减法运算的A/D转换的残差的电荷累积在D/A转换器电容器Cd中。
在本实施例中,当在放大运算中开关SQD断开并且开关SQC接通时,量化器20中的比较器21和22的阈值分别从Vtd+和Vtd-变为Vtc+和Vtc-。在时间t111之后的稍后将描述的循环运算期间,开关SQC保持在ON状态,使得Vtc+和Vtc-分别保持作为比较器21和22的阈值的选定状态。
<循环运算(CYC):采样时间段(S)>
图2中所示的完成放大运算之后的时间t111到时间t112的时间段是与循环运算有关的第一采样时间段。如图7所示,在与循环运算有关的第一采样时间段中,通过接通开关SF12并断开开关SF13使第一反馈电容器Cf1与运算放大器11断开,并且第一反馈电容器Cf1的两个端部均连接到AGND。结果,第一反馈电容器Cf1被复位。运算放大器11从放大运算起由第二反馈电容器Cf2连续反馈,并且对应于通过减法运算的A/D转换的残差的电荷被连续保持在第二反馈电容器Cf2中。运算放大器11的输出端子通过开关SD1从放大运算起连续地连接到D/A转换器电容器Cd,并且对应于通过减法运算的A/D转换的残差的电荷累积在D/A转换器电容器Cd中。
在时间t111到时间t112,由于运算放大器11的输出电压Vout和比较器21和22的阈值之间的关系是Vout<Vtc-,因此从量化器20输出Qout=-1。
在时间t113之后的与循环运算有关的第二和随后的采样时间段中,开关SF12保持接通并且开关SF13保持断开。类似于与循环运算有关的第一采样时间段,当开关SD3断开时,D/A转换器30与运算放大器11的反相输入端子断开。当开关SDT、SDM和SDB中的全部均断开并且开关SD1和SD2接通时,对应于通过循环运算的A/D转换的残差的电荷累积在D/A转换器电容器Cd中。
<循环运算(CYC):保持时间段(H)>
图2中所示的时间t112到时间t113的时间段是与循环运算有关的第一保持时间段。在与循环运算有关的第一保持时间段中,通过减法运算的A/D转换的残差被放大并且使用D/A转换器30执行减法。由于在时间t111到时间t112的量化结果Qout是-1,因此如图8所示,D/A转换器30中的开关SDB接通。此外,当开关SD1和SD2断开并且开关SD3接通时,D/A转换器30连接到运算放大器11的反相输入端子。在处于时间t111到时间t112的与循环运算有关的第一采样时间段中,对应于通过减法运算的A/D转换的残差的电荷累积在D/A转换器电容器Cd中,并且在处于时间t112到时间t113的与循环运算有关的第一保持时间段中,对应于通过接通开关SDB而选择作为D/A转换器电压的Vrefm和A/D转换的残差之间的差值的电荷从D/A转换器电容器Cd传送到第二反馈电容器Cf2。即,在与循环运算有关的第一保持时间段中,同时对通过减法运算的A/D转换的残差执行放大并使用D/A转换器30执行减法。
在时间t113之后的与循环运算有关的第二和随后的采样时间段中,对应于通过循环运算的A/D转换的残差的电荷累积在D/A转换器电容器Cd中。因此,在时间t114之后的与循环运算相关的第二和随后的保持时间段中,对应于D/A转换器电压和通过循环运算的A/D转换的残差之间的差值的电荷从D/A转换器电容器Cd传送到第二反馈电容器Cf2,由此同时对通过循环运算的A/D转换的残差执行放大并使用D/A转换器30执行减法。
如果将与上述循环运算有关的采样时间段和保持时间段统视为每个时间段循环运算的一个循环,则通过将上述循环重复预定循环次数来执行所谓的循环A/D转换。在本实施例中,从时间t111到时间t113的时间段是循环运算的第一循环,并且循环运算的循环在时间t111和时间t118之间重复四个循环。在图2的示例中,由于在循环运算的最后一个循环中不存在下一个循环,因此不需要放大和减法,因此省略了保持时间段。
在通过循环运算的A/D转换中,执行对通过减法运算的A/D转换的残差的A/D转换。也就是说,获得对应于整个A/D转换器100的A/D转换结果Dout的低位的A/D转换结果。此外,在通过循环运算的A/D转换中,每个循环从A/D转换结果的对应于A/D转换结果Dout的低位的高位侧顺序地执行A/D转换,并且在最后一个循环中获得对应于最低有效位的A/D转换结果。也就是说,根据A/D转换结果Dout的对应于循环的位位置对循环运算的每个循环中的量化结果Qout进行加权,然后将其加到Dout,从而获得A/D转换结果Dout。
例如,在时间t111到时间t112,满足Qout=-1以满足Vout<Vtc-,并且Dout通过加权八倍并将加权值加到紧接在时间t111之前的Dout而变为40。类似地,在时间t113到时间t114,Qout为0以满足Vtc-<Vout<Vtc+,并且Dout通过加权四倍而为40。在时间t115到时间t116,Qout为1以满足Vout>Vtc+,并且权重加倍以满足Dout=42。在时间t117到时间t118,Qout变为0以满足Vtc-≤Vout≤Vtc+,并且Dout通过加权因子1而变为42。在重复循环运算四个循环之后获得的Dout=42是整个A/D转换器100的最终A/D转换结果。
通过循环运算的A/D转换中的加权幅值与一般循环A/D转换器的加权幅值相同,并且将省略对幅值的详细描述。
以上是根据本实施例的A/D转换器100的具体操作。根据上述构造,由于输入信号Vin的A/D转换是通过减法运算的A/D转换和循环运算的A/D转换的组合来执行的,因此与其中重复执行通过减法运算的A/D转换或增量Δ型的A/D转换以实现A/D转换的模式相比,可以减少一次A/D转换所需的循环次数。另外,由于在放大A/D转换的残差的同时执行量化器20的量化,因此可以放宽对构成量化器的比较器的精度的要求。
(第二实施例)
在第一实施例中,示出了其中在减法运算和循环运算之间仅执行一次放大运算的构造,但是可以在减法运算和循环运算之间多次执行放大运算。在本实施例中,将描述以两个步骤执行放大运算的示例。
首先,将参考图9描述根据本实施例的A/D转换器110和根据第一实施例的A/D转换器100之间的构造差异。
如图9所示,根据本实施例的A/D转换器110与第一实施例中描述的A/D转换器100的不同之处在于积分器10的构造,并且量化器20的比较器21和22的阈值可以在三个阶段中进行选择。
除了第一反馈电容器Cf1和第二反馈电容器Cf2之外,A/D转换器110中的积分器10还具有第三反馈电容器Cf3。第三反馈电容器Cf3在运算放大器11的输出端子和反相输入端子之间与第一反馈电容器Cf1和第二反馈电容器Cf2并联连接。
第三反馈开关SF31插在第三反馈电容器Cf3和运算放大器11的输出端子之间。开关SF33插在第三反馈电容器Cf3和运算放大器11的反相输入端子之间。换句话说,开关SF33、第三反馈电容器Cf3和开关SF31彼此串联连接,并且设置在运算放大器11的反相输入端子和输出端子之间。第三反馈电容器Cf3和开关SF31之间的中间点通过开关SF34连接到AGND,第三反馈电容器Cf3和开关SF33之间的中间点通过开关SF32连接到AGND。
输入信号Vin通过开关SS31连接到第三反馈电容器Cf3和第三反馈开关SF31之间的中间点。也就是说,当对输入信号Vin进行采样时,也通过断开开关SF31并接通开关SS31将对应于输入信号Vin的电荷累积在第三反馈电容器Cf3中。
在A/D转换器110中,第一反馈电容器Cf1和第二反馈电容器Cf2与第一实施例的第一反馈电容器Cf1和第二反馈电容器Cf2类似地连接到运算放大器11,并且在此省略了对第一反馈电容器Cf1和第二反馈电容器Cf2的详细描述。
A/D转换器110中的比较器21通过开关SQD1连接到Vtd1+,通过开关SQD2连接到Vtd2+,并通过开关SQC连接到Vtc+。类似地,比较器22通过开关SQD1连接到Vtd1-,通过开关SQD2连接到Vtd2-,并通过开关SQC连接到Vtc-。
接下来,将参考图10所示的时序图以及图11至图14中所示的连接图来描述A/D转换器110的具体操作。
如图10所示,A/D转换器110执行有关于输入信号Vin的A/D转换的采样和保持操作(在图10中表示为S/H)、第一减法运算(在图10中表示为1-SUB)、第一放大运算(在图10中表示为1-AMP)、第二减法运算(在图10中表示为2-SUB)、第二放大运算(在图10中表示为2-AMP)以及循环运算(在图10中表示为CYC)10)。在图10的示例中,Vtd1+=Vref/8,Vtd1-=-Vref/8,Vtd2+=Vtc+=Vref/4,并且Vtd2-=Vtc-=-Vref/4。
在下文中,将描述每个操作。
<采样和保持操作(S/H):采样时间段(S)>
图10中所示的时间t200到时间t201的时间段是与采样和保持操作有关的采样时间段。当开关SS11,SS21,SS31,SF12,SF13和SF23接通而反馈开关SF11,SF21和SF31断开时,对应于输入信号Vin的电荷在第一反馈电容器Cf1、第二反馈电容器Cf2和第三反馈电容器Cf3中被采样。类似于第一实施例,D/A转换器30中的D/A转换器电容器Cd被复位。
<采样和保持操作(S/H):保持时间段(H)>
图10中所示的时间t201到时间t202的时间段是与采样和保持操作有关的保持时间段。如第一实施例的保持时间段,第一反馈电容器Cf1、第二反馈电容器Cf2和第三反馈电容器Cf3通过断开开关SS11,SS21,SS31以及开关SF12而与输入信号Vin和AGND断开。此外,反馈开关SF11,SF21和SF31接通,并且对应于输入信号Vin的输出电压Vout从运算放大器11的输出端子输出,并且保持该状态。
<第一减法运算(1-SUB)>
图10中所示的时间t202到时间t208的第一减法运算通过类似于第一实施例中的减法运算的采样时间段和保持时间段中的操作来实现。在第一减法运算中,通过接通开关SQD1将Vtd1+和Vtd1-分别选择为比较器21和比较器22的阈值。在时间t202到时间t203的量化结果是Qout=1。在D/A转换器30中,基于量化结果Qout选择参考电压以执行减法。在时间t203的减法中,开关SDT和SD3接通,从而降低运算放大器11的输出电压Vout。
如果第一减法运算中的采样时间段和保持时间段统视为每个时间段第一减法运算的一个循环,则该循环重复预定循环次数。在本实施例中,重复包括从时间t202到时间t204的第一循环的三个循环。结果,输出Dout=48作为通过第一减法运算的A/D转换的结果,直到在时间t208完成第一减法运算。
<第一放大器操作(1-AMP)>
在第一减法运算之后,在图10所示的时间t208到时间t209执行第一放大运算。在第一放大运算中,如图11所示,积分器10和D/A转换器30通过断开开关SD3而彼此断开电连接。通过接通开关SD2和SDM来复位D/A转换器电容器Cd。在量化器20中,通过接通开关SQD2而将Vtd2+和Vtd2-分别选择为比较器21和22的阈值。
在积分器10中,第一反馈开关SF11断开,而开关SF14接通。结果,累积在第一反馈电容器Cf1中的电荷被传送到第二反馈电容器Cf2和第三反馈电容器Cf3,并且运算放大器11的输出电压Vout被放大。
<第二减法运算(2-SUB)>
在第一放大运算之后,在图10所示的时间t209和时间t211之间执行第二减法运算。在与第二减法运算有关的时间t209到时间t210的采样时间段中,如图12所示,通过在积分器10中断开开关SF13并接通开关SF12而使第一反馈电容器Cf1与积分器10断开电连接,并且第一反馈电容器Cf1的两个端部连接到AGND。
在图10的情况下,从时间t209到时间t210的输出电压Vout为Vtd2-<Vout<Vtd2+,并且输出电压Qout为0。由于Qout为0,因此在与第二减法运算有关的从时间t210到时间t211的保持时间段中,如图13所示,开关SDM保持接通,开关SD2断开,并且开关SD3接通,从而基于量化结果执行减法。由于D/A转换器电压Vm在时间t210之前和之后不改变,因此基本上不执行减法,并且Vout在时间t210不改变。由于量化结果是Qout=0,因此A/D转换结果在Dout=48不改变。利用第一减法运算的三个循环和上述第二减法运算,总共执行四次减法运算。
<第二放大器操作(2-AMP)>
在图10中所示的时间t211到时间t212执行第二放大运算。如图14所示,通过与第一实施例的放大运算(参考图6)相同的操作来实现第二放大运算。开关SD3,SDT,SDM和SDB断开,从而使运算放大器11的反相输入端子、参考电压和D/A转换器电容器Cd彼此断开。在积分器10中,当开关SF31断开并且开关SF34接通时,累积在第三反馈电容器Cf3中的电荷被传送到第二反馈电容器Cf2,并且运算放大器11的输出电压Vout被放大。当开关SD1和SD2接通时,对应于通过第一减法运算和第二减法运算的A/D转换的残差的电荷累积在D/A转换器电容器Cd中。
在本实施例中,在第二放大运算中,当开关SQD2断开并且开关SQC接通时,比较器21和22的阈值分别从Vtd2+和Vtd2-变化为Vtc+和Vtc-。由于开关SQC即使在第二放大运算之后的循环运算中也保持接通,因此Vtc+和Vtc-保持在作为比较器21和22的阈值的选定状态。
<循环运算(CYC)>
时间t212之后的循环运算与第一实施例中时间t111之后的循环运算相同,并且将省略该循环运算的描述。
上文已经描述了根据本实施例的A/D转换器110的具体操作。根据上述构造,由于在第一放大运算之后执行第二减法运算,即最后的减法运算,因此量化器20在将绝对值大于Vtd2+和Vtd2-的Vtd1+和Vtd1-选择为比较器21和22的阈值的状态下执行量化,使得可以减小比较器21和22的偏移的影响。此外,在其中多次执行放大运算的模式中,与其中在一次操作中执行放大运算的模式相比,可以放宽与运算放大器11的放大有关的性能。
在本实施例中,已经描述了在三个循环第一减法运算和第二减法运算之间执行第一放大运算的示例,但是可以在四个循环第一减法运算之后执行第一放大运算,并且然后,可以进一步执行第二减法运算。
另外,在本实施例中,已经描述了其中在两个单独的放大运算(即,第一放大运算和第二放大运算)中执行放大的示例,但是放大运算可以在三个或更多个单独的放大运算中执行。
(第三实施例)
在本实施例中,将描述与第一实施例中的A/D转换器100相比以两倍速度执行循环运算的构造。
首先,本实施例中的A/D转换器120与第一实施例中的A/D转换器100之间的构造差异将参照图15进行描述。
如图15所示,与根据第一实施例的A/D转换器100相比,根据本实施例的A/D转换器120多包括一个D/A转换器。具体地,除了D/A转换器30之外,A/D转换器120还包括D/A转换器31。
尽管D/A转换器30具有与第一实施例中的D/A转换器30相同的构造,但在图15中,D/A转换器电容器表示为Cd1,用于选择参考电压的开关表示为SD1T、SD1M和SD1B,用于连接运算放大器11的反相输入端子和D/A转换器电容器Cd1的开关表示为SD13,用于将D/A转换器电容器Cd1连接至AGND的开关表示为SD12,并且用于连接D/A转换器30和运算放大器11的输出端子的开关表示为SD11。
D/A转换器31通过开关SD23与D/A转换器30并联连接到运算放大器11的反相输入端子。D/A转换器31的构造与D/A转换器30的构造相同,并且参考电压Vrefp、Vm和Vrefm分别通过开关SD2T,SD2M和SD2B连接到D/A转换器电容器Cd2。D/A转换器电容器Cd2通过开关SD21连接到运算放大器11的输出端子。此外,D/A转换器电容器Cd2通过开关SD22连接到AGND。
当D/A转换器31和开关SD21,SD23和SD22从A/D转换器120移除时,该电路构造与第一实施例中的A/D转换器100的电路构造相同。
接下来,将参考图16所示的时序图和图17至图19中所示的连接图描述A/D转换器120的具体操作。
如图16所示,A/D转换器120涉及输入信号Vin的A/D转换,并执行采样和保持操作(图16中的S/H)、减法运算(图16中的SUB)、放大运算(图16中的AMP)以及循环运算(图16中的CYC)。
在下文中,将描述每个操作。
<采样和保持操作(S/H):采样时间段(S)>
在图16中所示的时间t300到时间t301执行对输入信号Vin的采样。在本实施例的采样和保持操作和减法运算中,由于只有D/A转换器30用于减法而并不使用D/A转换器31,因此A/D转换器120的操作与第一实施例中的A/D转换器100的操作相同。在采样和保持操作和减法运算中,开关SD21和开关SD23处于关断状态,并且D/A转换器31基本上不操作。此外,开关SD22和开关SD2M接通,并且D/A转换器电容器Cd2复位。
<采样和保持操作(S/H):保持时间段(H)>
图16中所示的时间t301到时间t302的时间段是与采样和保持操作有关的保持时间段,并且A/D转换器120的操作与第一实施例中的A/D转换器100的操作相同。
<减法运算(SUB)>
在图16所示的时间t302到时间t310执行减法运算。A/D转换器120与减法运算有关的采样时间段和保持时间段中的操作与第一实施例中的A/D转换器100的操作相同。
如果将减法运算中的采样时间段和保持时间段统视为每个时间段减法运算的一个循环,则该循环重复预定循环次数。在本实施例中,从时间t302到时间t310重复四个循环,这是第一循环。例如,在图16中所示的时间t302到时间t303、时间t304到时间t305、时间t306到时间t307以及时间t308到时间t309的量化中,Qout值分别为1,1,1和0。在图16所示的示例中,与第一实施例的图1中所示的示例相比,通过循环运算的A/D转换的分辨率高出对应于3位的量。因此,通过减法运算获得的A/D转换结果的权重从第一实施例中的图1的示例中的16倍增加到128倍并反映在A/D转换结果Dout中。因此,Dout基于量化结果Qout顺序地改变为128,256,384和384,并且Dout在时间t310变为384,该时间t310是减法运算结束的时间点。
<放大运算(AMP)>
在图16中所示的时间t310到时间t311执行放大运算。同样在该放大运算中,由于开关SD21和开关SD23断开并且D/A转换器31与积分器10断开,因此这些部件基本上不对A/D转换器120的操作起作用。在时间t310,类似于第一实施例的放大运算,比较器21和22的阈值分别变为Vtc+和Vtc-。
<循环运算(CYC):采样时间段(Ax)>
图16中所示的时间t311到时间t312的时间段是与本实施例的循环运算有关的第一采样时间段。如图17所示,由于开关SD21和开关SD23断开,因此采样时间段与第一实施例中与循环运算有关的采样时间段基本相同。也就是说,对应于从运算放大器11输出的通过减法运算的A/D转换的残差的电荷累积在D/A转换器电容器Cd1中。也就是说,执行循环运算中的第一采样。由于输出电压Vout与比较器21和22之间的阈值关系是Vout<Vtc-,因此量化结果是Qout=-1,并且A/D转换结果是Dout=320。
<循环运算(CYC):保持时间段(B)>
在与循环运算有关的第一采样时间段之后,图16中所示的时间t312到时间t313的时间段是与循环运算有关的第一保持时间段,并且通过减法运算放大A/D转换的残差,并且通过使用D/A转换器30来执行减法。在本实施例中,循环运算中的第二采样在D/A转换器31中同时执行。
响应于在时间t311到时间t312的量化结果Qout为-1,如图18所示,开关SD1B在D/A转换器30中接通。当开关SD12断开并且开关SD13接通时,D/A转换器30电连接到积分器10。结果,对应于D/A转换器30的参考电压和A/D转换的残差之间的差值的电荷从D/A转换器电容器Cd1传送到第二反馈电容器Cf2,并且通过减法运算放大A/D转换的残差并且使用D/A转换器30执行减法。由于Vtc-<Vout<Vtc+,因此输出Qout=0和Dout=320。
另外,在时间t311到时间t312,开关SD21和开关SD22接通。结果,在D/A转换器31中,对应于运算放大器11的输出电压Vout的电荷累积在D/A转换器电容器Cd2中,并且执行通过循环运算的A/D转换的残差,即循环运算中的第二采样。
在时间t314之后与循环运算有关的第二和随后的保持时间段中,图18中所示的开关以与第一保持时间段相同的方式连接,但由于通过循环运算的A/D转换的残差在紧接之前的操作中输出作为Vout,因此替代通过减法运算的A/D转换的残差,放大通过循环运算的A/D转换的残差。
如上所述,在与本实施例的循环运算有关的保持时间段中,通过D/A转换器电容器Cd2执行采样,但是为了便于描述,将该时间段简称为保持时间段。
<循环运算(CYC):采样时间段(A)>
在图16中所示的时间t313到时间t314放大通过循环运算的A/D转换的残差,使用D/A转换器31执行减法,并且执行循环运算中的第三采样。由于Qout在时间t312到时间t313为0,因此如图19所示,将Vm选择作为D/A转换器31的参考电压。即,开关SD2M接通并且开关SD23接通,并且执行对通过循环运算的A/D转换的残差的放大并使用D/A转换器31执行减法。同时,开关SD11和开关SD12接通,并且对应于运算放大器11的输出电压Vout的电荷累积在D/A转换器30的D/A转换器电容器Cd1中。即,执行循环运算中的第三采样。
如上所述,在时间t311和时间t318之间的循环运算中,D/A转换器电容器Cd1和D/A转换器电容器Cd2在使用中交替切换。结果,与第一实施例中那样使用单个D/A转换器电容器进行循环运算的采样、放大和减法的情况相比,可以以两倍的速度执行通过循环运算的A/D转换。
在本实施例中,在时间t310和时间t318之间的循环运算中执行七个量化。结果,输出Dout 333,其是A/D转换器120的最终A/D转换结果。
上面已经描述了根据本实施例的A/D转换器120的具体操作。因此,与第一实施例相比,可以以基本上两倍的速度执行通过循环运算的A/D转换。
在本实施例中,在减法运算中使用的D/A转换器和在循环运算中使用的两个D/A转换器中的一个由一个D/A转换器,即D/A转换器30共同实现,但是在减法运算中使用的D/A转换器和在循环运算中使用的D/A转换器可以由两个单独的D/A转换器实现。
(第四实施例)
在本实施例中,将描述与第一实施例相比可以减小电容元件的电容值中的误差对A/D转换结果的线性度的影响的构造。
首先,将参考图20描述本实施例中的A/D转换器130与第一实施例中的A/D转换器100之间的构造差异。
如图20所示,除了D/A转换器30之外,根据本实施例的A/D转换器130还可以使用第二反馈电容器Cf2来构造D/A转换器。
更具体地,参考电压Vrefp通过开关SD2T连接到第二反馈电容器Cf2和第二反馈开关SF21之间的中间点,参考电压Vm通过开关SD2M连接到第二反馈电容器Cf2和第二反馈开关Vrefm之间的中间点,并且参考电压Vrefm通过开关SD2B连接到第二反馈电容器Cf2和第二反馈开关Vrefm之间的中间点。
第二反馈电容器Cf2通过开关SF23连接到运算放大器11的反相输入端子。第二反馈电容器Cf2和开关SF23之间的中间点通过开关SF22连接到AGND。
连接到积分器10的D/A转换器30具有与第一实施例中的D/A转换器30相同的构造,但在图20中的附图标记中,用于选择参考电压的开关由SD1T,SD1M和SD1B表示,用于连接D/A转换器30和运算放大器11的反相输入端子的开关表示为SD13,用于将D/A转换器电容器Cd连接至AGND的开关表示为SD12,并且用于连接D/A转换器30和运算放大器11的输出端子的开关表示为SD11。
接下来,将参考图21所示的时序图和图22至图24中所示的连接图来描述A/D转换器130的具体操作。
如图21所示,A/D转换器130执行采样和保持操作(图21中的S/H)、减法运算(图21中的SUB)、放大运算(图21中的AMP)、误差对消操作(图21中的CAN)以及与输入信号Vin的A/D转换有关的循环运算(图21中的CYC)。
在下文中,将描述每个操作。
<采样和保持操作(S/H):采样时间段(S)>
图21中所示的时间t400到时间t401的时间段是与采样和保持操作有关的采样时间段。开关SF14,SD2T,SD2M,SD2B和SF22断开,并且开关SF12,SF13和SF23接通,从而对应于输入信号Vin的电荷累积在第一反馈电容器Cf1和第二反馈电容器CF 2中。
<采样和保持操作(S/H):保持时间段(H)>
从时间t401到时间t402的时间段是与采样和保持操作有关的保持时间段。在采样和保持操作中,由于积分器10的第二反馈电容器Cf2不用作D/A转换器,因此A/D转换器130的操作与第一实施例中A/D转换器100的操作基本相同。
<减法运算(SUB)>
在时间t402到时间t410执行减法运算。同样在减法运算中,A/D转换器130的操作与第一实施例中的A/D转换器100的操作相同。
<放大运算(AMP)>
在时间t410到时间t411执行放大运算。A/D转换器130在放大运算中的操作与第一实施例中的A/D转换器100的操作相同。
<误差对消操作(CAN)>
根据本实施例的A/D转换器130在放大运算之后从时间t411到时间t412执行误差对消操作。误差对消操作是用于减小由制造变化等导致的由D/A转换器电容器Cd的电容值与第二反馈电容器Cf2的电容值之间的比率的误差所引起的Vout中的误差的操作。
具体地,如图21和图22所示,第二反馈开关SF21断开,并且开关SD2M接通。开关SD12断开并且开关SD13接通。当开关SD2M接通时,参考电压Vm,即参考电压Vm,即AGND被输入到第二反馈电容器Cf2的一个端部,使得累积在第二反馈电容器Cf2中的电荷,即,通过减法运算的A/D转换的残差被传送到D/A转换器电容器Cd。结果,D/A转换器电容器Cd代替第二反馈电容器Cf2用作运算放大器11的反馈电容器,并且A/D转换的残差输出为Vout。
由于减法运算中的减法和作为通过减法运算的A/D转换的残差的Vout的输出都可以基本上仅使用D/A转换器电容器Cd来执行,因此在执行误差对消操作之后的Vout不会受到D/A转换器电容器Cd的电容值与第二反馈电容器Cf2的电容值之间的比率的误差的影响。因此,在本实施例中,与第一实施例相比,可以减小电容元件的电容值的误差对A/D转换结果的线性度的影响。
在如第一实施例中那样不执行误差对消操作的模式中,由于Vout受到D/A转换器电容器Cd的电容值与第二反馈电容器Cf2的电容值的比率的误差的影响。例如,当D/A转换器电容器Cd的电容值小于理想值并且第二反馈电容器Cf2的电容值等于理想值时,由D/A转换器电容器Cd减去的电荷量变得小于理想电荷量,因此在Vout中出现误差。换句话说,由于在通过减法运算的A/D转换的残差中产生误差,由于用于A/D转换包括误差的残差的通过循环运算的A/D转换的结果也包括误差,因此在整个A/D转换器的A/D转换结果Dout中也会出现误差。
<循环运算(CYC):采样时间段(S)>
在图21所示的时间t412到时间t419执行的循环运算中,自误差对消操作起开关SD11和开关SD13持续接通并且开关SD12关闭。结果,D/A转换器30的D/A转换器电容器Cd连接在运算放大器11的输出端子和反相输入端子之间,并且用作运算放大器11的反馈电容器。
在时间t412到时间t413的与循环运算有关的采样时间段中,如图23所示,当开关SD2M和开关SF23断开并且开关SF21和SF22接通时,对应于A/D转换的残差的电荷累积在第二反馈电容器Cf2中。那时,如图21所示,由于输出电压和阈值之间的关系是Vout<Vtc-,因此从量化器20输出Qout=-1。
<循环运算(CYC):保持时间段(H)>
在第一实施例的循环运算中,使用D/A转换器30执行减法,但是在本实施例的循环运算中,使用第二反馈电容器Cf2作为D/A转换器来执行减法。
在图21所示的时间t413至时间t414的与循环运算有关的保持时间段中,Qout为-1,并且如图24所示,开关SD2B接通。当开关SF21和SF22断开并且开关SF23接通时,对通过循环运算的A/D转换的残差执行放大并使用第二反馈电容器Cf2执行减法。
如果将与上述循环运算有关的采样时间段和保持时间段统视为循环运算的一个循环,则该循环重复预定循环次数。在本实施例中,循环运算的循环在时间t412和时间t419之间重复四个循环。在图21的示例中,由于在循环运算的最后一个循环中不存在下一个循环,因此不需要放大和减法,因此省略了保持时间段。
上面已经描述了根据本实施例的A/D转换器130的具体操作。根据上述构造,在减法运算和循环运算之间执行误差对消操作。因此,可以减小电容元件的电容值中的误差对A/D转换结果的线性度的影响。
(第五实施例)
在第四实施例中,已经描述了使用D/A转换器电容器Cd作为运算放大器11的反馈电容器并且使用积分器10的第二反馈电容器Cf2作为循环运算中的D/A转换器电容器来实现误差对消操作和循环运算的示例。在本实施例中,将描述如下构造,其中在不使用第二反馈电容器Cf2作为循环运算中的D/A转换器电容的情况下以与第一实施例中相同的方式使用D/A转换器30执行D/A转换的同时实现误差对消操作。
首先,将参考图25描述本实施例中的A/D转换器140与第一实施例中的A/D转换器100之间的构造差异。
本实施例中的A/D转换器140与第一实施例中的A/D转换器100的不同之处在于积分器10的构造。更具体地,如图25所示,第二反馈电容器Cf2和第二反馈开关SF21之间的中间点通过开关SF24连接到AGND,第二反馈电容器Cf2通过开关SF23连接到运算放大器11的反相输入端子,并且第二反馈电容器Cf2和开关SF23之间的中间点通过开关SF22连接到AGND。当开关SF23接通且开关SF22断开时,A/D转换器140的电路构造与第一实施例基本相同。
接下来,将参考图26所示的时序图和图27至图29中所示的连接图描述A/D转换器140的具体操作。
如图26所示,A/D转换器140执行与输入信号Vin的A/D转换有关的采样和保持操作(图26中的S/H)、减法运算(图26中的SUB)、放大运算(图26中的Amp)、误差对消操作(图26中的CAN)以及循环运算(图26中的CYC)。
在下文中,将描述每个操作。
<采样和保持操作(S/H)>
在图26中所示的时间t500到时间t502执行用于采样和保持输入信号Vin的采样和保持操作。在采样和保持操作中,由于开关SF23接通并且开关SF22和SF24断开,因此A/D转换器140的操作与第一实施例中的A/D转换器100的操作基本相同。
<减法运算(SUB)>
在时间t502到时间t510执行减法运算。A/D转换器140在减法运算中的操作与第一实施例中的A/D转换器100的操作基本相同。
<放大运算(AMP)>
在时间t510到时间t511执行放大运算。A/D转换器140在放大运算中的操作与第一实施例中的A/D转换器100的操作基本相同。
<误差对消操作(CAN)>
根据本实施例的A/D转换器140在放大运算之后的时间t511至时间t512执行误差对消操作。在本实施例中,如图27所示,开关SF21,SF24和SD2断开,并且开关SD1和SD3接通。由于第二反馈电容器Cf2的一个端部通过接通开关SF24而连接到AGND,因此累积在第二反馈电容器Cf2中的电荷,即通过减法运算的A/D转换的残差被传送到D/A转换器电容器Cd。结果,D/A转换器电容器Cd代替第二反馈电容器Cf2用作运算放大器11的反馈电容器,并且A/D转换的残差输出为Vout。
在本实施例中,类似于第四实施例,在已经执行误差对消操作之后的Vout不受D/A转换器电容器Cd的电容值与第二反馈电容器Cf2的电容值之间的比率的误差的影响。因此,在本实施例中,与第一实施例相比,可以减小电容元件的电容值的误差对A/D转换结果的线性度的影响。
<循环运算(CYC):采样时间段(Ax)>
图26中所示的时间t512到时间t513的时间段是与本实施例的循环运算有关的第一采样时间段。如图28所示,开关SF23和开关SF22接通,并且第二反馈开关SF21和开关SF24断开。结果,对应于通过减法运算的A/D转换的残差的电荷累积在第二反馈电容器Cf2中。尽管在连接到第二反馈电容器Cf2的开关的构造上存在差异,但是本实施例中与循环运算相关的第一采样时间段基本上类似于第四实施例中与循环运算有关的第一采样时间段。
<循环运算(CYC):保持时间段(B)>
在与循环运算有关的第一采样时间段之后从时间t513到时间t514的时间段是与循环运算有关的第一保持时间段,并且对通过减法运算的A/D转换的残差执行放大并使用D/A转换器30执行减法。如图26和图29所示,在从与循环运算有关的第一采样时间段过渡到第一保持时间段的过程中,开关SF23接通并且开关SF22和SF24断开,使得第二反馈电容器用作运算放大器11的反馈电容器。
此外,由于开关SD1断开,在时间t511和时间t513之间用作运算放大器11的反馈电容器的D/A转换器电容器Cd结束作为反馈电容器的作用。此外,响应于量化结果Qout为-1,开关SDB在D/A转换器30中接通。结果,电荷从D/A转换器电容器Cd传送到第二反馈电容器Cf2,并且对通过减法运算的A/D转换的残差执行放大并使用D/A转换器30执行减法。
在时间t515之后的与循环运算有关的第二和随后的保持时间段中,同时对通过循环运算的A/D转换的残差执行放大并使用D/A转换器30执行减法。在时间t513之后的循环运算中,由于开关SF23接通并且开关SF22和SF24断开,因此A/D转换器140的操作与第一实施例中的A/D转换器100的操作基本相同。
<循环运算(CYC):采样时间段(A)>
从与循环运算有关的第一保持时间段到第二采样时间段的过渡是通过切换开关来实现的,类似于在第一实施例中从与循环运算有关的保持时间段到采样时间段的过渡。也就是说,开关SD3断开,并且开关SD1和SD2接通。运算放大器11的输出端子通过开关SD1连接到D/A转换器30,并且对应于通过循环运算的A/D转换的残差的电荷由D/A转换器电容器Cd采样。第二反馈电容器Cf2用作积分器10中的反馈电容器。
此后,交替重复与循环运算有关的保持时间段中的操作以及与第二采样时间段的操作类似的操作,以执行类似于第一实施例的循环运算。
以上是本实施例中的A/D转换器140的具体操作。根据上述构造,在减法运算和循环运算之间执行误差对消操作。因此,可以减小电容元件的电容值中的误差对A/D转换结果的线性度的影响。此外,在根据本实施例的A/D转换器140中,与根据第四实施例的A/D转换器130不同,可以在不添加用于使用第二反馈电容器Cf2作为D/A转换器电容器的开关的情况下实现误差对消操作,从而可以减小电路规模。
(第六实施例)
在本实施例中,将描述这种构造,其中在多个分割时间中执行描述为第二实施例的放大运算的构造以及其中使描述为第三实施例的通过循环运算的A/D转换的速度加倍的构造组合在一起。在本实施例中,还将描述在减法运算中使用5电平D/A转换器执行减法的构造。
将基于多次执行放大运算的A/D转换器110(参考第二实施例和图9)以及使通过循环运算的A/D转换的速度加倍的A/D转换器120(参考第三实施例和图15)参考图30来描述根据本实施例的A/D转换器150。
如图30所示,根据本实施例的A/D转换器150在积分器10中包括第一反馈电容器Cf1、第二反馈电容器Cf2和第三反馈电容器Cf3,以便执行两次放大运算。积分器10的电路构造与第二实施例中的A/D转换器110的电路构造相同。具体地,第一反馈电容器Cf1、第二反馈电容器Cf2和第三反馈电容器Cf3在运算放大器11的输出端子和反相输入端子之间彼此并联连接。输入信号Vin通过相应的采样开关SS11,SS21和SS31连接到反馈电容器Cf1至Cf3。
另外,A/D转换器150具有两个D/A转换器,即D/A转换器30和D/A转换器31,以便与第一实施例相比使通过循环运算的A/D转换增速一倍。D/A转换器30和D/A转换器31中的每一个的构造以及将D/A转换器30和D/A转换器31连接到积分器10的方式与第三实施例的相同。换句话说,在D/A转换器30中,第一D/A转换器电容器Cd1的一个端部通过开关SD13连接到运算放大器11的反相输入端子,并且第一D/A转换器电容器Cd1的另一端部通过开关SD11连接到运算放大器11的输出端子。类似地,在D/A转换器31中,第二D/A转换器电容器Cd2的一个端部通过开关SD23连接到运算放大器11的反相输入端子,并且第二D/A转换器电容器Cd2的另一端通过开关SD21连接到运算放大器11的输出端子。
在本实施例中,量化器20中的比较器21和22的阈值可以分别在五级中选择,其中Vtd1+=Vref/32,Vtd1-=-Vref/32,Vtd2+=3Vref/32,Vtd2-=-3Vref/32,Vtd3+=Vref/8,Vtd3-=-Vref/8,Vtd4+=3Vref/8,Vtd3-=-3Vref/8,Vtc+=Vref/4,并且Vtc-=-Vref/4。当开关SQD1接通时选择Vtd1+和Vtd1-作为阈值,当开关SQD2接通时选择Vtd2+和Vtd2-,当开关SQD3接通时选择Vtd3+和Vtd3-,当开关SQD4接通时选择Vtd4+和Vtd4-,并且当开关SQC接通时选择Vtc+和Vtc-。
除了可选阈值的步数之外,当D/A转换器31通过例如断开开关SD21和开关SD23而与积分器10断开电连接时,A/D转换器150在本实施例中的操作与A/D转换器110在第二实施例中的操作相同。例如,当第三反馈电容器Cf3通过断开开关SF31和开关SF33而与积分器10断开电连接时,A/D转换器150的操作与根据第三实施例的A/D转换器120的操作相同。
在根据本实施例的A/D转换器150中,与循环运算相比,在减法运算中可以将采样时间段和保持时间段之间的切换循环设置为一半。
接下来,将参考图31和图32中所示的时序图以及图33至图43中所示的连接图来描述A/D转换器150的具体操作。
如图31和图32所示,A/D转换器150执行与输入信号Vin的A/D转换有关的采样和保持操作(在图31和32中描述为S/H)、第一减法运算(在图31和32中描述为1-SUB)、第一放大运算(在图31和32中描述为1-AMP)、第二减法运算(在图31和32中描述为2-SUB)、第二放大运算(在图31和32中描述为2-AMP)以及循环运算(在图31和32中描述为CYC)。在图31和图32中所示的时序图中,时间轴是共用的,并且A/D转换器150的每个单元的操作通过分成两个图来描述。图31特别示出了与积分器10有关的开关的操作状态。图32特别示出了与D/A转换器30,31和量化器20有关的开关的操作状态。
在下文中,将描述每个操作。
<采样和保持操作(S/H):采样时间段(S)>
图31和图32中所示的从时间t601到时间t602的时间段是用于对输入信号Vin进行采样的采样时间段。如图33所示,当反馈开关SF11、SF21和SF31断开并且开关SS11、SS21和SS31接通时,对应于输入信号Vin的电荷在第一反馈电容器Cf1、第二反馈电容器Cf2和第三反馈电容器Cf3中的每一个中被采样。
如图33所示,由于D/A转换器31通过断开开关SD21和开关SD23而与积分器10断开电连接,因此本实施例的采样时间段中的操作与第二实施例中采样时间段中的操作基本相同。
<采样和保持操作(S/H):保持时间段(H)>
图31和图32中所示的时间t602到时间t603的时间段是与采样和保持操作有关的保持时间段。如图34所示,开关SS11、SS21、SS31和SF12断开,并且反馈开关SF11、SF21和SF31接通。结果,对应于输入信号Vin的电荷保持在第一反馈电容器Cf1、第二反馈电容器Cf2和第三反馈电容器Cf3中。
在采样和保持操作中,如图32所示,开关SQD1接通,并且比较器21和22的阈值分别是Vtd1+和Vtd1-。
<第一减法运算(1-SUB):采样时间段(S)>
第一减法运算在图31和32中所示的时间t603到时间t607执行。
在根据本实施例的第一减法运算中,基于紧接之前时间段中的Vout与比较器21和22的阈值之间的关系来确定量化结果。换句话说,在时间t603到时间t604的与第一减法运算有关的采样时间段中,基于时间t602到时间t603的Vout与阈值之间的关系将量化结果设置为Qout=1。类似地,在时间t605至时间t606的与第二第一减法运算有关的采样时间段中,从时间t604至时间t605的Vout与阈值之间的关系获得量化结果Qout=1。这同样适用于与随后的第一减法运算有关的采样时间段和保持时间段。由于Qout在时间t603到时间t604为1,如图35所示,因此开关SD1B接通。由于开关SD13断开并且开关SD12接通,因此对应于D/A转换器30的D/A转换器电压的电荷累积在第一D/A转换器电容器Cd1中。
在与第一减法运算有关的采样时间段中,如图32所示,开关SQD2接通,并且比较器21和22的阈值分别是Vtd2+和Vtd2-。
<第一减法运算(1-SUB):保持时间段(H)>
同样在根据本实施例的与第一减法运算有关的保持时间段中,基于紧接之前时间段(即,与第一减法运算有关的采样时间段)中的Vout与阈值之间的关系来确定量化结果。例如,在时间t604至时间t605的与第一减法运算有关的第一采样时间段中,基于时间t603至时间t604的Vout与阈值之间的关系将量化结果确定为Qout=1。这同样适用于与随后的第一减法运算有关的保持时间段。
由于Qout在时间t604到时间t605为1,如图36所示,因此开关SD1B断开并且开关SD1T接通。此外,当开关SD12断开并且开关SD13接通时,对应于Vrefm-Vrefp的电荷被传送到反馈电容器Cf1至Cf3。Vrefm-Vrefp是从D/A转换器30在时间t603至时间t604的与第一减法运算相关的采样时间段中的D/A转换器电压减去D/A转换器30在时间t604至时间t605的与第一减法运算有关的保持时间段中的D/A转换器电压的结果。在本实施例的第一减法运算中,由于在D/A转换器30中从时间t603到时间t605的采样时间段和保持时间段中的每个中选择D/A转换器电压,因此D/A转换器30用作5电平D/A转换器,并且与使用仅在保持时间段或采样时间段中选择D/A转换器电压的3电平D/A转换器的模式相比,可以提高分辨率。
在与第一减法运算有关的保持时间段中,开关SQD1接通,并且比较器21和22的阈值分别为Vtd1+和Vtd1-。
在根据本实施例的减法运算中,由于在采样时间段和保持时间段中的每一个中执行量化,因此与第一至第五实施例相比,减法运算的每个循环所获得的A/D转换的分级(gradation)数量可以基本上加倍。因此,获得相同数量的分级所需的减法运算的循环次数可以减少至1/2,或者在相同循环次数中获得的A/D转换的分级数可以加倍。另外,在减法运算中,由于每次执行减法时通过执行减法所产生的噪声影响累积在积分器10中,因此噪声对A/D转换结果的影响可以随着减法运算的循环次数的减少而减少。
另外,在第一至第五实施例中,由于在与减法运算有关的采样时间段中D/A转换器电压始终为Vm,而与量化结果无关,因此与减法运算有关的采样时间段中的D/A转换器电压与保持时间段中D/A转换器电压之间的差值至多为Vrefp-Vm(=Vm-Vrefm)。在本实施例中,在与第一减法运算有关的采样时间段和保持时间段中的D/A转换器电压之间的差值至多为Vrefp-Vrefm,并且与第一至第五实施例相比,在与减法运算有关的采样时间段和保持时间段中的D/A转换器电压之间的差值的最大值可以加倍。也就是说,与第一到第五实施例相比,通过使用具有一半电容值的D/A转换器电容器Cd1,可以使可以作减的电荷的最大值相等。由于可以通过减小D/A转换器电容器Cd1的电容值来减小在减法运算中产生的噪声的影响,因此可以降低噪声对A/D转换结果的影响。
<第一放大器操作(1-AMP)>
在已经执行第一减法运算之后,在图31和图32中所示的时间t607到时间t608执行用于使通过第一减法运算的A/D转换的残差放大的第一放大运算。在第一放大运算中,如图37所示,当开关SD13断开时,积分器10和D/A转换器30彼此断开电连接。通过接通开关SD12和SD1M来复位D/A转换器电容器Cd。
在积分器10中,第一反馈开关SF11断开,而开关SF14接通。结果,累积在第一反馈电容器Cf1中的电荷被传送到第二反馈电容器Cf2和第三反馈电容器Cf3,并且运算放大器11的输出电压Vout被放大。
在量化器20中,当开关SQD3接通时,比较器21和22的阈值分别变为Vtd3+和Vtd3-。
<第2减法运算(2-SUB):采样时间段(Sx)>
在第一放大运算之后从时间t608到时间t609的时间段是与第二减法运算有关的采样时间段。由于在第一放大运算完成时完成来自第一反馈电容器Cf1的电荷的传送,因此开关SF13如图38所示关闭,并且运算放大器11的反相输入端子和第一反馈电容器Cf1彼此断开电连接。此外,通过接通开关SF12并将第一反馈电容器Cf1的两个端部连接到AGND,第一反馈电容器Cf1被复位。除了第一反馈电容器Cf1与运算放大器11断开并且比较器21和22的阈值彼此不同之外,第二减法运算与第一减法运算相同。
在第二减法运算中,类似于第一减法运算,根据紧接之前时间段中的运算放大器11的输出电压Vout与比较器21和22的阈值之间的关系来确定量化结果Qout。在时间t607至时间t608的第一放大运算中,由于Vtd3-<Vout<Vtd3+,因此量化结果变为Qout=0,并且在D/A转换器30中开关SD1M如图38所示接通。当开关SD12接通并且开关SD13断开时,对应于D/A转换器30的D/A转换器电压的电荷累积在第一D/A转换器电容器Cd1中。在图38的情况下,由于第一放大运算中的量化结果是Qout=0,因此D/A转换器30的状态基本未从第一放大运算的D/A转换器30的状态发生变化,并且如果Qout是1,则开关SD1B接通,并且如果Qout是-1,则开关SD1T接通。D/A转换器30在第二减法运算中的操作与D/A转换器30在第一减法运算中的操作相同。
<第二减法运算(2-SUB):保持时间段(Hx)>
图31和图32中所示的时间t609到时间t610的时间段是与第二减法运算有关的保持时间段。在与第二减法运算有关的保持时间段中,如图39所示,当开关SD12断开并且开关SD13接通时,使用D/A转换器30的减法从累积在反馈电容器Cf2和Cf3中的电荷执行。
在第二减法运算中,当开关SQD4断开并且开关SQC接通时,比较器21和22的阈值分别从Vtd4+和Vtd4-变为Vtc+和Vtc-。此后,在稍后将描述的第二放大运算和循环运算期间,开关SQC保持在ON状态,并且Vtc+和Vtc-保持在作为阈值的选定状态。
<第二放大器操作(2-AMP)>
在时间t610到时间t611执行用于通过第一减法运算和第二减法运算放大A/D转换的残差的第二放大运算。如图40所示,在积分器10中,开关SF31断开,并且开关SF34接通。结果,累积在第二反馈电容器Cf2中的电荷被传送到第三反馈电容器Cf3,并且输出电压Vout被放大。当开关SD13断开时,D/A转换器30与积分器10断开电连接。
<循环运算(CYC)>
如图41至图43所示,时间t611之后的循环运算与第三实施例中的循环运算相同,并且将省略对该运算的详细描述。
上面已经描述了根据本实施例的A/D转换器150的具体操作。根据上述构造,由于D/A转换器30在第一减法运算和第二减法运算中运行为5电平D/A转换器,因此与第一和第三至第五实施例中的减法运算以及第二实施例中的第一减法运算和第二减法运算相比,在A/D转换中每个循环通过第一减法运算和第二减法运算所获得的分级数可以基本上加倍。因此,通过减法运算的A/D转换所需的循环次数可以减少到1/2,或者如果循环次数相同,则通过减法运算的A/D转换所需的分辨率可以加倍。
此外,在根据本实施例的第一减法运算和第二减法运算中,由于运算放大器11的反馈因子大于循环运算的反馈因子,因此第一减法运算和第二减法运算的采样时间段和保持时间段的循环缩短为与循环运算有关的采样时间段和保持时间段的循环的1/2。结果,用于执行第一减法运算和第二减法运算所需的时间可以缩短为1/2,使得可以缩短通过A/D转换器150的A/D转换所需的时间。在本实施例中,第一放大运算操作的循环长于第一和第二减法运算操作的循环以及循环运算操作的循环。另外,第一和第二减法运算操作的循环短于循环运算操作的循环。
此外,由于根据本实施例的A/D转换器150执行第二减法运算,即,与第二实施例中一样,在第一放大运算之后的最后减法运算,因此与仅执行一次放大运算的实施例相比,比较器21和22的偏移的影响可以减少。此外,在多次执行放大运算的模式中,与在一次操作中执行放大运算的模式相比,可以放宽用于放大运算放大器11的所需性能。
此外,由于根据本实施例的A/D转换器150如第三实施例中那样在循环运算中使用交替切换的两个D/A转换器,因此与在循环运算中使用单个D/A转换器的其他实施例相比,可以以两倍的速度执行通过循环运算的A/D转换。
在本实施例中,基于通过接通开关SQD1执行的量化的结果在采样时间段中控制D/A转换器30,并且基于通过接通开关SQD2执行的量化的结果在保持时间段中控制D/A转换器30。可替代地,可以通过反转开关SQD1接通的时间段和开关SQD2接通的时间段来控制D/A转换器30以实现5电平D/A转换。类似地,可以反转开关SQD3和开关SQD4接通的时间段。另外,利用具有四个比较器的量化器20的构造,可以基于一个量化的结果在采样时间段和保持时间段中控制D/A转换器30,从而实现5电平D/A转换。
(其他实施例)
本说明书、附图等中的公开内容不限于所示实施例。本公开涵盖所说明的实施例及本领域技术人员所进行的变型。例如,本公开不限于实施例中示出的部件和/或元件的组合。本公开可以以各种组合实现。本公开可以具有可以添加到实施例的额外部分。本公开涵盖对实施例的部件和/或元件的省略。本公开涵盖一个实施例与另一个实施例之间的部件和/或元件的替换或组合。所公开的技术范围不限于实施例的描述。所公开的数个技术范围由权利要求的描述表示,并且应该被解释为包括与权利要求的描述等同的含义和范围内的所有修改。
在上述实施例的每个中,已经描述了使用第一反馈电容器Cf1和第二反馈电容器Cf2两者或包括第三反馈电容器Cf3的所有反馈电容器对输入信号Vin进行采样的构造。可替代地,可以仅使用多个反馈电容器的一部分对输入信号Vin进行采样。例如,下面将描述在具有两个反馈电容器的构造中仅使用一个反馈电容器执行采样的构造。
与第一实施例中的A/D转换器100相比,图44所示的A/D转换器160不包括用于将输入信号Vin输入到A/D转换器100的第二反馈开关SF21和第二反馈电容器Cf2之间的中间点的开关SS21。另外,A/D转换器160包括未在第一实施例的A/D转换器100中提供的开关SF22、SF23和SF24。开关SF22、SF23和SF24连接到反馈电容器Cf2,并且当开关SF23接通并且开关SF22和SF24断开时,A/D转换器160的电路构造与第一实施例的其中采样开关SS21断开的A/D转换器100基本相同。
在下文中,将参考图45的时序图和图46至图49的连接图描述A/D转换器160的操作。
如图45所示,A/D转换器160涉及输入信号Vin的A/D转换,并执行采样和保持操作(图45中的S/H)、减法运算(图45中的SUB)、放大运算(图45中的AMP)以及循环运算(图45中的CYC)。
在下文中,将描述每个操作。
<采样和保持操作(S/H):采样时间段(S)>
在图45中所示的时间t700到时间t701,如图46所示,通过接通开关SS11而在第一反馈电容器Cf1中累积对应于输入信号Vin的电荷。换句话说,在与根据本实施例的采样和保持操作有关的采样时间段中,输入信号Vin仅由第一反馈电容器Cf1采样。
当开关SF21和SF23断开并且开关SF22和SF24接通时,第二反馈电容器Cf2与运算放大器11断开电连接并被复位。此后,第二反馈电容器Cf2在保持时间段以及与采样和保持操作有关的减法运算中保持相同的状态,这将在后面描述。此外,开关SD1、SD3、SDT和SDB断开,并且开关SDM和SD2接通,使得D/A转换器电容器Cd被复位。
<采样和保持操作(S/H):保持时间段(H)>
如图47所示,当开关SF12和开关SS11断开并且第一反馈开关SF11接通时,输出对应于输入信号Vin的输出电压Vout,并且保持输入信号Vin的状态。
<减法运算(SUB)>
与其他实施例一样,减法运算具有采样时间段和保持时间段。在与减法运算有关的采样时间段中,开关的连接状态与图47所示的与采样和保持操作有关的保持时间段相同。图48示出了开关在与减法运算有关的保持时间段中的连接状态。类似于第一实施例,在减法运算中,使用D/A转换器30重复执行基于量化结果Qout的减法。
<放大操作(AMP)>
在图47中所示的时间t710到时间t712执行放大运算。当开关SF22和SF24断开并且开关SF21和SF23接通时,累积在第一反馈电容器Cf1中的电荷被传送到第二反馈电容器Cf2,并且输出电压Vout被放大。在时间t710,比较器21和22的阈值分别变为Vtc+和Vtc-。
<循环运算(CYC)>
在时间t712到时间t719,执行通过循环运算的A/D转换。在循环运算中,类似于放大运算,开关SF22和SF24断开并且开关SF21和SF23保持接通,并且电路构造与第一实施例中的循环运算的电路构造基本相同。
如上所述,不必须使用多个反馈电容器对输入信号Vin进行采样,并且即使在具有多个反馈电容器的构造中也可以仅使用单个反馈电容器来执行对输入信号Vin的采样。另外,在使用多个反馈电容器执行采样的构造中,可以设置不用于采样的反馈电容器。
此外,在上述实施例的每个的放大运算中,可以确保比与减法运算和循环运算有关的采样时间段和保持时间段更长的操作时间,使得放宽运算放大器和开关所需的性能。类似地,可以使与采样和保持操作有关的采样时间段和保持时间段长于与减法运算和循环运算有关的采样时间段和保持时间段,从而降低运算放大器和开关所需的性能。
此外,在上述实施例的每个中,已经将单端电路构造描述为示例用于简化描述,但是可以使用差分电路构造来构造A/D转换器100至160。
在上述实施例的每个中,已经描述了使用1.5位量化器的构造作为示例,但是可以采用1位量化器或2位或更多位量化器。另外,可以根据量化器的构造适当地改变D/A转换器的构造。
上述实施例中所示的量化结果Qout和A/D转换结果Dout是说明性示例,并且根据输入信号Vin的幅值而不同。
Claims (8)
1.一种A/D转换器,包括:
积分器,其包括运算放大器、以及第一反馈电容器和第二反馈电容器,所述第一反馈电容器和所述第二反馈电容器在所述运算放大器的第一输入端子和输出端子之间彼此并联连接;
量化器,其输出通过对从所述运算放大器的所述输出端子所输出的输出信号进行量化所获得的量化结果;以及
D/A转换器,其包括D/A转换器电容器,所述D/A转换器电容器具有连接到所述运算放大器的所述第一输入端子的第一端子,其中
所述积分器包括插设在所述第一反馈电容器和所述运算放大器的所述输出端子之间的第一反馈开关以及插设在所述第二反馈电容器和所述运算放大器的所述输出端子之间的第二反馈开关,
输入信号输入到所述第一反馈电容器和所述第一反馈开关之间的一部分以及所述第二反馈电容器和所述第二反馈开关之间的一部分中的至少一个,
所述D/A转换器电容器在与所述D/A转换器电容器的所述第一端子相反的相反侧上具有第二端子,并且所述D/A转换器的所述第二端子连接到所述运算放大器的所述输出端子,
所述D/A转换器基于所述量化结果重复地从累积在所述第一反馈电容器和所述第二反馈电容器中的电荷中减去电荷以执行对所述输入信号的A/D转换,并且执行减法运算用于输出所述A/D转换的残差作为所述运算放大器的所述输出信号,
在所述减法运算之后,所述D/A转换器将累积在所述第一反馈电容器中的所述电荷传送到第二反馈电容器,以执行用于放大所述减法运算中的所述A/D转换的所述残差的放大运算,
所述D/A转换器基于通过所述放大运算放大的所述减法运算中的所述A/D转换的所述残差的所述量化结果顺序地重复减法和放大,以执行用于A/D转换所述减法运算中的所述A/D转换的所述残差的循环运算,
所述量化器在通过所述减法运算获得所述A/D转换的结果的情况下和在通过所述循环运算获得所述A/D转换的结果的情况下被共同使用,并且在每一种情况下输出通过对来自所述运算放大器的所述输出信号进行量化所获得的所述量化结果,以及
所述D/A转换器通过将所述循环运算中的所述A/D转换的结果增加到所述减法运算中的所述A/D转换的结果来执行对所述输入信号的所述A/D转换。
2.根据权利要求1所述的A/D转换器,还包括:
除了所述第一反馈电容器和所述第二反馈电容器之外的第三反馈电容器,其中
所述D/A转换器通过将累积在所述第一反馈电容器和所述第三反馈电容器中的电荷顺序地传送到所述第二反馈电容器来多次执行所述放大运算。
3.根据权利要求1所述的A/D转换器,其中,
所述D/A转换器包括并联连接到所述运算放大器的所述第一输入端子的第一D/A转换器以及第二D/A转换器,并通过交替使用所述第一D/A转换器和所述第二D/A转换器执行所述循环运算。
4.根据权利要求1所述的A/D转换器,其中,
所述D/A转换器执行误差对消操作用于在所述减法运算之后并且在过渡到所述循环运算之前将累积在所述第二反馈电容器中的所述电荷传送到所述D/A转换器电容器。
5.根据权利要求1所述的A/D转换器,其中,
所述放大运算操作的循环长于所述减法运算和所述循环运算操作的循环。
6.根据权利要求1所述的A/D转换器,其中,
所述减法运算操作的循环短于所述循环运算操作的循环。
7.根据权利要求1所述的A/D转换器,其中,
所述D/A转换器在所述减法运算中用作5电平D/A转换器。
8.根据权利要求1-7中任一项所述的A/D转换器,其中,
所述D/A转换器在所述循环运算中用作三电平D/A转换器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018-002771 | 2018-01-11 | ||
JP2018002771A JP7073727B2 (ja) | 2018-01-11 | 2018-01-11 | A/d変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110034760A CN110034760A (zh) | 2019-07-19 |
CN110034760B true CN110034760B (zh) | 2023-10-20 |
Family
ID=67139962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910018599.4A Active CN110034760B (zh) | 2018-01-11 | 2019-01-09 | A/d转换器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10484003B2 (zh) |
JP (1) | JP7073727B2 (zh) |
CN (1) | CN110034760B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102523383B1 (ko) * | 2018-11-16 | 2023-04-19 | 엘지디스플레이 주식회사 | 포토 센서가 내장된 표시패널과 이를 이용한 표시장치 |
JP7176369B2 (ja) * | 2018-11-20 | 2022-11-22 | 株式会社デンソー | A/d変換器 |
JP7427985B2 (ja) * | 2020-02-03 | 2024-02-06 | 株式会社デンソー | A/d変換器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005136540A (ja) * | 2003-10-29 | 2005-05-26 | National Univ Corp Shizuoka Univ | A/d変換アレイ及びイメージセンサ |
JP2006303671A (ja) * | 2005-04-18 | 2006-11-02 | Digian Technology Inc | 積分器およびそれを使用する巡回型ad変換装置 |
JP2016225840A (ja) * | 2015-05-29 | 2016-12-28 | 株式会社東芝 | 増幅回路、ad変換器、無線通信装置、及びセンサシステム |
JP2017050776A (ja) * | 2015-09-03 | 2017-03-09 | 株式会社デンソー | A/d変換器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6051901A (ja) * | 1983-08-31 | 1985-03-23 | Nec Corp | 高感度コンパレ−タ |
JPH04290310A (ja) * | 1991-03-19 | 1992-10-14 | Fujitsu Ltd | アナログ・デジタルコンバータ |
JP3816240B2 (ja) | 1998-06-19 | 2006-08-30 | 旭化成マイクロシステム株式会社 | パイプライン型a/dコンバータ |
DE60113442T2 (de) | 2001-10-31 | 2006-01-26 | Freescale Semiconductors, Inc., Austin | Inkrementaler Delta Analog-Digital-Wandler |
US6778121B2 (en) * | 2002-06-13 | 2004-08-17 | Engim, Inc. | High linearity digital-to-analog converter |
US6967611B2 (en) * | 2004-03-19 | 2005-11-22 | Freescale Semiconductor, Inc. | Optimized reference voltage generation using switched capacitor scaling for data converters |
JP6070654B2 (ja) | 2014-08-07 | 2017-02-01 | 株式会社デンソー | A/d変換器 |
-
2018
- 2018-01-11 JP JP2018002771A patent/JP7073727B2/ja active Active
- 2018-12-18 US US16/224,213 patent/US10484003B2/en active Active
-
2019
- 2019-01-09 CN CN201910018599.4A patent/CN110034760B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005136540A (ja) * | 2003-10-29 | 2005-05-26 | National Univ Corp Shizuoka Univ | A/d変換アレイ及びイメージセンサ |
JP2006303671A (ja) * | 2005-04-18 | 2006-11-02 | Digian Technology Inc | 積分器およびそれを使用する巡回型ad変換装置 |
JP2016225840A (ja) * | 2015-05-29 | 2016-12-28 | 株式会社東芝 | 増幅回路、ad変換器、無線通信装置、及びセンサシステム |
JP2017050776A (ja) * | 2015-09-03 | 2017-03-09 | 株式会社デンソー | A/d変換器 |
Also Published As
Publication number | Publication date |
---|---|
US20190215004A1 (en) | 2019-07-11 |
JP7073727B2 (ja) | 2022-05-24 |
JP2019122013A (ja) | 2019-07-22 |
US10484003B2 (en) | 2019-11-19 |
CN110034760A (zh) | 2019-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7746253B2 (en) | Semiconductor integrated circuit | |
US7224306B2 (en) | Analog-to-digital converter in which settling time of amplifier circuit is reduced | |
CN110034760B (zh) | A/d转换器 | |
EP2629429A1 (en) | A/D converter and method for calibrating the same | |
KR20130093489A (ko) | A/d 변환기 | |
US11418209B2 (en) | Signal conversion circuit utilizing switched capacitors | |
US8159383B2 (en) | Switched capacitor circuit and pipelined analog-to-digital conversion circuit with the switched capacitor circuit | |
CN111200437B (zh) | A/d转换器 | |
JP2000036746A (ja) | A/d変換器 | |
WO2011104761A1 (ja) | パイプライン型a/dコンバータおよびa/d変換方法 | |
US7348916B2 (en) | Pipeline A/D converter and method of pipeline A/D conversion | |
CN112511167A (zh) | 低噪声模数转换器 | |
CN111034052B (zh) | 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置 | |
JP2004096636A (ja) | アナログ−デジタル変換回路 | |
JP5439590B2 (ja) | 比較器、差動アンプ回路、及びアナログデジタル変換器 | |
JP6160444B2 (ja) | アナログデジタル変換回路、アナログデジタル変換回路の制御方法 | |
JP4681622B2 (ja) | Ad変換器 | |
JP2012089939A (ja) | アナログデジタル変換器および信号処理システム | |
JP3851305B2 (ja) | アナログ−デジタル変換回路 | |
US7061420B2 (en) | Gain control for analog-digital converter | |
JP3086638B2 (ja) | デジタル−アナログ変換回路およびアナログ−デジタル変換回路 | |
Atchaya et al. | Design of High Speed Time–Interleaved SAR Analog to Digital Converter | |
KR101228827B1 (ko) | 축차근사형 아날로그/디지탈 변환기 | |
JP3530349B2 (ja) | 減算増幅回路およびアナログ−デジタル変換回路 | |
JP3976739B2 (ja) | アナログデジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |