CN109891605B - 雪崩光电二极管 - Google Patents

雪崩光电二极管 Download PDF

Info

Publication number
CN109891605B
CN109891605B CN201780066394.2A CN201780066394A CN109891605B CN 109891605 B CN109891605 B CN 109891605B CN 201780066394 A CN201780066394 A CN 201780066394A CN 109891605 B CN109891605 B CN 109891605B
Authority
CN
China
Prior art keywords
semiconductor layer
layer
substrate
well
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780066394.2A
Other languages
English (en)
Other versions
CN109891605A (zh
Inventor
夏秋和弘
泷本贵博
内田雅代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109891605A publication Critical patent/CN109891605A/zh
Application granted granted Critical
Publication of CN109891605B publication Critical patent/CN109891605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02027—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for devices working in avalanche mode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明的雪崩光电二极管，在第一导电型且具有均匀杂质浓度的基板半导体层(10)内部包括：第一导电型的第一半导体层(11)、第二导电型的第二半导体层(12)、第二导电型的第三半导体层(13)、第二导电型的第四半导体层(14)、形成于在横方向上远离第三半导体层(13)的位置的第一导电型的第五半导体层(15)、第二导电型的第六半导体层(16)、第一接点(31)以及第二接点(32)。第一半导体层(11)分别与第二半导体层(12)和第五半导体层(15)的正下方相接。第一半导体层(11)与第二半导体层(12)之间的结(AJ)处引起雪崩现象。

Description

雪崩光电二极管
援引记载
本申请要求主张2016年11月9日申请的日本申请特愿2016-218553的优先权权益，援用该日本申请中记载的全部的记载内容。
技术领域
本发明涉及雪崩光电二极管，更详细地，涉及当施加大于击穿电压的反向偏置电压时，发生雪崩现象从而以盖革模式动作的雪崩光电二极管。
背景技术
在光通信、飞行时间测距(TOF：Time of flight)、车载用成像激光雷达(SPADLIDAR(Single Photon Avalanche Diode Light Detection And Ranging,单光子雪崩二极管激光探测和测距))等领域，使用具有850nm、940nm的波长的红外光激光。这是由于存在以下问题：假设照射光为可见光，则会发生由环境中所存在的自然光(可见光)引起的误动作或者由于照射光进入眼睛而担心元件的动作等。另一方面，红外线不会产生诸如此类的问题，且光能低，对眼睛而言更加安全。因此，如上述那样，使用具有850nm、940nm的波长的红外光激光。随之而来，作为高速检测850nm、940nm的微弱的红外光的光接收元件，光子检测效率高的雪崩二极管受到注目。
若雪崩光电二极管被施加小于击穿电压(Breakdown电压)的反向偏置电压，则以线性模式动作，相对光接收量具有正相关性而改变输出电流。另一方面,若雪崩光电二极管被施加大于击穿电压的反向偏置电压，则以盖革模式动作。对于盖革模式的雪崩光电二极管而言，即使单一光子的入射，也会引起雪崩现象(雪崩倍增)，因此可以得到大的输出电流。因此，盖革模式的雪崩光电二极管也被称为单光子雪崩二极管(SPAD:Single PhotonAvalanche Diode)。雪崩光电二极管在上述的盖革模式中，对阴极-阳极间施加电压，并控制电压以形成3.0×105V/cm以上的电场强度。由此，在该结的附近由微弱光产生的电荷被增幅。其结果，雪崩光电二极管可以针对一个光子般的极小的信号作出反应并输出电信号。另外，对光信号而言，雪崩光电二极管在数皮秒(psec)左右的极短时间内作出反应且时间分辨率优异。
这种情况下，本申请人先前提出了具有如图8所举例示出的构造的、与CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)一体化的SPAD(整体以附图标记100示出。)(特愿2015-235026号)。该SPAD100在P基板(硅)110的内部具备：N扩散层111，其沿横方向扩展而形成；P阱(深度0.5μm左右)，其在该N扩散层111之上与其相接而形成；P+层113，其形成于该P阱112中浅的部分；N阱115，其在P基板110内在横方向在远离P阱112的位置与N扩散层111相接而形成；N+层116，其形成在该N阱115中浅的部分。N阱115在P基板110内配置为在横方向上与P阱112分离并包围P阱112(参照图9)。在P基板110内N阱115与P阱112之间的区域为低浓度的N--区域114。沿着N阱115的表面部分的两侧(内周侧和外周侧)形成有，用于元件分离的由嵌入氧化膜构成的浅沟道隔离区域(STI：shallowtrench isolation)121。P+层113、N+层116之上，分别设置有欧姆接触的阳极接点电极(铝)131、阴极接点电极(铝)132。另外，在P基板110之上，依次层叠有氧化硅膜(SiO2)122、多晶硅电极133、氮化硅膜(Si3N4)123、层间绝缘膜124、斜光膜(AlCu)125、氧化硅膜(SiO2)126、氮化硅膜(Si3N4)127。
如图9示意性地所示，在该SPAD100中，对N扩散层111与p阱112之间的结AJ施加高电场，引起雪崩现象。具体地，信号线连接于阳极接点电极131，对阴极接点电极132施加恒定电压(例如，10-30V左右)的电压。另外，P基板110为接地电位。由此，电压被施加于N扩散层111与P阱112之间以及N扩散层111与P基板110之间。此时，N扩散层111与P阱112之间，P+层113成为耗尽层挡层，由于耗尽层宽度被限制，相较于N扩散层111与P基板110之间(结NJ附近)，电场强度高至3×105[V/cm]以上。由此，N扩散层111与P阱112之间(结AJ附近)发生雪崩现象，作为雪崩倍增层发挥功能。即，当光子PH入射至该SPAD100时，P阱112作为光检测区域发挥作用，由于光电转换而产生载流子CR。该载流子CR被电场牵引而向结AJ附近迁移。如上述那样，因为结AJ被施加3×105[V/cm]以上的电场，通过雪崩倍增，载流子CR被增幅至10,000倍以上。其结果，即使一个光子入射，也能够作为大的输出信号提取。
现有技术文献
专利文献
专利文献1：美国专利第9178100号说明书
发明内容
本发明所要解决的技术问题
在该图9所示的SPAD100中，在N扩散层111与P阱112之间的结AJ处，在P阱112内由于光电转换而产生的载流子CR作为电流作出贡献。另一方面，在N扩散层111与P基板110之间的结NJ处，在P基板110中N扩散层111下方，由于光电转换而产生的载流子作为电流作出贡献。被施加了能够发生雪崩倍增的3×105[V/cm]以上的电场的结仅为结AJ，对雪崩倍增作出贡献的载流子仅在P阱112内产生。该P阱112的深度被设定为0.5μm左右(参考如图10所示的深度方向的浓度曲线。)。此处，如开头所述那样，在TOF传感器等领域中，使用具有850nm、940nm的波长的红外光。如从图11(示出入射至硅中的波长λ＝940nm的光吸收率的深度依赖性。)知道的那样，在P阱112内，在深度0.5μm处仅吸收入射光中2％左右，剩下的98％向基板一侧透射。因此，在上述SPAD100中，存在红外光的光子检效率(P.D.E.)低，光灵敏度低诸如此类的问题。
相对于此，已知如专利文献1(美国专利文献第9178100号说明书)所公开的那样,具有如图12所示的构造的SPAD(整体以符号400表示。)。该SPAD400包括P型外延基板401。P型外延基板401所具有的P外延层402具有浓度梯度，随着靠近表面浓度降低。在该P外延层402的内部包括：深(DEEP)N阱406，以与该深阱406在横方向上分离并包围该深阱406的方式形成的P阱416、422；在深N阱406之上与其相接而形成的N阱408；形成于P阱416、422中浅的部分的P+层418、424；以及形成于N阱408中的中的浅部分的N+层410。P+层418，424之上分别设置有欧姆接触的阳极接点电极420，426。另外，在N+层410上设置有阴极接点电极412。深N阱406、N阱408与P阱416、422的横方向上的间隙为保护环区域，抑制了电场向外周部集中，使P-外延层402与深N阱406之间的结414均匀地产生电场。
如图13示意地示出的那样，在SPAD400中，深N阱406与P外延层402之间的结414发生雪崩现象，作为雪崩倍增层发挥作用。因此，在该SPAD400中，不仅N阱408，P型外延基板401的基板部分(P基板)401B与P外延层402也作为光检测区域发挥作用。因此，能够吸收侵入长度长的红外光的贡献，能够提高光灵敏度。
但是，在制造该SPAD400之时，由于P外延层402的厚度发生10％左右的偏差，深阱406与P外延层402之间的结414的浓度产生偏差。也就是说P外延层402的厚度厚的话，则P外延层402的浓度变低，P外延层402的厚度薄的话，则P外延层402的浓度变高。另外，一般地，外延生长装置的外延生长时的浓度偏差也大。作为上述因素的结果，在该SPAD400中，存在光子检测效率也就是光灵敏度发生偏差之类的问题。
同一专利文献中，还公开了具有如图14所示的构造的SPAD(整体以符号400A表示。)。在该SPAD400A中，代替图12中的具有浓度梯度的P外延层402，使用具有均匀浓度的P基板401A。另外，P基板401A与深N阱406之间插入P增强注入层405。在该SPAD400A中，深阱406与P增强注入层405之间的结414A附近发生雪崩现象，作为雪崩倍增层发挥作用。在该SPAD400A中，由于使用了均匀浓度的P基板401A，能够抑制光灵敏度的偏差。
但是，在该SPAD400A中，P阱422与P增强注入层405远远地分离，因此，存在内部电阻(特别是阳极电阻)高的问题。因此，在使该SPAD400A以盖革模式动作的情况下，其高的内部电阻作为淬灭电阻发挥作用。即，在该SPAD400A中，即使由光电转换而产生的载流子被雪崩倍增层(深N阱406与P增强注入层405之间的结414A附近)雪崩倍增，由于内部电阻(特别是，阳极电阻)的电压下降大，因而，在结414A附近也不能确保3×105[V/cm]以上的电场强度。因此，存在以下问题：不能将电流增幅到一定大小以上，也就是说不能增大最大增幅电流。
因此，本发明的课题为提供能够稳定地提高光灵敏度并且降低内部电阻从而增大最大增幅电流的雪崩光电二极管。
解决问题的方法
为了解决上述课题，本发明的一个方式的雪崩光电二极管，包括：
第一半导体层，其在第一导电型且在具有均匀的杂质浓度的基板半导体层的内部，以在横方向上占据预定区域的方式形成且为上述第一导电型；
第二半导体层，其在上述基板半导体层内部，在上述第一半导体层上且与其相接而形成，且为与上述第一导电型相反的第二导电型；
第三半导体层，其在上述基板半导体层内部，在上述第二半导体层上且与其相接而形成，且为比上述第二半导体层的杂质浓度低的上述第二导电型；
第四半导体层，其形成于上述第三半导体层中浅的部分，且为比上述第三半导体层的杂质浓度高的上述第二导电型；
第五半导体层，其在上述基板半导体层内部，形成于在横方向上远离上述第三半导体层的位置且为上述第一导电型；
第六半导体层，其形成于上述第五半导体层中的浅的部分，且为比上述第五导电型的杂质浓度高的上述第一导电型；
第一接点，其与上述第四半导体层电连接；
第二接点，其与上述第六半导体层电连接；
其特征在于，上述第一半导体层分别与上述第二半导体层及上述第五半导体层的正下方相接，上述第一半导体层与上述第二半导体层之间的结处发生雪崩现象。
发明效果
根据本发明的一个实施方式的雪崩光电二极管，能够稳定地提高光灵敏度并且降低内部电阻从而增大最大增幅电流。
附图说明
[图1]为示出本发明的第一实施方式的雪崩光电二极管的构成的截面图。
[图2]为示出使用雪崩光电二极管时的一般的电路构成的图。
[图3]为示意性地示出施加于雪崩光电二极管的阴极端子与阳极端子之间的电压V与流经电路的电流I的关系。
[图4]图4A为示出在淬灭电阻过大的情况下，没有输入信号的状态下有脉冲输入时的雪崩光电二极管APD的输出的随着时间经过的观察结果的图。图4B为示出在淬灭电阻适当的情况下，没有输入信号的状态下有脉冲输入时的雪崩光电二极管APD的输出的随着时间经过的观察结果的图。
[图5]图5的(A)、图5的(B)分别为表示沿图1中的Y-Y’线、X-X’线的电场强度分布的确认结果的图。
[图6]为示出本发明的第二实施方式的雪崩光电二极管的构成的截面图。
[图7]为示出本发明的第三实施方式的雪崩光电二极管的构成的截面图。是示出案的图。
[图8]是示出本申请人先前提出的PAD的构造的图。
[图9]为示意性地说明图8的SPAD的雪崩倍增的动作的图。
[图10]为示出图8的SPAD的深度方向的浓度曲线的图。
[图11]示出入射至硅中的波长λ＝940nm的光吸收率的深度依赖性的图。
[图12]为示出公知的其他SPAD的构造的图。
[图13]为示意性地说明图12的SPAD的雪崩倍增的动作的图。
[图14]为示出公知的又一其他SPAD的构造的图。
发明的实施方式
以下，参照附图详细说明本发明的实施方式。此外，在附图中，同一附图标记表示相同部分或者相当的部分。另外，为了附图的明了化和简略化，长度、宽度、深度等附图的尺寸从实际的尺寸作出了适当改变，并非表示实际的相对尺寸。另外，P型相当于第一导电型，N型相当于第二导电型。各部分的名称所包含的“P”、“N”分别表示，该部分为P型、N型。
[第一实施方式]
(雪崩光电二极管的构成)
图1示出本发明的第一实施方式的雪崩光电二极管(SPAD)90的截面构造。该SPAD90包括作为基板半导体层的具有均匀的杂质浓度(电阻率10Ω·cm左右)的P基板(硅基板)10。其包括：P+增强层(杂质浓度1×1017cm-3左右)11，其作为第一半导体层，在该P基板10的内部(深度2μm左右)，以在横方向上占据预定区域的方式形成；N+层(杂质浓度2×1017cm-3左右)，其作为第二半导体层，其在该P+增强层上与其相接而形成；N阱(深度2μm左右，杂质浓度3×1016cm-3左右)13，其作为第三半导体层，与该N+层12相接而形成，且比N+层12的杂质浓度低；N+层(杂质浓度1×1021cm-3左右)14，其作为第四半导体层，形成于该N阱13中浅的部分，且比N阱13的杂质浓度高；P阱(深度2μm左右，杂质浓度3×1016cm-3左右)15，其作为第五半导体层，在P基板10内部，形成于在横方向上远离N阱13的位置；第六半导体层P+层(杂质浓度1×1021cm-3左右)16，其形成于该P阱15中浅的部分。P阱15在P基板10内，以在横方向上与N阱13仅隔开距离d1(大约2μm左右)并包围N阱13的方式配置为环状。在P基板10内，在横方向上N阱13与P阱15之间，存在与P基板10的杂质浓度相同浓度的非掺杂区域10a。沿着P阱15的表面部分的两侧(内周侧和外周侧)，形成有用于元件分离的由嵌入氧化膜构成的浅沟道隔离区域(STI：shallow trench isolation)21。该STI12在横方向上与N阱13仅隔开距离d1’(约1.6μm左右)。N+层14、P+层16之上，分别设置有欧姆接触的作为第一接点的阴极接点电极(铝)31和作为第二接点的阳极接点电极(铝)32。另外，在P基板10之上，依次层叠有氧化硅膜(SiO2)22、多晶硅电极33、氮化硅膜(Si3N4)23、层间绝缘膜24、斜光膜(AlCu)25、氧化硅膜(SiO2)26、氮化硅膜(Si3N4)27。
在此例中，P+增强层11中存在于N+层12的正下方的第一部分11a与存在于P阱15的正下方的第二部分11b通过存在于非掺杂区域10a的正下方的第三部分11c在横方向上相连。
(制造方法)
该SPAD90，通过将SPAD工序整合至CMOS工序中，例如如下这样制造。另外，在规定位置形成浅沟道隔离区域(STI)21。P基板10的内部通过离子注入以及热扩散形成P阱15、N阱13。接下来，例如离子注入硼而形成P+增强层11，并例如离子注入磷而形成N+层12。此时，设定离子注入能量以在N+层12与P阱15的正下方形成P+增强层11相接的深度位置。进一步，通过热扩散形成P+层16、N+层14。接下来，之后通过公知的CMOS工序形成剩下的元素22～27、31～33。
此处STI在后面的阱形成中，仅形成在P阱侧，不形成在N阱侧。认为这是由于STI存在较多Si-SiO2悬挂键，对STI周围施加应力，硅发生歪曲，因而成为噪音源的复合中心较多，由此导致随着电场施加的N阱-虚拟保护环层(10a)间的结接近STI，吸收复合的电子并增幅，从而导致噪声变多。因此，希望以不通过STI隔开上述结的方式，将STI不配置于具有结的N阱侧，而是隔开规定的距离配置。另一方面，在不存在结的P阱侧，配置STI也可以不配置STI也可以，但为了使虚拟保护环层(10a)表面的浓度稳定化，防止SPAD在侧面击穿的边缘击穿的发生，能够自由地对保护环33施加电位，因此，有必要确保栅极多晶硅层33与P阱层之间的耐压性。因此，期望通过至少在P阱层与栅极多晶硅层33之间插入STI层，从而隔开栅极多晶硅层33与P阱之间的距离以确保耐压性。
在该SPAD90中，P+增强层11、P阱15以及P+层16作为阳极发挥作用，N+层12、N阱13以及N+层14作为阴极发挥作用。
P+增强层11的杂质浓度(1×1017cm-3左右)和N+层12的杂质浓度(2×1017cm-3左右)设定为：利用P+增强层11与N+层12之间的结AJ抑制耗尽层的扩张而提高电场强度，引起雪崩现象。此处，期望P+增强层的浓度设定为比N+层浓度低。这存在以下可能：当表面侧(N+层侧)的浓度低时，提高了电场强度的情况下耗尽层朝向表面侧扩张，由硅表面的悬挂键引起的复合载流子带来的噪音增加。对此，当基板侧的浓度(P+增强层)的浓度低时，在电场增加的情况下不受表面侧的载流子的影响，因此，没有必要考虑表面复合载流子带来的影响。
(优点)
在该SPAD90中，在P基板10的内部(深度2μm左右)存在引起雪崩现象的结AJ(P+增强层11与N+层12之间的结)。由此，被P基板10的内部(特别是，位于P+增强层11下方的部分以及N阱13)吸收的光产生的光载流子对雪崩作出贡献，光子检测效率提高。因而，光灵敏度提高。
另外，如上述那样，在P基板10内，在横方向上N阱13与P阱15之间，存在与P基板10的杂质浓度相同浓度的非掺杂区域10a。该非掺杂区域10a浓度比P+增强层11、P阱15低，由此，N+层12、N阱13的侧面的结的浓度下降，其侧面的电场缓和。由此，能够避免电场仅在N+层12、N阱13的侧面增强(特别是，发生雪崩)，使引起雪崩现象的结AJ(P+增强层11与N+层12之间的结)的电场在横方向上扩张。因此，能够确保拓宽引起雪崩现象的结AJ的有效面积，提高光子检测效率，进一步提高光灵敏度。
另外，P基板具有均匀的杂质浓度。进一步，P+增强层11以及N+层12可以利用离子注入法控制深度以及浓度从而形成。因此，引起雪崩现象的结AJ(P+增强层11与N+层12之间的结)的浓度偏差变小，制造偏差变小。因此，引起雪崩现象的结AJ中的电场强度稳定。其结果，光灵敏度稳定。
另外，在该例中，P+增强层11中存在于N+层12的正下方的第一部分11a与存在于P阱15的正下方的第二部分11b通过存在于非掺杂区域10a的正下方的第三部分11c在横方向上相连。由于P+增强层11相较于P基板10为低电阻层，能够大大降低从引起雪崩现象的结AJ(P+增强层11与N+层12之间的结)到P+层16的路径(包括P+增强层11与P阱15)的电阻。由此，能够降低内部电阻从而增大最大增幅电流。
另外，N阱13的侧面与P基板10(或者非掺杂区域10a)之间存在结13J。该结13J附近电场强度最高，因此，在该结13J附近存在缺陷，则借由缺陷(复合中心)产生载流子并飞入该电场成为噪音。此处，微细工序中的用于元件分离的浅沟道隔离区域(STI)21成为在沟道形状中埋入氧化膜的构造。因此，STI21周边存在较多由于应力、破坏产生的缺陷。因此，在该SPAD90中，如上述那样，STI21在横方向上仅与N阱13隔开距离d1’。由此，能够抑制借由缺陷(复合中心)产生的载流子的发生。由此，能够进一步抑制动作时的噪音。另一方面，STI21沿P阱15的表面部分的内周(以及外周)相接配置。因此，能够确保N阱13与P阱15之间的耐压(击穿电压)。
另外，N阱13与P阱15之间的非掺杂区域10a上，隔着氧化硅膜22配置有多晶硅电极33。该多晶硅电极33利用CMOS工序的栅极工序被制造。该多晶硅电极33在动作时被施加与阴极接点电极31相同的电位。由此，防止非掺杂区域10a的与氧化硅膜22的界面发生N反转，耗尽层沿表面扩张，而连接至设置于P阱15的表面部分的内周的STI21。因此，能够更可靠地确保N阱13与P阱15之间的耐压(击穿电压)。
(雪崩倍增的动作)
接下来，关于该SPAD90的雪崩倍增动作更详细地进行说明。在该SPAD90的动作时，对阴极接点电极31施加恒定电压(例如，10-30V左右)。与此同时，阴极接点电极31被连接于信号线。另外，P基板10为接地电位。由此，作为阴极发挥作用的N+层12、N阱13、N+层14和作为阳极发挥作用的P+增强层11、P阱15、P+层16之间被施加上述恒定电压。其结果，P+增强层11与N+层12之间的结AJ被施加3×105[V/cm]的电场。此时，N阱13与P阱15之间非掺杂区域10a成为扩展耗尽层的缓冲，耗尽层宽度大大增加。因此，N+层-P+增强层之间，电场强度进一步降低。另一方面，在P+增强层11与N+层12之间的结AJ中，归功于这些杂质浓度被设定为高，耗尽层的扩展被抑制从而电场强度升高。其结果，仅P+增强层11与N+层12之间的结AJ作为雪崩倍增层发挥作用。
实际上，图5的(A)、图5的(B)分别表示沿图1中的Y-Y’线、X-X’线的电场强度分布的确认结果。从这些图5的(A)、图5的(B)可知，存在于Y-Y’线上的结AJ的电场强度峰值EAJ比存在于X-X’线上的结13J的电场强度峰值E13J高。如上述那样，这是由于P+增强层11、N+层12的浓度以及深度位置被设计为在结AJ附近的耗尽层宽度DLAJ比结13J附近的耗尽层宽度DL13J窄。另外，从图5的(A)、图5的(B)可知，仅在存在于Y-Y’线上的结AJ附近，电场强度超过3×105[V/cm]。其结果，该SPAD90仅在结AJ附近引起雪崩现象从而以盖革模式动作。虽然存在于X-X’线上的结13J不发生雪崩现象，但在对P+增强层11与N+层12之间的结AJ施加均匀电场这一事上作出贡献。
当光子射入该SPAD90中时，P基板10的内部(特别是，P+增强层11下方的部分以及N阱13)均作为光检测区域发挥作用，吸收光从而产生载流子。该由光吸收而产生的载流子被电场牵引而向P+增强层11与N+层12之间的结AJ迁移。该结AJ如上述那样被施加3×105[V/cm]以上的电场。因此，在该结AJ附近，由于雪崩倍增，载流子被增幅至10,000倍以上。也就是说，即使只有一个光子入射，也能够作为大的输出信号提取。
另外，如上述这样，在该SPAD900中，P+增强层11中的存在于N+层12的正下方的第一部分11a与存在于P阱15的正下方的第二部分11b通过存在于非掺杂区域10a的正下方的第三部分11c在横方向上相连。由于P+增强层11为相较于P基板10低电阻层，能够大大降低从引起雪崩现象的结AJ(P+增强层11与N+层12之间的结)到P+层16的路径(包括P+增强层11与P阱15)的电阻。由此，能够降低内部电阻从而增大最大增幅电流。接下来，使用图2～图4来详细说明其效果。
图2举例示出使用雪崩光电二极管APD(包括SPAD90)时的一般的电路构成。在该电路中，雪崩光电二极管APD与作为淬灭电阻的电阻R串联连接，对于该串联连接体连接有直流电源Va。详细地，电阻R的一端被连接于雪崩光电二极管APD的阳极端子C。直流电源Va的负极被连接于电阻R的另一端A。直流电源Va的正极被连接于雪崩光电二极管APD的阳极端子B。
图3为示意性地示出施加于雪崩光电二极管APD的阴极端子B与阳极C端子之间的电压V与流经电路的电流I的关系。横轴(电压轴)的VBD表示雪崩光电二极管APD的击穿电压。在图3中，V＜VBD的情况(例如，V＝Vo的情况)，也被称为线性模式，雪崩光电二极管APD以相对光接收量具有正相关性而改变输出电流。在没有输入信号的状态下，当使施加于雪崩光电二极管APD的电压V增加时，如以箭头S1所示那样，则至V＝Va为止状态变化。如果没有输入信号的话，输出信号也不会产生。这里，当如光子那样的微小光信号被输入时，输入信号被增幅，如箭头S2(雪崩)所示那样，电流I增加直到暂时ON状态从而能够获得输出信号。但是，图2中的电阻(淬灭电阻)R中电压立刻下降，如箭头S3(淬灭)所示那样，施加于雪崩光电二极管APD的电压V减少(在该例子中，变为V＝Vo<VBD。)。由此，雪崩光电二极管APD返回至“重置”状态。通过重复这样一连串的动作(S1～S3),相对信号输入可以得到输出信号(盖革模式的动作)。此外，只有雪崩光电二极管APD(无淬灭电阻)的话，则维持ON状态，不返回重置状态。
如以往例子(图8和图14的SPAD)那样，SPAD的内部电阻大的情况，如图3中虚线G0所示那样，最大增幅电流被抑制得小。相对于此，如根据本发明的SPAD90那样，SPAD的内部电阻小的情况下，如图3实线所示那样，能够大大增大最大增幅电流(ON状态的电流值)。
并且，图4A、图4B示出没有输入信号的状态下有脉冲输入时的雪崩光电二极管APD的输出的随着时间经过的观察结果的图。如图4A所示，当淬灭电阻(电阻R)过大时，最大增幅电流(脉冲输出)的大小P0变小。另一方面，如图4B所示，当淬灭电阻(电阻R)合适时，最大增幅电流(脉冲输出)的大小P1变大。若在输出信号的基线BL与最大值(P1)之间适当地设置阈值α的话，则可通过“1”、“0”二值来判断输出信号(脉冲输出)的有无。
[第二实施方式]
图6示出本发明的第二实施方式的雪崩光电二极管(SPAD)90A的截面构造。此外，在图6中对于与图1中的元件相同元件标注相同附图标记，省略重复的说明。
该SPAD90A，相对于图1的SPAD90，不同点在于：P+增强层11A中的存在于N+层12的正下方的第一部分11a与存在于P阱15的正下方的第二部分11b在横方向上仅相互隔开距离d2(2μm左右)。该SPAD90A的其他构成与图1的SPAD90中的构成相同。
制造该SPAD90A的情况下，使通过离子注入形成P+增强层11A的工序的注入掩模，相对于用于形成图1的SPAD的90的P+增强层11的注入掩模进行变更。由此，在P基板10内防止向距离d2的区域进行离子注入。该SPAD90A的其他制造工序与图1的SPAD90的制造工序相同。
在该SPAD90A中，P+增强层11A中存在于N+层12的正下方的第一部分11a与存在于P阱15的正下方的第二部分11b之间不存在高浓度(p+)层。在该构成中，该雪崩光电二极管的制造阶段中，能够防止杂质从下方向N阱13与P阱15之间的区域(成为非掺杂区域10a的区域)扩散从而扩展开来。因此，在制造的SPAD90A中，能够不对N+层12以及N阱13的侧面施加强电场，而对P+增强层11A与N+层12之间的结AJ施加均匀的电场。由此，能够抑制动作时的噪音。
[第三实施方式]
图7示出本发明的第三实施方式的雪崩光电二极管(SPAD)90B的截面构造。此外，在图7中对于与图1中的元件相同元件标注相同附图标记，省略重复的说明。
该SPAD90B具有以下不同点：代替图1的SPAD90的P基板10，使用外延基板10B来构成。外延基板10B的构成为，在电阻率相当于0.1Ω·cm且具有均匀的杂质浓度的P基板(硅)10B-0上，利用外延生长法层积5μm的外延层(硅)10B-1，该外延层10B-1的电阻率相当于10Ω·cm且具有均匀的杂质浓度。该SPAD90B被作为基板半导体层的外延层10B-1所改善。
改善该SPAD90B的外延层10B-1的缺陷较少。所以，能够抑制借由缺陷(作为复合中心动作)而产生的载流子的发生。由此，能够进一步抑制动作时的噪音(暗计数率)。
另外，通常的大块基板(例如，P基板10)中，延迟载流子，即，在基板内部(P+增强层11下方)产生并到达电场强度强的P+增强层11与N+层12之间的结AJ需要时间的载流子，响应速度变慢，因而成为问题。但是，在如上述那样的外延基板10B中，高浓度的P基板10B-0中，能够消灭延迟载流子。因此，该SPAD90B适用于TOF传感器等的需要高速应答的用途中。
[发明概要]
从上述可以知道，本发明的雪崩光电二极管包括：
第一半导体层，其在第一导电型且在具有均匀的杂质浓度的基板半导体层的内部，以在横方向上占据预定区域的方式形成且为上述第一导电型；
第二半导体层，其在上述基板半导体层内部，在上述第一半导体层上且与其相接而形成，且为与上述第一导电型相反的第二导电型；
第三半导体层，其在上述基板半导体层内部，在上述第二半导体层上且与其相接而形成，且为比上述第二半导体层的杂质浓度低的上述第二导电型；
第四半导体层，其在上述第三半导体层中浅的部分，且为比上述第三半导体层的杂质浓度高的上述第二导电型；
第五半导体层，其为在上述基板半导体层内部，形成于在在横方向上远离上述第三半导体层的位置的上述第一导电型；
第六半导体层，其形成于上述第五半导体层中的浅的部分，且为比上述第五半导体层的杂质浓度高的上述第一导电型；
第一接点，其与上述第四半导体层电连接；
第二接点，其与上述第六半导体层电连接，
上述第一半导体层分别与上述第二半导体层及上述第五半导体层的正下方相接，上述第一半导体层与上述第二半导体层之间的结处发生雪崩现象。
在本发明的雪崩光电二极管中，基板半导体层的内部存在引起雪崩现象的结(上述第一半导体层与上述第二半导体层之间的结)。由此，被基板半导体层的内部吸收的光所产生的光载流子对雪崩作出贡献，光子检测效率提高。因而，光灵敏度提高。
另外，上述基板具半导体层有均匀的杂质浓度。进一步，上述第一半导体层以及上述第二半导体层可以利用离子注入法控制浓度以及深度位置从而形成。因此，引起上述雪崩现象的结(上述第一半导体层与上述第二半导体层之间的结)的浓度偏差变小，制造偏差变小。因此，引起上述雪崩现象的结的电场强度稳定。其结果，光灵敏度稳定。
另外，由于上述第一半导体层相较于上述基板半导体层为低电阻层，能够大大降低从引起上述雪崩现象的结(上述第一半导体层与上述第二半导体层之间的结)到上述第六半导体层的路径(包括第一半导体层与第五半导体层)的电阻。由此，能够降低内部电阻从而增大最大增幅电流。
另外，一实施方式的雪崩光电二极管，特征在于：在上述基板半导体层内在横方向上，上述第三半导体层与上述第五半导体层之间存在与上述基板半导体层的杂质浓度相同浓度的非掺杂区域。
该实施方式的雪崩光电二极管中，在上述基板半导体层内在横方向上，上述第三半导体层与上述第五半导体层之间存在与上述基板半导体层的杂质浓度相同浓度的非掺杂区域。该非掺杂区域比上述第一半导体层、上述第五半导体层浓度低，因此，上述第二半导体层、上述第三半导体层的侧面的结的浓度下降，上述侧面的电场被缓和。由此，能够避免仅在侧面增强电场(特别是，发生雪崩)，使引起上述雪崩现象的结(上述第一半导体层与上述第二半导体层之间的结)的电场在横方向上扩张。因此，能够确保拓宽引起上述雪崩现象的结的有效面积，提高光子检测效率，进一步提高光灵敏度。
另外，在一实施方式的雪崩光电二极管中，特征在于：上述第一半导体层中存在于上述第二半导体层正下方的第一部分与存在于上述第五半导体层的正下方的第二部分在横方向上相连。
在该实施方式的雪崩光电二极管中，上述第一半导体层中存在于上述第二半导体层正下方的第一部分与存在于上述第五半导体层的正下方的第二部分在横方向上相连。因此，在横方向上，所述第一半导体层进一步变为低电阻，能够大大降低从引起上述雪崩现象的结(上述第一半导体层与上述第二半导体层之间的结)到上述第六半导体层的路径(包括第一半导体层与第五半导体层)的电阻。由此，能够进一步降低内部电阻从而进一步增大最大增幅电流。
另外，在一实施方式的雪崩光电二极管中，特征在于：上述第一半导体层中存在于上述第二半导体层正下方的第一部分与存在于上述第五半导体层的正下方的第二部分在横方向上相互分离。
在该实施方式的雪崩光电二极管中，上述第一半导体层中存在于上述第二半导体层正下方的第一部分与存在于上述第五半导体层的正下方的第二部分在横方向上相互分离。也就是说，上述第一半导体层中存在于上述第二半导体层正下方的第一部分与存在于上述第五半导体层的正下方的第二部分之间存在高浓度层。通过该构成，在该雪崩光电二极管的制造阶段中，能够防止杂质从下方向与上述第三半导体层与上述第五半导体层之间的区域(成为非掺杂区域的区域)扩散从而扩展开来。因此，在制造的雪崩光电二极管中，能够不对与上述第二半导体层以及上述第三半导体层的侧面施加强电场，而对上述第一半导体层与上述第二半导体层之间的结施加均匀的电场。由此，能够抑制动作时的噪音。
在一实施方式的雪崩光电二极管，其特征在于：上述第五半导体层在上述基板半导体层内，配置为在横方向上与上述第三半导体层分离并包围上述第三半导体层，
用于分离元件的沟道隔离区域沿上述第五半导体层的表面部分的内周以及外周相接配置，且在横方向上与上述第三半导体层分离。
上述第三半导体层的侧面与上述基板半导体层(或者非掺杂区域)之间存在结。该结附近电场强度最高，因此，在该结附近存在缺陷(作为复合中心动作)，则借由缺陷产生的载流子发生并飞入该电场成为噪音。此处，微细工序中的用于元件分离的浅沟道隔离区域(Sallow Trench Isolation)成为在沟道形状中埋入氧化膜的构造，上述浅沟道隔离区域周边存在较多由应力、破换产生的缺陷。因此，该一实施方式的雪崩光电二极管，用于元件分离的浅沟道隔离区域在横方向上与上述第三半导体层分离。由此，能够抑制借由缺陷而产生的载流子的发生。由此，能够进一步抑制动作时的噪音。另一方面，上述浅沟道隔离区域沿第五半导体层的表面部分的内周(以及外周)相接配置。因此，能够确保上述第三半导体层与上述第五半导体层之间的耐压(击穿电压)。
另外，一实施方式的雪崩光电二极管，特征在于：上述基板半导体层为外延基板的外延层。
该一实施方式的雪崩光电二极管中，由于上述基板半导体层为外延基板的外延层，缺陷较少。所以，能够抑制借由缺陷而产生的载流子的发生。由此，能够进一步抑制动作时的噪音。
在上述例子中，形成基板半导体层的P基板10、外延基板10B的外延层10B-1分别为硅，但并不限定于此。基板半导体层的材料可以是SiC、InGaAs等化合物半导体。
以上的实施方式为例示，能够不脱离本发明的范围进行各种变形。上述的多个实施方式分别能够单独成立，但是也能够将实施方式彼此组合。另外，不同的实施方式中的各种特征也分别能够单独成立，但是也能够将不同的实施方式中的特征彼此组合。
附图标记说明
10,10B-0 P基板
10B 外延基板
10B-1 外延层
11,11A P+增强层
12,14 N+层
13 N阱
15 P阱
16 P+层
21 STI
31 阴极接点电极
32 阳极接点电

Claims (5)

1.一种雪崩光电二极管，其包括：第一半导体层，其在第一导电型且具有均匀的杂质浓度的基板半导体层的内部，以在横方向上占据预定区域的方式形成；
第二半导体层，其在所述基板半导体层内部，在所述第一半导体层上且与其相接而形成，且为与所述第一导电型相反的第二导电型；
第三半导体层，其在所述基板半导体层内部，在所述第二半导体层上且与其相接而形成，且为比所述第二半导体层的杂质浓度低的所述第二导电型；
第四半导体层，其形成于所述第三半导体层中浅的部分，且为比所述第三半导体层的杂质浓度高的所述第二导电型；
第五半导体层，其在所述基板半导体层内部，形成于在横方向上远离所述第三半导体层的位置且为所述第一导电型；
第六半导体层，其形成于所述第五半导体层中的浅的部分，且为第五导电型的杂质浓度高的浓度的所述第一导电型；
第一接点，其与所述第四半导体层电连接；
第二接点，其与所述第六半导体层电连接，
其特征在于，所述第一半导体层分别与所述第二半导体层及所述第五半导体层的正下方相接，所述第一半导体层与所述第二半导体层之间的结处发生雪崩现象，
所述第一半导体层中存在于所述第二半导体层正下方的第一部分与存在于所述第五半导体层的正下方的第二部分在横方向上相互分离。
2.如权利要求1所述的雪崩光电二极管，其特征在于：
在所述基板半导体层内，在横方向上所述第三半导体层与所述第五半导体层之间存在与所述基板半导体层的杂质浓度相同浓度的非掺杂区域。
3.如权利要求1或2所述的雪崩光电二极管，其特征在于：
所述第五半导体层在所述基板半导体层内，配置为在横方向上与所述第三半导体层分离并包围所述第三半导体层，
用于分离元件的浅沟道隔离区域沿所述第五半导体层的表面部分的内周以及外周相接配置，且在横方向上与所述第三半导体层分离。
4.如权利要求1或2所述的雪崩光电二极管，其特征在于：所述基板半导体层为外延基板的外延层。
5.如权利要求1或2所述的雪崩光电二极管，其特征在于：所述第一半导体层的杂质浓度比所述第二半导体层的杂质浓度低。
CN201780066394.2A 2016-11-09 2017-09-26 雪崩光电二极管 Active CN109891605B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-218553 2016-11-09
JP2016218553A JP2020009790A (ja) 2016-11-09 2016-11-09 アバランシェフォトダイオード
PCT/JP2017/034789 WO2018088047A1 (ja) 2016-11-09 2017-09-26 アバランシェフォトダイオード

Publications (2)

Publication Number Publication Date
CN109891605A CN109891605A (zh) 2019-06-14
CN109891605B true CN109891605B (zh) 2022-03-04

Family

ID=62109741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780066394.2A Active CN109891605B (zh) 2016-11-09 2017-09-26 雪崩光电二极管

Country Status (4)

Country Link
US (1) US10707369B2 (zh)
JP (1) JP2020009790A (zh)
CN (1) CN109891605B (zh)
WO (1) WO2018088047A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180119203A (ko) * 2017-04-24 2018-11-02 한국전자통신연구원 광 검출 소자
FR3101727B1 (fr) * 2019-10-08 2021-09-17 Commissariat Energie Atomique procede de fabrication d’au moins une photodiode planaire contrainte en tension
JP7431699B2 (ja) * 2020-08-20 2024-02-15 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
TWM623409U (zh) * 2021-02-26 2022-02-11 神盾股份有限公司 單光子崩潰二極體及單光子崩潰二極體陣列
JP2023041339A (ja) * 2021-09-13 2023-03-24 マクセル株式会社 空間浮遊映像情報表示システムおよびそれに用いられる立体センシング装置
CN115347072B (zh) * 2022-10-17 2022-12-20 季华实验室 双结型单光子雪崩二极管、光电探测器阵列

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210779A (ja) * 1988-06-29 1990-01-16 Toshiba Corp アバランシェフォトダイオード
CN101350376A (zh) * 2007-07-18 2009-01-21 Jds尤尼弗思公司 具有边缘击穿抑制的雪崩光电二极管
EP2144303A1 (en) * 2008-07-10 2010-01-13 STMicroelectronics (Research & Development) Limited Improvements in Single Photon Avalanche Diodes
CN102844890A (zh) * 2010-04-14 2012-12-26 浜松光子学株式会社 半导体光检测元件

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646124A (en) * 1984-07-30 1987-02-24 Sprague Electric Company Level shifting BIMOS integrated circuit
JPS61154063A (ja) * 1984-12-26 1986-07-12 Toshiba Corp 光半導体装置およびその製造方法
IT1232930B (it) * 1987-10-30 1992-03-10 Sgs Microelettronica Spa Struttura integrata a componenti attivi e passivi inclusi in sacche di isolamento operante a tensione maggiore della tensione di rottura tra ciascun componente e la sacca che lo contiene
US5162887A (en) * 1988-10-31 1992-11-10 Texas Instruments Incorporated Buried junction photodiode
IT1236667B (it) * 1989-11-07 1993-03-25 Sgs Thomson Microelectronics Dispositivo di protezione contro la rottura di una regione diffusa di tipo n+ inserita in una struttura integrata di potenza a semiconduttore di tipo verticale
JP2557745B2 (ja) * 1991-01-30 1996-11-27 三洋電機株式会社 光半導体装置
JP2557750B2 (ja) * 1991-02-27 1996-11-27 三洋電機株式会社 光半導体装置
JP2793085B2 (ja) * 1992-06-25 1998-09-03 三洋電機株式会社 光半導体装置とその製造方法
EP0579045B1 (de) * 1992-07-16 1995-02-22 Landis &amp; Gyr Technology Innovation AG Anordnung mit einer integrierten farbselektiven Photodiode und einem der Photodiode nachgeschalteten Verstärker
JP2799540B2 (ja) * 1993-04-19 1998-09-17 シャープ株式会社 受光素子
JP3404848B2 (ja) * 1993-12-21 2003-05-12 ソニー株式会社 半導体装置
JP2731115B2 (ja) * 1994-07-14 1998-03-25 シャープ株式会社 分割型受光素子
US5889315A (en) * 1994-08-18 1999-03-30 National Semiconductor Corporation Semiconductor structure having two levels of buried regions
DE69637636D1 (de) * 1995-12-06 2008-09-25 Sony Corp Aus einer Fotodiode und einem bipolaren Element bestehende Halbleitervorrichtung und Verfahren zur Herstellung
JPH1041488A (ja) * 1996-07-19 1998-02-13 Nec Corp 回路内蔵受光素子
JPH10284753A (ja) * 1997-04-01 1998-10-23 Sony Corp 半導体装置及びその製造方法
JP4131031B2 (ja) * 1998-03-17 2008-08-13 ソニー株式会社 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
DE69906923T2 (de) * 1998-12-28 2004-02-26 Sharp K.K. Lichtempfänger mit integrierter Schaltung
US6590242B1 (en) * 1999-02-25 2003-07-08 Canon Kabushiki Kaisha Light-receiving element and photoelectric conversion device
JP2000312021A (ja) * 1999-04-26 2000-11-07 Sony Corp 半導体装置とその製造方法
JP3370298B2 (ja) * 1999-07-27 2003-01-27 シャープ株式会社 回路内蔵受光素子
JP4131059B2 (ja) * 1999-08-23 2008-08-13 ソニー株式会社 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
JP3317942B2 (ja) * 1999-11-08 2002-08-26 シャープ株式会社 半導体装置およびその製造方法
JP2002203954A (ja) * 2000-10-31 2002-07-19 Sharp Corp 回路内蔵受光素子
JP4065104B2 (ja) * 2000-12-25 2008-03-19 三洋電機株式会社 半導体集積回路装置およびその製造方法
FR2820883B1 (fr) * 2001-02-12 2003-06-13 St Microelectronics Sa Photodiode a grande capacite
JP2003264309A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 光半導体装置および光半導体装置の製造方法
DE10241156A1 (de) * 2002-09-05 2004-03-18 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten pin-Diode und zugehörige Schaltungsanordnung
JP4928753B2 (ja) * 2005-07-14 2012-05-09 株式会社東芝 トレンチゲート型半導体装置
US7964928B2 (en) * 2005-11-22 2011-06-21 Stmicroelectronics S.A. Photodetector with an improved resolution
JP5048242B2 (ja) * 2005-11-30 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US8093624B1 (en) * 2006-02-15 2012-01-10 Massachusetts Institute Of Technology High fill-factor avalanche photodiode
JP5199545B2 (ja) * 2006-03-03 2013-05-15 セイコーインスツル株式会社 イメージセンサおよびその製造方法
JP2007317768A (ja) * 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd 光半導体装置およびその製造方法
WO2008113067A2 (en) * 2007-03-15 2008-09-18 Johns Hopkins University Deep submicron and nano cmos single photon photodetector pixel with event based circuits for readout data-rate reduction
JP2009218457A (ja) * 2008-03-12 2009-09-24 Panasonic Corp 光半導体装置
GB201014843D0 (en) * 2010-09-08 2010-10-20 Univ Edinburgh Single photon avalanche diode for CMOS circuits
US8779543B2 (en) * 2011-09-19 2014-07-15 Technion Research And Development Foundation Ltd. Device having an avalanche photo diode and a method for sensing photons
US9728667B1 (en) * 2011-10-21 2017-08-08 Radiation Monitoring Devices, Inc. Solid state photomultiplier using buried P-N junction
GB201300334D0 (en) * 2013-01-09 2013-02-20 St Microelectronics Ltd Sensor circuit
JP6090060B2 (ja) * 2013-08-23 2017-03-08 株式会社豊田中央研究所 シングルフォトンアバランシェダイオード
US10012534B2 (en) * 2014-07-02 2018-07-03 The Johns Hopkins University Photodetection circuit having at least one counter operative in response to a mode switching circuit and operating method thereof
US10217889B2 (en) * 2015-01-27 2019-02-26 Ladarsystems, Inc. Clamped avalanche photodiode
EP3182158B1 (en) * 2015-12-18 2021-11-24 STMicroelectronics (Research & Development) Limited Ranging apparatus
US10153310B2 (en) * 2016-07-18 2018-12-11 Omnivision Technologies, Inc. Stacked-chip backside-illuminated SPAD sensor with high fill-factor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0210779A (ja) * 1988-06-29 1990-01-16 Toshiba Corp アバランシェフォトダイオード
CN101350376A (zh) * 2007-07-18 2009-01-21 Jds尤尼弗思公司 具有边缘击穿抑制的雪崩光电二极管
EP2144303A1 (en) * 2008-07-10 2010-01-13 STMicroelectronics (Research & Development) Limited Improvements in Single Photon Avalanche Diodes
CN102844890A (zh) * 2010-04-14 2012-12-26 浜松光子学株式会社 半导体光检测元件

Also Published As

Publication number Publication date
US10707369B2 (en) 2020-07-07
JP2020009790A (ja) 2020-01-16
US20190280145A1 (en) 2019-09-12
CN109891605A (zh) 2019-06-14
WO2018088047A1 (ja) 2018-05-17

Similar Documents

Publication Publication Date Title
CN109891605B (zh) 雪崩光电二极管
US10217889B2 (en) Clamped avalanche photodiode
US9257589B2 (en) Single photon avalanche diode with second semiconductor layer burried in epitaxial layer
US9178100B2 (en) Single photon avalanche diode for CMOS circuits
CN108369968B (zh) 雪崩光电二极管
US8093624B1 (en) High fill-factor avalanche photodiode
EP3206234B1 (en) Semiconductor element with a single photon avalanche diode and method for manufacturing such semiconductor element
JP2017005276A (ja) シングルフォトンアバランシェダイオード
CN108511467B (zh) 一种近红外宽光谱的cmos单光子雪崩二极管探测器及其制作方法
CN105810775A (zh) 一种基于cmos图像传感器工艺的np型单光子雪崩二极管
EP3477710B1 (en) Avalanche photodiode and method of manufacturing the avalanche photodiode
CN115425101A (zh) 一种双结单光子雪崩二极管、探测器及制作方法
EP3884522B1 (en) Multi-junction pico-avalanche detector
JP6975110B2 (ja) 光検出素子、光検出システム、ライダー装置及び車
CN206574724U (zh) 一种紫外雪崩光电二极管探测器
CN111279493A (zh) 电离辐射和电离粒子的集成传感器
US9412780B2 (en) Image sensor
KR20230032568A (ko) Spad 구조
JP6975113B2 (ja) 光検出素子、光検出器、光検出システム、ライダー装置及び車
CN111540804A (zh) 半导体装置和光电探测系统
CN111628033A (zh) 光电探测装置的制造方法
KR20230021300A (ko) 후면조사 이미지센서에서의 spad 픽셀 구조
KR20240044332A (ko) 단광자 아발란치 다이오드, 전자 장치, 및 라이다 장치
CN117954511A (zh) 沟槽电极单光子雪崩阵列、传感器及制备方法
US20180254300A1 (en) Photodiode matrix with isolated cathodes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant