KR20230032568A - Spad 구조 - Google Patents

Spad 구조 Download PDF

Info

Publication number
KR20230032568A
KR20230032568A KR1020210115550A KR20210115550A KR20230032568A KR 20230032568 A KR20230032568 A KR 20230032568A KR 1020210115550 A KR1020210115550 A KR 1020210115550A KR 20210115550 A KR20210115550 A KR 20210115550A KR 20230032568 A KR20230032568 A KR 20230032568A
Authority
KR
South Korea
Prior art keywords
conductivity type
impurity region
type impurity
substrate
region
Prior art date
Application number
KR1020210115550A
Other languages
English (en)
Inventor
정주환
현영환
김종만
최병수
Original Assignee
주식회사 디비하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디비하이텍 filed Critical 주식회사 디비하이텍
Priority to KR1020210115550A priority Critical patent/KR20230032568A/ko
Priority to US17/819,572 priority patent/US20230066769A1/en
Publication of KR20230032568A publication Critical patent/KR20230032568A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 SPAD(Single Photon Avalanche Diode) 구조(1)에 관한 것으로, 더욱 상세하게는 픽셀영역(P)과 로직영역(L) 간 전기적 및/또는 물리적 분리를 위한 아이솔레이션 구조를 가지는 SPAD 구조에 관한 것이다.

Description

SPAD 구조{SPAD STRUCTURE}
본 발명은 SPAD(Single Photon Avalanche Diode) 구조(1)에 관한 것으로, 더욱 상세하게는 픽셀영역(P)과 로직영역(L) 간 전기적 및/또는 물리적 분리를 위한 아이솔레이션 구조를 가지는 SPAD 구조에 관한 것이다.
일반적으로, 촬상 장치의 화소 광전 변환 소자로 SPAD라고 지칭되는 단일-광자 애벌런치 다이오드들이 활용되고 있다. 상기 SPAD들은 입사 방사선을 검출하기 위해 PN 접합을 가지며, 가이거 모드(Geiger mode)에서 작동하며, 즉, 애벌런치 전압으로도 지칭되는, 단일-광자 애벌런치 다이오드의 항복 전압보다 훨씬 더 높은 전압으로 작동되는 모드이다. SPAD에는 항복전압을 초과하는 전압이 인가되어 있기 때문에, 광전변환에 의해 생성된 캐리어에 기인하는 electron avalanche가 발생하고, SPAD는 항복 상태가 된다. 이 결과, 광전변환에 의거한 캐리어의 증폭이 발생하고, 촬상 장치에서의 감도의 향상을 도모할 수 있다.
도 1은 일반적인 Double(Two) Ended SPAD 구조에 있어서 단위픽셀 영역에 대한 단면도이고; 도 2는 일반적인 Single Ended SPAD 구조에 있어서 단위픽셀 영역에 대한 단면도이다.
이하에서 본 발명의 일 실시예에 따른 SPAD 구조(1)를 설명하기에 앞서, 첨부된 도면들을 참고하여 일반적인 SPAD 구조에 대하여 설명하도록 한다.
일반적인 SPAD 구조는, Single Ended SPAD 타입과 Double Ended SPAD 타입으로 분류할 수 있다. 도 1을 참고하여 Double Ended SPAD 구조(9)의 단위픽셀(P1)에 대하여 먼저 설명하면, 제1 도전형의 기판(901) 내에는 제2 도전형의 불순물 영역(910)이 형성되며, 상기 불순물 영역(910) 내 그리고 기판(901)의 표면 측에는 제1 도전형의 불순물 영역(920)이 형성된다. 따라서, 제2 도전형의 불순물 영역(910)과 제1 도전형의 불순물 영역(920)의 계면의 PN 접합 측에 애벌런치 증폭영역이 형성된다.
또한, 상기 제1 도전형의 불순물 영역(920)은 애노드 전극(930)과 전기적으로 연결되며, 상기 제2 도전형의 불순물 영역(910)은 캐소드 전극(940)과 전기적으로 연결된다. 상기 애노드 전극(930)과 캐소드 전극(940) 사이에 항복전압보다 높은 전압이 인가됨에 따라, 기판(901)의 일 측에서 흡수된 광이 광전변환을 통하여 전자를 발생시키며, 발생된 전자는 애벌런치 증폭영역까지 이동하여 애벌런치 증폭된다.
도 3은 파장대별 실리콘 내에서의 흡수 계수를 보여주는 그래프이다.
도 3을 참고하면, 전술한 바와 같이 일반적으로 ToF 센서(Time of Flight)는 900 ㎚ 대역으로 파장이 긴 NIR(Near INfrared)을 주로 사용하는데, NIR 영역의 광은 기판(901)에서의 흡수 계수(absorption coefficient)가 작아 상기 기판(901)의 깊은 곳까지 흡수 없이 도달한다. 이 때 Double Ended SPAD 구조(9)에서는 PN 접합 영역이 상하 방향으로 영역이 확장되지 못하도록 형성되므로, 촬상 장치에서의 감도가 저하될 수밖에 없는 문제가 있다. 즉, 광자 검출 확률(Photon Detection Probability; PDP)가 낮아질 수밖에 없다.
또한, 도 2를 참고하면, 일반적인 Single Ended SPAD 구조(9')에서의 단위픽셀(P1)은 제1 도전형의 기판(901') 내 표면 측에 제2 도전형으로 고농도 도핑된 불순물 영역(910')이 형성되고, 상기 불순물 영역(910')은 캐소드 전극(930')과 전기적으로 연결된다. 또한, 상기 불순물 영역(910')을 둘러싸도록 제1 도전형으로 고농도 도핑된 불순물 영역(920')이 형성되며, 상기 제1 도전형 불순물 영역(920')은 애노드 전극(940')과 전기적으로 연결된다.
이러한 Single Ended SPAD 구조(9')에서는, 제2 도전형 불순물 영역(910')의 하측 PN 접합영역을 따라 공핍영역(950')이 크게 형성되며, 이는 곧 상기 공핍영역(950')의 형성 깊이(상하방향 두께) 뿐만 아니라 좌우 폭 역시 크게 형성되는 것의 의미한다. 또한, 상기 애노드 전극(940')에는 부의 극성의 전압이 인가되어 기판(901')에도 부의 극성의 전압이 인가되기 때문에 픽셀영역(P)과 인접한 측 로직영역(L)과 전기적/물리적 분리가 필요하다. 따라서, 인접한 단위픽셀(P1) 간 그리고 픽셀영역(P)과 로직영역(L) 간 아이솔레이션에 문제가 발생할 수 있다.
이와 같이 Single Ended SPAD 구조(9')에서의 인접한 단위픽셀(P1) 간 그리고 픽셀영역(P)과 로직영역(L) 간 아이솔레이션 문제를 해결하고자, 본 발명의 발명자는 개선된 구조를 가지는 신규의 SPAD 구조에 대하여 제시하고자 한다.
국내공개특허 제10-2019-0049598호 'SPAD 이미지 센서 및 관련 제조 방법'
앞서 본 종래 기술의 문제점을 해결하기 위하여 안출된 것으로,
본 발명은 인접한 단위픽셀들의 경계측에 아이솔레이션막을 형성하되, 상기 아이솔레이션막이 제2 면과 이격되는 위치까지 연장되도록 함으로써, 그 형성 공정의 난이도 상승 및 픽셀영역의 Fill Factor 및 수광효율이 저하되는 것을 방지하도록 하는 SPAD 구조를 제공하는데 그 목적이 있다.
또한, 본 발명은 아이솔레이션막의 하측에 제2 도전형 불순물 고농도 도핑영역을 형성함으로써 인접한 단위픽셀 간 또는 픽셀영역과 로직영역 간 전기적으로 완전 아이솔레이션되도록 하는 SPAD 구조를 제공하는데 그 목적이 있다.
또한, 본 발명은 애노드 전극과 연결되는 제1 도전형 불순물 영역을 아이솔레이션막의 하측에 형성함으로써 Single Ended SPAD의 구조적 단순화를 가능하도록 하는 SPAD 구조를 제공하는데 그 목적이 있다.
또한, 본 발명은 애노드 전극과 연결되는 제1 도전형 불순물 영역을, 캐소드 전극과 연결되는 제2 도전형 불순물 영역과 반대면에 형성되도록 함으로써 전계의 측방향 성분을 줄여 PDP 향상을 도모하도록 하는 SPAD 구조를 제공하는데 그 목적이 있다.
또한, 본 발명은 인접한 단위픽셀들 간 제1 아이솔레이션 영역은 제2 면까지 연장되지 않도록 형성하되, 픽셀영역과 로직영역의 경계 측의 제2 아이솔레이션 영역은 제2 면까지 연장되도록 함으로써 수광효율 저하를 최소화하면서도 로직영역과 픽셀영역 간 전기적 아이솔레이션이 가능하도록 하는 SPAD 구조를 제공하는데 그 목적이 있다.
본 발명은 앞서 상술한 목적을 달성하기 위하여 다음과 같은 구성을 가진 실시예에 의하여 구현될 수 있다.
본 발명의 일 실시예에 의하면, 본 발명에 따른 SPAD 구조는 서로 대향하는 제1 면과 제2 면을 가지는 제1 도전형의 기판; 상기 기판의 제2 면 측의 제2 도전형 불순물 영역; 상기 기판의 제2 면 측에서, 상기 제2 도전형 불순물 영역을 감싸는, 제1 도전형 불순물 영역; 상기 제2 도전형 불순물 영역과 연결되는 캐소드 전극; 상기 제1 도전형 불순물 영역과 연결되는 애노드 전극; 및 상기 제1 면으로부터 하방 연장되는 아이솔레이션막;을 포함하는 단위픽셀;을 포함하고, 상기 아이솔레이션막은 인접한 단위픽셀들 간 경계에 있는 것을 특징으로 한다.
본 발명의 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조에서의 상기 아이솔레이션막은 상기 제2 면과 상하방향 이격되는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조에서의 상기 아이솔레이션막은 DTI 구조인 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조에서의 상기 단위픽셀은 아이솔레이션막의 저부로부터 제2 면까지는 연장되는 제2 도전형의 불순물 도핑영역인 아이솔레이션영역;을 추가로 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조에서의 상기 제1 도전형 불순물 영역에는 부의 극성 전압이 인가되며, 상기 아이솔레이션영역에는 그라운드 전위에 접속되거나 정의 극성 전압이 인가되는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조는 서로 대향하는 제1 면과 제2 면을 가지는 제1 도전형의 기판; 상기 기판의 제2 면 측의 제2 도전형 불순물 영역; 상기 기판의 제2 면 측에서, 상기 제2 도전형 불순물 영역을 감싸는, 제1 도전형 불순물 영역; 상기 제2 도전형 불순물 영역과 연결되는 캐소드 전극; 상기 제1 도전형 불순물 영역과 연결되는 애노드 전극; 및 상기 제1 면으로부터 하방 연장되는 아이솔레이션막;을 포함하는 단위픽셀;을 포함하고, 상기 제1 도전형 불순물 영역은 상기 아이솔레이션막의 저부에 있는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조에서의 상기 아이솔레이션막은 측방향을 따라 상기 제2 도전형 불순물 영역과 오버랩되지 않는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조에서의 상기 제1 도전형 불순물 영역은 제1 도전형 불순물 고농도 도핑 영역으로, 부의 극성 전압이 인가되는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조에서의 상기 아이솔레이션막 및 제1 도전형 불순물 영역은 인접한 단위픽셀들간 경계에 있는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조에서의 상기 제1 도전형 불순물 영역은 상기 제2 도전형 불순물 영역과 이격된 위치에 있는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조는 서로 대향하는 제1 면과 제2 면을 가지는 제1 도전형의 기판; 상기 기판의 제2 면 측의 제2 도전형 불순물 영역; 상기 기판의 제2 면 측에서, 상기 제2 도전형 불순물 영역을 감싸는, 제1 도전형의 불순물 도핑영역인 제1-1 불순물 영역; 상기 기판 내의 제1 도전형의 불순물 도핑영역인 제1-2 불순물 영역; 상기 제2 도전형 불순물 영역과 연결되는 캐소드 전극; 상기 제1-2 불순물 영역과 연결되는 애노드 전극; 및 상기 제1 면으로부터 하방 연장되는 아이솔레이션막;을 포함하는 단위픽셀;을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조에서의 상기 제1-2 불순물 영역은 상기 기판의 제1 면 표면 측에 있는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조에서의 상기 제1-2 불순물 영역은 상기 제2 도전형 불순물 영역과 상하방향 적어도 부분적으로 오버랩되는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조에서의 상기 제1-1 불순물 영역은 상기 아이솔레이션막의 저부와 상기 기판의 제2 면 사이에 있는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조는 서로 대향하는 제1 면과 제2 면을 가지는 제1 도전형의 기판; 상기 기판의 제2 면 측의 제2 도전형 불순물 영역; 상기 기판의 제2 면 측에서, 상기 제2 도전형 불순물 영역을 감싸는, 제1 도전형의 불순물 영역; 상기 제1 면으로부터 하방 연장되되, 상기 제2 면과 이격되는 제1 아이솔레이션막;을 포함하는 다수의 단위픽셀들;을 포함하는 픽셀영역; 및 상기 단위픽셀들을 감싸는 로직영역;을 포함하고, 상기 로직영역과 픽셀영역의 경계 또는 상기 경계와 인접한 측의 제2 아이솔레이션막;을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조에서의 상기 제2 아이솔레이션막은 상기 기판의 제1 면으로부터 제2 면까지 연장되는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조에서의 상기 제2 아이솔레이션막은 상기 제1 아이솔레이션막보다 큰 직경 또는 좌우 폭 크기를 가지는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조에서의 개별 단위픽셀은 상기 제2 도전형 불순물 영역과 연결되는 캐소드 전극; 및 상기 제1 도전형 불순물 영역과 연결되는 애노드 전극;을 추가로 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 의하면, 본 발명에 따른 SPAD 구조에서의 개별 단위픽셀은 상기 기판의 제1 면 측의 추가적인 제1 도전형 불순물 영역; 상기 추가적인 제1 도전형 불순물 영역과 연결되는 애노드 전극; 및 상기 제2 도전형 불순물 영역과 연결되는 캐소드 전극;을 추가로 포함하고, 상기 제2 아이솔레이션막은 전체 면적의 절반 이상이 인접한 로직영역 상에 있는 것을 특징으로 한다.
본 발명은 앞서 본 구성에 의하여 다음과 같은 효과를 가진다.
본 발명은 인접한 단위픽셀들의 경계측에 아이솔레이션막을 형성하되, 상기 아이솔레이션막이 제2 면과 이격되는 위치까지 연장되도록 함으로써, 그 형성 공정의 난이도 상승 및 픽셀영역의 Fill Factor 및 수광효율이 저하되는 것을 방지하도록 하는 효과가 있다.
또한, 본 발명은 아이솔레이션막의 하측에 제2 도전형 불순물 고농도 도핑영역을 형성함으로써 인접한 단위픽셀 간 또는 픽셀영역과 로직영역 간 전기적으로 완전 아이솔레이션되도록 하는 효과를 가진다.
또한, 본 발명은 애노드 전극과 연결되는 제1 도전형 불순물 영역을 아이솔레이션막의 하측에 형성함으로써 Single Ended SPAD의 구조적 단순화를 가능하도록 하는 효과가 도출된다.
또한, 본 발명은 애노드 전극과 연결되는 제1 도전형 불순물 영역을, 캐소드 전극과 연결되는 제2 도전형 불순물 영역과 반대면에 형성되도록 함으로써 전계의 측방향 성분을 줄여 PDP 향상을 도모하도록 하는 효과를 보인다.
또한, 본 발명은 인접한 단위픽셀들 간 제1 아이솔레이션 영역은 제2 면까지 연장되지 않도록 형성하되, 픽셀영역과 로직영역의 경계 측의 제2 아이솔레이션 영역은 제2 면까지 연장되도록 함으로써 수광효율 저하를 최소화하면서도 로직영역과 픽셀영역 간 전기적 아이솔레이션이 가능하도록 하는 효과를 나타낸다.
한편, 여기에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급됨을 첨언한다.
도 1은 일반적인 Double(Two) Ended SPAD 구조에 있어서 단위픽셀 영역에 대한 단면도이고;
도 2는 일반적인 Single Ended SPAD 구조에 있어서 단위픽셀 영역에 대한 단면도이고;
도 3은 파장대별 실리콘 내에서의 흡수 계수를 보여주는 그래프이고;
도 4는 본 발명의 제1 실시예에 따른 SPAD 구조에서 단위픽셀 영역에 대한 단면도이고;
도 5는 본 발명의 제2 실시예에 따른 SPAD 구조에서 단위픽셀 영역에 대한 단면도이고;
도 6은 본 발명의 제3 실시예에 따른 SPAD 구조에서 단위픽셀 영역에 대한 단면도이고;
도 7은 본 발명의 제4 실시예에 따른 SPAD 구조에 대한 단면도이다.
이하, 본 발명의 실시예를 첨부된 도면들을 참조하여 더욱 상세하게 설명한다. 본 발명의 실시예는 다양한 형태로 변형할 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것으로 해석되어서는 안 되며 청구범위에 기재된 사항을 기준으로 해석되어야 한다. 또한, 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 참고적으로 제공되는 것일 뿐이다.
본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및 /또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하에서는, 일 구성요소(또는 층)가 타 구성요소(또는 층) 상에 배치되는 것으로 설명되는 경우, 일 구성요소가 타 구성요소 위에 직접적으로 배치되는 것일 수도, 또는 해당 구성요소들 사이에 다른 구성 요소(들) 또는 층(들)이 사이에 위치할 수도 있음에 유의하여야 한다. 또한, 일 구성요소가 타 구성요소 상 또는 위에 직접적으로 배치되는 것으로 표현되는 경우, 해당 구성요소들 사이에 타 구성 요소(들)이 위치하지 않는다. 또한, 일 구성요소의 '상', '상부', '하부', '상측', '하측' 또는 '일 측', '측면'에 위치한다는 것은 상대적인 위치 관계를 의미하는 것이다.
그리고, 다양한 요소들, 영역들 및/또는 부분들과 같은 다양한 항목을 설명하기 위하여 제1, 제2, 제3 등의 용어가 사용될 수 있으나, 상기 항목들은 이들 용어에 의하여 한정되는 것은 아니다
또한, 특정 실시예가 달리 구현 가능한 경우에 있어서, 특정한 공정 순서는 하기에서 설명되는 순서와 다르게 수행될 수 있음에 유의하여야 한다. 예를 들어, 연속적으로 설명되는 두 공정이 실질적으로 동시에 수행될 수도, 반대의 순서로 수행될 수도 있다.
추가로, 구성 요소들의 도전형 또는 도핑 영역은 주된 캐리어 특성에 따라 'P형' 또는 'N형'으로 규정할 수 있으나, 이는 단지 설명의 편의를 위한 것으로, 본 발명의 기술적 사상이 예시된 바에 한정되는 것은 아니다. 예를 들어, 이하에서 'P형' 또는 'N형'은 더욱 일반적인 용어인 '제1 도전형' 또는 '제2 도전형'으로 사용될 것이며, 여기서 제1 도전형은 P형을, 제2 도전형은 N형을 의미한다.
또한, 불순물 영역의 도핑 농도를 표현하는 '고농도' 및 '저농도'는 일 구성요소와 타 구성요소의 상대적인 도핑 농도를 의미하는 것으로 이해하여야 한다.
본 명세서에 있어서, 개별 구성들은 필요에 따라 일체로 이루어질 수도 또는 독립적으로 형성될 수도 있고 이에 별도의 제한이 없음에 유의하여야 한다.
이하에서는 첨부된 도면을 참고하여 본 발명의 제1 실시예에 따른 SPAD 구조(1)에 대하여 상세히 설명하도록 한다.
본 발명은 SPAD(Single Photon Avalanche Diode) 구조(1)에 관한 것으로, 더욱 상세하게는 픽셀영역(P)과 로직영역(L) 간 전기적 및/또는 물리적 분리를 위한 아이솔레이션 구조를 가지는 SPAD 구조에 관한 것이다. 상기 아이솔레이션 구조는 픽셀영역(P) 내 어레이되는 다수의 단위픽셀(P1) 간 또는 픽셀영역(P)과 로직영역(L) 간 형성될 수 있고, 이에 대한 상세한 설명은 후술하도록 한다.
또한, 본 발명은 Single Ended SPAD 및 Double(Two) Ended SPAD 구조 중, 전자에 적용되는 것으로 이해하는 것이 바람직하다.
도 4는 본 발명의 제1 실시예에 따른 SPAD 구조에서 단위픽셀 영역에 대한 단면도이고;
도 4를 참고하면, 본 발명의 제1 실시예에 따른 SPAD 구조(1)의 단위픽셀(P1)에 대하여 설명하면, 먼저 제1 면(111)과 제2 면(113)을 가지는 기판(101)이 형성된다. 제1 면(111)과 제2 면(113)은 서로 대향면에 해당하며, 제1 면(111)이 배면이며, 제2 면(113)이 전면일 수 있다. 상기 기판(101)은 제1 도전형 불순물의 저농도 도핑영역일 수 있다. 또한, 기판(101)의 제2 면(113) 측에는 제2 도전형 불순물 영역(120)이 형성되며, 상기 영역(120)은 제2 도전형 불순물의 고농도 도핑 영역일 수 있다. 또한, 상기 제2 도전형 불순물 영역(120)의 측부를 둘러싸도록 제1 도전형 불순물 영역(130)이 형성될 수 있다. 상기 제1 도전형 불순물 영역(130)은 예를 들어 디스크 타입으로 형성될 수 있다.
개별 단위픽셀(P1)의 경계 또는 상기 경계와 인접한 측 제1 면(111)에는 상하방향으로 연장되는 아이솔레이션막(140)이 형성될 수 있다. 상기 아이솔레이션막(140)은 깊은 트렌치 격리구조인 DTI(Deep Trench Isolation) 구조로 형성될 수 있고, 예를 들어 DRIE(Deep Reactive Ion Etching) 공정을 통하여 깊은 트렌치를 형성한 이후, 상기 트렌치의 측면 상에 산화물 라이너를 형성한 후 도핑되지 않은 폴리실리콘을 갭필함으로써 형성될 수 있으나 이에 별도의 제한이 있는 것은 아니다.
또한, 상기 아이솔레이션막(140)은 기판(101)의 제1 면(111)으로부터 하방 연장되도록 형성되되, 상기 기판(101)의 제2 면(113)까지 연장되지 않는 길이로 형성되는 것이 바람직하다.
상기 아이솔레이션막(140)이 단위픽셀(P1) 간 경계 측에서 기판(101)의 제1 면(111)으로부터 제2 면(113)까지 연장되도록 형성하는 것이 단위픽셀(P1) 간 전기적/물리적 분리를 위하여 가장 확실한 방법이나, 좁은 면적을 가지고 다수 어레이되는 단위픽셀(P1)의 경계측에 아이솔레이션막(140)을 깊게 형성하는 것은 공정 난이도 상승을 수반함과동시에, 픽셀의 Fill Factor 및 수광효율을 저하시키는 원인이 될 수 있다.
따라서, 본 발명의 제1 실시예에 따른 아이솔레이션막(140)은 제2 면(113)까지 연장되지 않도록 형성되며, 예를 들어 제2 도전형 불순물 영역(120)과 수평방향을 따라 오버랩되지 않는 위치까지 연장될 수 있으나 이에 제한이 있는 것은 아니다.
또한, 제2 도전형 불순물 영역(120)은 기판(101) 제2 면(113) 측의 캐소드 전극(150)과, 제1 도전형 불순물 영역(130)은 상기 기판(101) 제2 면(113) 측의 애노드 전극(160)과 전기적으로 연결될 수 있다.
본 발명의 제1 실시예에 따르면, 상기 아이솔레이션막(140)의 저면으로부터 기판(101)의 제2 면(113)까지 연장되는 아이솔레이션영역(170)을 추가로 포함할 수 있다. 상기 아이솔레이션영역(170)은 예를 들어 제2 도전형 불순물 고농도 도핑 영역일 수 있다. 또한, 상기 아이솔레이션영역(170)에는 전극(180)과 전기적으로 연결되어 정의 극성 전압이 인가될 수 있다. 또는, 예를 들어 아이솔레이션영역(170)은 그라운드(GND) 전위에 접속될 수도 또는 정의 극성 전압이 인가될 수도 있고 이에 별도의 제한이 있는 것은 아니다.
일 예로, 아이솔레이션영역(170)에 정의 극성의 전압이 인가되고, 제1 도전형 불순물 영역(130)에 부의 극성의 전압이 인가되는 경우(Reverse Bias)를 상정하면, 상기 아이솔레이션영역(170)과, 측방향으로 인접한 기판(101) 측에는 공핍영역 면적이 증가하여 전위장벽이 높아짐에 따라 인접한 단위픽셀(P1) 간 전기적으로 분리될 수 있다. 상기 제2 도전형 불순물 영역인 아이솔레이션영역(170)은 이온주입공정을 통하여 수행될 수 있고 이에 제한이 있는 것은 아니다.
도 5는 본 발명의 제2 실시예에 따른 SPAD 구조에서 단위픽셀 영역에 대한 단면도이다.
이하에서는 첨부된 도면을 참고하여 본 발명의 제2 실시예에 따른 SPAD 구조(2)에 대하여 상세히 설명하도록 한다. 제2 실시예에 따른 SPAD 구조(2)를 설명하기에 앞서, 제1 실시예에 따른 SPAD 구조(1)와 동일한 구성에 대한 상세한 설명은 생략하도록 한다.
먼저, 도 5를 참고하면, 제1 면(211)과 제2 면(213)을 가지는 제1 도전형의 기판(201) 내 제2 면(213) 측에 제2 도전형 불순물 영역(220)이 형성되며, 상기 영역(220)은 제2 도전형 불순물의 고농도 도핑 영역일 수 있다. 또한, 상기 제2 도전형 불순물 영역(220)의 측부를 둘러싸도록, 기판(201)의 제2 면(213) 측에 제1 도전형 불순물 영역(230)이 형성될 수 있다. 상기 제1 도전형 불순물 영역(230)은 예를 들어 디스크 타입으로 형성될 수 있다. 그리고, 아이솔레이션막(240)이 기판(201)의 제1 면(211)으로부터 하방으로 소정거리 연장되도록 형성되며, 이는 제1 실시예에 따른 아이솔레이션막(140)과 동일한 것이 바람직하다.
또한, 제2 도전형 불순물 영역(220)은 기판(201) 제2 면(213) 측의 캐소드 전극(250)과, 제1 도전형 불순물 영역(230)은 상기 기판(201) 제2 면(213) 측의 애노드 전극(260)과 전기적으로 연결될 수 있다. 이와 같은 구조에서, 상기 제1 도전형 불순물 영역(230)은 아이솔레이션막(240)의 저부에서 기판(201)의 제2 면(213)까지 연장되는 방향으로 형성될 수 있다. 즉, 제1 실시예에서의 아이솔레이션영역(170)과 실질적으로 동일 위치에 형성될 수 있다. 이와 같은 구조(2)는 제1 실시예에 따른 구조(1) 대비 별도의 아이솔레이션영역(170) 형성공정을 필요로 하지 않으므로, 공정의 단순화를 도모하는 것에 이점이 있다.
도 6은 본 발명의 제3 실시예에 따른 SPAD 구조에서 단위픽셀 영역에 대한 단면도이다.
이하에서는 첨부된 도면을 참고하여 본 발명의 제3 실시예에 따른 SPAD 구조(3)에 대하여 상세히 설명하도록 한다. 제3 실시예에 따른 SPAD 구조(3)를 설명하기에 앞서, 제2 실시예에 따른 SPAD 구조(2)와 동일한 구성에 대한 상세한 설명은 생략하도록 한다.
도 6을 참고하면, 제1 면(311)과 제2 면(313)을 가지는 제1 도전형의 기판(301) 내 제2 면(313) 측에 제2 도전형 불순물 영역(320)이 형성되며, 상기 영역(320)은 제2 도전형 불순물의 고농도 도핑 영역일 수 있다. 또한, 상기 제2 도전형 불순물 영역(320)의 측부를 둘러싸도록, 기판(301)의 제2 면(313) 측에 제1-1 불순물 영역(330)이 형성될 수 있다. 상기 제1-1 불순물 영역(330)은 제1 도전형의 불순물 고농도 도핑 영역일 수 있다. 상기 제1-1 불순물 영역(330)은 예를 들어 디스크 타입으로 형성될 수 있다. 그리고, 아이솔레이션막(340)이 기판(301)의 제1 면(311)으로부터 하방으로 소정거리 연장되도록 형성되며, 이는 제1 실시예에 따른 아이솔레이션막(140)과 동일한 것이 바람직하다. 상기 제1-1 불순물 영역(330)은 제2 실시예에 따른 제1 도전형 불순물 영역(230)과 실질적으로 동일 위치에 형성될 수 있다.
또한, 제2 도전형 불순물 영역(320)은 기판(301) 제2 면(313) 측의 캐소드 전극(350)과 연결되되, 제1-1 불순물 영역(330)은 상기 기판(301) 제2 면(213) 측의 애노드 전극(360)과 전기적으로 연결되지 않도록 구성된다. 또한, 기판의 제1 면(311) 측 표면에는 제1-2 불순물 영역(370)이 형성될 수 있다. 상기 제1-2 불순물 영역(370)은 제1 도전형 불순물 고농도 도핑 영역일 수 있다.
또한, 상기 제1-2 불순물 영역(370)은 애노드 전극(360)과 전기적으로 연결된다. 즉, 제2 실시예 대비 애노드 전극(360)과 전기적으로 연결되는 측이, 캐소드 전극(350)과 전기적으로 연결되는 측과 서로 인접하지 않도록 형성한다. 다시 말하면, 제1-2 불순물 영역(370)은 제1 면(311) 측에, 제2 도전형 불순물 영역(320)은 제2 면(313) 측에 형성되어 상하방향을 따라 서로 이격되도록 한다. 상기 제1-2 불순물 영역(370)은 제2 면(313)을 통하여 고에너지 이온주입공정을 통하여 형성할 수 있다.
이와 같은 구조(3)에 의하여, 제2 실시예에 따른 구조(2) 대비 전계의 측방향 성분을 상대적으로 줄여 PDP 향상을 도모할 수 있다.
도 7은 본 발명의 제4 실시예에 따른 SPAD 구조에 대한 단면도이다.
이하에서는 첨부된 도면을 참고하여, 본 발명의 제2 실시예 및 제3 실시예에 따른 단위픽셀(P1)을 포함하는 제4 실시예에 따른 SPAD 구조(4)에 대하여 상세히 설명하도록 한다.
먼저, 도 5 및 도 6을 참고하면, 본 발명의 제2 실시예 및 제3 실시예에 따른 구조(2,3)는, DTI(Deep Trench Isolation) 구조를 가지는 아이솔레이션막(240,340)을 포함하고 있으나, 전술한 바와 같이 상기 아이솔레이션막(240,340)은 기판(201,301)의 제1 면(211,311)에서 형성되어 제2 면(213,313)까지 연장되지 않도록 형성됨으로써, 그 형성공정 자체의 단순화를 도모하는 것을 특징으로 한다. 이 때, 상기 아이솔레이션막(240,340)의 하측에는 제1 도전형의 불순물 고농도 도핑영역(230,330)이 형성되어 있으므로, 픽셀영역(P)과 인접한 측 로직영역(L)은 상기 아이솔레이션막(240,340)에 의하여 전기적/물리적으로 완전 분리되어 있지 않다. 따라서, 애노드 전극(250,350)에 부의 극성의 전압이 인가시 인접한 로직영역(L) 측에도 부의 극성의 전압이 인가될 수 있다.
이와 같은 문제점을 해결하고자, 도 7을 참고하면, 본 발명의 제4 실시예에 따른 SPAD 구조(4)에서는, 개별 단위픽셀(P1) 간 경계 측에는 제2 실시예에 따른 아이솔레이션막(240) 또는 제3 실시예에 따른 아이솔레이션막(340)과 동일한 제1 아이솔레이션막(440)을 형성하되, 로직영역(L)과 픽셀영역(P) 간 경계 측의 제2 아이솔레이션막(450)은 기판(210)의 제1 면(211)으로부터 제2 면(213)까지 연장되도록 형성함으로써 상기 로직영역(L)과 픽셀영역(P)을 전기적/물리적으로 완전 분리한다.
이와 같이, 로직영역(L)과 픽셀영역(P)의 경계 측에 DTI 구조의 제2 아이솔레이션막(450)을 깊게 형성하여도 Fill Factor에 미치는 영향이 적어 수광 효율 저하 발생을 최소화할 수 있다. 상기 제2 아이솔레이션막(450)은 그 면적의 대략 절반 이상이 로직영역(L) 측에 형성되도록 할 수 있고, 전체 구조가 상기 로직영역(L) 측에 형성될 수도 있으며 이에 제한이 있는 것은 아니다. 또한, 상기 제2 아이솔레이션막(450)은 제1 아이솔레이션막(440) 대비 큰 직경크기 또는 좌우 폭을 가지고 형성되는 것이 바람직하다.
상기 기판(401)은 그 표면에 크랙이 발생하거나 파손되는 것을 방지하기 위하여 캐리어 웨이퍼(403)와 웨이퍼 본딩(Wafer Boning)에 의하여 상호 임시 본딩될 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내어 설명하는 것이며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예는 본 발명의 기술적 사상을 구현하기 위한 최선의 상태를 설명하는 것이며, 본 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다.
1 : 제1 실시예에 따른 SPAD 구조
101 : 기판
111 : 제1 면 113 : 제2 면
120 : 제2 도전형 불순물 영역 130 : 제1 도전형 불순물 영역
140 : 아이솔레이션막 150 : 캐소드 전극
160 : 애노드 전극 170 : 아이솔레이션영역
2 : 제2 실시예에 따른 SPAD 구조
201 : 기판
211 : 제1 면 213 : 제2 면
220 : 제2 도전형 불순물 영역 230 : 제1 도전형 불순물 영역
240 : 아이솔레이션막 250 : 캐소드 전극
260 : 애노드 전극
3 : 제3 실시예에 따른 SPAD 구조
301 : 기판
311 : 제1 면 313 : 제2 면
320 : 제2 도전형 불순물 영역 330 : 제1-1 불순물 영역
340 : 아이솔레이션막 350 : 캐소드 전극
360 : 애노드 전극 370 : 제1-2 불순물 영역
4 : 제4 실시예에 따른 SPAD 구조
403 : 캐리어 웨이퍼
440 : 제1 아이솔레이션막 450 : 제2 아이솔레이션막
9 : 종래의 Double Ended SPAD 구조
901 : 기판
910 : 제2 도전형 불순물 영역 920 : 제1 도전형 불순물 영역
930 : 애노드 전극 940 : 캐소드 전극
9' : 종래의 Single Ended SPAD 구조
901' : 기판
910 ' : 제2 도전형 불순물 영역 920' : 제1 도전형 불순물 영역
930' : 캐소드 전극 940' : 애노드 전극
P : 픽셀영역 P1 : 단위픽셀
L : 로직영역

Claims (19)

  1. 서로 대향하는 제1 면과 제2 면을 가지는 제1 도전형의 기판;
    상기 기판의 제2 면 측의 제2 도전형 불순물 영역;
    상기 기판의 제2 면 측에서, 상기 제2 도전형 불순물 영역을 감싸는, 제1 도전형 불순물 영역;
    상기 제2 도전형 불순물 영역과 연결되는 캐소드 전극;
    상기 제1 도전형 불순물 영역과 연결되는 애노드 전극; 및
    상기 제1 면으로부터 하방 연장되는 아이솔레이션막;
    을 포함하는 단위픽셀;을 포함하고,
    상기 아이솔레이션막은
    인접한 단위픽셀들 간 경계에 있는 것을 특징으로 하는 SPAD 구조.
  2. 제1항에 있어서, 상기 아이솔레이션막은
    상기 제2 면과 상하방향 이격되는 것을 특징으로 하는 SPAD 구조.
  3. 제1항에 있어서, 상기 아이솔레이션막은
    DTI 구조인 것을 특징으로 하는 SPAD 구조.
  4. 제2항에 있어서, 상기 단위픽셀은
    아이솔레이션막의 저부로부터 제2 면까지는 연장되는 제2 도전형의 불순물 도핑영역인 아이솔레이션영역;을 추가로 포함하는 것을 특징으로 하는 SPAD 구조.
  5. 제4항에 있어서, 상기 제1 도전형 불순물 영역에는
    부의 극성 전압이 인가되며,
    상기 아이솔레이션영역에는
    그라운드 전위에 접속되거나 정의 극성 전압이 인가되는 것을 특징으로 하는 SPAD 구조.
  6. 서로 대향하는 제1 면과 제2 면을 가지는 제1 도전형의 기판;
    상기 기판의 제2 면 측의 제2 도전형 불순물 영역;
    상기 기판의 제2 면 측에서, 상기 제2 도전형 불순물 영역을 감싸는, 제1 도전형 불순물 영역;
    상기 제2 도전형 불순물 영역과 연결되는 캐소드 전극;
    상기 제1 도전형 불순물 영역과 연결되는 애노드 전극; 및
    상기 제1 면으로부터 하방 연장되는 아이솔레이션막;
    을 포함하는 단위픽셀;을 포함하고,
    상기 제1 도전형 불순물 영역은
    상기 아이솔레이션막의 저부에 있는 것을 특징으로 하는 SPAD 구조.
  7. 제6항에 있어서, 상기 아이솔레이션막은
    측방향을 따라 상기 제2 도전형 불순물 영역과 오버랩되지 않는 것을 특징으로 하는 SPAD 구조.
  8. 제6항에 있어서, 상기 제1 도전형 불순물 영역은
    제1 도전형 불순물 고농도 도핑 영역으로, 부의 극성 전압이 인가되는 것을 특징으로 하는 SPAD 구조.
  9. 제6항에 있어서, 상기 아이솔레이션막 및 제1 도전형 불순물 영역은
    인접한 단위픽셀들간 경계에 있는 것을 특징으로 하는 SPAD 구조.
  10. 제6항에 있어서, 상기 제1 도전형 불순물 영역은
    상기 제2 도전형 불순물 영역과 이격된 위치에 있는 것을 특징으로 하는 SPAD 구조.
  11. 서로 대향하는 제1 면과 제2 면을 가지는 제1 도전형의 기판;
    상기 기판의 제2 면 측의 제2 도전형 불순물 영역;
    상기 기판의 제2 면 측에서, 상기 제2 도전형 불순물 영역을 감싸는, 제1 도전형의 불순물 도핑영역인 제1-1 불순물 영역;
    상기 기판 내의 제1 도전형의 불순물 도핑영역인 제1-2 불순물 영역;
    상기 제2 도전형 불순물 영역과 연결되는 캐소드 전극;
    상기 제1-2 불순물 영역과 연결되는 애노드 전극; 및
    상기 제1 면으로부터 하방 연장되는 아이솔레이션막;
    을 포함하는 단위픽셀;
    을 포함하는 것을 특징으로 하는 SPAD 구조.
  12. 제11항에 있어서, 상기 제1-2 불순물 영역은
    상기 기판의 제1 면 표면 측에 있는 것을 특징으로 하는 SPAD 구조.
  13. 제12항에 있어서, 상기 제1-2 불순물 영역은
    상기 제2 도전형 불순물 영역과 상하방향 적어도 부분적으로 오버랩되는 것을 특징으로 하는 SPAD 구조.
  14. 제12항에 있어서, 상기 제1-1 불순물 영역은
    상기 아이솔레이션막의 저부와 상기 기판의 제2 면 사이에 있는 것을 특징으로 하는 SPAD 구조.
  15. 서로 대향하는 제1 면과 제2 면을 가지는 제1 도전형의 기판; 상기 기판의 제2 면 측의 제2 도전형 불순물 영역; 상기 기판의 제2 면 측에서, 상기 제2 도전형 불순물 영역을 감싸는, 제1 도전형의 불순물 영역; 상기 제1 면으로부터 하방 연장되되, 상기 제2 면과 이격되는 제1 아이솔레이션막;을 포함하는 다수의 단위픽셀들;을 포함하는 픽셀영역; 및
    상기 단위픽셀들을 감싸는 로직영역;을 포함하고,
    상기 로직영역과 픽셀영역의 경계 또는 상기 경계와 인접한 측의 제2 아이솔레이션막;을 포함하는 것을 특징으로 하는 SPAD 구조.
  16. 제15항에 있어서, 상기 제2 아이솔레이션막은
    상기 기판의 제1 면으로부터 제2 면까지 연장되는 것을 특징으로 하는 SPAD 구조.
  17. 제16항에 있어서, 상기 제2 아이솔레이션막은
    상기 제1 아이솔레이션막보다 큰 직경 또는 좌우 폭 크기를 가지는 것을 특징으로 하는 SPAD 구조.
  18. 제16항에 있어서, 개별 단위픽셀은
    상기 제2 도전형 불순물 영역과 연결되는 캐소드 전극; 및
    상기 제1 도전형 불순물 영역과 연결되는 애노드 전극;을 추가로 포함하는 것을 특징으로 하는 SPAD 구조.
  19. 제16항에 있어서, 개별 단위픽셀은
    상기 기판의 제1 면 측의 추가적인 제1 도전형 불순물 영역;
    상기 추가적인 제1 도전형 불순물 영역과 연결되는 애노드 전극; 및
    상기 제2 도전형 불순물 영역과 연결되는 캐소드 전극;을 추가로 포함하고,
    상기 제2 아이솔레이션막은
    전체 면적의 절반 이상이 인접한 로직영역 상에 있는 것을 특징으로 하는 SPAD 구조.
KR1020210115550A 2021-08-31 2021-08-31 Spad 구조 KR20230032568A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210115550A KR20230032568A (ko) 2021-08-31 2021-08-31 Spad 구조
US17/819,572 US20230066769A1 (en) 2021-08-31 2022-08-12 Spad structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210115550A KR20230032568A (ko) 2021-08-31 2021-08-31 Spad 구조

Publications (1)

Publication Number Publication Date
KR20230032568A true KR20230032568A (ko) 2023-03-07

Family

ID=85285552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210115550A KR20230032568A (ko) 2021-08-31 2021-08-31 Spad 구조

Country Status (2)

Country Link
US (1) US20230066769A1 (ko)
KR (1) KR20230032568A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3117672B1 (fr) * 2020-12-10 2023-12-08 St Microelectronics Crolles 2 Sas Circuit intégré comprenant une diode à effet d'avalanche déclenché par photon individuel et procédé de fabrication correspondant

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190049598A (ko) 2017-10-31 2019-05-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Spad 이미지 센서 및 관련 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190049598A (ko) 2017-10-31 2019-05-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Spad 이미지 센서 및 관련 제조 방법

Also Published As

Publication number Publication date
US20230066769A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US10283664B2 (en) Avalanche diode including vertical PN junction
US11791359B2 (en) Light detecting element and method of manufacturing same
US9780247B2 (en) SPAD-type photodiode
US9257589B2 (en) Single photon avalanche diode with second semiconductor layer burried in epitaxial layer
US11387379B2 (en) Single photon avalanche gate sensor device
CN109713075B (zh) 雪崩二极管和制造雪崩二极管的方法
US10411051B2 (en) Coplanar electrode photodiode array and manufacturing method thereof
CN114093962B (zh) 单光子雪崩二极管和光电探测器阵列
EP3544064B1 (en) Photodetector and light detection and ranging
CN111628034B (zh) 光电探测装置的制造方法
KR102114198B1 (ko) 광자 검출을 위한 반도체 구조체
KR20230032568A (ko) Spad 구조
US11664473B2 (en) SPAD pixel structure and method of manufacturing same
CN116207179A (zh) 一种垂直型单光子雪崩二极管器件及其制备方法
KR20220121394A (ko) Spad 픽셀 구조 및 제조방법
CN111540805A (zh) 半导体装置和光电探测系统
KR20210047008A (ko) 이미지 센서
JP7199013B2 (ja) 光検出器
KR20230021300A (ko) 후면조사 이미지센서에서의 spad 픽셀 구조
KR101283534B1 (ko) 실리콘 광전자 증배 소자의 제조방법
WO2019186750A1 (ja) 固体撮像素子