CN1096900A - 带地址转换检测器的非易失半导体集成电路 - Google Patents

Abstract

一种具有地址转换检测器的半导体集成电路。 该地址转换电路具有连接于电源端、用于检测电源端 电压电平的电源检测电路，用于接收地址信号并在地 址信号改变时产生窄脉冲的窄脉冲发生电路，以及用 于组合电源检测电路和窄脉冲发生电路的输出变化 时产生给定脉冲的求和器。

Description

本发明涉及半导体集成电路，更准确地说涉及带有地址转换检测器的半导体集成电路。

众所周知多数最新的半导体集成电路需运用地址转换检测器（ATD）电路，以通过检测地址信号的变化产生一脉冲作为由内部产生时钟的手段。ATD电路的使用主要是由于通过利用由其产生的脉冲来划分芯片内部每一电路而降低了功耗并达到了信号的高速传输。

图1是带有典型ATD电路及其外部电路的半导体集成电路单元阵列的方框图。如果通过输入缓冲器10施加的任何一个外部地址信号发生变化，ATD电路20产生一脉冲，预充电和补偿电路22以及读出放大器和数据锁存电路26按照脉冲状态相应的动作。

图2a是常规ATD电路的方框图，图2b是图2a窄脉冲发生电路38的更详细电路图，图2c是图2a求和器40的详细电路图。参见图2a，窄脉冲发生电路38通过检测芯片外部施加的地址信号AxO，...，Axn或芯片启动信号CEx的变化产生窄脉冲。求和器40通过将窄脉冲发生电路38的输出组合产生给定脉冲SMO。求和器40的输出SMO用作图1的检测放大器和数据锁定电路26或预充电和补偿电路22的输入。

图2b示出了图2a的窄脉冲发生电路38。内部地址信号ApO，...，Apn加至延时电路42。如果内部地址信号ApO，...，Apn之一发生变化，由连接到“与非”门44的反相器46或“或非”门48产生脉冲信号。

图2c示出图2a的求和器40。若窄脉冲发生电路38的输出信号SpO， SpO，...Spn， Spn之一设置为逻辑“高”，NMOS晶体管54，...，56之一导通并产生逻辑“高”输出脉冲SMO。

现参照图3a和3b描述常规ATD电路的操作。通过检测地址信号ApO，...，Apn或芯片启动信号 CEX窄脉冲发生电路38产生一窄脉冲。当地址信号ApO，...，Apn从逻辑“高”为逻辑“低”时，输出信号SpO，...，Spn产生脉冲。当地址信号ApO，...，Apn从逻辑“低”升为逻辑“高”时，输出信号 SpO，...， Spn产生脉冲。在延时电路42的延迟时间期间输出信号SpO，... Spn的脉宽为逻辑“高”。窄脉冲发生电路38的输出信号SpO， SpO，...，Spn， Spn加至求和器40，求和器40产生读出放大器和外部电路启动信号SMO。若外部施加的电源电压Vcc是能够操作读出放大器或外部电路的恒定电压电平（例如3-6V），求和器40的输出信号SMO（通常启动的逻辑“高”，图2a的电路通常如图3a所示那样工作。然而，如果在提供电源电压Vcc之前固定施加地址信号AxO，...，Axn及芯片启动信号CEX，输出信号SMO如图3b所示在低电源电压（约1.5V）启动检测放大器或外部电路，这样不是正常地读出单元数据。通常，读出放大器或外部电路是在标号70表示出的输出信号SMO从逻辑“高”降为逻辑“低”边沿启动的。因此，在单元数据的读出操作期间产生正常数据是困难的。

本发明的目的是提供一种在读出操作期间通过检测电源电压电平产生正常地地址数据的半导体集成电路。

本发明的另一目的是提供一种具有在电源电压上升到足以启动读出放大器或外部。电路的电压电平时启动输出的ATD电路的半导体集成电路。

本发明的又一目的是提供一种带有在芯片外部所加的电源电压不足以启动读出放大器或外部电路时截断输出的ATD电路的半导体集成电路。

本发明另有一目的是提供一种带有在电源电压足够高时启动读出放大器或外部电路的操作并在电源电压低时禁止读出放大器或外部电路操作的ATD电路的半导体集成电路。

本发明的进一步目的是提供一种用于在读出操作期间通过检测电源电压电平并控制读出放大器或外部电路的操作产生正常地址数据的ATD电路。

本发明更进一步的目的是提供一种用于在电源电压超过恒定电压电平时启动输出操作的ATD电路。

按照本发明的一个方面，半导体集成电路包括用于检测电源电压以及外部所加的地址信号或控制信号并当电源电压为恒定电压电平时启动的ATD电路。该ATD电路具有连接于电源端用于检测电源端电压电平的电源检测电路，用于接收地址信号并在地址信号变化时产生窄脉冲的窄脉冲发生电路，以及用于组合电源检测电路的输出和窄脉冲发生电路的输出并在这些输出改变时产生给定脉冲的求和器。

以下结合附图的详细描述可更完整的理解本发明并使其所具有的优越性更为显而易见，附图中相同标号表示相同或类似部件：

图1是表示典型半导体集成电路的单元阵列及其外部电路的方框图;

图2a是常规ATD电路的方框图;

图2b是表示图2a窄脉冲发生电路的更详细电路图;

图2c是图2a求和器的更详细电路图;

图3a是当电源电压加到图2a电路时图2a电路每一信号的时序图;

图3b是当供给电源电压之前地址信号加到图2a电路时图2a电路各信号的时序图;

图4是按照本发明的ATD电路的方框图;

图5a是图4电源检测电路的更详细电路图;

图5b是图4求和器的更详细电路图;

图6a是电源电压加到图4电路时图4电路各信号的时序图;

图6b是在提供电源电压之前地址信号加到图4电路时图4电路各信号的时序图;

图7是按照本发明的半导体集成电路的单元阵列及其外部电路的方框图;

图8是图7电源检测电路的更详细电路图;

图9是图7电源检测电路的更详细电路图;

图10是图7电源检测信号相对电源电压的图形;以及

图11是图7读出放大器和数据锁存控制电路的更详细框图。

术语“求和器”是构成ATD电路末级的电路，并描述为用于组合多个窄脉冲发生电路的各输出的输出级。但是，在以下将要作出说明中，它表示用于除多个窄脉冲发生电路外还将按照本发明的电源检测电路的输出组合的电路。

参见图4，电源检测电路110连接到施加电源电压Vcc和地电压Vss的电源端100。用于检测控制信号的窄脉冲发生电路112A连接到缓冲器106，缓冲器106耦合于芯片启动信号输入端102并由外部提供的芯片启动信号 CE_X形成内部信号 CE。用于检测地址信号的窄脉冲发生电路112B连接到缓冲器108，缓冲器108耦合于外部地址信号输入端104并由外部地址信号AxO，...Axn形成内部地址信号ApO，...Apn。求和器114接收电源检测电路110，用于检测控制信号的窄脉冲发生电路112A及用于检测地址信号的窄脉冲发生电路112B的输出并产生读出放大器或外部电路的控制信号SMO。

窄脉冲发生电路112A和112B可用图2b的电路实施。

参见图5a，该图示出了图4的电源检测电路110。该电源检测电路110具有沟道连接在电源电压Vcc与连接点124之间且栅极连接于地电压Vss的P型晶体管122，沟道一端连接于接点124，栅极连接于地电压Vss的耗尽型晶体管126，沟道连接在耗尽型晶体管126的沟道的另一端与地电压Vss之间且栅极通过一反相器120连接到芯片启动信CE的n型晶体管128，以及串联连接于接点124、用于产生电源检测信号PDS的反相器130，132及134。接收芯片启动信号 CE的反相信号的n型晶体管128防止在暂停模式期间出现从电源电压Vcc到地电压Vss的直流。可使启动电源检测信号PDS的外部电压电平相对地电压Vss为按照反相器130的输入开路电平的所需电压电平。可考虑逻辑适当选择P型晶体管122和耗尽型晶体管126。用1988年6月29日提交的韩国专利050919号（申请号1988-7929）中所公开的、1992年4月18日公告，转让给本发明相同受让人，题为“电源电压检测电路”的电路可达到与电源检测电路110的电路结构相同的效果。

参见图5b，示出了图4的求和器114。与图2c电路相比还设置有沟道连接在接点146与地电压Vss之间且栅极连接于电源检测信号PDS的NMOS晶体管144。如果将窄脉冲发生电路112A和112b的输出信号SpO， SpO，...，Spn， Spn之一或电源检测信号PDS设置为逻辑“高”，则接点146被置为逻辑低并通过反相器154产生为逻辑“高”的控制信号SMO。现参照图6a和6b描述ATD电路的输出操作。若外部所加的电源电压Vcc是恒定的，例如3-6V，则电源检测信号PDS的输出状态变为池电压Vss的恒定电压电下。窄脉冲发生电路112A和112B通过检测地址信号或芯片启动信号的变化产生输出信号SpO， SpO，...Spn， Spn，接收输出信号SpO， SpO，...Spn， Spn的求和器114产生控制信号SMO。由于电源电压Vcc是恒定的，ATD电路及与其相关的其它电路在电源电压Vcc与地电压Vss之间摆动，由此正常操作读出放大器或外部电路。因此，若正常提供电源电压Vcc，ATD电路具有如图6a所示的信号特征。

同时，如果在供给电源电压Vcc之前施加地址信号或芯片启动信号，ATD电路按如下方式操作。这种情况主要发生在芯片加电操作期间。当地址信号或芯片启动信号固定于电压电平V_IH或V_IL且电源电压Vcc以给定斜率从0V上升至6V或3V时，电源检测电路110的输出信号PDS沿电源电压Vcc上升至规定电压。当反相器130在输入开路电平上时，输出信号PDS被设置为逻辑“低”。上述韩国专利050919号中详细作出了与此相关的说明。随后，由于输出信号PDS将求和器114的输出信号SMO禁止于逻辑“高”直到读出放大器或外部电路为可操作的，故读出放大器或外部电路的操作被禁止。因此，如果电源电压Vcc大于能够正常操作读出放大器或外部电路的电压电平，则输出信号PDS设置为逻辑“低”，由此驱动求和器114的输出。结果，读出放大器或外部电压由求和器的稳定输出信号正常操作，并读出常规单元数据。

如上所述，由电源电压电平决定ATD电路的启动操作。而且，当施加足够高的电源电压时通过驱动读出放大器或外部电路确保每一电路的稳定操作。

图7示出了按照本发明的半导体集成电路及其外部电路的存储单元阵列。X、Y线码器连接到用于将外部施加的地址信号ADD进行缓冲处理的输入缓冲器10，并通过将由输入缓冲器10产生的地址信号ADD解码指定存储单元阵列24内的存储单元。ATD电路20检测出外部所加的地址信号的变换。读出放大器和数据锁存控制电路202接收由预充电和补偿电路22产生的补偿信号EQS并由电源检测电路206产生的电源检测信号PDS控制。读出放大器和数据锁存电路26锁存由预充电和补偿电路22产生和预充电信号PRE及读出放大器产生的数据锁存信号以及数据锁存控制信号202通过Y通路18自存储单元产生的数据并放大由读出放大器控制信号SACS控制的单元数据。

如果通过输入缓冲器10接收的任一外部地址信号改变，ATD电路20产生一脉冲。ATD电路20发生的脉冲产生预充电和补偿电路22以及读出放大器和数据锁存控制电路202所需的控制信号，且该控制信号施加于读出放大器和数据锁存电路26以控制将从存储单元阵列24读出的数据传输到外部或将数据写入存储单元阵列24的操作。读出放大器和数据锁存控制电路202是由从电源检测电路206产生的电源检测信号 PDS所控制的。电源检测电路206连接到施加有电源电压Vcc和地电压Vss的电源电路204。

图8示出了图7的ATD电路及相关电路。在图4的ATD电路中，求和器114接收由电源检测电路110产生的电源检测信号PDS，用于检测控制信号的窄脉冲发生电路112A输出信号以及用于检测地址信号的窄脉冲发生电路112B的输出信号SpO， SpO，...Spn， Spn，并产生用于控制预充电和补偿电路22的控制信号SMO。在图8的ATD电路中，求和器接收检测控制信号的窄脉冲发生电路的输出信号和检测地址信号的窄脉冲发生电路的输出信号SpO， SpO，...，Spn， Spn，并产生用于控制预充电和补偿电路22的控制信号SMO。检测控制信号的窄脉冲发生电路112A连接到耦合于芯片启动信号输入端102并由外部提供的芯片启动的信号 CE_X形成内部信号 CE的缓冲器106。检测地址信号的窄脉冲发生电路112B连接到耦合于外部地址信号输入端104并由外部地址信号AxO，...Axn形成内部地址信号ApO，...，Apn。求和器40接收窄脉冲发生电路112A和112B的输出并产生控制预充电和补偿电路22的控制信号SMO。电源检测电路206产生的电源检测信号 PDS控制读出放大器和数据锁存控制电路202。

窄脉冲发生电路112A和112B具有与图2b电路相同的构造。求和器40可同样用图2c电路实施。

图9示出的是图7的电源检测电路206。该电源检测电路具有沟道连接在电源电压Vcc与接点N1之间栅极连接于地电压Vss的P型晶体管122，沟道一端连接于接点N1而栅极连接于地电压Vss的耗尽型晶体管126，沟道连接在耗尽型晶体管126沟道另一端与地电压Vss之间而栅极通过反相器120连接于芯片启动信号 CE的n型晶体管128，以及串联连接于接点N1用于产生电源检测信号 PDS的一串反相器130，134，136和208。

图11示出了图7的读出放大器和数据锁存控制电路202。该读出放大器和数据锁存控制电路包括：用于接收由预充电和补偿电路22产生的补偿信号EQS的第一反相器210，用于在给定时间周期内延迟反相器210的输出的第一延时电路212，连接于延时电路212输出端的第二反相器214，用于接收补偿信号EQS及反相器214的输出的第一“与非”门216，接收反相器218的输出和电源检测信号 PDS的第二“与非”门220，以及用于接收“与非”门220的输出并产生读出放大器控制信号SACS的第四反相器222。还配备有用于接收补偿信号EQS的第五反相器226，用于在给定时间周期内延迟反相器226的输出的第二延时电路228，连接于延时电路228的输出的第六反相器230，接收补偿信号EQS和反相器230输出的第三“与非”门232，接收“与非”门232输出的第七反相器234，接收反相器218输出的第八反相器224，接收反相器224和234输出的第四“与非”门236，接收“与非”门236输出和电源检测信号 PDS的第五“与非”门238，以及接收“与非”门238的输出并产生数据锁存信号DLS的第九反相器240。

若外部提供的地址信号和芯片启动信号固定于电压电平V_IH或V_IL，且电源电压Vcc以给定斜率从OV上升，则在如图10所示的0.0V-3.0V电源电压Vcc范围内由电源检测电路206产生的电源检测信号 PDS保持在逻辑“低”。然后由图11的读出放大器和数据锁存控制电路202的“与非”门220和238的输入逻辑“低”电源检测信号 PDS使读出放大器控制信号SACS和数据锁存信号DLS变为逻辑“低”而与节点P与Q无关。因此图7的读出放大器和数据锁存电路26继续启动。亦即，即使电源电压为0.0V-3.0V，仍能实现数据锁存操作。

另一方面，若电源电压Vcc为3.0V-6.0V，电源检测信号 PDS如图10所示设置的逻辑“高”，并对图11的“与非”门220和238的输出无影响。因此，接收预充电与补偿电路22产生的补偿信号EQS的读出放大器与数据锁存控制电路202产生脉冲形式的读出放大器控制信号SACS和数据锁存信号DLS。这样半导体集成电路的正常操作是可能的。

总之，若电源电压大于指定电平，则根据ATD电路20的输出信号控制读出放大器控制信号SACS和数据锁存信号DLS。若电源电压小于指定电平，则响应电源检测信号 PDS控制读出放大器控制信号SACS和数据锁定信号DLS。

如前面描述所显而易见的，当电源电压为足以启动读出放大器或外部电路的高电平时所示半导体集成电路使ATD电路启动。而且，当电源电压大于指定电平时，半导体集成电路按ATD电路的输出信号实现芯片操作。当电源电压小于指定电平时，按电源检测电路产生的电源检测信号实现芯片操作。因此，防止了加电期间出现的单元数据故障并实现正常读出操作。而且，改善了半导体集成电路的可靠性。

虽然示出并描述了本发明的最佳实施例，本领域技术人员会理解可在形式与细节上作出改进和其它变化而不偏离本发明的实质和范围。例如，在图4中，尽管是通过检测连接于电源端的电源电压的电压电平来控制ATD电路的操作的，也可以不同方式实施检测电源电压的方法或措施。

Claims (5)

1、一种用在半导体集成电路中的地址转换检测电路，所述地址转换检测电路包含：

连接于电源端，用于检测所述电源端电压电平的电源检测装置；

用于接收地址信号并当所述地址信号变化时产生窄脉冲的窄脉冲发生装置；以及

用于组合所述电源检测装置和所述窄脉冲发生装置的输出并当所述输出改变时产生给定脉冲的求和装置。

2、如权利要求1所述的地址转换检测电路，其特征在于还包含用于接收芯片启动信号并当所述芯片启动信号改变时产生窄脉冲的窄脉冲发生装置。

3、一种具有存储单元阵列和用于通过将来自外部的地址信号解码在所述存储单元阵列内指定存储单元的解码器的半导体集成电路，所述半导体集成电路包含：

用于检测所述地址信号的转变的地址转换检测装置;

用于接收所述地址转变检测装置的输出信号并产生预充电信号和补偿信号的预充电和补偿装置，

用于通过检测外部所加的电源电压电平产生电压检测信号的电压检测装置;

用于接收所述补偿信号并响应所述电源检测信号产生读出放大器控制信号和数据锁存控制信号的读出放大器和数据锁存控制装置;以及

用于接收所述预充电信号、所述数据锁存信号的锁存数据和所述读出放大器控制信号的放大数据的读出放大器和数据锁定装置。

4、如权利要求3所述的半导体集成电路，其特征在于：当所述电源电压大于指定电压电平时所述读出放大器控制信号和所述数据锁存信号由所述地址转变检测装置的输出信号控制，而当所述电源电压小于指定电压电平时所述读出放大器控制信号和所述数据锁存信号受所述电源检测信号控制。

5、如权利要求4所述的半导体集成电路，其特征在于：所述指定电压电平为3.0V。

Images