CN109643670B - 贴合用基板的表面缺陷的评价方法 - Google Patents

贴合用基板的表面缺陷的评价方法 Download PDF

Info

Publication number
CN109643670B
CN109643670B CN201780051581.3A CN201780051581A CN109643670B CN 109643670 B CN109643670 B CN 109643670B CN 201780051581 A CN201780051581 A CN 201780051581A CN 109643670 B CN109643670 B CN 109643670B
Authority
CN
China
Prior art keywords
defects
substrate
single crystal
silicon substrate
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780051581.3A
Other languages
English (en)
Other versions
CN109643670A (zh
Inventor
佐藤一弥
桥本浩昌
西泽毅
堀江启贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN109643670A publication Critical patent/CN109643670A/zh
Application granted granted Critical
Publication of CN109643670B publication Critical patent/CN109643670B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/32—Polishing; Etching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明为一种贴合用基板的表面缺陷的评价方法，包含以下步骤：准备经镜面加工的单晶硅基板；检查经镜面加工的单晶硅基板的表面缺陷；于进行过单晶硅基板的缺陷检查的表面堆积多晶硅层；对经堆积有多晶硅层的单晶硅基板进行镜面倒角；研磨多晶硅层的表面；检查经研磨的多晶硅层的表面缺陷；以及比较检查单晶硅基板的表面缺陷的步骤中与检查多晶硅层的表面缺陷的步骤中所检测出的缺陷的坐标，以有无于同一位置的缺陷，对具有多晶硅层的单晶硅基板进行作为贴合用基板的良莠判定。

Description

贴合用基板的表面缺陷的评价方法
技术领域
本发明涉及贴合用基板的表面缺陷的评价方法。
背景技术
在先端的高频装置取向的贴合式SOI晶圆制程中，作为贴合用基板，会使用于表层形成有多晶硅层的硅基板作为基底晶圆。准备此基底晶圆与其他接合晶圆而将两者贴合后，通过将接合晶圆薄膜化，制作贴合式SOI晶圆。
专利文献1及专利文献2两者皆记载有以多晶硅层为载子捕陷层[又称富陷阱(Trap-Rich)层]的高频装置取向的贴合式SOI晶圆的制造方法。记载于专利文献1及专利文献2中的贴合式SOI晶圆的制造方法的步骤流程显示于图6。如图6所示，这些贴合式SOI晶圆的制造方法记载，于基底晶圆堆积多晶硅层(S23)后，研磨该多晶硅层的表面(S24)，与接合晶圆贴合(S31)。再者，如此被制造出的贴合式SOI晶圆的剖面的一范例显示于图7。于图7所示的贴合式SOI晶圆1，于基底晶圆11上，依序形成多晶硅层12、埋入式氧化膜层(BOX层)16、以及SOI层15。
[现有技术文献]
[专利文献]
[专利文献1]日本特开2015－211074号公报
[专利文献2]日本特开2015－211061号公报
发明内容
[发明所欲解决的问题]
作为贴合式SOI晶圆的主要的不良项目，可列举被称作孔洞缺陷的局部未粘接的区域，而冀望能予以改善。在贴合式基板的制造步骤中，已知凹坑缺陷是导致贴合式SOI晶圆的孔洞缺陷的原因之一。因此，一直以来都被要求要降低凹坑缺陷发生率、以及以高灵敏度检测出凹坑而防止其导生至贴合步骤。
作为现在的表面缺陷的检测方法，通过以光散射法及差分干涉法作为检测原理的缺陷检测装置做检测。在贴合式晶圆的制造过程中，对于以这些缺陷检测装置所检测出的表面缺陷，一直以来皆是透过设定大小与个数的规格，来防止其向贴合步骤的流出。虽然能通过降低个数的规格上限，而降低贴合步骤中的孔洞发生率，但同时地却会发生令贴合用基板的制造良率恶化的问题。此时，若能有效率地只检测出成为孔洞的原因的缺陷，就能避免贴合用基板的制造良率的无用的损失，并且减少贴合后的孔洞发生率。由于这样的背景，人们一直追求一种表面缺陷的评价方法，于贴合用基板的制造步骤中，以高灵敏度只检测出成为孔洞的原因的缺陷。
鉴于上述问题点，本发明的目的在于提供贴合用基板的表面缺陷的评价方法，透过以高灵敏度检测出成为贴合式SOI晶圆中孔洞缺陷的原因的贴合式基板的表面缺陷，合理地避免制造良率的低下，而得以降低贴合后的孔洞缺陷发生率。
〔解决问题的技术手段〕
为了达成上述目的，本发明提供一种贴合用基板的表面缺陷的评价方法，包含以下步骤：
准备经镜面加工的单晶硅基板；
检查经镜面加工的该单晶硅基板的表面缺陷；
于进行过该单晶硅基板的缺陷检查的表面堆积多晶硅层；
对经堆积有多晶硅层的该单晶硅基板进行镜面倒角；
研磨该多晶硅层的表面；
检查经研磨的该多晶硅层的表面缺陷；以及
比较检查该单晶硅基板的表面缺陷的步骤中与检查该多晶硅层的表面缺陷的步骤中所检测出的缺陷的坐标，以有无于同一位置的缺陷，对具有多晶硅层的该单晶硅基板进行作为贴合用基板的良莠判定。
如此一来，透过于经镜面加工的单晶硅基板的表面、以及经多晶硅层的堆积后并进行过研磨的多晶硅层的表面两者进行表面缺陷的检查，而仅将拥有同一位置的表面缺陷的贴合用基板作为不良品，使得合理地避免贴合用基板的制造良率的低下、以及贴合式SOI晶圆的孔洞缺陷两者皆得以兼顾。
此时，该贴合用基板以贴合式SOI晶圆的基底晶圆为佳。
如此，透过以贴合用基板作为贴合式SOI晶圆的基底晶圆，本发明的贴合用基板的表面缺陷的评价方法，得以合适地应用于先端的高频装置取向的贴合式SOI晶圆的制程中。
[对照现有技术的功效]
根据本发明，透过于经镜面加工的单晶硅基板的表面、以及经多晶硅层的堆积后并进行过研磨的多晶硅层的表面两者进行表面缺陷的检查，而仅将拥有同一位置之表面缺陷的贴合用基板作为不良品，使得合理地避免贴合用基板的制造良率损失、以及贴合式SOI晶圆的孔洞缺陷两者皆得以兼顾。
附图说明
图1是本发明的贴合用基板的表面缺陷的评价方法的步骤流程图。
图2是多晶硅基板堆积前后的表面LPD(Light Point Defect)的重叠分布图(a)以及于同一位置被检测出的缺陷的表面SEM/剖面TEM影像(b)。
图3是呈现经镜面加工的单晶硅基板(PW)表面的凹坑深度与多结晶硅层表面(研磨后)的凹坑深度的关系图。
图4是多晶硅堆积前后的表面LPD及贴合式SOI晶圆的凹坑的重叠分布图。
图5是已知的贴合用基板的表面缺陷的评价方法的步骤流程图。
图6是已知的贴合式晶圆的制造方法的步骤流程图。
图7是贴合式SOI晶圆的剖面图。
具体实施方式
如上述，在贴合用基板的表面缺陷的评价方法之中，一直都在追求能避免贴合用基板的制造良率的损失，并且降低贴合式SOI晶圆的孔洞缺陷发生率的贴合用基板的表面缺陷的评价方法。
本发明人为达成上述目的积极地进行了研究，结果发现，只要于堆积多晶硅层前的PW(Polished Wafer)表面、以及于多晶硅层的堆积后进行研磨的多晶硅层表面的两者进行缺陷的检查，而仅将拥有同一位置的表面缺陷的晶圆作为不良品，便能解决上述课题，完成了本发明。
以下将参考附图同时对本发明做详细说明，然而本发明并非限定于这些。
首先，关于PW表面的缺陷及经研磨的多晶硅层表面的缺陷的关系，已经过调查。通常，于上述的贴合用基板中，当多晶硅层堆积达2～3μm后，为了减少表面粗糙度会研磨0.4～1μm。对于多晶硅层堆积前的PW表面，以及多晶硅层堆积并研磨后的多晶硅层表面，使用KLA-TENCOR公司制的SurfScan SP2等表面缺陷检测系统，以检测阈值250nm进行测定。经比较对照两者的缺陷坐标后，得知有缺陷存在于同一位置一事。
针对此存在于同一位置的缺陷，进行了详细的分析。图2为多晶硅层堆积前后的表面LPD的重叠分布图[图2的(a)]以及于同一位置被检测出的缺陷的表面SEM/剖面TEM影像[图2的(b)]。如图2的(a)所示，多晶硅层堆积前的表面缺陷的位置与多晶硅层堆积后的表面缺陷的位置，一致者相当多。这些位置一致的表面缺陷经表面SEM(Scanning ElectronMicroscope)与剖面TEM(Transmission Electron Microscope)分析后的结果，其一范例便是图2的(b)。从根据剖面TEM的分析来看，发现到PW表面的缺陷为凹坑，多晶硅层表面的缺陷亦为凹坑。
在更进一步进行评价及分析后发现，PW表面的凹坑深度与研磨后的多晶硅层表面的凹坑深度有着于图3所呈现的关系。
从图3所呈现的结果发现，一旦PW表面有深度3μm以上的凹坑，便无法借多晶硅层填补该凹坑，即便进行过研磨仍于多晶硅层表面有凹坑残留。与之相对地，若PW表面的凹坑深度未满3μm，即能被多晶硅层填补，或是即便无法完全被填补亦能在研磨下被平坦化。
此外，使用此贴合用基板制作贴合用SOI晶圆，以明视野光学显微镜扫描整个晶圆表面并存取图像后，通过图像的对比的比较来找出孔洞缺陷。之后，再将孔洞缺陷的坐标重叠至前述的重叠分布图。其结果如图4所示。如图4的重叠分布图所示，发现多晶硅层堆积前后于同一位置被检测出的缺陷，会在贴合后100％变成孔洞。
若改变视角，可以说这发现了一种能高感度地只检测出贴合式SOI晶圆的成为孔洞的原因的缺陷的评价方法。透过将此评价方法应用于贴合用基板的制造过程，便能选择性地仅将具有成为孔洞的原因的缺陷的晶圆作为不良品，结果合理地避免贴合用基板的制造良率损失(制造良率的过度低下)。
已知的贴合用SOI晶圆的制造过程中，仅用多晶硅层的表面缺陷个数，来设定贴合用基板的良莠判定的规格。然而，如图4所示，由于这会把那些只具有不致成为孔洞的原因的缺陷的晶圆也作为不良品，使得贴合用基板的制造良率超出必要地低下。
接着，将参考图1所示的本发明的贴合用基板的表面缺陷的评价方法的步骤流程图，对本发明做更详细的说明。
首先，准备经镜面加工的单晶硅基板(PW：Polished Wafer)(A步骤)。于准备的单晶硅基板的制造，可使用一般的单晶硅基板的制造方法，具体而言，可使用经单晶提拉、圆筒磨削、切槽加工、切片、倒角、抛光、蚀刻、双面研磨、镜面倒角、精研磨等的单晶硅基板。
接着，检查经镜面加工的单晶硅基板的表面缺陷(B步骤)。表面缺陷的检查，以对精研磨后通过最终洗净的单晶硅基板表面进行者为佳。作为表面缺陷检查工具，可以使用KLA-Tencor公司制的Surfscan SPX(X＝1～3)，将暗视野中的散射光以LPD的形式检测出来。为了检测出会成为问题的凹坑的检测阈值，以定为250nm以上为佳。这时，取得、纪录检测出的所有缺陷的坐标数据。缺陷检测机若是KLA-Tencor公司制的Surfscan SPX，便能以KLARF文件的形式取得坐标资料。尽管于此步骤中也可设定规格，但其中也有尚可弥补的缺陷，这些缺陷的凹坑可通过之后多晶硅层的堆积而完全被填补，或者，即便不能完全被填补，也只会留下在之后步骤的研磨下被平坦化的浅凹坑。因此，从经镜面加工的单晶硅基板的制造良率的视角，本步骤的规格以完全不设定，或者，以设定为极宽松者为佳。
接着，于进行过单晶硅基板的缺陷检查的表面，堆积多晶硅层(C步骤)。多晶硅的堆积，例如，可依循专利文献2所记载的技术进行。多晶硅层的膜厚度，考虑到之后的研磨量，定为例如1～5μm、更佳者为2～3μm。再者，多晶硅层形成后，进行透过SC1(NH4OH与H2O2的混合水溶液)与SC2(HCL与H2O2的混合水溶液)的洗净，或以臭氧水洗净等的为亲水化处理的洗净为佳。通过亲水化处理，于接下来的镜面倒角步骤中，能防止研磨液腐蚀的粗糙部的产生。
之后，于堆积了多晶硅层的单晶硅基板进行镜面倒角(D步骤)。此镜面倒角，是将与经镜面加工过的单晶硅基板的制造步骤中所使用的相同的镜面倒角加工，为了除去于晶圆边缘部成长的多晶硅膜而进行。之后的研磨步骤中，使用被装设在研磨头，被称为template的工件支承材。Template是玻璃环氧树脂制环套与衬垫的复合基材，而在研磨中此玻璃环氧树脂制环套的内周壁会与单晶硅基板边缘部持续接触。也就是说，在此进行的镜面倒角，是为了减少来自边缘部的扬尘或者与环套内周部的滑动摩擦。
接着，研磨多晶硅层的表面(E步骤)。在此步骤中，对多晶硅层表面进行表面研磨，此表面研磨与在经镜面加工的单晶硅基板的制造步骤中所进行者相同。为了改善表面粗糙度，研磨量以0.4μm以上为佳。再者，通过将研磨量定在1μm以下能提高生产性。
接着，检查经研磨的多晶硅层的表面缺陷(F步骤)。在此步骤中，透过与检查单晶硅基板的表面缺陷的步骤(B步骤)同样的检查工具、阈值条件，对研磨后经过最终洗净的多晶硅层表面进行测定。同B步骤，将检测出的所有缺陷的坐标数据予以取得、记录。
此外，比较检查该单晶硅基板的表面缺陷的步骤(B步骤)中与检查该多晶硅层的表面缺陷的步骤(F步骤)中所检测出的缺陷的坐标，以有无于同一位置的缺陷，对具有多晶硅层的该单晶硅基板进行作为贴合用基板的良莠判定。在这里，考虑缺陷测定中的坐标精度，若两缺陷的距离在500μm以内则可视为相同的缺陷。能够仅将具有被判断为同一位置的缺陷的贴合用基板作为不良品，其余皆判断为良品。然后，能将被判断为良品的贴合用基板投入于贴合步骤。另外，在直到经堆积的多晶硅层的研磨结束后的阶段，单晶硅基板始可称为贴合用基板。
为了比较，已知的贴合用基板的表面缺陷的评价方法的步骤流程图显示于图5。在图5中，关于H、J、K及L步骤，由于与本发明的贴合用基板的表面缺陷的评价方法的A、B、C、D及E步骤相同，未避免重复遂予以省略。
已知的贴合用基板的表面缺陷的评价方法，尽管有检查经镜面加工的单晶硅基板的表面缺陷的步骤(I步骤)，却不需要记录被检测出的缺陷的坐标。况且已知的贴合用基板的表面缺陷的评价方法，具有检查经研磨的多晶硅层的表面缺陷的步骤(M步骤)。已知仅针对于此步骤所检测出的缺陷个数，设定贴合用基板的良莠判定的规格。因此，一旦为了提高贴合用基板的制造良率而放宽设定缺陷个数的规格，则贴合式SOI晶圆的孔洞缺陷发生率将变高，相反地，若为了降低贴合式SOI晶圆的孔洞缺陷发生率而严格设定前述的缺陷个数的规格，则又会使贴合用基板的制造良率过度低下。
在本发明的贴合用基板的表面缺陷的评价方法中，透过于经多硅层的堆积前的经镜面加工后的单晶硅基板的表面、以及经多晶硅层的堆积后并进行过研磨的多晶硅层的表面两者进行表面缺陷的检查，而仅将拥有同一位置之表面缺陷的贴合用基板作为不良品，使得合理地避免贴合用基板的制造良率的低下、以及贴合式SOI晶圆的孔洞缺陷两者皆得以兼顾。
再者，本发明的贴合用基板的表面缺陷的评价方法中所使用的贴合用基板，为贴合式SOI晶圆的基底晶圆为佳。透过以贴合用基板作为贴合式SOI晶圆的基底晶圆，本发明的贴合用基板的表面缺陷的评价方法，得以合适地应用于尖端的高频装置取向的贴合式SOI晶圆的制程中。其结果，便能廉价地制造高质量的贴合式SOI晶圆。
以下，将呈现实施例及比较例对本发明做更具体的说明，但本发明并不限于此。
(实施例)
首先，准备100片经镜面加工的单晶硅基板(直径300nm，结晶方位＜100＞)。这些经镜面加工的单晶硅基板的表面缺陷检查，使用KLA-TENCOR公司制的SurfScan SP2，缺陷大小的检测阈值定为250nm。缺陷检查后，记录所检测出的缺陷的坐标。接着，于进行过缺陷检查的单晶硅基板的表面上堆积膜厚度3μm的多晶硅层，进行SC1及SC2的洗净。之后，对堆积了多晶硅的单晶硅基板实施镜面倒角。接着，研磨量定为1μm，研磨多晶硅层，进行SC1及SC2的洗净。之后，使用SurfScan SP2并以与前述相同的条件检查经研磨的多晶硅层的表面，记录所检测出的缺陷的坐标。
此外，将经镜面加工的单晶硅基板的表面的缺陷坐标与经研磨的多晶硅层的表面的缺陷坐标予以对照比较，若两缺陷之间的距离为500μm以内则视为同一位置的缺陷，将具有同一位置的缺陷的评价对象的贴合用基板作为不良品。此时的贴合用基板的制造良率为97％。此外，将良品的贴合用基板作为基底晶圆投入贴合式SOI制程中，制造贴合式SOI晶圆。贴合式SOI晶圆的孔洞的测定，以明视野光学显微镜扫描整个晶圆表面并存取图像，通过图像的对比的比较来找出孔洞缺陷而进行。这时的检测阈值定为10μm。此时的孔洞(缺陷)发生率(制造的贴合SOI晶圆中，发生孔洞缺陷的晶圆的比率)为2.0％。关于实施例的以上的结果示于表1。
【表1】
Figure BDA0001975654990000101
(比较例1)
首先，准备100片经镜面加工的单晶硅基板。这些经镜面加工的单晶硅基板的表面缺陷检查，使用KLA-TENCOR公司制的SurfScan SP2，缺陷大小的检测阈值定为250nm。在此，不设定规格而将所有的机板作为良品。接着，于进行过缺陷检查的单晶硅基板的表面上堆积膜厚度3μm的多晶硅层，进行SC1及SC2的洗净。之后，对堆积了多晶硅的单晶硅基板实施镜面倒角。接着，研磨量定为1μm，研磨多晶硅层，随后进行SC1及SC2的洗净。之后，使用SurfScan SP2并以与前述相同的条件检查经研磨的多晶硅层的表面，求得缺陷的个数。于比较例1中，缺陷的个数规格定为3个。此时的贴合用基板的制造良率为96％。
然后，将良品的贴合用基板作为基底晶圆投入贴合式SOI制程中，制造贴合式SOI晶圆。贴合式SOI晶圆的孔洞的测定，以明视野光学显微镜扫描整个晶圆表面并存取图像，通过图像的对比的比较来找出孔洞缺陷而进行。这时的检测阈值定为10μm。此时的孔洞发生率为7.2％。比较例1的这些的结果示于表1。
(比较例2)
比较例2中，经研磨的多晶硅层的表面的缺陷的个数规格定为2个一事以外，与比较例1相同地进行贴合用基板的良莠判定。此时的贴合用基板的制造良率为95％。此外，比较例1相同地求得孔洞发生率，为6.3％。比较例2的这些的结果示于表1。
(比较例3)
比较例3中，经研磨的多晶硅层的表面的缺陷的个数规格定为1个一事以外，与比较例1相同地进行贴合用基板的良莠判定。此时的贴合用基板的制造良率为93％。此外，比较例1相同地求得孔洞发生率，为3.2％。比较例3的这些的结果示于表1。
如以上，实施例中的贴合用基板的制造良率高，再者，孔洞发生率低。另一方面，比较例1～3中由于调降贴合用基板的缺陷个数规格而使制造良率低下，取而代之地是孔洞发生率改善了。然而，比较例中却无法兼顾贴合用基板的高制造良率与贴合式SOI晶圆的低孔洞发生率。是此，显示了本发明的有效性。
另外，本发明并不限定于上述的实施例。上述实施例为举例说明，凡具有与本发明的申请专利范围所记载的技术思想实质上同样的构成，产生相同的功效者，不论为何物皆包含在本发明的技术范围内。

Claims (2)

1.一种贴合用基板的表面缺陷的评价方法，包含以下步骤：
准备经镜面加工的单晶硅基板；
检查该经镜面加工的单晶硅基板的表面缺陷；
于经进行该单晶硅基板的缺陷检查的表面堆积多晶硅层；
对经堆积多晶硅层的该单晶硅基板进行镜面倒角；
研磨该多晶硅层的表面；
检查经研磨的该多晶硅层的表面缺陷；以及
比较检查该单晶硅基板的表面缺陷的步骤中与检查该多晶硅层的表面缺陷的步骤中所检测出的缺陷的坐标，以有无于同一位置的缺陷，对具有多晶硅层的该单晶硅基板进行作为贴合用基板的良莠判定。
2.如权利要求1所述的贴合用基板的表面缺陷的评价方法，其中该贴合用基板，为贴合式SOI晶圆的基底晶圆。
CN201780051581.3A 2016-09-07 2017-07-26 贴合用基板的表面缺陷的评价方法 Active CN109643670B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016175044A JP6614076B2 (ja) 2016-09-07 2016-09-07 貼り合わせ用基板の表面欠陥の評価方法
JP2016-175044 2016-09-07
PCT/JP2017/027102 WO2018047501A1 (ja) 2016-09-07 2017-07-26 貼り合わせ用基板の表面欠陥の評価方法

Publications (2)

Publication Number Publication Date
CN109643670A CN109643670A (zh) 2019-04-16
CN109643670B true CN109643670B (zh) 2022-10-11

Family

ID=61561765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780051581.3A Active CN109643670B (zh) 2016-09-07 2017-07-26 贴合用基板的表面缺陷的评价方法

Country Status (8)

Country Link
US (1) US10707140B2 (zh)
EP (1) EP3511976B1 (zh)
JP (1) JP6614076B2 (zh)
KR (1) KR102327328B1 (zh)
CN (1) CN109643670B (zh)
SG (1) SG11201901686QA (zh)
TW (1) TWI722225B (zh)
WO (1) WO2018047501A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220115226A1 (en) * 2020-10-08 2022-04-14 Okmetic Oy Manufacture method of a high-resistivity silicon handle wafer for a hybrid substrate structure
CN112951735B (zh) * 2021-01-28 2022-11-08 微龛(广州)半导体有限公司 晶圆键合质量检测方法及系统
CN114034535B (zh) * 2021-11-09 2024-04-30 四川华能康定水电有限责任公司 现场用涂层质量评估辅助方法和系统
CN114994058A (zh) * 2022-06-09 2022-09-02 杭州利珀科技有限公司 硅片堆叠检测系统及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252230A (ja) * 1993-02-24 1994-09-09 Hitachi Ltd 欠陥検査方法および装置
US5851846A (en) * 1994-12-22 1998-12-22 Nippondenso Co., Ltd. Polishing method for SOI
CN104201131A (zh) * 2014-09-02 2014-12-10 上海华力微电子有限公司 评估多晶硅栅极缺失缺陷的方法
CN104217973A (zh) * 2014-09-02 2014-12-17 上海华力微电子有限公司 检测多晶硅栅极氧化层缺失的方法
TW201604925A (zh) * 2014-04-24 2016-02-01 Shinetsu Handotai Kk 貼合式soi晶圓的製造方法
JP2016058623A (ja) * 2014-09-11 2016-04-21 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
TW201628055A (zh) * 2015-01-23 2016-08-01 Shinetsu Handotai Kk 貼合式soi晶圓的製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001027600A1 (fr) * 1999-10-14 2001-04-19 Sumitomo Metal Industries., Ltd. Technique d'inspection de la surface d'une tranche de semi-conducteur
JP4104396B2 (ja) * 2002-07-31 2008-06-18 株式会社ニデック 外観検査装置
JP4507157B2 (ja) * 2003-06-17 2010-07-21 信越半導体株式会社 ウエーハ製造工程の管理方法
JP2005166846A (ja) * 2003-12-01 2005-06-23 Sumitomo Mitsubishi Silicon Corp Ｓｏｉ基板のｈｆ欠陥の測定方法
JP4789630B2 (ja) * 2006-01-19 2011-10-12 株式会社東京精密 半導体製造装置、半導体外観検査装置、及び外観検査方法
KR20080073584A (ko) * 2007-02-06 2008-08-11 주식회사 하이닉스반도체 실리콘 웨이퍼의 표면 검사 방법
JP5372365B2 (ja) * 2007-12-25 2013-12-18 株式会社日立ハイテクノロジーズ 検査装置及び検査方法
JP2010021242A (ja) * 2008-07-09 2010-01-28 Sumco Corp 貼り合わせ用ウェーハの欠陥検出方法
US8664092B2 (en) * 2009-06-26 2014-03-04 Sumco Corporation Method for cleaning silicon wafer, and method for producing epitaxial wafer using the cleaning method
TWI498954B (zh) * 2009-08-21 2015-09-01 Sumco Corp 磊晶矽晶圓的製造方法
US9224660B2 (en) * 2013-08-30 2015-12-29 Kla-Tencor Corp. Tuning wafer inspection recipes using precise defect locations
JP6118757B2 (ja) 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252230A (ja) * 1993-02-24 1994-09-09 Hitachi Ltd 欠陥検査方法および装置
US5851846A (en) * 1994-12-22 1998-12-22 Nippondenso Co., Ltd. Polishing method for SOI
TW201604925A (zh) * 2014-04-24 2016-02-01 Shinetsu Handotai Kk 貼合式soi晶圓的製造方法
CN104201131A (zh) * 2014-09-02 2014-12-10 上海华力微电子有限公司 评估多晶硅栅极缺失缺陷的方法
CN104217973A (zh) * 2014-09-02 2014-12-17 上海华力微电子有限公司 检测多晶硅栅极氧化层缺失的方法
JP2016058623A (ja) * 2014-09-11 2016-04-21 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
TW201628055A (zh) * 2015-01-23 2016-08-01 Shinetsu Handotai Kk 貼合式soi晶圓的製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
单晶硅缺陷的分析;钟丽菲;《湖南科技学院学报》;20110401;第32卷(第04期);31-33 *

Also Published As

Publication number Publication date
EP3511976A1 (en) 2019-07-17
JP2018041844A (ja) 2018-03-15
KR20190043546A (ko) 2019-04-26
EP3511976A4 (en) 2020-04-22
US20190181059A1 (en) 2019-06-13
EP3511976B1 (en) 2023-01-04
SG11201901686QA (en) 2019-03-28
WO2018047501A1 (ja) 2018-03-15
TW201820498A (zh) 2018-06-01
KR102327328B1 (ko) 2021-11-17
JP6614076B2 (ja) 2019-12-04
CN109643670A (zh) 2019-04-16
US10707140B2 (en) 2020-07-07
TWI722225B (zh) 2021-03-21

Similar Documents

Publication Publication Date Title
CN109643670B (zh) 贴合用基板的表面缺陷的评价方法
KR102039417B1 (ko) 반도체 웨이퍼의 평가 방법
US8184899B2 (en) Method of detecting a defect on an object
US20110207246A1 (en) Methods for reducing the width of the unbonded region in soi structures
US11948819B2 (en) Method of evaluating silicon wafer, method of evaluating silicon wafer manufacturing process, method of manufacturing silicon wafer, and silicon wafer
TWI400743B (zh) Silicon wafer and its manufacturing method
US10559508B2 (en) Method for manufacturing SiC substrate
WO2018193762A1 (ja) 半導体ウェーハの評価方法及び半導体ウェーハ製造工程の管理方法
US7623228B1 (en) Front face and edge inspection
JP2016519033A (ja) ガリウム砒素基板の製造方法、ガリウム砒素基板、及びその使用方法
US20140113526A1 (en) Wafer process control
US20200388492A1 (en) METHOD FOR MANUFACTURING SiC EPITAXIAL WAFER
JP2002026096A (ja) シリコンウエハーの品質評価方法及び再生方法
CN108885982B (zh) 硅晶圆的单面抛光方法
WO2020137194A1 (ja) 半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法
JP2006108151A (ja) シリコンエピタキシャルウェーハの製造方法
US20170040285A1 (en) Wafer planarization method
JP2012099563A (ja) ウェーハの評価方法及びサセプタの評価方法
JP2006040961A (ja) 半導体ウェーハの検査方法、製造方法、及び管理方法
US8277283B2 (en) Wafer polishing method and wafer produced thereby
JP2019054132A (ja) 半導体ウェーハの評価方法
JP5510022B2 (ja) ウェーハ評価方法
WO2022244304A1 (ja) シリコン単結晶インゴットの評価方法、シリコンエピタキシャルウェーハの評価方法、シリコンエピタキシャルウェーハの製造方法およびシリコン鏡面ウェーハの評価方法
KR102060084B1 (ko) 웨이퍼의 결함 측정 방법
JP2024035995A (ja) 半導体ウェーハの評価方法、半導体ウェーハの製造方法及び半導体ウェーハ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant