CN112951735B - 晶圆键合质量检测方法及系统 - Google Patents
晶圆键合质量检测方法及系统 Download PDFInfo
- Publication number
- CN112951735B CN112951735B CN202110118313.7A CN202110118313A CN112951735B CN 112951735 B CN112951735 B CN 112951735B CN 202110118313 A CN202110118313 A CN 202110118313A CN 112951735 B CN112951735 B CN 112951735B
- Authority
- CN
- China
- Prior art keywords
- wafer
- bonding
- test
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 15
- 238000012360 testing method Methods 0.000 claims abstract description 147
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229910052751 metal Inorganic materials 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 61
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 61
- 239000010703 silicon Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 10
- 235000012431 wafers Nutrition 0.000 claims description 103
- 238000013480 data collection Methods 0.000 claims description 6
- 239000000523 sample Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000011156 evaluation Methods 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000007689 inspection Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 12
- 238000012512 characterization method Methods 0.000 abstract description 5
- 238000011161 development Methods 0.000 abstract description 5
- 238000013441 quality evaluation Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 98
- 238000010586 diagram Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000001066 destructive effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003331 infrared imaging Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000001275 scanning Auger electron spectroscopy Methods 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 238000001350 scanning transmission electron microscopy Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
- G01R31/2603—Apparatus or methods therefor for curve tracing of semiconductor characteristics, e.g. on oscilloscope
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种晶圆键合质量检测方法及系统，检测方法包括如下步骤：提供第一晶圆和第二晶圆，第一晶圆包括叠置的第一硅层和第一键合金属层，第二晶圆包括叠置的第二硅层和第二键合金属层，第一晶圆和第二晶圆通过第一键合金属层与第二键合金属层相互键合以形成测试结构；对测试结构进行电流电压测试，得到测试结构的电流电压测试曲线，并根据电流电压测试曲线表征测试结构的键合质量。本发明针对低温键合晶圆界面的质量评估需求，通过对测试结构进行电流电压测试，实现了对晶圆键合质量快速且无损的表征，揭示了键合界面的电学特性，对于三维单片集成工艺的开发具有重要意义。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种晶圆键合质量检测方法及系统。
背景技术
在过去的50多年里，“摩尔定律”一直引领着集成电路的发展。然而，由于光刻极限尺寸、互连延迟和工艺波动等工艺问题，“摩尔定律”的发展正逼近物理极限。为了进一步提高集成度并减小互连延迟，三维单片集成(M3D)已成为一种新的发展趋势。在三维单片集成工艺中，上一层器件在下层器件制造好后依次序垂直制造，各层器件间通过层间淀积实现晶圆键合、单片层间通孔实现垂直互连。该工艺不但能大幅减少互连延迟、增加芯片集成度，还提供了混合多种器件技术以构建高复杂度系统的可能性。此外，三维单片集成还具有更小的接触孔尺寸和高对准精度，因而可实现晶体管粒度的立体集成。
目前，三维单片集成需要采用低温金属键合对各层器件进行键合，低温金属键合质量的好坏直接决定了三维单片集成工艺的成败。高质量键合工艺一般需要原子级清洁的光滑键合表面。尽管如此，低温键合仍然会产生本征或外在的空洞缺陷，从而影响键合界面的质量。对于低温键合晶圆界面质量的评估是三维单片集成制备的关键。
然而，现有的晶圆键合界面质量表征技术大都是具有破坏性的直接针对表面的分析方法，例如，扫描电子显微镜法、透射电镜法以及俄歇电子谱法等。上述分析方法都需要对测试样品进行破坏性的制样，从而直接对暴露出的键合界面进行表征。而其他非破坏性的分析方法，例如，键合成像，如红外成像法、超声波扫描法以及X射线成像法等，则具有成本较高且复杂耗时的缺点。更重要的是，这些方法无法直接揭示键合界面的电学特性。
因此，有必要提出一种新的晶圆键合质量检测方法及系统，解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆键合质量检测方法及系统，用于解决现有技术中无法高效地对键合界面进行非破坏性检测并揭示其电学特性的问题。
为实现上述目的及其它相关目的，本发明提供了一种晶圆键合质量检测方法，其特征在于，包括如下步骤：
提供第一晶圆和第二晶圆，所述第一晶圆包括叠置的第一硅层和第一键合金属层，所述第二晶圆包括叠置的第二硅层和第二键合金属层，所述第一晶圆和所述第二晶圆通过所述第一键合金属层与所述第二键合金属层相互键合以形成测试结构；
对所述测试结构进行电流电压测试，得到所述测试结构的电流电压测试曲线，并根据所述电流电压测试曲线表征所述测试结构的键合质量。
作为本发明的一种可选方案，对所述测试结构进行所述电流电压测试的方法包括：提供第一电极与第二电极，所述第一电极与所述第一硅层形成肖特基接触，所述第二电极与所述第二硅层形成肖特基接触；将所述第二电极接地，并对所述第一电极施加测试电压，收集所述测试结构在不同测试电压下的电流值，以得到所述测试结构的电流电压测试曲线。
作为本发明的一种可选方案，所述第一电极包括压力探针，所述第二电极包括金属基座。
作为本发明的一种可选方案，根据所述电流电压测试曲线表征所述测试结构的键合质量的方法包括：根据由所述电流电压测试曲线所拟合的等效电阻判断所述测试结构的键合质量。
作为本发明的一种可选方案，所述第一硅层与所述第一键合金属层之间还形成有第一键合缓冲层；所述第二硅层与所述第二键合金属层之间还形成有第二键合缓冲层。
作为本发明的一种可选方案，所述第一键合金属层和所述第二键合金属层包括钛金属层；所述第一键合缓冲层和所述第二键合缓冲层包括氮化钛层。
本发明还提供了一种晶圆键合质量检测系统，其特征在于，包括：
电流电压测试模块，其用于对测试结构进行电流电压测试；所述测试结构包括相互键合的第一晶圆和第二晶圆，所述第一晶圆包括叠置的第一硅层和第一键合金属层，所述第二晶圆包括叠置的第二硅层和第二键合金属层，所述第一晶圆和所述第二晶圆通过所述第一键合金属层与所述第二键合金属层相互键合以形成所述测试结构；
数据收集及判断模块，其通过所述电流电压测试得到所述测试结构的电流电压测试曲线，并根据所述电流电压测试曲线表征所述测试结构的键合质量。
作为本发明的一种可选方案，所述晶圆键合质量检测系统还包括连接所述电流电压测试模块的第一电极与第二电极，所述第一电极用于与所述第一硅层形成肖特基接触，所述第二电极用于与所述第二硅层形成肖特基接触。
作为本发明的一种可选方案，所述第一电极包括压力探针，所述第二电极包括金属基座。
作为本发明的一种可选方案，所述数据收集及判断模块根据由所述电流电压测试曲线所拟合的等效电阻判断所述测试结构的键合质量。
如上所述，本发明提供一种晶圆键合质量检测方法及系统，具有以下有益效果：
本发明针对低温键合晶圆界面的质量评估需求，通过对测试结构进行电流电压测试，实现了对晶圆键合质量快速且无损的表征，揭示了键合界面的电学特性，对于三维单片集成工艺的开发具有重要意义。
附图说明
图1为本发明实施例一中晶圆键合质量检测方法的流程图。
图2为本发明实施例一中晶圆键合质量检测方法的测试结构及连接关系示意图。
图3为本发明实施例一中测试结构所对应的实际模型示意图。
图4为本发明实施例一中测试结构所对应的简化模型示意图。
图5为本发明实施例一中非键合硅晶圆的连接关系示意图。
图6为本发明实施例一中不同结构的电流电压测试结果曲线图。
图7为本发明实施例二中晶圆键合质量检测系统的示意图。
元件标号说明
101 第一晶圆
101a 第一硅层
101b 第一键合金属层
101c 第一键合缓冲层
102 第二晶圆
102a 第二硅层
102b 第二键合金属层
102c 第二键合缓冲层
103 第一电极
104 第二电极
105 非键合普通硅晶圆
106 电流电压测试模块
107 数据收集及判断模块
S1～S2 步骤1)～2)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1至图6，本实施例提供了一种晶圆键合质量检测方法，其特征在于，包括如下步骤：
1)提供第一晶圆101和第二晶圆102，所述第一晶圆101包括叠置的第一硅层101a和第一键合金属层101b，所述第二晶圆102包括叠置的第二硅层102a和第二键合金属层102b，所述第一晶圆101和所述第二晶圆102通过所述第一键合金属层101b与所述第二键合金属层102b相互键合以形成测试结构；
2)对所述测试结构进行电流电压测试，得到所述测试结构的电流电压测试曲线，并根据所述电流电压测试曲线表征所述测试结构的键合质量。
在步骤1)中，请参阅图1的S1步骤及图2，提供第一晶圆101和第二晶圆102，所述第一晶圆101包括叠置的第一硅层101a和第一键合金属层101b，所述第二晶圆102包括叠置的第二硅层102a和第二键合金属层102b，所述第一晶圆101和所述第二晶圆102通过所述第一键合金属层101b与所述第二键合金属层102b相互键合以形成测试结构。
作为示例，如图2所示，所述第一硅层101a与所述第一键合金属层101b之间还形成有第一键合缓冲层101c；所述第二硅层102a与所述第二键合金属层102b之间还形成有第二键合缓冲层102c。可选地，所述第一键合金属层101b和所述第二键合金属层102b包括钛金属层；所述第一键合缓冲层101c和所述第二键合缓冲层102c包括氮化钛层。
在步骤2)中，请参阅图1的S2步骤及图2至图6，对所述测试结构进行电流电压测试，得到所述测试结构的电流电压测试曲线，并根据所述电流电压测试曲线表征所述测试结构的键合质量。
作为示例，如图2所示，对所述测试结构进行所述电流电压测试的方法包括：提供第一电极103与第二电极104，所述第一电极103与所述第一硅层101a形成肖特基接触，所述第二电极104与所述第二硅层102a形成肖特基接触；将所述第二电极104接地，并对所述第一电极103施加测试电压，收集所述测试结构在不同测试电压下的电流值，以得到所述测试结构的电流电压测试曲线。可选地，所述第一电极103包括压力探针，所述第二电极104包括金属基座。
作为示例，如图2至图6所示，根据所述电流电压测试曲线表征所述测试结构的键合质量的方法包括：根据由所述电流电压测试曲线所拟合的等效电阻判断所述测试结构的键合质量。在图2中，将所述第二电极104接地，并对所述第一电极103施加测试电压。
在图3中展示了图2中测试结构的实际模型示意图。其中，在所述第一电极103一侧，所述第一电极103与所述第一硅层101a之间形成肖特基二极管D1，所述第一电极103与所述第一硅层101a之间的接触电阻为电阻R1，所述第一硅层101a具有电阻R2，所述第一键合缓冲层101c与所述第一硅层101a之间形成肖特基二极管D2；在所述第二电极104一侧，所述第二电极104与所述第二硅层102a之间形成肖特基二极管D4，所述第二电极104与所述第二硅层102a之间的接触电阻为电阻R3，所述第二硅层102a具有电阻R4，所述第二键合缓冲层102c与所述第二硅层102a之间形成肖特基二极管D3。电阻R5代表所述第一键合缓冲层101c的电阻R51、所述第一键合金属层101b的电阻R52、键合界面寄生电阻R53、所述第二键合金属层102b的电阻R54、所述第二键合缓冲层102c的电阻R55的总电阻。
在图4中展示了图2中测试结构的简化模型示意图。由于在图2所示的测试结构中，所述第一键合缓冲层101c与所述第一硅层101a之间、所述第二电极104与所述第二硅层102a之间以及所述第二键合缓冲层102c与所述第二硅层102a之间的肖特基势垒远较所述第一电极103与所述第一硅层101a之间的肖特基势垒低。因此，在大电流的条件下，图3中的实际模型可以简化为图4中所示简化模型。其中，电阻R6为测试结构的总寄生电阻。则肖特基二极管的电流电压曲线为：
I＝ISat(eqV/nkT-1) (1-1)
其中：
在上式中，I为测试电流，V为测试电压，ISat为饱和电流，n为理想因子，Aeff为有效面积因子，A*为理查德森常数(取32A·cm-2·K-2)，ΦB为势垒高度，k为玻尔兹曼常数，T为温度，q为电子电荷。
当电压远大于3倍热电压时，式(1-1)可以近似为：
上式代表了非键合普通硅晶圆的电流电压特性。如图5所示，是非键合普通硅晶圆的测试结构，其中，由非键合普通硅晶圆105作为测试结构设置于第一电极103与第二电极104之间。而对于键合晶圆，如果测试电压足够大，则上式可以改写为：
上式中，Reff为用于评估键合质量的拟合的等效电阻，其与真实电阻不同，Ibonded为键合晶圆测试电流。假设寄生电阻存在或者不存在时非键合硅晶圆的饱和电流相当，则Reff可以表示为：
上式中，γ＝Ibare/Ibonded，α＝q/nkTln10，其中Ibare为非键合普通硅晶圆测试电流。Reff可以从上式中提取出，从而实现对晶圆键合质量的评估。
作为示例，如图6所示的是不同结构的电流电压测试结果，横坐标为测试电压，纵坐标为测试电流的对数值，其曲线分布与影响电流电压关系的测试结构电阻相关。其中，L1代表的是非键合硅晶圆的IV测试结果，L2代表的是键合晶圆的IV测试结果，虚线为拟合线。可以看出，在电压值较小时，L1和L2都贴近拟合线，而随着电压增大，L1和L2开始偏离拟合线，且L1和L2之间出现一定差异。对于键合晶圆而言，其键合质量越好，则键合界面的缺陷越少，测试结果曲线应更贴近于非键合硅晶圆的测试结果曲线，键合晶圆拟合的等效电阻接近同等条件的非键合硅晶圆电阻。如图6所示，L2所代表的键合晶圆的测试结果在测试电压范围内基本贴合L1所代表的非键合硅晶圆的测试结果，这表明L2的键合晶圆的键合质量较高。而在本发明的其他实施案例中，当L1与L2之间的差异较大时，则表明键合晶圆的键合界面缺陷较多，其键合质量较差。
实施例二
如图6至图7所示，本实施例提供了一种晶圆键合质量检测系统，其特征在于，包括：
电流电压测试模块106，其用于对测试结构进行电流电压测试；所述测试结构包括相互键合的第一晶圆101和第二晶圆102，所述第一晶圆101包括叠置的第一硅层101a和第一键合金属层101b，所述第二晶圆102包括叠置的第二硅层102a和第二键合金属层102b，所述第一晶圆101和所述第二晶圆102通过所述第一键合金属层101b与所述第二键合金属层102b相互键合以形成所述测试结构；
数据收集及判断模块107，其通过所述电流电压测试得到所述测试结构的电流电压测试曲线，并根据所述电流电压测试曲线表征所述测试结构的键合质量。
作为示例，如图7所示，所述晶圆键合质量检测系统还包括连接所述电流电压测试模块的第一电极103与第二电极104，所述第一电极103用于与所述第一硅层101a形成肖特基接触，所述第二电极104用于与所述第二硅层102a形成肖特基接触。可选地，所述第一电极103包括压力探针，所述第二电极104包括金属基座。
作为示例，如图6所示，所述数据收集及判断模块107连接所述电流电压测试模块106，其根据由所述电流电压测试曲线所拟合的等效电阻判断所述测试结构的键合质量。具体表征判断方法可以参考实施例一所述的键合质量检测方法。
综上所述，本发明提供了一种晶圆键合质量检测方法及系统，所述晶圆键合质量检测方法包括如下步骤：提供第一晶圆和第二晶圆，所述第一晶圆包括叠置的第一硅层和第一键合金属层，所述第二晶圆包括叠置的第二硅层和第二键合金属层，所述第一晶圆和所述第二晶圆通过所述第一键合金属层与所述第二键合金属层相互键合以形成测试结构；对所述测试结构进行电流电压测试，得到所述测试结构的电流电压测试曲线，并根据所述电流电压测试曲线表征所述测试结构的键合质量。本发明针对低温键合晶圆界面的质量评估需求，通过对测试结构进行电流电压测试，实现了对晶圆键合质量快速且无损的表征，揭示了键合界面的电学特性，对于三维单片集成工艺的开发具有重要意义。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (5)
1.一种晶圆键合质量检测方法，其特征在于，包括如下步骤：
提供第一晶圆和第二晶圆，所述第一晶圆包括叠置的第一硅层和第一键合金属层，所述第二晶圆包括叠置的第二硅层和第二键合金属层，所述第一晶圆和所述第二晶圆通过所述第一键合金属层与所述第二键合金属层相互键合以形成测试结构；
对所述测试结构进行电流电压测试，得到所述测试结构的电流电压测试曲线，并根据所述电流电压测试曲线表征所述测试结构的键合质量；对所述测试结构进行所述电流电压测试的方法包括：提供第一电极与第二电极，所述第一电极与所述第一硅层形成肖特基接触，所述第二电极与所述第二硅层形成肖特基接触；将所述第二电极接地，并对所述第一电极施加测试电压，收集所述测试结构在不同测试电压下的电流值，以得到所述测试结构的电流电压测试曲线，由所述电流电压测试曲线所拟合的等效电阻判断所述测试结构的键合质量，该过程包括：
根据肖特基二极管的电流电压曲线：
其中，
上式中，I为测试电流，V为测试电压，ISat为饱和电流，n为理想因子，Aeff为有效面积因子，A*为理查德森常数，取32 A·cm-2·K-2，ΦB为势垒高度，k为玻尔兹曼常数，T为温度，q为电子电荷，
当电压大于3倍热电压时，式（1-1）等效为：
上式表示非键合普通硅晶圆的电流电压特性；对于键合晶圆则为：
上式中，Reff为用于评估键合质量的拟合的等效电阻，其与真实电阻不同，Ibonded为键合晶圆测试电流，Reff表示为，
上式中，γ=Ibare/Ibonded，α=q/nkTln10，其中，Ibare为非键合普通硅晶圆测试电流，从上式中提取出Reff，从而实现对晶圆键合质量的评估。
2.根据权利要求1所述的晶圆键合质量检测方法，其特征在于，所述第一电极包括压力探针，所述第二电极包括金属基座。
3.根据权利要求1所述的晶圆键合质量检测方法，其特征在于，所述第一硅层与所述第一键合金属层之间还形成有第一键合缓冲层；所述第二硅层与所述第二键合金属层之间还形成有第二键合缓冲层。
4.根据权利要求3所述的晶圆键合质量检测方法，其特征在于，所述第一键合金属层和所述第二键合金属层包括钛金属层；所述第一键合缓冲层和所述第二键合缓冲层包括氮化钛层。
5.一种晶圆键合质量检测系统，其特征在于，包括：
电流电压测试模块，其用于对测试结构进行电流电压测试；所述测试结构包括相互键合的第一晶圆和第二晶圆，所述第一晶圆包括叠置的第一硅层和第一键合金属层，所述第二晶圆包括叠置的第二硅层和第二键合金属层，所述第一晶圆和所述第二晶圆通过所述第一键合金属层与所述第二键合金属层相互键合以形成所述测试结构；
数据收集及判断模块，其通过所述电流电压测试得到所述测试结构的电流电压测试曲线，并根据所述电流电压测试曲线，根据如权利要求1-4任一项所述的晶圆键合质量检测方法表征所述测试结构的键合质量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110118313.7A CN112951735B (zh) | 2021-01-28 | 2021-01-28 | 晶圆键合质量检测方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110118313.7A CN112951735B (zh) | 2021-01-28 | 2021-01-28 | 晶圆键合质量检测方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112951735A CN112951735A (zh) | 2021-06-11 |
| CN112951735B true CN112951735B (zh) | 2022-11-08 |
Family
ID=76238683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110118313.7A Active CN112951735B (zh) | 2021-01-28 | 2021-01-28 | 晶圆键合质量检测方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112951735B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009252880A (ja) * | 2008-04-03 | 2009-10-29 | Sumco Corp | Ｓｏｉウェーハの評価方法およびｓｏｉウェーハの製造方法 |
| CN103077906A (zh) * | 2013-02-01 | 2013-05-01 | 上海宏力半导体制造有限公司 | 硅片共晶键合检测方法 |
| CN104658941A (zh) * | 2015-02-26 | 2015-05-27 | 南京邮电大学 | 一种芯片叠层结构参数的测量方法 |
| CN110718453A (zh) * | 2019-11-15 | 2020-01-21 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6614076B2 (ja) * | 2016-09-07 | 2019-12-04 | 信越半導体株式会社 | 貼り合わせ用基板の表面欠陥の評価方法 |
| CN110620104B (zh) * | 2019-09-20 | 2021-10-26 | 武汉新芯集成电路制造有限公司 | 测试片及其制造方法和晶圆键合缺陷的检测方法 |
-
2021
- 2021-01-28 CN CN202110118313.7A patent/CN112951735B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009252880A (ja) * | 2008-04-03 | 2009-10-29 | Sumco Corp | Ｓｏｉウェーハの評価方法およびｓｏｉウェーハの製造方法 |
| CN103077906A (zh) * | 2013-02-01 | 2013-05-01 | 上海宏力半导体制造有限公司 | 硅片共晶键合检测方法 |
| CN104658941A (zh) * | 2015-02-26 | 2015-05-27 | 南京邮电大学 | 一种芯片叠层结构参数的测量方法 |
| CN110718453A (zh) * | 2019-11-15 | 2020-01-21 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112951735A (zh) | 2021-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8110416B2 (en) | AC impedance spectroscopy testing of electrical parametric structures | |
| Sylvester et al. | Investigation of interconnect capacitance characterization using charge-based capacitance measurement (CBCM) technique and three-dimensional simulation | |
| US6787799B2 (en) | Device and method for detecting a reliability of integrated semiconductor components at high temperatures | |
| Wagner | Failure analysis of integrated circuits: tools and techniques | |
| Chen et al. | Structure, design and process control for Cu bonded interconnects in 3D integrated circuits | |
| CN1896754A (zh) | 对电路器件进行不加电测试的方法和装置 | |
| US6982567B2 (en) | Combination optical and electrical metrology apparatus | |
| CN1351263A (zh) | 无损检验方法 | |
| US20150115993A1 (en) | Structure and method for testing stacked cmos structure | |
| CN112951735B (zh) | 晶圆键合质量检测方法及系统 | |
| US8593167B2 (en) | Semiconductor device test method and apparatus, and semiconductor device | |
| TW538493B (en) | Measuring back-side voltage of an integrated circuit | |
| Luo et al. | A novel array-based test methodology for local process variation monitoring | |
| US7521946B1 (en) | Electrical measurements on semiconductors using corona and microwave techniques | |
| Chien et al. | A thermal performance measurement method for blind through silicon vias (TSVs) in a 300mm wafer | |
| CN104520970B (zh) | 掩模物品的测试方法 | |
| CN108710056B (zh) | 一种倒装焊工艺良率和寄生参数定量评估装置及方法 | |
| Weng et al. | Asymmetric low temperature cu-polymer hybrid bonding with Au passivation layer | |
| CN112768367A (zh) | Soi晶圆键合质量检测方法及系统 | |
| Jacobs et al. | Localization of electrical defects in hybrid bonding interconnect structures by scanning photocapacitance microscopy | |
| Anderson et al. | Future technology challenges for failure analysis | |
| CN112994615B (zh) | Soi晶圆质量检测方法及系统 | |
| Benstetter et al. | A review of ULSI failure analysis techniques for DRAMs 1. Defect localization and verification | |
| Chao et al. | An extraction method to determine interconnect parasitic parameters | |
| Xiao et al. | An ILD Void Detection Method for Monolithic 3-D ICs Based on Switched Capacitors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |