CN1896754A

CN1896754A - 对电路器件进行不加电测试的方法和装置

Info

Publication number: CN1896754A
Application number: CNA2006100874504A
Authority: CN
Inventors: 肯尼思·P·帕克; 克里斯·R·雅各布森
Original assignee: Agilent Technologies Inc
Current assignee: Agilent Technologies Inc
Priority date: 2005-07-12
Filing date: 2006-06-08
Publication date: 2007-01-17
Anticipated expiration: 2026-06-08
Also published as: TW200702690A; US20070013383A1; SG129344A1; CN100523844C; US7307426B2

Abstract

本发明公开了一种使用电容性引线框技术来检测电器件的接地节点上的开路缺陷的方法和装置。根据本发明的方法，用已知的源信号来激励可访问的信号节点，该节点电容性地耦合到接地节点。电容性传感板被电容性地耦合到电器件的被激励的节点和接地节点，并且被耦合到电容性传感板的测量设备电容性地感应所得到的信号。电容性地感应出的信号的值指示出接地节点和被激励的节点中的一个或两者上是否存在开路缺陷。

Description

对电路器件进行不加电测试的方法和装置

技术领域

本发明一般地涉及集成电路测试，更具体地说，涉及对不加电电路器件上的电源和地节点的开路连接进行非接触测试和诊断的方法和装置。

背景技术

在诸如印刷电路板(PCB)、多芯片模块(MCM)或其他封装层次之类的电路装配的制造期间，执行了对诸如开路和短路的节点或互连这样的互连缺陷的测试。存在公知的电容性引线框传感技术，其可以检测在集成电路(IC)的管脚和安装基板(通常是PCB)之间的开路。实现电容性传感器的电容性探测器组装的典型实现可在下列参考文件中找到，其中的每一个的全部教导通过引用被包括在这里：授权给Kerschner等人的名为“Capacitive Electrode System for Detecting Open Solder Joints in PrintedCircuit Assemblies”的美国专利5,498,964；授权给Cilingiroglu的名为“Identification of Pin-Open Faults By Capacitive Coupling Through theIntegrated Circuit Package”的美国专利5,124,660；授权给Crook等人的名为“Identification of Pin-Open Faults By Capacitive Coupling Through theIntegrated Circuit Package”的美国专利5,254,953；授权给Crook等人的名为“Identification of Pin-Open Faults By Capacitive Coupling Through theIntegrated Circuit Package”的美国专利5,557,209。

在2004年4月28日提交的Parker等人的名为“Method and ApparatusFor Non-Contact Testing And Diagnosing Open Connections For Connectors onPrinted Circuit Boards”的美国专利申请(申请序列号未知)通过利用在连接管脚之间存在的固有可用的耦合电容器，提供了对连接器和插口中的开路电源和接地连接进行测试的方法，该申请的全部教导被通过引用包括在这里并被转让给本发明的受让人。当对被耦合到临近的地管脚的信号管脚进行测试时，地管脚上的开路将引起信号管脚测量结果的值的上升。

为了更好地理解本发明，现在给出对电容性引线框测试技术的简要介绍。参考附图，图1A示出了基本设置，图1B示出了用于对由集成电路实现的电路器件上的开路信号管脚进行电容性引线框测试的等效电路模型。

如图所示，集成电路(IC)管芯18被封装在IC封装12中。封装12包括支撑多个管脚10a、10b的引线框14。IC管芯18的焊盘经由键合线16a、16b连接到引线框14处的封装管脚10a、10b。管脚10a、10b假定例如通过焊点(solder joint)传导性地附接到印刷电路板(PCB)6的焊盘8a、8b。图1A所示的测试设置确定封装管脚是否在焊点处适当地连接到板。测试设置包括交流(AC)电流源2，其通过测试探测器4a(和其他可能的中间电路，例如测试仪夹具适配器)将AC信号施加到连接到PCB6上的焊盘8a的节点，被测管脚10a应该被电连接到该节点。在典型的测试环境中，AC信号通常是0.2伏，8192Hz。包括传导性传感板22和放大缓冲器24的电容性传感探测器20位于在集成电路封装12的顶部。电容性传感探测器20连接到电流测量设备26，例如电流表。集成电路12的另一个管脚10b经由接地的探测器4b连接到电路地。

当执行测试时，施加于焊盘8a的AC信号出现在集成电路封装12的管脚10a上。通过电容性耦合，具体而言在引线框14和传感板22之间形成的电容C_sense，电流I_s传递到传感板22，然后通过放大缓冲器24传递到电流测量设备26。如果测得的电流I_s落在预定的界限之间，则管脚10a适当地连接到了焊盘8a。如果管脚10a未连接到焊盘8a，则电容C_open在焊盘8a和管脚10a之间形成，从而改变了电流测量设备26所测得的电流I_s，使得测得的电流I_s落在预定的界限之外，由此指示出在管脚连接处存在开路缺陷。

以上方法集中在对集成电路器件的信号节点的开路情况的检测上。电路的电源和地连接通常应该用旁路电容器或衰减(dampening)电阻器来旁路，以减少电路电源上的信号变化，这在本领域是公知的。因此，在电容性引线框测试期间，电源和地节点通常被测试仪接地，以在测试测量设置中消除旁路元件的影响。因为电源和地节点必须被接地，因此不可以使用以上所述的标准电容性感应技术来测试它们。因此，将预期具有一种技术，用于将电容性传感测试技术应用于对器件的电源和地管脚上的开路缺陷的检测。

另外，可连接在PCB上的许多分立元件不容易适用于标准电容性引线框测试。图2A示出了分立的场效应晶体管(FET)30的电路图，图2B示出了可分立地安装在PCB 38或其他这样的基板上的物理封装FET器件35。诸如图2A和2B所示的FET经常为了调节和/或生成电源而被安装在PCB 38上。这样的FET常常相对较大以承受高电流量和散热，并且常常具有用螺栓37固定到板38的集成热沉36，如图2B所示。

当前已知的用于确定安装在板上的分立FET器件的端子的连通性的测试技术包括对漏极到源极的阻抗的在线(In-Circuit)测量。也可对栅极端进行电容性引线框测试；然而，因为漏极33和源极31的端通常被旁路(使用旁路电容器或衰减电阻器)，因此现有的电容性引线框测试仅对栅极32的连通性进行测试。其他测试技术可包括接通电源以测量接通/切断FET的影响。这些测试中的每一个具有不同的缺点并且缺乏广泛性。接通电源可能特别地麻烦，因为板可能有缺陷并易受损坏。

单独的FET器件还可被并联连接以提高电路设计的电流能力。因此，它们的端可被组合在一起：漏极到漏极、源极到源极，以及栅极到栅极。在这种配置下，对这些FET器件的传统电测试不能检测端处的开路连接，因为存在电流的并联通路。等待直到功能测试阶段(必须接通电源的情况下)之后去发现FET缺陷可能有风险。因此，存在对这种不加电方法的需要，该方法发现所有FET端上的开路缺陷，而不管单个还是并联FET连接。

发明内容

本发明是一种使用电容性引线框技术来检测电器件的电源和地节点上的开路缺陷的方法。根据本发明的方法，用已知的源信号来激励可访问的信号节点，该节点固有地电容性地耦合到电源和/或地节点。电容性传感板被电容性地耦合到电器件的被激励的信号节点与电源和/或地节点，并且被耦合到电容性传感板的测量设备测量电容性地耦合在电容性传感板与电器件的被激励的信号节点和电源和/或地节点之间的电容或其他电容性地耦合的信号(例如电流)。电容性地感应出的信号的值，相对于已知的预期的无缺陷的电容性地感应到的信号，指示出被激励的信号节点与被电容性地耦合的电源和/或地节点是否适当地连接，并且如果未适当地连接，指示出是被激励的信号节点还是电容性地耦合的电源和/或地节点上存在开路缺陷。

本发明应用在下列特定应用中，即对在分立FET器件的源极、栅极和漏极端和这些端所应该连接到的PCB节点之间的开路连接进行检测。

附图说明

通过结合附图参考下面的详细描述，对本发明和其许多伴随的优势的更完整的了解将容易地显而易见，附图中类似的标号指示相同或相似的元件，其中：

图1A是使用传统电容性引线框测试技术来对集成电路上的开路信号管脚进行测试的基本测试设置的横截面侧视图；

图1B是示出了图1A的测试设置的等效电路的示意图；

图2A示出了分立的场效应晶体管(FET)的传统电路图；

图2B示出了分立地安装在PCB上的传统物理封装的FET器件；

图3是根据本发明的使用电容性引线框测试技术来对集成电路上的电源或地节点上的开路缺陷进行测试的测试设置的电路图；

图4是当图3中的电路的电源或地节点没有开路缺陷时图2的测量电路的电路模型；

图5是当图3中的电路的电源或地节点具有开路缺陷时图2的测量电路的电路模型；

图6A是用于对水平地安装在PCB上的FET器件进行测试的电容性引线框测试设置的横截面侧视图；

图6B是图6A的测试设置的透视图；

图7A是用于对垂直地安装在PCB上的FET器件进行测试的电容性引线框测试设置的横截面侧视图；

图7B是图7A的测试设置的透视图；

图8A是使用欧姆接触探测器来对安装在PCB上的浮动导电容器中的FET器件进行测试的电容性引线框测试设置的横截面侧视图；

图8B是使用电容性传感探测器来对安装在PCB上的浮动导电容器中的FET器件进行测试的电容性引线框测试设置的横截面侧视图；

图9A是示出了用于检测电器件的电源和/或地节点上的开路缺陷的本发明的优选方法的流程图；

图9B是基于电容性地感应到的信号的值来确定电器件的电源和/或地节点上是否存在开路缺陷的示例性实施例；

图10A是一种电容性引线框测试设置的横截面侧视图，该设置使用机械臂把电容性传感探测器移过并联安装在PCB上的多个FET器件中的每一个；以及

图10B是允许对并联安装在PCB上的多个FET器件进行并行测量的电容性引线框测试设置的横截面侧视图。

具体实施方式

将参照说明性的实施例来详细描述本发明，其中被测器件可替换地是集成电路和分立FET器件，并且可访问的节点是输入和/或输出信号接头(表现为以下形式：焊盘、管脚、导线键合、焊料凸点，或其他现在已知或今后发展的用于将集成电路的输入和/或输出节点连接到印刷电路板的电互连)。将明白本发明可相似地应用于其他类型的电器件或者电路元件和其上的节点。说明性的实施例通过仅示例而非限制的形式来表示，并且本发明仅受权利要求书限制。

这里所使用的术语“节点”指的是电器件的导电部分，其形成电器件的等效电路图中的单个电触点。节点可以是集成电路管芯的焊盘、组件引线、管脚、导线、焊料凸点，或者集成电路器件的其他互连接头、印刷电路板的焊盘或导电线、集成电路板上的组件的互连接头，或其任何组合。

现在参考本发明，图3示出了根据本发明的测试设置100，其中被测器件(DUT)130用焊点135a、135b连接到印刷电路板(PCB)140。电容性传感板126位于被测器件130之上，并且用传感电容C_s152a、152b耦合到每个焊点135a、135b。焊点135a、135b通过耦合电容C_c153固有地互相耦合。

焊点135a是信号节点。焊点135b是因为任何原因通过将其连接到电路地123来保护用于测试的节点。例如，焊点135b可能是连接到IC器件的功率平面(V_CC)的电源节点，或者可能是连接到IC器件的地平面的地节点。在电路的正常操作期间，这种类型的电源和地节点通常需要使用旁路电容器或衰减电阻器来实现信号旁路。在未加电的电容性引线框测试期间，这些旁路器件的影响必须通过将两个端子(即在电源和地节点处)都连接到地来抵消。

可能存在其他器件也连到该线路。本讨论考虑了最可能的情况，即该线路仅连接到其他集成电路的接头。因为电容性引线框测试技术使用很小的激励电压，所以这些器件接头不能被正向偏置，从而本身不能消耗任何电流。如果诸如无源组件(例如终端电阻器)之类的其他器件连接到该接头，则这种其他器件必须在电路模型中考虑。然而，为了分析的简化，在说明性实施例中未考虑诸如无源组件之类的器件。

本发明允许对焊点135a和135b(焊点135b依靠其与焊点135a的寄生关系)中的任何一个或两者进行开路或开路连接(这里称作“开路缺陷”)的检测。

考虑两种情况：

(1)受保护的(即接地)焊点135b不是有缺陷的(即，没有开路缺陷)，如图4(无缺陷情形)中102所模拟，以及

(2)受保护的焊点135b具有开路缺陷，如图5中104所模拟。

在图4所示的无缺陷模型102中，Z_S103表示在焊点135a和传感板126之间的电容C_S的阻抗。在无缺陷模型102中，只有由信号焊点135a引起的电容被传感板感应到。焊点135a和135b之间的AC电压电源频率和电容C_C被直接分路接地。因此，电流I_S被感应到，其中

I_{S} = \frac{V}{Z_{S}}

可以使用以下公式来把电流测量结果转换回电容(这里称作电路的有效电容C_Eff)：

C_{Eff} = \frac{I_{S}}{V} (\frac{1}{2 πf})

其中I_S是测得的电流，V是AC激励电压的振幅，并且f是AC激励电压的频率。

图5示出了当焊点135b开路时的测量电路的模型104。如图5所示，当焊点135b开路时，接地的分路不存在，从而在焊点135b和地之间产生电容的阻抗Z_O 107。因为焊点135b未被接地，所以电流由于耦合电容C_C153而流过阻抗Z_C106，并且在焊点135b和传感板126之间存在附加阻抗Z_S105，从而提供了到传感器的附加电流通路。这导致感应到的电容的电容测量结果增大。焊点135b开路时的电流I_S由下式给出：

I_{S} = \frac{V}{Z_{S}} + \frac{V * Z_{O}}{Z_{C} Z_{O} + Z_{C} Z_{S} + Z_{O} Z_{S}} .

如前所述，所测得的电流I_S可以转换回电容C_Eff。

因此，当电源或地节点在被激励的信号节点近旁，并因此电容性地耦合到被激励的信号节点时，升高的电容或电流感应测量结果表示电源或地节点上的开路缺陷。反过来参考图3，测量结果I_S可以被送到可包括分类器108的开路缺陷检测功能109，该分类器108将把电源和/或地节点(并且可能也是被激励的信号节点)分为特征在于存在或不存在开路缺陷的两类。电源或地节点上的开路缺陷与被激励的信号节点上的开路缺陷是可以区分的，因为被激励的信号节点上的开路缺陷将引起电容或电流感应测量结果减小。因此，人们可以通过注意与预期的无缺陷测量结果110的差异的标志来区分被激励的信号节点上的开路缺陷与电源/地节点上的开路缺陷。

现在转到本发明的特定应用，图6A和6B分别示出了电容性传感测试设置200的横截面侧视图和透视图，电容性传感测试设置200用于检测将功率FET器件215的源极、栅极和漏极端211a、211b、211c连接到PCB218上的各个节点的接头210a、210b、210c上的开路缺陷。

功率FET器件215被实现在集成电路管芯216上，并且被封装和安装在集成热沉217上，该集成热沉217是安装在PCB218上的。实现在管芯216上的FET的源极、漏极和栅极端节点212a、212b、212c经由相应键合线213a、213b、213c连接到IC引线框214，其依次连接到相应封装端211a、211b、211c。封装端211a、211b、211c假定通过相应焊点210a、210b、210c连接到PCB218。

在线(in-circuit)测试仪201被配置为测试焊点210a、210b、210c的电完整性。在这点上，测试仪201包括对测试夹具206的底部上的节点进行探测的多个测试仪接口管脚(interface pin)。测试夹具206底部上的被探测的节点通常通过个性管脚(personality pin)207a、207b、207c连接到测试夹具206顶部上的相应探测器208a、208b、208c。探测器208a、208b、208c对PCB218底部上的节点进行探测，这些节点通常经由内部的迹线布线(trace routing)连接到PCB218顶部上的焊点节点210a、210b、210c。因此，PCB218顶部上的节点可随需要被激励或接地，以执行PCB218的在线测试。

在FET器件215的所示配置中，栅极端211b位于源极端211a和漏极端211c之间。因此，栅极端211b电容性地耦合到源极端211a和漏极端211c两者。从而，本发明的技术可方便地应用于检测源极、栅极或漏极210a、210b、210c中的任何一个上的开路缺陷。

在这点上，测试仪201被配置为将PCB218顶部上的节点接地，源极和漏极端211a、211c应该电连接到这些节点。测试仪201还被配置为激励FET器件215的栅极端211b应该连接到的焊点210b。

电容性传感探测器220的传感板222位于FET封装215上，或者接近于FET节点212a、212b、212c上方和/或FET封装端211a、211b、211c上方。电容性地耦合在FET器件215与传感板222之间的信号被探测放大器224放大并且例如被电流表205测量。

测试仪软件将测得的信号同与被测FET器件相关联的预期的无缺陷电容测量结果相比较。如果实际测量结果在预期的无缺陷电容测量结果的范围之内，这就表示三个端子211a、211b、211c都在相应焊点210a、210b、210c处适当地电连接到PCB218。如果实际测量结果小于预期的无缺陷电容测量结果的范围，这就表示栅极端211b具有开路缺陷，例如在焊点210b处。如果实际测量结果高于预期的无缺陷电容测量结果的范围，这就表示源极和漏极端211a、211c中的一个或两者具有开路缺陷，例如在焊点210a和/或210c处。测试软件可以被配置为自动地进行这些比较并对与被测FET215相关联的各个接头进行识别和分类。

图6A和6B示出了水平地安装到PCB平面的FET器件215。然而在某些PCB中，这些分立FET器件可能以垂直于PCB平面的位置安装。图7A和7B示出了用于获得垂直安装的FET的电容性测量结果的测试设置。在这种配置中，电容性传感探测器220的传感板222也定位为垂直于PCB平面，如图7A和7B所示。

某些分立FET器件可安装在PCB上的金属罐或容器之中。如果容器是电浮动的(electrically floating)，则可以通过用欧姆接触直接地接触容器，或者通过用很接近于容器安装的足够大的传感板来电容性地耦合进容器，来获得电容测量结果。图8A和8B示出了用来获得金属包装的FET的电容性测量结果的测试设置。在这种配置中，如图8A所示欧姆接触探测器250直接地接触容器230，或者如图8B所示电容性传感探测器220的传感板222位于容器230之上或很接近于容器230。

清楚地，本领域的技术人员们将明白本发明的技术可以应用于具有相似特征的其他电器件(即信号节点可被测试仪访问以探测/激励并且(电容性耦合的)电源/接地节点可被测试仪访问以接地)。这种器件的示例包括但不限于：单独地、串联地或并联地连接的IC组件、诸如NPN和PNP晶体管之类的分立硅器件，等等。

图9A的流程图示出了用于检测电器件的电源/地节点上的开路缺陷的本发明的优选方法300。在该方法中，电容性地耦合到信号节点的电源/地节点被接地(步骤301)，该信号节点可被测试仪访问以探测。然后用已知的源信号来激励可访问的信号节点(步骤302)。电容性传感板电容性地耦合到被激励的信号节点和被接地的一个或多个电源/地节点(步骤303)。耦合到电容性传感板的测量器件从被激励的信号节点和被接地的一个或多个电源/地节点中测量电容性地耦合的信号(304)。电容性地感应到的信号表示在电容性传感板与被激励的信号节点和被接地的一个或多个电源/地节点之间的有效电容。基于电容性地感应到的信号测量结果的值，可以确定被激励的信号节点和被接地的一个或多个电源/地节点的电完整性(步骤305)。

具体地，图9B示出了基于电容性感应到的信号测量结果的值来确定在被激励的信号节点和被接地的一个或多个电源/地节点上是否存在开路缺陷的示例性实施例。获得预期的无缺陷电容性感应到的信号测量结果(步骤306)。该预期的测量结果可通过理论计算或通过“已知的良好板”(即已知没有缺陷的被测器件)上的测量结果来获得。

然后将实际的测量结果与所获得的无缺陷测量结果相比较(步骤307)。然后基于比较的结果将被激励的信号节点和被接地的一个或多个电源/地节点分为“无缺陷的”或“开路缺陷”两类(步骤308)。如果实际的电容性地的感应到的信号测量结果基本上接近于预期的“无缺陷”电容性地感应到的信号测量结果，则被激励的信号节点和临近的被接地的一个或多个电源/地节点中的每一个被分类为“无缺陷的”(步骤308a)，因为如果这些节点中的任何一个具有开路缺陷，则实际的测量结果将导致测量结果减小(如果由于被激励的信号节点上的开路缺陷)或测量结果增大(如果由于被接地的一个或多个电源/地节点上的开路缺陷)。

如果实际的电容性地感应到的信号测量结果小于预期的“无缺陷”的电容性地感应到的信号测量结果(即小于其保护带)，则被激励的信号节点被分类为具有“开路缺陷”，并且临近的被接地的一个或多个电源/地节点被分类为“无缺陷的”(步骤308b)，因为测量结果减小仅表示被激励的一个或多个信号节点上的开路缺陷，这一点是已知的。

如果实际的电容性地感应到的信号测量结果高于预期的“无缺陷”电容性地感应到的信号测量结果(即大于其保护带)，则被激励的信号节点被分类为“无缺陷的”，并且临近的被接地的一个或多个电源/地节点被分类为具有“开路缺陷”(步骤308c)，因为测量结果增大仅表示被接地的一个或多个电源/地节点上的开路缺陷，这一点是已知的。

在给定的诸如PCB之类的被测器件上，如果几个FET器件是并联连接的，则每个单独的FET器件可以被单独地测试，以允许对每个单独的FET器件上的开路缺陷进行检测。这可以通过将电容性传感探测器220的传感板222移动到每个单独的FET器件以获得相应测量结果并得出相应结论来实现，例如通过图10A所示的机械臂的方式，或者可以通过给每个单独的FET器件提供其自己的、可独立观测的、电容性的传感探测器以允许并行地激励每个单独的FET器件的栅极并获得相应测量结果来实现，如图10B所示。

虽然已经为说明性目的公开了本发明的这个优选的实施例，但是本领域的技术人员将明白可以进行各种修改、添加和替换，而不脱离如所附权利要求所公开的本发明的精神和范围。当前公开的发明的其他益处或用途也将会随着时间而变得清楚。

Claims

1.一种用于检测电器件的接地节点上的开路缺陷的方法，所述方法包括：

用已知源信号来激励所述电器件的可访问的信号节点，其电容性地耦合到所述接地节点；

电容性地感应表示电容性传感探测器的传感器与被激励的信号节点和接地节点之间的有效电容的信号；

基于所述电容性地感应到的信号来确定所述电器件的接地节点上是否存在开路缺陷。

2.根据权利要求1所述的方法，包括以下步骤：

如果所述电容性地感应到的信号高于预期的电容性地感应到的信号，则将所述接地节点分类为具有开路缺陷。

3.根据权利要求1所述的方法，包括以下步骤：

如果所述电容性地感应到的信号基本上接近于预期的电容性地感应到的信号，则将所述接地节点分类为没有开路缺陷。

4.根据权利要求1所述的方法，包括以下步骤：

如果所述电容性地感应到的信号基本上低于预期的电容性地感应到的信号，则将所述被激励的节点分类为具有开路缺陷。

5.根据权利要求1所述的方法，包括以下步骤：

如果所述电容性地感应到的信号基本上接近于预期的电容性地感应到的信号，则将所述被激励的节点分类为没有开路缺陷。

6.根据权利要求1所述的方法，其中：

所述电器件包括集成电路；

所述可访问的信号节点包括所述集成电路的输入和/或输出接头；并且

所述接地节点包括所述集成电路的电源或地节点。

7.根据权利要求1所述的方法，其中：

所述电器件包括分立FET器件；

所述可访问的节点包括所述分立FET器件的栅极端；以及

所述接地节点包括所述分立FET器件的漏极端和/或源极端。

8.根据权利要求7所述的方法，其中，所述分立FET器件定位成与安装有所述分立FET器件的板的安装平面平行，并且所述电容性传感探测器的传感器定位在所述分立FET器件的上方，所述分立FET器件平行于安装有所述分立FET器件的板的安装平面。

9.根据权利要求7所述的方法，其中，所述分立FET器件定位成与安装有所述分立FET器件的板的安装平面垂直，并且所述电容性传感探测器的传感器定位在所述分立FET器件附近，所述分立FET器件垂直于安装有所述分立FET器件的板的安装平面。

10.根据权利要求7所述的方法，其中，所述分立FET器件基本位于电浮动的导电容器中，所述电容性地感应表示电容性传感探测器的传感器与被激励的信号节点和接地节点之间的有效电阻的信号的步骤包括以下步骤：

放置所述电容性传感探测器的传感器使之与所述容器欧姆接触。

11.根据权利要求10所述的方法，其中，所述电容性传感探测器是通过放置欧姆接触探测器使之与所述容器电接触来形成的。

12.根据权利要求7所述的方法，其中，所述分立FET器件基本位于电浮动的导电容器中，所述电容性地感应表示电容性传感探测器的传感器与被激励的信号节点和接地节点之间的有效电阻的信号的步骤包括以下步骤：

放置所述电容性传感探测器的传感器使之非常接近所述容器。

13.根据权利要求1所述的方法，包括：

对安装在印刷电路板上的多个相应电器件并行地执行所述方法。

14.一种用于检测电器件的被测节点上的开路缺陷的方法，所述方法包括以下步骤：

将所述被测节点接地；

用已知源信号来激励电器件的可访问的信号节点，其电容性地耦合到所述接地被测节点；

电容性地感应表示电容性传感探测器的传感器与被激励的信号节点和接地被测节点之间的有效电阻的信号；以及

基于电容性地感应到的信号来确定在所述电器件的接地被测节点上是否存在开路缺陷。

15.根据权利要求14所述的方法，包括以下步骤：

16.根据权利要求14所述的方法，包括以下步骤：

17.根据权利要求14所述的方法，包括以下步骤：

如果所述电容性地感应到的信号基本上低于预期的电容性地感应到的信号，则将所述被激励的信号节点分类为具有开路缺陷。

18.根据权利要求14所述的方法，包括以下步骤：

19.根据权利要求14所述的方法，其中：

所述电器件包括集成电路；

所述可访问的节点包括所述集成电路的输入和/或输出接头；并且

所述接地节点包括所述集成电路的电源和地节点。

20.根据权利要求14所述的方法，其中：

所述电器件包括分立FET器件；

所述可访问的节点包括所述分立FET器件的栅极端；并且

所述接地节点包括所述分立FET器件的漏极端和/或源极端。

21.根据权利要求20所述的方法，其中，所述分立FET器件定位成与安装有所述分立FET器件的板的安装平面平行，并且所述电容性传感探测器的传感器定位在所述FET器件的上方，所述分立FET器件平行于安装有所述分立FET器件的板的安装平面。

22.根据权利要求20所述的方法，其中，所述分立FET器件定位成与安装有所述分立FET器件的板的安装平面垂直，并且所述电容性传感探测器的传感器定位在所述分立FET器件附近，所述分立FET器件垂直于安装有所述分立FET器件的板的安装平面。

23.根据权利要求20所述的方法，其中，所述分立FET器件基本位于电浮动的导电容器中，所述电容性地感应表示电容性传感探测器的传感器与被激励的信号节点和接地节点之间的有效电阻的信号的步骤包括以下步骤：

24.根据权利要求23所述的方法，其中，所述电容性传感探测器是通过放置欧姆接触探测器使之与所述容器电接触来形成的。

25.根据权利要求20所述的方法，其中，所述分立FET器件基本位于电浮动的导电容器中，所述电容性地感应表示电容性传感探测器的传感器与被激励的信号节点和接地节点之间的有效电阻的信号的步骤包括以下步骤：

26.根据权利要求14所述的方法，包括：

27.一种用于检测电器件的被测节点上的开路缺陷的装置，包括：

用于将被测节点接地的装置；

信号源，其用已知源信号来激励所述电器件上的可访问信号节点，该节点电容性地耦合到接地被测节点；

电容性传感探测器，其电容性地感应表示电容性传感探测器的传感器与被激励的信号节点和接地被测节点之间的有效电阻的信号；以及

开路缺陷检测功能，其基于电容性地感应到的信号来确定在所述电器件的接地被测节点上是否存在开路缺陷。

28.根据权利要求27所述的装置，包括：

分类功能，其接收预期的无缺陷电容性地感应到的信号测量结果，将所述电容性地感应到的信号与预期的无缺陷电容性地感应到的信号测量结果相比较，并且如果所述电容性地感应到的信号测量结果基本上高于预期的无缺陷电容性地感应到的信号测量结果，则将所述被测节点分类为具有开路缺陷。

29.根据权利要求27所述的装置，包括：

机械装置，用于将所述电容性传感探测器定位在所述被激励的信号节点和所述接地被测节点附近。