JPH11135938A - 半導体装置の検査方法および実装基板 - Google Patents
半導体装置の検査方法および実装基板Info
- Publication number
- JPH11135938A JPH11135938A JP29512897A JP29512897A JPH11135938A JP H11135938 A JPH11135938 A JP H11135938A JP 29512897 A JP29512897 A JP 29512897A JP 29512897 A JP29512897 A JP 29512897A JP H11135938 A JPH11135938 A JP H11135938A
- Authority
- JP
- Japan
- Prior art keywords
- piece
- semiconductor device
- solder ball
- signal
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 個々の半田ボールのランドに対する接合状態
の評価を行うことのできる半導体装置の検査方法および
実装基板を提供することを目的とする。 【解決手段】 半導体装置１の実装側面に形成された半
田ボール３と実装基板２との接合状態を評価するもの
で、第１の片８ａと第２の片８ｂとに分割形成されて半
田ボール３が第１の片８ａと第２の片８ｂとに跨って接
合され得る複数のランド８を有する実装基板２を用意
し、半田ボール３をランド８に位置合わせして半導体装
置１を実装基板２に実装し、第１の片８ａにテスト信号
を供給し、テスト信号の供給により第２の片８ｂに現れ
た出力信号を取り出し、この出力信号を観察することに
より半田ボール３のランド８に対する接合状態の評価を
行う半導体装置の検査方法とする。
の評価を行うことのできる半導体装置の検査方法および
実装基板を提供することを目的とする。 【解決手段】 半導体装置１の実装側面に形成された半
田ボール３と実装基板２との接合状態を評価するもの
で、第１の片８ａと第２の片８ｂとに分割形成されて半
田ボール３が第１の片８ａと第２の片８ｂとに跨って接
合され得る複数のランド８を有する実装基板２を用意
し、半田ボール３をランド８に位置合わせして半導体装
置１を実装基板２に実装し、第１の片８ａにテスト信号
を供給し、テスト信号の供給により第２の片８ｂに現れ
た出力信号を取り出し、この出力信号を観察することに
より半田ボール３のランド８に対する接合状態の評価を
行う半導体装置の検査方法とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の実装側
面に形成された半田ボールの実装基板に対する接合状態
を評価する半導体装置の検査方法および実装基板に関す
る。
面に形成された半田ボールの実装基板に対する接合状態
を評価する半導体装置の検査方法および実装基板に関す
る。
【０００２】
【従来の技術】たとえばＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ
Ｐａｃｋａｇｅ）やＢＧＡ（ＢａｌｌＧｒｉｄ Ａｒｒ
ａｙ）のように実装面側に半田ボールの形成された半導
体装置においては、実装基板に実装した際に半田ボール
と実装基板との接合部分のほとんどがパッケージ本体の
下に隠れてしまうので、接合状態を視覚的に観察するこ
とが困難である。そのため、半田ボールの接合状態を電
気的検査により確認することが行われている。
Ｐａｃｋａｇｅ）やＢＧＡ（ＢａｌｌＧｒｉｄ Ａｒｒ
ａｙ）のように実装面側に半田ボールの形成された半導
体装置においては、実装基板に実装した際に半田ボール
と実装基板との接合部分のほとんどがパッケージ本体の
下に隠れてしまうので、接合状態を視覚的に観察するこ
とが困難である。そのため、半田ボールの接合状態を電
気的検査により確認することが行われている。
【０００３】そして、従来の検査においては、半田ボー
ルとの接合部が形成されている実装基板上のランドより
配線を引き出してテストピンを立て、ファンクションテ
ストやインサーキットテストを行う手法が取られてい
る。
ルとの接合部が形成されている実装基板上のランドより
配線を引き出してテストピンを立て、ファンクションテ
ストやインサーキットテストを行う手法が取られてい
る。
【０００４】以下、従来の検査法法を図８および図９を
参照しながら説明する。図８は従来の半導体装置の実測
基板に対する実装状態を示す断面図、図９（ａ）は図８
の平面図、図９（ｂ）は図９（ａ）の部分拡大平面図で
ある。
参照しながら説明する。図８は従来の半導体装置の実測
基板に対する実装状態を示す断面図、図９（ａ）は図８
の平面図、図９（ｂ）は図９（ａ）の部分拡大平面図で
ある。
【０００５】図示する場合においては、所定の内部回路
５を有し、実装面に半田ボール３の形成されたＣＳＰ
（半導体装置）１が実装基板２に実装されている。実装
基板２には半田ボール３に対応したランド４が形成され
ており、半田ボール３はこのランド４を介して実装基板
２に接合される。
５を有し、実装面に半田ボール３の形成されたＣＳＰ
（半導体装置）１が実装基板２に実装されている。実装
基板２には半田ボール３に対応したランド４が形成され
ており、半田ボール３はこのランド４を介して実装基板
２に接合される。
【０００６】そして、図９に示すように、信号入力部６
より半田ボール３にテスト信号を入力し、半田ボール３
と電気的に接続された他の半田ボール３を介して信号出
力部７から出力される出力信号を観測することにより、
半田ボール３の接合状態が正常であるか不良であるかを
評価している。
より半田ボール３にテスト信号を入力し、半田ボール３
と電気的に接続された他の半田ボール３を介して信号出
力部７から出力される出力信号を観測することにより、
半田ボール３の接合状態が正常であるか不良であるかを
評価している。
【０００７】したがって、半導体装置１と実装基板２と
の接合部分である半田ボール３の状態を検出する場合に
は、２箇所以上の半田ボールを使用してテストする必要
がある。
の接合部分である半田ボール３の状態を検出する場合に
は、２箇所以上の半田ボールを使用してテストする必要
がある。
【０００８】
【発明が解決しようとする課題】このように、上述した
従来の技術にあっては、テストに際して複数の半田ボー
ルが必要になるために、出力信号により不良が発見され
た場合でも、不良個所が複数の半田ボールのどれなのか
を特定することが困難な場合がある。
従来の技術にあっては、テストに際して複数の半田ボー
ルが必要になるために、出力信号により不良が発見され
た場合でも、不良個所が複数の半田ボールのどれなのか
を特定することが困難な場合がある。
【０００９】そこで、本発明は、個々の半田ボールのラ
ンドに対する接合状態の評価を行うことのできる半導体
装置の検査方法および実装基板を提供することを目的と
する。
ンドに対する接合状態の評価を行うことのできる半導体
装置の検査方法および実装基板を提供することを目的と
する。
【００１０】
【課題を解決するための手段】この課題を解決するため
に、本発明の半導体装置の検査方法は、半導体装置の実
装側面に形成された半田ボールと実装基板との接合状態
を評価するものであって、第１の片と第２の片とに分割
形成されて半田ボールが第１の片と第２の片とに跨って
接合され得る複数のランドを有する実装基板を用意し、
半田ボールをランドに位置合わせして半導体装置を実装
基板に実装し、第１の片にテスト信号を供給し、テスト
信号の供給により第２の片に現れた出力信号を取り出
し、出力信号を観察することにより半田ボールのランド
に対する接合状態の評価を行うようにしたものである。
に、本発明の半導体装置の検査方法は、半導体装置の実
装側面に形成された半田ボールと実装基板との接合状態
を評価するものであって、第１の片と第２の片とに分割
形成されて半田ボールが第１の片と第２の片とに跨って
接合され得る複数のランドを有する実装基板を用意し、
半田ボールをランドに位置合わせして半導体装置を実装
基板に実装し、第１の片にテスト信号を供給し、テスト
信号の供給により第２の片に現れた出力信号を取り出
し、出力信号を観察することにより半田ボールのランド
に対する接合状態の評価を行うようにしたものである。
【００１１】これにより、個々の半田ボールのランドに
対する接合状態の評価を行うことが可能になる。
対する接合状態の評価を行うことが可能になる。
【００１２】
【発明の実施の形態】本発明の請求項１に記載の発明
は、半導体装置の実装側面に形成された半田ボールと実
装基板との接合状態を評価する半導体装置の検査方法で
あって、第１の片と第２の片とに分割形成されて半田ボ
ールが第１の片と第２の片とに跨って接合され得る複数
のランドを有する実装基板を用意し、半田ボールをラン
ドに位置合わせして半導体装置を実装基板に実装し、第
１の片にテスト信号を供給し、テスト信号の供給により
第２の片に現れた出力信号を取り出し、出力信号を観察
することにより半田ボールのランドに対する接合状態の
評価を行うようにした半導体装置の検査方法であり、個
々の半田ボールのランドに対する接合状態の良不良の評
価を行うことが可能になるという作用を有する。
は、半導体装置の実装側面に形成された半田ボールと実
装基板との接合状態を評価する半導体装置の検査方法で
あって、第１の片と第２の片とに分割形成されて半田ボ
ールが第１の片と第２の片とに跨って接合され得る複数
のランドを有する実装基板を用意し、半田ボールをラン
ドに位置合わせして半導体装置を実装基板に実装し、第
１の片にテスト信号を供給し、テスト信号の供給により
第２の片に現れた出力信号を取り出し、出力信号を観察
することにより半田ボールのランドに対する接合状態の
評価を行うようにした半導体装置の検査方法であり、個
々の半田ボールのランドに対する接合状態の良不良の評
価を行うことが可能になるという作用を有する。
【００１３】本発明の請求項２に記載の発明は、請求項
１記載の発明において、第１の片に入力されたテスト信
号が第２の片から他の第１の片へと入力されるように複
数のランドを順次電気的に連鎖接続して電気的にグルー
プ分けをし、各グループ別にテスト信号を供給して半田
ボールのランドに対する接合状態の評価を行うようにし
た半導体装置の検査方法であり、より少ない工数で半田
ボールの接合部分の不良発生箇所の傾向を把握すること
が可能になるという作用を有する。
１記載の発明において、第１の片に入力されたテスト信
号が第２の片から他の第１の片へと入力されるように複
数のランドを順次電気的に連鎖接続して電気的にグルー
プ分けをし、各グループ別にテスト信号を供給して半田
ボールのランドに対する接合状態の評価を行うようにし
た半導体装置の検査方法であり、より少ない工数で半田
ボールの接合部分の不良発生箇所の傾向を把握すること
が可能になるという作用を有する。
【００１４】本発明の請求項３に記載の発明は、請求項
１または２記載の発明において、第１の片に、テスト信
号としてデジタル信号を供給するようにした半導体装置
の検査方法であり、個々の半田ボールのランドに対する
接合状態の良不良の評価を行うことが可能になるという
作用を有する。
１または２記載の発明において、第１の片に、テスト信
号としてデジタル信号を供給するようにした半導体装置
の検査方法であり、個々の半田ボールのランドに対する
接合状態の良不良の評価を行うことが可能になるという
作用を有する。
【００１５】本発明の請求項４に記載の発明は、請求項
１または２記載の発明において、第１の片に、テスト信
号としてアナログ信号を供給するようにした半導体装置
の検査方法であり、個々の半田ボールのランドに対する
接合状態の良不良の評価を行うことが可能になるという
作用を有する。
１または２記載の発明において、第１の片に、テスト信
号としてアナログ信号を供給するようにした半導体装置
の検査方法であり、個々の半田ボールのランドに対する
接合状態の良不良の評価を行うことが可能になるという
作用を有する。
【００１６】本発明の請求項５に記載の発明は、請求項
４記載の発明において、アナログ信号の供給により第２
の片から取り出された出力信号の波形をアナログ信号の
波形と比較して半田ボールのランドに対する接合状態の
評価を行うようにした半導体装置の検査方法であり、半
田ボールのランドに対する接合状態の良否のみならず、
接合部分の破壊進行状況を検出することも可能になると
いう作用を有する。
４記載の発明において、アナログ信号の供給により第２
の片から取り出された出力信号の波形をアナログ信号の
波形と比較して半田ボールのランドに対する接合状態の
評価を行うようにした半導体装置の検査方法であり、半
田ボールのランドに対する接合状態の良否のみならず、
接合部分の破壊進行状況を検出することも可能になると
いう作用を有する。
【００１７】本発明の請求項６に記載の発明は、実装面
側に半田ボールの形成された半導体装置が搭載される基
板と、半田ボールに対応して基板上に設けられ、第１の
片と第２の片とに分割形成されて半田ボールが第１の片
と第２の片とに跨って接合され得る複数のランドとを有
し、第１の片に供給されたテスト信号により第２の片か
ら取り出される出力信号を観察することにより半田ボー
ルのランドに対する接合状態の評価を行い得るようにし
た実装基板であり、個々の半田ボールのランドに対する
接合状態の良不良の評価を行うことが可能になるという
作用を有する。
側に半田ボールの形成された半導体装置が搭載される基
板と、半田ボールに対応して基板上に設けられ、第１の
片と第２の片とに分割形成されて半田ボールが第１の片
と第２の片とに跨って接合され得る複数のランドとを有
し、第１の片に供給されたテスト信号により第２の片か
ら取り出される出力信号を観察することにより半田ボー
ルのランドに対する接合状態の評価を行い得るようにし
た実装基板であり、個々の半田ボールのランドに対する
接合状態の良不良の評価を行うことが可能になるという
作用を有する。
【００１８】以下、本発明の実施の形態について、図１
から図７を用いて説明する。なお、これらの図面におい
て同一の部材には同一の符号を付しており、また、重複
した説明は省略されている。
から図７を用いて説明する。なお、これらの図面におい
て同一の部材には同一の符号を付しており、また、重複
した説明は省略されている。
【００１９】（実施の形態１）図１は本発明の実施の形
態１における半導体装置の実装状態を示す断面図、図２
は図１の平面図および部分拡大平面図である。
態１における半導体装置の実装状態を示す断面図、図２
は図１の平面図および部分拡大平面図である。
【００２０】図示する場合においては、所定の内部回路
５を有し、実装面に半田ボール３の形成されたＣＳＰ
（半導体装置）１が実装基板２に実装されている。実装
基板２には半田ボール３に対応したランド８が形成され
ており、半田ボール３はこのランド８を介して実装基板
２に接合される。
５を有し、実装面に半田ボール３の形成されたＣＳＰ
（半導体装置）１が実装基板２に実装されている。実装
基板２には半田ボール３に対応したランド８が形成され
ており、半田ボール３はこのランド８を介して実装基板
２に接合される。
【００２１】なお、本発明においては、実装基板２に実
装される半導体装置１はＣＳＰに限定されるものではな
く、たとえばＢＧＡなど実装面側に半田ボールの形成さ
れた他の種々の半導体装置を適用することができる。ま
た、ここでは内部回路５はスルー回路（配線のみの回
路）となっているが、所定の機能を有する回路を形成す
ることができる。
装される半導体装置１はＣＳＰに限定されるものではな
く、たとえばＢＧＡなど実装面側に半田ボールの形成さ
れた他の種々の半導体装置を適用することができる。ま
た、ここでは内部回路５はスルー回路（配線のみの回
路）となっているが、所定の機能を有する回路を形成す
ることができる。
【００２２】図示するように、ランド８は、第１の片８
ａと第２の片８ｂとに分割形成されており、半田ボール
３は第１の片８ａおよび第２の片８ｂに跨って接合され
ている。
ａと第２の片８ｂとに分割形成されており、半田ボール
３は第１の片８ａおよび第２の片８ｂに跨って接合され
ている。
【００２３】そして、図２に示すように、第１の片８ａ
にはこの第１の片８ａに所定のテスト信号を供給する信
号入力部６が電気的に接続されている。また、半田ボー
ル３を介して第１の片８ａと電気的に接続された第２の
片８ｂには、第１の片８ａから入力されたテスト信号に
対応して出力される出力信号を取り出す信号出力部７が
電気的に接続されている。
にはこの第１の片８ａに所定のテスト信号を供給する信
号入力部６が電気的に接続されている。また、半田ボー
ル３を介して第１の片８ａと電気的に接続された第２の
片８ｂには、第１の片８ａから入力されたテスト信号に
対応して出力される出力信号を取り出す信号出力部７が
電気的に接続されている。
【００２４】このような分割型のランド８を有する実装
基板２における半田ボール３の接合状態の検査について
説明する。
基板２における半田ボール３の接合状態の検査について
説明する。
【００２５】先ず、前述のような実装基板２を用意し、
この実装基板２のランド８に半田ボール３を位置合わせ
してＣＳＰ１を実装する。
この実装基板２のランド８に半田ボール３を位置合わせ
してＣＳＰ１を実装する。
【００２６】次に、信号入力部６から第１の片８ａにテ
スト信号を供給する。ここで、第１の片８ａと第２の片
８ｂとは半田ボール３を介して導通しているので、この
ように第１の片８ａにテスト信号を供給することによ
り、当該テスト信号が出力信号として第２の片８ｂに現
れる。そこで、信号出力部７においてこれを観測すれ
ば、半田ボール３が良好な状態でランド８に接合してい
ることが検出される。
スト信号を供給する。ここで、第１の片８ａと第２の片
８ｂとは半田ボール３を介して導通しているので、この
ように第１の片８ａにテスト信号を供給することによ
り、当該テスト信号が出力信号として第２の片８ｂに現
れる。そこで、信号出力部７においてこれを観測すれ
ば、半田ボール３が良好な状態でランド８に接合してい
ることが検出される。
【００２７】一方、半田ボール３の接合状態が不良の場
合には、第１の片８ａと第２の片８ｂとが半田ボール３
を介して導通していない。したがって、第１の片８ａに
テスト信号を供給しても、当該テスト信号が出力信号と
して第２の片８ｂに現れることはない。つまり、テスト
信号とは無関係な信号が出力信号として第２の片８ｂか
ら検出される。
合には、第１の片８ａと第２の片８ｂとが半田ボール３
を介して導通していない。したがって、第１の片８ａに
テスト信号を供給しても、当該テスト信号が出力信号と
して第２の片８ｂに現れることはない。つまり、テスト
信号とは無関係な信号が出力信号として第２の片８ｂか
ら検出される。
【００２８】そこで、信号出力部７において第２の片８
ｂに現れた信号を観測すれば、半田ボール３のランド８
に対する接合状態が不良であることが検出される。
ｂに現れた信号を観測すれば、半田ボール３のランド８
に対する接合状態が不良であることが検出される。
【００２９】このように、本実施の形態によれば、分割
形成されたランド８の第１の片８ａに供給したテスト信
号により第２の片８ｂに出力される出力信号を観察して
いるので、個々の半田ボール３のランド８に対する接合
状態の良不良の評価を行うことが可能になる。
形成されたランド８の第１の片８ａに供給したテスト信
号により第２の片８ｂに出力される出力信号を観察して
いるので、個々の半田ボール３のランド８に対する接合
状態の良不良の評価を行うことが可能になる。
【００３０】これにより、接合不良の半田ボールを容易
に特定することができる。 （実施の形態２）図３は本発明の実施の形態２における
半導体装置の実装状態の検出を示す説明図である。
に特定することができる。 （実施の形態２）図３は本発明の実施の形態２における
半導体装置の実装状態の検出を示す説明図である。
【００３１】図示する場合には、信号出力部７にはトラ
ンジスタ回路９が接続されている。このトランジスタ回
路９は信号出力部７の信号がベースに入力されるトラン
ジスタ１１を有している。トランジスタ１１のエミッタ
はグランドに、コレクタは電源にそれぞれ電気的に接続
されており、信号出力部７によりオン・オフされるトラ
ンジスタ１２によりコレクタに流れる電流から所定レベ
ルの電圧を検出する信号観測部１０がコレクタに接続さ
れている。
ンジスタ回路９が接続されている。このトランジスタ回
路９は信号出力部７の信号がベースに入力されるトラン
ジスタ１１を有している。トランジスタ１１のエミッタ
はグランドに、コレクタは電源にそれぞれ電気的に接続
されており、信号出力部７によりオン・オフされるトラ
ンジスタ１２によりコレクタに流れる電流から所定レベ
ルの電圧を検出する信号観測部１０がコレクタに接続さ
れている。
【００３２】ここで、本実施の形態ではｎｐｎ型のトラ
ンジスタ１１が用いられているが、ｐｎｐ型のトランジ
スタを用いてもよい。さらに、このようなバイポーラ型
ではなく、ＭＯＳ−ＦＥＴを用いることもできる。な
お、ｐｎｐ型のトランジスタを用いた場合には、後述す
る出力信号と判定との関係が逆になる。
ンジスタ１１が用いられているが、ｐｎｐ型のトランジ
スタを用いてもよい。さらに、このようなバイポーラ型
ではなく、ＭＯＳ−ＦＥＴを用いることもできる。な
お、ｐｎｐ型のトランジスタを用いた場合には、後述す
る出力信号と判定との関係が逆になる。
【００３３】次に、本実施の形態における半田ボール３
の接合状態の検査について説明する。
の接合状態の検査について説明する。
【００３４】半田ボール３がランド８に適正に接合され
て第１の片８ａと第２の片８ｂとが導通されている場合
には、信号入力部６から供給されたテスト信号が信号出
力部７の出力信号として出力される。したがって、電圧
レベルがＨｉｇｈレベルの信号がテスト信号として信号
入力部６より入力されると、信号出力部７ではＨｉｇｈ
レベルの出力信号が現れる。これにより、トランジスタ
１１がオフになるので、トランジスタ回路９を介して信
号観測部１０に取り出された信号がＬｏｗレベルであれ
ば、半田ボール３は正常にランド８と接合されているこ
とが検出される。
て第１の片８ａと第２の片８ｂとが導通されている場合
には、信号入力部６から供給されたテスト信号が信号出
力部７の出力信号として出力される。したがって、電圧
レベルがＨｉｇｈレベルの信号がテスト信号として信号
入力部６より入力されると、信号出力部７ではＨｉｇｈ
レベルの出力信号が現れる。これにより、トランジスタ
１１がオフになるので、トランジスタ回路９を介して信
号観測部１０に取り出された信号がＬｏｗレベルであれ
ば、半田ボール３は正常にランド８と接合されているこ
とが検出される。
【００３５】反対に、信号入力部６よりＨｉｇｈレベル
の信号が入力されたにもかかわらず信号観測部１０に取
り出された信号がＨｉｇｈレベルであれば、半田ボール
３がランド８の第１の片８ａと第２の片８ｂに跨って接
合されておらず両者が導通状態ではないので、半田ボー
ル３はランド８に対する接合状態が不良であることが検
出される。
の信号が入力されたにもかかわらず信号観測部１０に取
り出された信号がＨｉｇｈレベルであれば、半田ボール
３がランド８の第１の片８ａと第２の片８ｂに跨って接
合されておらず両者が導通状態ではないので、半田ボー
ル３はランド８に対する接合状態が不良であることが検
出される。
【００３６】これら信号入力部６に入力された電圧レベ
ルと信号観測部１０で観測された電圧レベルとの関係に
おける判定内容を（表１）に示す。
ルと信号観測部１０で観測された電圧レベルとの関係に
おける判定内容を（表１）に示す。
【００３７】
【表１】
【００３８】このように、テスト信号にはＨｉｇｈレベ
ルおよびＬｏｗレベルの２つのレベルからなるデジタル
信号を用いることができる。
ルおよびＬｏｗレベルの２つのレベルからなるデジタル
信号を用いることができる。
【００３９】（実施の形態３）図４は本発明の実施の形
態３における半導体装置の実装状態の検出を示す説明図
である。
態３における半導体装置の実装状態の検出を示す説明図
である。
【００４０】本実施の形態においては、信号入力部６に
入力されるテスト信号として、正弦波のようなアナログ
信号が入力されるものである。
入力されるテスト信号として、正弦波のようなアナログ
信号が入力されるものである。
【００４１】このようなアナログ信号を用いた半田ボー
ル３の接合状態の検査においては、半田ボール３がラン
ド８に適正に接合されて第１の片８ａと第２の片８ｂと
が導通されている場合には、信号入力部６から供給され
たアナログ信号がほぼ等しい波形で信号出力部７の出力
信号として検出される。したがって、この場合には、半
田ボール３は正常にランド８と接合されていることが検
出される。
ル３の接合状態の検査においては、半田ボール３がラン
ド８に適正に接合されて第１の片８ａと第２の片８ｂと
が導通されている場合には、信号入力部６から供給され
たアナログ信号がほぼ等しい波形で信号出力部７の出力
信号として検出される。したがって、この場合には、半
田ボール３は正常にランド８と接合されていることが検
出される。
【００４２】一方、信号入力部６より供給されたアナロ
グ信号に対応した波形が信号出力部７から得られなかっ
た場合には、半田ボール３がランド８の第１の片８ａと
第２の片８ｂに跨って接合されていないので、半田ボー
ル３はランド８に対する接合状態が不良であることが検
出される。
グ信号に対応した波形が信号出力部７から得られなかっ
た場合には、半田ボール３がランド８の第１の片８ａと
第２の片８ｂに跨って接合されていないので、半田ボー
ル３はランド８に対する接合状態が不良であることが検
出される。
【００４３】これら信号入力部６に入力されたアナログ
信号と信号出力部７で観測された波形との関係における
判定内容を（表２）に示す。
信号と信号出力部７で観測された波形との関係における
判定内容を（表２）に示す。
【００４４】
【表２】
【００４５】このように、テスト信号にはデジタル信号
のみならず、アナログ信号も用いることができる。
のみならず、アナログ信号も用いることができる。
【００４６】（実施の形態４）図５は本発明の実施の形
態４における半導体装置の実装状態の検出を示す説明図
である。
態４における半導体装置の実装状態の検出を示す説明図
である。
【００４７】本実施の形態においては、信号入力部６に
入力されるテスト信号として、正弦波のようなアナログ
信号が入力される点では前述の実施の形態３における場
合と同様である。
入力されるテスト信号として、正弦波のようなアナログ
信号が入力される点では前述の実施の形態３における場
合と同様である。
【００４８】但し、実施の形態５では、供給されたアナ
ログ信号により取り出された出力信号の波形をアナログ
信号の波形と比較して、出力信号の振幅の変化量（減衰
量）により接合部分の良否を判定するようにしたもので
ある。
ログ信号により取り出された出力信号の波形をアナログ
信号の波形と比較して、出力信号の振幅の変化量（減衰
量）により接合部分の良否を判定するようにしたもので
ある。
【００４９】このような信号入力部６に入力されたアナ
ログ信号と信号出力部７で観測された波形との関係にお
ける判定内容を（表３）に示す。
ログ信号と信号出力部７で観測された波形との関係にお
ける判定内容を（表３）に示す。
【００５０】
【表３】
【００５１】（表３）に示すように、半田ボール３がラ
ンド８の第１の片あるいは第２の片８ｂ、またはその両
方に対して接合状態が良好でなく若干破壊が進行してい
る場合には、出力波形が鈍る。したがって、入力波形と
出力波形とを比較してその変化量に着目することによ
り、半田ボール３のランド８に対する接合状態の良否の
みならず、接合部分の破壊進行状況を検出することも可
能になる。
ンド８の第１の片あるいは第２の片８ｂ、またはその両
方に対して接合状態が良好でなく若干破壊が進行してい
る場合には、出力波形が鈍る。したがって、入力波形と
出力波形とを比較してその変化量に着目することによ
り、半田ボール３のランド８に対する接合状態の良否の
みならず、接合部分の破壊進行状況を検出することも可
能になる。
【００５２】（実施の形態５）図６は本発明の実施の形
態５における実装基板を示す説明図、図７は図６の実装
基板の電気的な接続グループを示す説明図である。
態５における実装基板を示す説明図、図７は図６の実装
基板の電気的な接続グループを示す説明図である。
【００５３】本実施の形態においては、ランド８の第２
の片８ｂが他のランド８の第１の片８ａと順次電気的に
連鎖接続されているものである。これにより、あるラン
ド８の第１の片８ａに入力されたテスト信号は第２の片
から他のランド８の第１の片８ａ、第２の片８ｂへと順
次出力されて行くようになる。
の片８ｂが他のランド８の第１の片８ａと順次電気的に
連鎖接続されているものである。これにより、あるラン
ド８の第１の片８ａに入力されたテスト信号は第２の片
から他のランド８の第１の片８ａ、第２の片８ｂへと順
次出力されて行くようになる。
【００５４】また、このような電気的な接続は、ＣＳＰ
１に配列された半田ボール３をたとえばＡ，Ｂ，Ｃ，Ｄ
の４つのグループに分け、これらのグループ単位で行わ
れている。そして、各グループ別にテスト信号を供給し
て半田ボール３のランド８に対する接合状態の評価が行
われるようになっている。なお、分割されるグループ数
は４つに限定されるものではない。
１に配列された半田ボール３をたとえばＡ，Ｂ，Ｃ，Ｄ
の４つのグループに分け、これらのグループ単位で行わ
れている。そして、各グループ別にテスト信号を供給し
て半田ボール３のランド８に対する接合状態の評価が行
われるようになっている。なお、分割されるグループ数
は４つに限定されるものではない。
【００５５】このように、グループ単位で半田ボール３
を電気的に連鎖接続し、各グループ毎に半田ボール３の
接合状態の評価を行うようにすれば、何れのグループで
接合不良が発生しやすいかをデータ取りすることができ
る。これにより、不良の発生しやすいグループに対して
集中的にテストを行うことができるので、より少ない工
数で半田ボール３の接合部分の不良発生箇所の傾向を把
握することが可能になる。また、グループを更に細分化
したり再編成することで、種々の目的に応じたテストを
行うことができる。
を電気的に連鎖接続し、各グループ毎に半田ボール３の
接合状態の評価を行うようにすれば、何れのグループで
接合不良が発生しやすいかをデータ取りすることができ
る。これにより、不良の発生しやすいグループに対して
集中的にテストを行うことができるので、より少ない工
数で半田ボール３の接合部分の不良発生箇所の傾向を把
握することが可能になる。また、グループを更に細分化
したり再編成することで、種々の目的に応じたテストを
行うことができる。
【００５６】なお、本実施の形態の接続により、前述し
た実施の形態２、３および４に示すデジタル信号および
アナログ信号をテスト信号として用いることができるこ
とはもちろんである。
た実施の形態２、３および４に示すデジタル信号および
アナログ信号をテスト信号として用いることができるこ
とはもちろんである。
【００５７】
【発明の効果】以上のように、本発明によれば、個々の
半田ボールのランドに対する接合状態の良不良の評価を
行うことが可能になるという有効な効果が得られる。
半田ボールのランドに対する接合状態の良不良の評価を
行うことが可能になるという有効な効果が得られる。
【００５８】これにより、接合不良の半田ボールを容易
に特定することができるという有効な効果が得られる。
に特定することができるという有効な効果が得られる。
【００５９】グループ単位で半田ボールを電気的に連鎖
接続し、各グループ毎に半田ボールの接合状態の評価を
行うようにすれば、より少ない工数で半田ボールの接合
部分の不良発生箇所の傾向を把握することが可能になる
という有効な効果が得られる。
接続し、各グループ毎に半田ボールの接合状態の評価を
行うようにすれば、より少ない工数で半田ボールの接合
部分の不良発生箇所の傾向を把握することが可能になる
という有効な効果が得られる。
【００６０】第２の片から取り出された出力信号の波形
をテスト信号であるアナログ信号の波形と比較するよう
にすれば、半田ボールのランドに対する接合状態の良否
のみならず、接合部分の破壊進行状況を検出することも
可能になるという有効な効果が得られる。
をテスト信号であるアナログ信号の波形と比較するよう
にすれば、半田ボールのランドに対する接合状態の良否
のみならず、接合部分の破壊進行状況を検出することも
可能になるという有効な効果が得られる。
【図１】本発明の実施の形態１による半導体装置の実装
状態を示す断面図
状態を示す断面図
【図２】図１の平面図および部分拡大平面図
【図３】本発明の実施の形態２による半導体装置の実装
状態の検出を示す説明図
状態の検出を示す説明図
【図４】本発明の実施の形態３による半導体装置の実装
状態の検出を示す説明図
状態の検出を示す説明図
【図５】本発明の実施の形態４による半導体装置の実装
状態の検出を示す説明図
状態の検出を示す説明図
【図６】本発明の実施の形態５による実装基板を示す説
明図
明図
【図７】図６の実装基板の電気的な接続グループを示す
説明図
説明図
【図８】従来の半導体装置の実測基板に対する実装状態
を示す断面図
を示す断面図
【図９】図８の平面図並びにその部分拡大平面図
１ 半導体装置 ２ 実装基板 ３ 半田ボール ８ ランド ８ａ 第１の片 ８ｂ 第２の片
Claims (6)
- 【請求項１】半導体装置の実装側面に形成された半田ボ
ールと実装基板との接合状態を評価する半導体装置の検
査方法であって、 第１の片と第２の片とに分割形成されて前記半田ボール
が前記第１の片と前記第２の片とに跨って接合され得る
複数のランドを有する実装基板を用意し、 前記半田ボールを前記ランドに位置合わせして前記半導
体装置を前記実装基板に実装し、 前記第１の片にテスト信号を供給し、 前記テスト信号の供給により前記第２の片に現れた出力
信号を取り出し、 前記出力信号を観察することにより前記半田ボールの前
記ランドに対する接合状態の評価を行うことを特徴とす
る半導体装置の検査方法。 - 【請求項２】前記第１の片に入力された前記テスト信号
が前記第２の片から他の前記第１の片へと入力されるよ
うに複数の前記ランドを順次電気的に連鎖接続して電気
的にグループ分けをし、各グループ別に前記テスト信号
を供給して前記半田ボールの前記ランドに対する接合状
態の評価を行うことを特徴とする請求項１記載の半導体
装置の検査方法。 - 【請求項３】前記第１の片には、テスト信号としてデジ
タル信号を供給することを特徴とする請求項１または２
記載の半導体装置の検査方法。 - 【請求項４】前記第１の片には、テスト信号としてアナ
ログ信号を供給することを特徴とする請求１または２記
載の半導体装置の検査方法。 - 【請求項５】前記アナログ信号の供給により前記第２の
片から取り出された出力信号の波形を前記アナログ信号
の波形と比較して前記半田ボールの前記ランドに対する
接合状態の評価を行うことを特徴とする請求項４記載の
半導体装置の検査方法。 - 【請求項６】実装面側に半田ボールの形成された半導体
装置が搭載される基板と、 前記半田ボールに対応して前記基板上に設けられ、第１
の片と第２の片とに分割形成されて前記半田ボールが前
記第１の片と前記第２の片とに跨って接合され得る複数
のランドとを有し、 前記第１の片に供給されたテスト信号により前記第２の
片から取り出される出力信号を観察することにより前記
半田ボールの前記ランドに対する接合状態の評価を行い
得るようにしたことを特徴とする実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29512897A JPH11135938A (ja) | 1997-10-28 | 1997-10-28 | 半導体装置の検査方法および実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29512897A JPH11135938A (ja) | 1997-10-28 | 1997-10-28 | 半導体装置の検査方法および実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11135938A true JPH11135938A (ja) | 1999-05-21 |
Family
ID=17816657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29512897A Pending JPH11135938A (ja) | 1997-10-28 | 1997-10-28 | 半導体装置の検査方法および実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11135938A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001047016A1 (en) | 1999-12-21 | 2001-06-28 | Intel Corporation | Method and apparatus for encoding information in an ic package |
| US6367023B2 (en) | 1998-12-23 | 2002-04-02 | Intel Corporation | Method and apparatus of measuring current, voltage, or duty cycle of a power supply to manage power consumption in a computer system |
| US6564332B1 (en) | 1998-12-23 | 2003-05-13 | Intel Corporation | Method and apparatus for managing power consumption in a computer system responsive to the power delivery specifications of a power outlet |
| JP2004156956A (ja) * | 2002-11-05 | 2004-06-03 | Japan Radio Co Ltd | 部品実装状態検出方法 |
| WO2024041121A1 (zh) * | 2022-08-25 | 2024-02-29 | 加特兰微电子科技(上海)有限公司 | 焊球检测装置、印刷电路板、射频芯片及电子设备 |
-
1997
- 1997-10-28 JP JP29512897A patent/JPH11135938A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6367023B2 (en) | 1998-12-23 | 2002-04-02 | Intel Corporation | Method and apparatus of measuring current, voltage, or duty cycle of a power supply to manage power consumption in a computer system |
| US6564332B1 (en) | 1998-12-23 | 2003-05-13 | Intel Corporation | Method and apparatus for managing power consumption in a computer system responsive to the power delivery specifications of a power outlet |
| WO2001047016A1 (en) | 1999-12-21 | 2001-06-28 | Intel Corporation | Method and apparatus for encoding information in an ic package |
| JP2004156956A (ja) * | 2002-11-05 | 2004-06-03 | Japan Radio Co Ltd | 部品実装状態検出方法 |
| WO2024041121A1 (zh) * | 2022-08-25 | 2024-02-29 | 加特兰微电子科技(上海)有限公司 | 焊球检测装置、印刷电路板、射频芯片及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7129729B2 (en) | Socket connection test modules and methods of using the same | |
| JP2664429B2 (ja) | 回路板検査装置および方法 | |
| JPH10508108A (ja) | 集積回路と回路基板トレースとの接続における故障を検出するためのシステム | |
| JPS6276640A (ja) | 半導体集積回路装置 | |
| CN1828322A (zh) | 不使用感测板对固定和不可接触连接的非接触式测试方法 | |
| US6734683B2 (en) | Method and apparatus for in-circuit testing of sockets | |
| JPH11135938A (ja) | 半導体装置の検査方法および実装基板 | |
| Chen et al. | Nondestructive analysis of interconnection in two-die BGA using TDR | |
| US6040530A (en) | Versatile printed circuit board for testing processing reliability | |
| JPH09121100A (ja) | 回路基板上の部品の配向を判定するためのテストシステム | |
| JPH1164428A (ja) | 部品検査装置 | |
| JP2003004795A (ja) | 集積回路の基板接続検査方式 | |
| GB2390436A (en) | Method of locating a disconnection in a circuit using time domain reflectometry | |
| JP2924820B2 (ja) | 電子回路の接続検査方法および接続検査装置 | |
| JP2966185B2 (ja) | 故障検出方法 | |
| JPH07225258A (ja) | 半導体装置 | |
| TWI773402B (zh) | 提高邊界掃描測試的腳位測試涵蓋率系統及其方法 | |
| JPS62274760A (ja) | 電子アセンブリの製造方法 | |
| JPH0563327A (ja) | 検査用ランド付き印刷配線板およびその検査方法 | |
| GB2268277A (en) | Testing electronic circuits | |
| JPH0419574A (ja) | プリント配線板の検査治具 | |
| JPH1194896A (ja) | 半導体試験装置用布線インターフェイス検査装置 | |
| KR19980015442A (ko) | 반도체칩의 리드 오픈 검사 장치 | |
| JPH0829472A (ja) | 信号配線の良否検査方法 | |
| JP2004144759A (ja) | 検査装置及び検査方法 |