CN1092918C - 多层印刷电路板及其制造方法 - Google Patents

多层印刷电路板及其制造方法 Download PDF

Info

Publication number
CN1092918C
CN1092918C CN96108905A CN96108905A CN1092918C CN 1092918 C CN1092918 C CN 1092918C CN 96108905 A CN96108905 A CN 96108905A CN 96108905 A CN96108905 A CN 96108905A CN 1092918 C CN1092918 C CN 1092918C
Authority
CN
China
Prior art keywords
blind hole
insulating barrier
circuitous pattern
circuit
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96108905A
Other languages
English (en)
Other versions
CN1141570A (zh
Inventor
木下彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Electronics Co Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Publication of CN1141570A publication Critical patent/CN1141570A/zh
Application granted granted Critical
Publication of CN1092918C publication Critical patent/CN1092918C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0158—Polyalkene or polyolefin, e.g. polyethylene [PE], polypropylene [PP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0773—Dissolving the filler without dissolving the matrix material; Dissolving the matrix material without dissolving the filler
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种至少有一个内部印刷电路图形和一个外部印刷电路图形的多层印刷电路板，其中通过一绝缘层两个印刷电路图形层叠在基片上，并通过在绝缘层中形成的不通孔，将它们相互电连接。绝缘层由不溶于氧化剂的树脂和分布于树脂中的无机粉末构成，无机粉末溶于氧化剂。在用镀敷法在绝缘层表面上形成外部印刷电路图形前，用氧化剂使绝缘层表面和不通孔孔壁表面粗糙化，由此使暴露于氧化剂的无机粉末溶于其中，从而使绝缘层表面和不通孔孔壁的表面变粗糙。

Description

多层印刷电路板及其制造方法
本发明涉及印刷电路板及其制造方法的改进，尤其涉及具有层叠结构的多层印刷电路板，其中在基片上至少层叠一内部印刷电路图形和一用于安装表面安装元件的外部印刷电路图形，它们由插在其间的绝缘层绝缘，并且通过置于绝缘层中的通孔相互电连接。
随着高密度电子电路结构技术的进步，近来已经研制了用于各种电子产品的多层印刷电路板。这种多层印刷电路板有多个导电的印刷电路图形，这些图形由插在相邻印刷电路图形之间的绝缘层电绝缘。
这些多层印刷电路板制造方法的一个例子是，日本专利公开H537360/1993中所公开的制造方法，在该方法中，内部印刷电路图形设置于基片的表面上，并由一个绝缘层覆盖，在绝缘层上再设置外部印刷电路图形，该内部和外部电路图形通过绝缘层里的不通孔相互电连接。
图1是表示已有技术的多层印刷电路板的剖面图。
参照图1，对已有技术(日本专利公开H537360/1993)中的多层印刷电路板100做简要说明。
在抛光基片101的表面后，在该表面上形成内部印刷电路图形(称之为内部电路图形)102。然后，用铜表面氧化剂使内部电路图形的表面颗粒化；在内部电路图形102上，依次通过镀敷和热固化，依次分别层叠绝缘层103和用于无电镀敷的厚为2～3μm的结合层104。
通过丝网印刷用作镀敷阻挡的油墨图形，在固化的结合层104的表面上形成了无电镀敷阻挡层105，之后通过加热固化该层。用碳酸气体激光器形成电连接内部和外部电路图形的不通孔106，并钻一与不通孔106相邻的通孔107。
此后，为了增强无电镀敷的附着力，并且因为要除去在通孔107内的熔化层而对通孔107的孔壁表面的涂抹处理中，要用重铬酸/硫酸/氟化钠溶液，对易受空气作用的绝缘层103、用于无电镀敷的结合层104和基片的绝缘材料部分进行化学变粗加工处理。接着在绝缘层103上，通过无电镀敷形成外部电路图形108。此时，还在不通孔106和通孔107的表面上形成导电层，并且还在那里形成用于连接内部图形102与通孔107的接触面109。
根据已有技术制造多层印刷电路板的方法，内部电路图形102和外部电路图形108都可以通过在不通孔106表面形成的接触面109而相互电连接。但是，如上所述，在已有技术中，采用重铬酸/硫酸/氟化钠溶液来做化学变粗加工处理以便增强无电镀敷的附着力。如下所述，这便产生了环境保护方面的严重问题。
(a)在水污染防止法律中指明：重铬酸(铬(VI))是一种有害材料，在某些地区重铬酸已被禁止使用。
(b)用于除去废水中所含的铬(VI)的系统很复杂，并且在水污染防止法律中强迫人们执行不超过0.5mg/l的严格的标准。
(c)对含铬(VI)的被污染泥土的处理很困难，预计对此将来还会有严格限制的法律。
另一方面，在使用如氟化钠这样的氟化物后，除去废水中所含氟化物的系统变得相当复杂，从而导致高的运转费用。
因此，关于对在基片表面上形成的绝缘层进行化学变粗加工处理的问题，期望有一种多层印刷电路板及其制造方法，不使用有害材料，而能从绝缘层的外表面容易地形成电连接内部电路图形与外部电路图形的不通孔。
另一方面，在诸如通信设备和数字计算机这样的利用数字电路的设备中，存在着这些设备发出的噪声干扰周围其它元件和设备的问题。作为抑制这种噪声的措施，对在电源电路层和/或地电路层之下设置信号传输图形的需求业已增多，这是因为这些层是由金属层构成的，具有较好的屏蔽效果，但这并不是一件容易的事。与该需求相反，如QFP(方形扁平封装)、板对板布线(连接)和裸片这样的表面安装元件，需要以0.3～0.4mm的细小空间间隔安装在外部电路图形的接触面上。此时，考虑到高的零部件安装密度及低成本，对多层印刷电路板的设计来说，具有接触面的外部电路图形与包括信号传输图形、电源电路图形和地电路图形的内部电路图形的连接方法是致关重要的。
因此，本发明的总的目的是提供消除了上述相关技术中的缺点的多层印刷电路板及其制造方法。
根据本发明的一个方面，一种多层印刷电路板包括：电绝缘的基片；在基片的至少一个表面上形成的第一电路图形；在基片上形成的用来覆盖第一电路图形的绝缘层，该绝缘层包括一种由双酚A环氧树脂组成的树脂，碳酸钙粉末和作为防震结构的聚丁二烯，其中扩散在树脂中的所述碳酸钙粉末具有1-5微米的平均颗粒大小，重量比为15-35重量单位的碳酸钙粉末对100重量单位的树脂，并且其中聚丁二烯的重量比为10-20重量单位的聚丁二烯比100重量单位树脂；在该绝缘层中形成的不通孔，抵及第一电路图形以暴露第一电路图形的表面；和在绝缘层上和不通孔的内壁上形成的第二电路图形，以便通过不通孔将第一电路图形与第二电路图形电连接。
根据本发明另一个方面，多层印刷电路板包括：电绝缘的基片；在基片的至少一个表面上形成的第一电路图形；在基片上形成的用来覆盖第一电路图形的第一绝缘层；在第一绝缘层中形成不通孔，抵及第一电路图形以暴露第一电路图形的表面；和在第一绝缘层上和第一不通孔的内壁上形成的第二电路图形，以便通过第一不通孔将第一电路图形与第二电路图形电连接；在第一绝缘层上形成的第二绝缘层，以覆盖第二电路图形；在第二绝缘层中提供的第二不通孔，抵及第二电路图形以暴露第二电路图形的表面；和在第二绝缘层和第一绝缘层中提供的第三不通孔，抵及第一电路图形，以暴露第一电路图形的表面；在第二绝缘层上和第二不通孔的内壁上形成的第三电路图形，以便通过第二不通孔将第二电路图形与第三电路图形电连接；并且提供在第二绝缘层上和第三不通孔的内壁上，以便通过第三不通孔将第一电路图形与第三电路图形电连接；和其中第一绝缘层和第二绝缘层包括由双酚A环氧树脂组成的树脂，碳酸钙粉末和作为防震结构的聚丁二烯，其中扩散在树脂中的所述碳酸钙粉末具有1-5微米的平均颗粒大小，重量比为15-35重量单位的碳酸钙粉末对100重量单位的树脂，并且其中聚丁二烯的重量比为10-20重量单位的聚丁二烯比100重量单位树脂。
根据本发明再一个方面，一种多层印刷电路板的制造方法，该方法包括以下步骤：在电绝缘的基片的至少一个表面上形成第一导电层；通过蚀刻第一导电层，形成第一电路图形；在基片上形成绝缘层，用以覆盖第一电路图形，绝缘层包括由双酚A环氧树脂组成的树脂，碳酸钙粉末和作为防震结构的聚丁二烯，其中所述碳酸钙粉末颗粒直径低于15微米并且扩散在树脂中的平均颗粒大小为1-5微米，重量比为15-35重量单位的碳酸钙粉末对100重量单位的树脂，并且其中所述聚丁二烯的重量比为10-20重量单位的聚丁二烯对100重量单位的树脂；通过从绝缘层的外部照射激光束，在绝缘层中形成不通孔，使其抵及第一电路图形，用以使第一电路图形的表面暴露；用氧化剂使绝缘层表面和不通孔的孔壁表面粗糙化，其中碳酸钙是可溶的而双酚A环氧树脂不溶于包括高锰酸钾和氢氧化钠的所述氧化剂；在粗糙的绝缘层表面和不通孔的粗糙孔壁表面上形成第二导电层；通过蚀刻第二导电层，形成第二电路图形。
根据本发明一个方面，一种制造多层印刷电路板的方法，该方法包括以下步骤：在电绝缘的基片的至少一个表面上形成第一导电层；通过蚀刻第一导电层，形成第一电路图形；在基片上形成内部绝缘层，用以覆盖第一电路图形，所述内部绝缘层包括不溶于氧化剂的树脂和分布在树脂中的SiO2的粉末，SiO2粉末的平均颗粒直径为1-3微米，SiO2粉末的含量比为15-35重量单位SiO2粉末比100重量单位的树脂；在内绝缘层上形成外绝缘层，外绝缘层包括由双酚A环氧树脂组成的树脂，碳酸钙粉末和作为防震结构的聚丁二烯，其中，所述碳酸钙粉末颗粒直径低于15微米并且扩散在树脂中的平均颗粒大小为1-5微米，重量比为15-35重量单位的碳酸钙粉末对100重量单位的树脂，并且其中所述聚丁二烯的重量比为10-20重量单位的聚丁二烯对100重量单位的树脂；通过从外绝缘层外部照射激光束在内外绝缘中形成不通孔，该不通孔抵及第一电路图形，使第一电路图形的表面暴露；用氧化剂使外绝缘层的表面和不通孔的孔壁表面粗糙化，其中碳酸钙是可溶的而双酚A环氧树脂不溶于包括高锰酸钾和氢氧化钠的所述氧化剂；在粗糙的外绝缘层表面和不通孔的粗糙孔壁表面上形成第二导电层；及通过蚀刻第二导电层，形成第二电路图形。
根据本发明另一个方面，一种多层印刷电路板，包括：电绝缘的基片；在基片的至少一个表面上形成的第一电路图形；在基片上形成的用来覆盖第一电路图形的第一绝缘层；在第一绝缘层中形成的第一不通过孔，抵及第一电路图形以暴露第一电路图形的表面；和在第一绝缘层上和第一不通孔的内壁上形成的第二电路图形，以便通过第一不通孔将第一电路图形与第二电路图形电连接；在第一绝缘层上形成的第二绝缘层，以覆盖第二电路图形；在第二绝缘层中提供的第二不通孔，抵及第二电路图形以暴露第二电路图形的表面；和在第二绝缘层上和第二不通孔的内壁上形成的第三电路图形，以便通过第二不通孔将第二电路图形与第三电路图形电连接；在第二绝缘层上提供第三绝缘层，以覆盖第三电路图形；在第三绝缘层提供第三不通孔，抵及第三电路图形，以暴露第三电路图形的表面；在第三绝缘层和第三不通孔的内壁上提供第四电路图形，以通过第三不通孔电连接第三电路图形到第四电路图形；和其中第一绝缘层，第二绝缘层和第三绝缘层包括由双酚A环氧树脂组成的树脂，碳酸钙粉末和作为防震结构的聚丁二烯，其中，所述碳酸钙粉末扩散在树脂中的平均颗粒大小为1-5微米，重量比为15-35重量单位的碳酸钙粉末对100重量单位的树脂，并且其中所述聚丁二烯的重量比为10-20重量单位的聚丁二烯比100重量单位的树脂。
由下面的详细说明，可了解本发明的其它目的和进一步的特性。
图1是表示已有技术的多层印刷电路板的剖面图。
图2是本发明多层印刷电路板的剖面图。
图3(A)-3(F)是用来解释本发明的制造工艺的剖面图。
图4是表示本发明的第二实施例的多层印刷电路板的剖面图。
图5是表示本发明的第三实施例的多层印刷电路板的一侧的剖面图。
图6是表示本发明的第四实施例的多层印刷电路板的剖面图。
第一实施例
参照图2和图3(A)至3(F)并结合表1至2，对第一实施例的多层印刷电路板及其制造方法做详细说明。
图2是本发明的多层印刷电路板的剖面图，图3(A)-3(F)是用来解释本发明的制造方法的剖面图。
如图2和图3(A)所示，在本发明的多层印刷电路板1(称之为多层电路板)中，用扁平形绝缘基片2作支持基座。绝缘基片由环氧树脂或玻璃纤维增强的环氧树脂制成，通过蚀刻内导电层3a、3a，在绝缘基片2的上表面2a和下表面2b上均形成内部电路图形3、3。这种在绝缘基片的上和下两个表面上形成内部电路图形的方法已为人们所熟知。
具体地讲，在内部导电层3a、3a上形成干膜，其中3a是由在绝缘基片2的上表面2a和下表面2b上层叠的铜箔制成的。在用光掩模对干膜施以紫外线曝光，并用1％碳酸钠水溶液显影后，用铜的氯化物水溶液进行腐蚀，去掉该干膜，便形成内部电路图形3、3。
接着，如图2和3(B)所示，在形成于绝缘基片2的上和下表面2a、2b上的内部电路图形3、3上，用涂敷法分别形成绝缘层4、4。绝缘层4、4主要是由在其中分散有无机粉末(碳酸钙)的液态树脂4a(固化前)组成。该液态树脂4a不溶于氧化剂，但无机粉末却溶于该氧化剂。液态树脂4a可以含有用以减少机械加工的冲击压力缓冲剂和少量其它添加剂。
上述绝缘层4是本发明的主要构成成份。按如下所述来选择绝缘层4的材料，是为了能够使用象高锰酸盐这种无害氧化剂，在于绝缘层4上镀敷外导电层7a前进行化学弄粗糙处理。这种无机粉末分布在绝缘层4中，以便在用氧化剂进行表面粗糙化处理时使曝露于绝缘层4的表面上无机粉末，溶于氧化剂中，从而在该表面上形成颗粒，考虑到绝缘层4的预定表面粗糙度和激光加工，将该无机粉末(碳酸钙)颗粒的直径定为低于15μm(平均直径：1～5μm，较佳2～4μm)。另外，无机粉末的含量为15～35份(重量计)。
下面详细说明上述绝缘层4，绝缘层4是由下述材料构成：
(1)不溶于氧化剂的树脂(液态)4a，例如：双酚A环氧树脂：            重量计：100份固化剂：                   重量计：10份
(2)溶于氧化剂的无机粉末：碳酸钙(平均直径1-5μm)：    重量计：15～35份
(3)抵抗机械冲击的缓冲剂，聚丁二烯：               重量计：10～20份(4)其它添加剂：          少许
在准备好(1)～(4)所列材料并将它们混合使之以液态充分弥散后，将该混合物以50～100μm的厚度涂敷到在其上以屏蔽涂敷法或丝网印刷法形成有内部电路图形3、3的绝缘基片2的上和下两个表面2a、2b上。此后，在炉中150℃温度下加热40分钟使涂敷层固化，由此形成绝缘层4、4。在该实施例中，绝缘层4、4的厚度大致在5μm内。
接下来如图2和图3(c)所示，通过从绝缘层4的上侧照射激光束，在绝缘层4中形成连接内部电路图形和外部电路图形的不通孔5，使不通孔5达到内部电路图形3，这样便将内部电路图形3暴露于大气中。一般说来，对在无机材料中打孔来说激光束并不是最好的，但在本实施例中，在下述条件下，通过如上所述的确定绝缘层4中所含碳酸钙成份的含量和颗粒直径，用激光束在含有无机材料碳酸钙的绝缘层4中形成不通孔5是可能的。
不通孔具有20°～90角度θ的V-字锥形形状，该角度较好为45°～85°，最好为85°，以便能容易地在不通孔5的孔壁表面进行镀敷。这种V-字锥形形状是通过移动激光束的焦点和控制激光束脉冲宽度及脉冲能量获得的。
这里给出了用于加工电路板的多种激光束。
表1示出了各种激光束和用这些激光束在绝缘层4上形成的不通孔5的实验结果。
                            表1
激光束种类 内部图形的损伤 绝缘层的分解 加工精度 加工时间
CO2激光     大     大   不好
短脉冲CO2激光     无     小   好   短
KrF准分子激光     无     小   好   长
YAG激光     大     大   不好
如表1所示，可采用短脉冲CO2激光束和KrF激光束，然而，从实际角度出发，因为短脉冲CO2激光束的可靠性和短的加工时间，采用短脉冲CO2激光束更好。
短脉冲激光的优点在于，它能增加低的足以防止绝缘层4的热变形热能，从而不施加过多的热能。脉冲间隔定为0.003～0.02秒。
在绝缘层4的表面一侧的预定位置形成锥形不通孔5的可能的激光加工方法，有保形掩模法、掩模成象法、接触掩腌法和直接成象法。但从绝缘层4的上表面加工锥形不通孔的较佳方法是掩模成象法和直接成象法。
另外，如下文所述，为了电连接在绝缘基片2的上表面2a侧形成的外电路图形7和在绝缘基片2的下表面2b侧形成的外电路图形7，可通过钻孔形成穿过绝缘层4(外)、绝缘基片2和绝缘层4(内)的通孔6。
接着如图2和3(D)所示，在形成了不通孔5和通孔6后，用主要由高锰酸钾组成的氧化剂进行氧化处理(化学粗糙化处理)，为的是使绝缘层2的上和下表面2a，2b和不通孔5及通孔6的孔壁表面粗糙。
氧化处理过程如下所述：
(1)润滑过程，用氢氧化钠和溶剂的水溶液。
(2)粗糙化过程，用高锰酸钾(高锰酸盐)和氢氧化钠的水溶液。
(3)酸浸蚀过程，用硫酸水溶液。
具体地说，在粗糙化过程中，只有暴露于高锰酸钾(高锰酸盐)和氢氧化钠水溶液的那部分无机粉末(碳酸钙)4b易于溶入该水溶液，因为溶于象高锰酸钾(高锰酸盐)这样的氧化剂的无机粉末(碳酸钙)4b分布于不溶于氧化剂的树脂4a中，由此产生绝缘层4、4的粗糙表面和不通孔5和通孔6的粗糙孔壁表面。
高锰酸钾(高锰酸盐)是一种不同于上文所述的象重铬酸和氯化钠这样的有害氧化剂的无害氧化剂。所以，氧化过程(粗糙过程)没有问题，并且它能使用多功能处理系统。另外，由于没有环境污染问题和不需要废水处理的大量花费，生产成本减少。
接下来如图2和3E所示，通过无电铜镀敷和铜镀敷，在绝缘层4、4的粗糙表面上层叠外导电层7a，7b，以便形成外部电路图形7，7，同时，在不通孔5和通孔6的粗糙孔壁上也形成导电层。
接着如图2和3(F)所示，通过蚀刻外导电层7a，7b，在绝缘层4，4的两个表面上形成外部电路图形，其中蚀刻处理是以这样一种方法进行的，即，通过不通孔5的导电层将在绝缘基片2的上表面2a侧上形成的内部电路图形3与在绝缘层4的一侧形成的外电路图形7电连接；通过通孔6的导电层将在绝缘基片2的上表面2a侧上形成的外电路图形7与在绝缘基片2的下表面2b侧上形成的外电路图形7电连接。
此后，可将电子元件安装在外电路图形7，7上。
表2示出了本发明的多层印刷电路板1的评价结果。
                            表  2
    评价项目     评价条件   结果
    外部图形的剥离强度 不小于14N/cm
    焊接耐热试验     260℃±5℃，20秒   正常
    热冲击试验     -60℃/30分钟125℃/30分钟100个周期 正常
    热循环试验     -60℃/30分钟20℃/10分钟125℃/30分钟20℃/10分钟100个周期 正常
    湿度耐受试验     60℃，90％，240小时   正常
    热油试验(硅油)     260℃/10秒·(*硅酮)20℃/10秒·**(空气)0℃/10秒·(在硅酮中)20℃/10秒·**(空气)100个周期 正常
    压力锅试验+焊接耐热试验 (2个大气压，121℃，100％湿度·1小时)+(260℃±5℃，20秒) 正常
*在硅氧油中
**空气传输期
从表2看出，本发明的多层电路板1有优良的焊接特性，在各种高标准的环境试验中，在电特性和机械特性方面它表现出优良的结果。
所以，本发明能提供具有高的部件安装密度、良好功能、高可靠性和高性能价格比的多层电路板1。
在本实施例中，内部电路图形3、3是形成在绝缘基片2的上和下表面2a、2b上的，然而，也可以只是在上表面和下表面之一上形成内部电路图形，其中通过限定在绝缘层4上的不通孔5实现在绝缘基片2上形成的内部电路图形与外部电路图形7电连接。
第二实施例
图4是表示本发明的第二实施例的多层电路板的剖面图。
在本实施例中，在第一实施例的内部电路图形3、3上形成的且与第一实施例的绝缘层4相对应的绝缘层40具有两种绝缘层的层叠结构，即，外绝缘层40A和内绝缘层40B，绝缘层40的厚度制成大约75μm。
要形成绝缘层40，首先，通过涂敷并加热固化以形成内绝缘层40B，覆盖内部电路图形3，然后，在绝缘层40B上形成与绝缘层4有相同成分的外绝缘层40A。内绝缘层40B厚度约为50μm并含有SiO2粉末，用以代替在第一实施例的绝缘层4中分布的碳酸钙粉末，为的是改善绝缘层40的加工特性，并增强抗湿性。内绝缘层40B大约占绝缘层40厚度的2/3。
内绝缘层40B由以下材料构成。
(1)不溶于氧化剂的树脂(液态)，例如，
双酚A环氧树脂：         重量计100份
固化剂：                重量计10份
(2)抗机械加工冲击的缓冲剂，
SiO2(平均颗粒直径1～3μm)：重量计10～30份
(3)其它添加剂：少许
在准备好(1)～(3)所指的这些材料并将它的混合以液态充分弥散后，用屏蔽涂敷法或丝网印刷法，在形成有内部电路图形3、3的绝缘基片2的上和下两个表面2a，2b上涂敷该混合物。此后，在炉中，以150℃的温度对涂层加热固化40分钟，结果形成内绝缘层40B、40B。然后，用与前文所述相同的方法，形成具有与绝缘层4相同组分的外绝缘层40A。
然后通过照射激光束来形成不通孔50，其方法与参照图3(c)的前述方法相同以便暴露内部图形3。由激光束提供不通孔50，其中，因为SiO2的颗粒直径(低于8μm，平均颗粒直径；1～3μm)小于碳酸钙颗粒直径，并且内绝缘层40B中SiO2组分的比例小于绝缘层40A中所含碳酸钙的比例，所以，钻进内绝缘层40B形成不通孔50比钻进外绝缘层40A形成不通孔要容易。
在粗糙化过程中，内绝缘层40B也被高锰酸钾溶液粗糙化到一定程度，所以，在接下来的外电路图形7的形成过程中并没有产生不利影响。
另外，外电路图形7与充分粗糙化3的外绝缘层40A是紧密粘附的，同时与不通孔50内的内电路图形3也是紧密粘附的。这样，外电路图形7的粘附性是相当紧固的。
附带说明一下，与第一实施例相同，分布于外绝缘层40A中的碳酸钙粉末颗粒直径小于15μm，(平均颗粒直径：1～5μm，最好2～4μm)。相对于100(重量计)份的树脂，将碳酸钙的含量限制在15～35(重量计)份。通过抑制高锰酸钾处理液的渗透，可有效地防止外部和内部绝缘层40A，40B的分离。
第三实施例
图5是本发明多层电路板一侧的剖面图。
在本实施例中，通过如图3(A)～3(F)所示的制造工艺，在绝缘基片2的上和下两个表面上形成由导电层构成的四层印刷电路图形(相应于图2所示的内部电路图形3、3和外部电路图形7、7)后，再在其上形成另外四层印刷电路图形，从而形成八层印刷电路图形。
具体地说，用与图3(A)～3(F)所示相同的方法，在基片2的上和下表面上形成第一内部电路图形11，通过涂敷和热固化，在第一内部电路图形11上形成厚为50～100μm的第一绝缘层12，此后，通过照射激光束在第一绝缘层12中形成V-字锥形的不通孔13a，用以暴露出第一内部电路图形。在粗糙化处理后，在基片2的期望位置处形成通孔(未示出)。这样，通过形成第二内部电路图形13，可在第一绝缘层12上获得有导电层的不通孔13a。
用与上述方法相同的方法，依次形成第二绝缘层14。第三内部电路图形15，第三绝缘层16和外部电路图形17，从而形成第三实施例的多层电路板10。在多层电路板10中，数字标记17a、17b表示连接第三内部电路图形15与外部电路图形17的不通孔，不通孔17b还有另外一个的作用就是与连接第二内部电路图形13与第三内部电路图形15的不通孔15a电连接。
不通孔17c构成外部电路图形17与第二内部电路图形13的电连接，不通孔17d构成外部电路图形17与第一、第二和第三内部电路图形11、13和15的电连接。不言而喻，这些内部和外部电路图形可通过不通孔以任何方式相互连接。
在期望的位置形成内部和外部电路图形(11、13、15和17)的电连接用的不通孔(13a、15a、17a-17d)，如下所述控制激光束。在绝缘层(12、14、16)上可形成电连接相邻电路图形的不通孔(13a、15a、17a、17b)，通过调节激光束的焦点使它们具有期望的V-字锥形形状。可形成电连接顶部的外部电路图17与底部的第一内部电路图形11的不通孔17d，通过调节激光束的能量密度使之具有期望的V-字锥形形状，其中外部和内部电路图形位于多层电路板10之中，因为不通孔17d具有V-字锥形形状，使得在这些电路图形上形成的内部电路图形中的不通孔的直径较大。
第四实施例
图6是表示本发明第四实施例的多层电路板的剖面图。
在本实施例中，除了用绝缘层{120(120A、120B)、140(140A、140B)、160(160A、160B)}代替绝缘层12、14、16外，多层印刷电路板100有与第三实施例多层电路板相同的结构，其中，每个绝缘层120、140、160都用是两种绝缘层的层叠结构，即，如第二实施例所述的外绝缘层(120A、140A、160A)和内绝缘层(120B、140B、160B)。这种结构及其制造方法和优点与第二和第三实施例是一样的。因此，为了简化，这里不再对此进行详细说明。
根据本发明的第三和第四实施例，可在电源图形或地图形之下很容易地设置信号传输图形，例如，将第一内部电路图形定为信号传输图形，可选择第二内部电路图形或第三内部电路图形作电源图形或地图形。这便可防止由信号传输图形发生的干扰对周围器件的有害影响。
总之，根据本发明的多层电路板及制造方法，可提供一种多层电路板及其制造方法，能够不用象重铬酸和氟化钠这样的有害材料而用无害氧化剂，来使绝缘层表面和不通孔及通孔内壁的表面粗糙化，所以，在氧化过程(粗糙过程)中没有任何问题，并可能使用多功能的加工处理系统，从而因没有环境污染问题和不需要废水处理的大量花费可降低生产成本。
另外，通过安全使用不通孔，可将在基片上形成的内部电路图形与在介于内部和外部电路图形间的绝缘层上形成的外部电路图形电连接，并可提供有高的部件安装密度、良好功能、高可靠性和高性能价格比的多层印刷电路板。
再有，根据本发明的第三和第四实施例，可容易地将信号传输图形定位于电源图形或地图形之下，例如，确定第一内部电路图形作信号传输图形，选择第二或第三内部电路图形作电源图形或地图形，这便可防止由信号传输图形产生的干扰对周围元件的不利影响。

Claims (10)

1.一种多层印刷电路板，包括：
电绝缘的基片；
在基片的至少一个表面上形成的第一电路图形；
在基片上形成的用来覆盖第一电路图形的绝缘层，该绝缘层包括一种由双酚A环氧树脂组成的树脂，碳酸钙粉末和作为防震剂的聚丁二烯，其中扩散在所述树脂中的所述碳酸钙粉末具有1-5微米的平均颗粒大小，重量比为15-35重量单位的碳酸钙粉末对100重量单位的树脂，并且其中聚丁二烯的重量比为10-20重量单位的聚丁二烯比100重量单位树脂；
在该绝缘层中形成的不通孔，抵及第一电路图形以暴露第一电路图形的表面；和
在绝缘层上和不通孔的内壁上形成的第二电路图形，以便通过不通孔将第一电路图形与第二电路图形电连接。
2.根据权利要求1所述的多层印刷电路板，其特征在于，所述不通孔具有和基片表面成45度到85度角的V-字锥形形状。
3.多层印刷电路板，包括：
电绝缘的基片；
在基片的至少一个表面上形成的第一电路图形；
在基片上形成的用来覆盖第一电路图形的第一绝缘层；
在第一绝缘层中形成不通孔，抵及第一电路图形以暴露第一电路图形的表面；和
在第一绝缘层上和第一不通孔的内壁上形成的第二电路图形，以便通过第一不通孔将第一电路图形与第二电路图形电连接；
在第一绝缘层上形成的第二绝缘层，以覆盖第二电路图形；
在第二绝缘层中提供的第二不通孔，抵及第二电路图形以暴露第二电路图形的表面；和
在第二绝缘层和第一绝缘层中提供的第三不通孔，抵及第一电路图形，以暴露第一电路图形的表面；
在第二绝缘层上和第二不通孔的内壁上形成的第三电路图形，以便通过第二不通孔将第二电路图形与第三电路图形电连接；并且提供在第二绝缘层上和第三不通孔的内壁上，以便通过第三不通孔将第一电路图形与第三电路图形电连接；和
其中第一绝缘层和第二绝缘层包括由双酚A环氧树脂组成的树脂，碳酸钙粉末和作为防震剂的聚丁二烯，其中扩散在所述树脂中的所述碳酸钙粉末具有1-5微米的平均颗粒大小，重量比为15-35重量单位的碳酸钙粉末对100重量单位的树脂，并且其中聚丁二烯的重量比为10-20重量单位的聚丁二烯比100重量单位树脂。
4.根据权利要求3的多层印刷电路板，其中第一不通孔，第二不通孔和第三不通孔具有和基片表面成45度到85度角的V-字锥形形状。
5.一种多层印刷电路板的制造方法，该方法包括以下步骤：
在电绝缘的基片的至少一个表面上形成第一导电层；
通过蚀刻第一导电层，形成第一电路图形；
在基片上形成绝缘层，用以覆盖第一电路图形，绝缘层包括由双酚A环氧化树脂组成的树脂，碳酸钙粉末和作为防震剂的聚丁二烯，其中所述碳酸钙粉末颗粒直径低于15微米并且扩散在树脂中的平均颗粒大小为1-5微米，重量比为15-35重量单位的碳酸钙粉末对100重量单位的树脂，并且其中所述聚丁二烯的重量比为10-20重量单位的聚丁二烯对100重量单位的树脂；
通过从绝缘层的外部照射激光束，在绝缘层中形成不通孔，使其抵及第一电路图形，用以使第一电路图形的表面暴露；
用氧化剂使绝缘层表面和不通孔的孔壁表面粗糙化，其中碳酸钙是可溶的而所述树脂不溶于包括高锰酸钾和氢氧化钠的所述氧化剂；
在粗糙的绝缘层表面和不通孔的粗糙孔壁表面上形成第二导电层；
通过蚀刻第二导电层，形成第二电路图形。
6.一种制造多层印刷电路板的方法，该方法包括以下步骤：
在电绝缘的基片的至少一个表面上形成第一导电层；
通过蚀刻第一导电层，形成第一电路图形；
在基片上形成内部绝缘层，用以覆盖第一电路图形，所述内部绝缘层包括不溶于氧化剂的树脂和分布在所述树脂中的SiO2的粉末，SiO2粉末的平均颗粒直径为1-3微米，SiO2粉末的含量比为15-35重量单位SiO2粉末比100重量单位的树脂；
在内绝缘层上形成外绝缘层，外绝缘层包括由双酚A环氧树脂组成的树脂，碳酸钙末和作为防震剂的聚丁二烯，其中，所述碳酸钙粉末颗粒直径低于15微米并且扩散在树脂中的平均颗粒大小为1-5微米，重量比为15-35重量单位的碳酸钙粉末对100重量单位的树脂，并且其中所述聚丁二烯的重量比为10-20重量单位的聚丁二烯对100重量单位的树脂；
通过从外绝缘层外部照射激光束在内外绝缘中形成不通孔，该不通孔抵及第一电路图形，使第一电路图形的表面暴露；
用氧化剂使外绝缘层的表面和不通孔的孔壁表面粗糙化，其中碳酸钙是可溶的而双酚A环氧树脂不溶于包括高锰酸钾和氢氧化钠的所述氧化剂；
在粗糙的外绝缘层表面和不通孔的粗糙孔壁表面上形成第二导电层；及
通过蚀刻第二导电层，形成第二电路图形。
7.根据权利要求5或6的多层印刷电路板制造方法，其特征在于，所说激光束为短脉冲CO2激光束。
8.一种多层印刷电路板，包括：
电绝缘的基片；
在基片的至少一个表面上形成的第一电路图形；
在基片上形成的用来覆盖第一电路图形的第一绝缘层；
在第一绝缘层中形成的第一不通过孔，抵及第一电路图形以暴露第一电路图形的表面；和
在第一绝缘层上和第一不通孔的内壁上形成的第二电路图形，以便通过第一不通孔将第一电路图形与第二电路图形电连接；
在第一绝缘层上形成的第二绝缘层，以覆盖第二电路图形；
在第二绝缘层中提供的第二不通孔，抵及第二电路图形以暴露第二电路图形的表面；和
在第二绝缘层上和第二不通孔的内壁上形成的第三电路图形，以便通过第二不通孔将第二电路图形与第三电路图形电连接；
在第二绝缘层上提供第三绝缘层，以覆盖第三电路图形；
在第三绝缘层提供第三不通孔，抵及第三电路图形，以暴露第三电路图形的表面；
在第三绝缘层和第三不通孔的内壁上提供第四电路图形，以通过第三不通孔电连接第三电路图形到第四电路图形；和
其中第一绝缘层，第二绝缘层和第三绝缘层包括由双酚A环氧树脂组成的树脂，碳酸钙粉末和作为防震剂的聚丁二烯，其中，所述碳酸钙粉末扩散在树脂中的平均颗粒大小为1-5微米，重量比为15-35重量单位的碳酸钙粉末对100重量单位的树脂，并且其中所述聚丁二烯的重量比为10-20重量单位的聚丁二烯比100重量单位的树脂。
9.根据权利要求8所述的多层印刷电路板进一步包括，第四不通孔，第五不通孔和第六不通孔中的至少一个；
其中在第一绝缘层，第二绝缘层和第三绝缘层上提供第四不通孔，抵及第一电路图形，以暴露第一电路图形的表面；
在第一绝缘层和第二绝缘层提供第五不通孔，抵及第一电路图形，以暴露第一电路图形的表面；
其中在第二绝缘层和第三绝缘层提供第六不通孔，抵及第二电路图形，以暴露第二电路图形的表面；
其中当有第四不通孔时，在第三绝缘孔和第四不通孔的内壁进一步提供第四电路图形，以经过第四不通孔将第一电路图形电连接到第四电路图形，当存在第五不通孔时，在第二绝缘层和第五不通孔的内壁提供第三电路图形，以经过第五不通孔将第一电路图形电连接到第三电路图形，并且，其中当存在第六不通孔时，在第三绝缘层和第六不通孔的内壁提供第四电路图形，以经过第六不通孔将第二电路图形电连接到第四电路图形。
10.根据权利要求9所述的多层印刷电路板，其中第一不通孔，第二不通孔，第三不通孔，第四不通孔，第五不通孔和第六不通孔具有和基片表面成45度到85度角的V-字锥形形状。
CN96108905A 1995-04-28 1996-04-27 多层印刷电路板及其制造方法 Expired - Fee Related CN1092918C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP129535/95 1995-04-28
JP12953595 1995-04-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB011230401A Division CN1184865C (zh) 1995-04-28 1996-04-27 多层印刷电路板及其制造方法

Publications (2)

Publication Number Publication Date
CN1141570A CN1141570A (zh) 1997-01-29
CN1092918C true CN1092918C (zh) 2002-10-16

Family

ID=15011928

Family Applications (2)

Application Number Title Priority Date Filing Date
CN96108905A Expired - Fee Related CN1092918C (zh) 1995-04-28 1996-04-27 多层印刷电路板及其制造方法
CNB011230401A Expired - Fee Related CN1184865C (zh) 1995-04-28 1996-04-27 多层印刷电路板及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB011230401A Expired - Fee Related CN1184865C (zh) 1995-04-28 1996-04-27 多层印刷电路板及其制造方法

Country Status (5)

Country Link
US (1) US6127633A (zh)
JP (1) JP2000188479A (zh)
KR (1) KR100278253B1 (zh)
CN (2) CN1092918C (zh)
TW (1) TW323432B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101106861B (zh) * 2006-07-13 2010-12-22 三星电机株式会社 制造刚性-柔性印刷电路板的方法
CN105744740A (zh) * 2014-12-29 2016-07-06 三星电机株式会社 印刷电路板及其制造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294743B1 (en) * 1995-04-28 2001-09-25 Victor Company Of Japan, Ltd. Multilayer print circuit board and the production method of the multilayer print circuit board
CN1971899B (zh) 1997-10-17 2010-05-12 揖斐电株式会社 封装基板
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
WO1999044403A1 (fr) * 1998-02-26 1999-09-02 Ibiden Co., Ltd. Carte a circuits imprimes multicouche avec structure de trous d'interconnexion pleins
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
US6400028B1 (en) * 1998-07-20 2002-06-04 Intel Corporation Alignment of vias in circuit boards or similar structures
US6613986B1 (en) * 1998-09-17 2003-09-02 Ibiden Co., Ltd. Multilayer build-up wiring board
US20020017855A1 (en) * 1998-10-01 2002-02-14 Complete Substrate Solutions Limited Visual display
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2000294922A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd 多層プリント配線板用の絶縁樹脂組成物
EP2086299A1 (en) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US6492600B1 (en) * 1999-06-28 2002-12-10 International Business Machines Corporation Laminate having plated microvia interconnects and method for forming the same
DE60027141T2 (de) 1999-10-26 2006-12-28 Ibiden Co., Ltd., Ogaki Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte
KR100346400B1 (ko) * 1999-12-16 2002-08-01 엘지전자주식회사 다층 인쇄회로기판 및 그 제조방법
JP2001320171A (ja) * 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
JP2005072168A (ja) * 2003-08-22 2005-03-17 Nitto Denko Corp 両面配線回路基板およびその製造方法
US7205483B2 (en) * 2004-03-19 2007-04-17 Matsushita Electric Industrial Co., Ltd. Flexible substrate having interlaminar junctions, and process for producing the same
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
JP2006344697A (ja) * 2005-06-07 2006-12-21 Sharp Corp 多層配線板及びその製造方法
US7572681B1 (en) * 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
JP4503039B2 (ja) * 2006-04-27 2010-07-14 三洋電機株式会社 回路装置
TWI482550B (zh) * 2007-11-22 2015-04-21 Ajinomoto Kk 多層印刷配線板之製造方法及多層印刷配線板
JP2009231596A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 多層配線板、多層配線板ユニット、および電子機器
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
CN103891425B (zh) 2011-10-21 2017-06-13 株式会社村田制作所 多层布线基板、探针卡以及多层布线基板的制造方法
KR20130097481A (ko) * 2012-02-24 2013-09-03 삼성전자주식회사 인쇄회로기판(ｐｃｂ) 및 그 ｐｃｂ를 포함한 메모리 모듈
TWI504322B (zh) * 2012-03-29 2015-10-11 Taiwan Green Point Entpr Co 雙面電路板及其製備方法
DE102013217892A1 (de) * 2012-12-20 2014-06-26 Continental Teves Ag & Co. Ohg Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
CN107251662B (zh) * 2015-02-27 2020-03-10 积水保力马科技株式会社 电路片及电路片的制造方法
JP7106875B2 (ja) * 2018-01-30 2022-07-27 凸版印刷株式会社 ガラスコアデバイスの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537360A (ja) * 1991-07-23 1993-02-12 Fujitsu Ltd 計数装置
EP0620703A1 (en) * 1993-04-12 1994-10-19 Ibiden Co, Ltd. Resin compositions and printed circuit boards using the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
JP2586777B2 (ja) * 1992-04-30 1997-03-05 日本ビクター株式会社 多層印刷配線板の製造方法
JPH06232554A (ja) * 1993-01-29 1994-08-19 Victor Co Of Japan Ltd 多層印刷配線板の製造方法
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
US5434751A (en) * 1994-04-11 1995-07-18 Martin Marietta Corporation Reworkable high density interconnect structure incorporating a release layer
US5652055A (en) * 1994-07-20 1997-07-29 W. L. Gore & Associates, Inc. Matched low dielectric constant, dimensionally stable adhesive sheet

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537360A (ja) * 1991-07-23 1993-02-12 Fujitsu Ltd 計数装置
EP0620703A1 (en) * 1993-04-12 1994-10-19 Ibiden Co, Ltd. Resin compositions and printed circuit boards using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101106861B (zh) * 2006-07-13 2010-12-22 三星电机株式会社 制造刚性-柔性印刷电路板的方法
CN105744740A (zh) * 2014-12-29 2016-07-06 三星电机株式会社 印刷电路板及其制造方法

Also Published As

Publication number Publication date
CN1338889A (zh) 2002-03-06
KR100278253B1 (ko) 2001-02-01
CN1184865C (zh) 2005-01-12
US6127633A (en) 2000-10-03
JP2000188479A (ja) 2000-07-04
TW323432B (zh) 1997-12-21
CN1141570A (zh) 1997-01-29

Similar Documents

Publication Publication Date Title
CN1092918C (zh) 多层印刷电路板及其制造方法
US6204456B1 (en) Filling open through holes in a multilayer board
US6114019A (en) Circuit board assemblies having filled vias free from bleed-out
US6555762B2 (en) Electronic package having substrate with electrically conductive through holes filled with polymer and conductive composition
US5891606A (en) Method for forming a high-density circuit structure with interlayer electrical connections method for forming
CN1209814C (zh) 具有电镀电阻器的印刷电路板的制造方法
CN102318452A (zh) 布线板用树脂组合物，布线板用树脂片，复合体，复合体的制造方法及半导体装置
CN100505991C (zh) 制造印刷电路板的方法以及印刷电路板
CN1790684A (zh) 具有窗的球栅阵列基板及其制造方法
CN1838855A (zh) 电路基底和制法及利用其的多层电路结构和信息处理系统
WO1991014015A1 (en) Method and materials for forming multi-layer circuits by an additive process
CN1535106A (zh) 多层印刷电路板的制造方法
CN1863438A (zh) 用于制造嵌入电子元件的印刷电路板的方法
CN1784121A (zh) 制造具有薄核心层的印刷电路板的方法
US6294744B1 (en) Multilayer print circuit board and the production method of the multilayer print circuit board
US7910156B2 (en) Method of making circuitized substrate with selected conductors having solder thereon
CN1893765B (zh) 多层印刷电路板、阻焊配方、多层印刷电路板的制造方法和半导体器件
CN1744794A (zh) 一种阶梯状印刷电路板及其制造方法
CN1689381A (zh) 具有整体镀覆电阻器的印刷电路板的制造方法
JP3361427B2 (ja) 多層印刷配線板及びその製造方法
JP3724468B2 (ja) 多層印刷配線板
CN1162056C (zh) 印刷线路板
JP3731360B2 (ja) 多層プリント配線板の製造方法
KR100632579B1 (ko) 인쇄회로기판의 비아홀 형성방법
JP3770529B2 (ja) 多層印刷配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MEIKO CO., LTD.

Free format text: FORMER OWNER: VICTOR COMPANY OF JAPAN

Effective date: 20080606

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080606

Address after: Kanagawa

Patentee after: Meiko Electronics Co., Ltd.

Address before: Kanagawa

Patentee before: Victory Co., Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20021016

Termination date: 20140427