CN109075761A - 压电振动器件 - Google Patents

压电振动器件 Download PDF

Info

Publication number
CN109075761A
CN109075761A CN201780023867.0A CN201780023867A CN109075761A CN 109075761 A CN109075761 A CN 109075761A CN 201780023867 A CN201780023867 A CN 201780023867A CN 109075761 A CN109075761 A CN 109075761A
Authority
CN
China
Prior art keywords
bond pattern
containment member
vibration
film
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780023867.0A
Other languages
English (en)
Other versions
CN109075761B (zh
Inventor
石野悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daishinku Corp
Original Assignee
Daishinku Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016181256A external-priority patent/JP6696378B2/ja
Application filed by Daishinku Corp filed Critical Daishinku Corp
Publication of CN109075761A publication Critical patent/CN109075761A/zh
Application granted granted Critical
Publication of CN109075761B publication Critical patent/CN109075761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02133—Means for compensation or elimination of undesirable effects of stress
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02102—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0523—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0552—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the device and the other elements being mounted on opposite sides of a common substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1035—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by two sealing substrates sandwiching the piezoelectric layer of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/19—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of quartz
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device

Abstract

晶体谐振器(101)中设置有，形成有第一激励电极及第二激励电极的压电振动片(2)、将压电振动片(2)的第一激励电极覆盖的第一密封构件(3)、及将压电振动片(2)的第二激励电极覆盖的第二密封构件(4)，第一密封构件(3)与压电振动片(2)相接合，第二密封构件(4)与压电振动片(2)相接合，从而形成将包含第一激励电极和第二激励电极的压电振动片(2)的振动部气密密封的内部空间(13)。第一密封构件(3)及第二密封构件(4)的两方均在与压电振动片(2)接合的接合面的相反侧的面上形成有镀膜(51、52)。

Description

压电振动器件
技术领域
本发明涉及一种压电振动器件。
背景技术
近年，各种电子设备朝着工作频率高频化、封装体小型化(特别是低矮化)的方向发展。因此，随着高频化及封装体小型化，要求压电振动器件(例如，晶体谐振器、晶体振荡器等)也能应对高频化及封装体小型化。
这样的压电振动器件中，其壳体由近似长方体形状的封装体构成。该封装体包括例如由玻璃或石英晶体构成的第一密封构件及第二密封构件、和例如由石英晶体构成并在两个主面上形成有激励电极的压电振动片，且第一密封构件与第二密封构件间通过压电振动片而层叠接合。并且，配置在封装体内部(内部空间)的压电振动片的振动部(激励电极)被气密密封(例如，专利文献1)。以下，将这样的压电振动器件的层叠形态称为三明治结构。
另外，在压电振动器件的安装方法中，有引线键合及焊接安装等，作为适合于焊接安装的外部电极端子，例如有在溅射膜上施镀的外部电极端子(参照专利文献2、3)。
将三明治结构的压电振动器件安装于电路基板时所使用的安装方法可由使用者适宜地选择，当然，也可以考虑适用焊接安装的情况。
另一方面，三明治结构的压电振动器件是对应于封装体小型化(特别是低矮化)的器件，因而，与以往的普通结构的压电振动器件相比，其很大程度地实现了薄型化。
若在薄型化后的三明治结构的压电振动器件上形成镀膜，则因镀膜上产生的内部应力而发生翘曲的问题会显著化。即，用于焊接安装的镀膜被形成在压电振动器件的外部电极端子上，而外部电极端子形成在压电振动器件的单面上，因而，镀膜上产生的内部应力会使压电振动器件发生翘曲。厚度较厚的现有结构的压电振动器件中一般不会发生造成问题的翘曲，但薄型化后的三明治结构的压电振动器件由于抗翘曲力较小，所以不能忽视因镀膜而产生的上述翘曲。
另外，上述翘曲问题不仅仅发生在形成有焊接安装用的镀膜的情况下。即，在被焊接安装的压电振动器件的外部电极端子上形成有用于使焊料附着良好的镀膜以外的层叠膜的情况下，这样的层叠膜上也会产生内部应力，因而或多或少地会发生上述翘曲问题。
【专利文献1】：日本特开2010－252051号公报
【专利文献2】：日本特开2014－239358号公报
【专利文献3】：日本特开2007－031826号公报
发明内容
针对上述技术问题，本发明的目的在于，提供一种能抑制因镀膜等而产生的翘曲的三明治结构的压电振动器件。
为了解决上述技术问题，本发明提供一种压电振动器件，该压电振动器件中设置有，在基板的一个主面上形成有第一激励电极、在所述基板的另一个主面上形成有与所述第一激励电极成对的第二激励电极的压电振动片；将所述压电振动片的所述第一激励电极覆盖的第一密封构件；及将所述压电振动片的所述第二激励电极覆盖的第二密封构件，所述第一密封构件与所述压电振动片相接合，所述第二密封构件与所述压电振动片相接合，从而形成将包含所述第一激励电极和所述第二激励电极的所述压电振动片的振动部气密密封的内部空间，该压电振动器件的特征在于：所述第一密封构件和所述第二密封构件的两方均在与所述压电振动片接合的接合面的相反侧的面上，形成有相同膜结构及膜厚的金属层叠膜。
与现有结构的压电振动器件相比，三明治结构的压电振动器件实现了薄型化，若将焊接安装用的金属层叠膜(例如，在基膜上形成镀膜而构成的金属层叠膜)设置在单侧的面(即，焊接安装面)上，则会因金属层叠膜的应力而发生翘曲问题。基于上述结构，在压电振动器件中，通过对第一密封构件和第二密封构件的两方形成相同膜结构及膜厚的金属层叠膜，使这些金属层叠膜所产生的应力相互抵消，因而能抑制压电振动器件的翘曲。
另外，较佳为，上述压电振动器件被构成为，所述第一激励电极及所述第二激励电极通过通孔而与所述金属层叠膜连接，未采用利用雉堞墙的电极连接。
存在雉堞墙的结构的压电振动器件中，会因镀有金属层叠膜等而使雉堞墙的膜厚增加，从而使器件的纵横尺寸增加。上述结构中，省略了雉堞墙，用通孔实现电极的连接，因而能避免器件的纵横尺寸增加。
另外，上述压电振动器件可被构成为，所述金属层叠膜为底层、阻挡层、焊料附着层、保护层的四层结构，除保护层以外，均为含Ti(钛)层。
基于上述结构，在利用基于溅射的成膜工序和基于蚀刻的图案化工序来形成上述各层的情况下，可利用基于蚀刻的图案化工序来一并形成保护层以外的含钛的三个层，从而能简化制造工序。另外，上述压电振动器件可被构成为，所述金属层叠膜的一部分中具有无电解镀膜。
基于上述结构，由于无电解镀层的层厚较厚，翘曲问题较为显著，因而更适于采用本发明。
另外，上述压电振动器件可被构成为，在所述第一密封构件与所述压电振动片之间、及所述压电振动片与所述第二密封构件之间，将所述压电振动片的振动部气密密封的密封部被形成为，俯视为将所述振动部包围的环形，所述密封部、及成膜有所述无电解镀膜的基底图案为钛－金层。
三明治结构的压电振动器件中，通过第一密封构件、压电振动片及第二密封构件的接合，压电振动片的振动部被气密密封。在此情况下，通过设置由钛－金层构成的密封部，并使第一密封构件、压电振动片及第二密封构件上分别形成的接合用金属图案(钛－金层)相叠合地进行扩散接合，便能不另外使用粘合剂等地进行接合。另外，通过对无电解镀膜的基底图案采用与密封部相同的钛－金层，能简化工序。
另外，上述压电振动器件可被构成为，所述第一密封构件上安装有I C芯片，所述第一密封构件上形成的所述金属层叠膜包含用于安装所述I C芯片的安装端子及布线，所述第二密封构件上形成的所述金属层叠膜包含用于将该压电振动器件安装于电路基板的外部电极端子。
基于上述结构，能将本发明应用于安装IC芯片的晶体振荡器。
发明效果：
本发明的压电振动器件通过在三明治结构的器件中对第一密封构件和第二密封构件的两方形成相同膜结构及膜厚的金属层叠膜，使这些金属层叠膜所产生的应力相互抵销，因而能获得减小压电振动器件中的翘曲的效果。
附图说明
图1是示意性地表示实施方式一所涉及的晶体谐振器的各构成部分的概要结构图。
图2是示意性地表示实施方式一所涉及的晶体振荡器的各构成部分的概要结构图。
图3是实施方式一所涉及的晶体谐振器的第一密封构件的概要俯视图。
图4是实施方式一所涉及的晶体谐振器的第一密封构件的概要仰视图。
图5是实施方式一所涉及的晶体谐振器的晶体振动片的概要俯视图。
图6是实施方式一所涉及的晶体谐振器的晶体振动片的概要仰视图。
图7是实施方式一所涉及的晶体谐振器的第二密封构件的概要俯视图。
图8是实施方式一所涉及的晶体谐振器的第二密封构件的概要仰视图。
图9是示意性地表示实施方式二所涉及的晶体谐振器的各构成部分的概要结构图。
图10是示意性地表示实施方式二所涉及的晶体振荡器的各构成部分的概要结构图。
图11是表示实施方式二所涉及的晶体谐振器中的外部电极端子的详细结构的截面图。
图12是示意性地表示实施方式三所涉及的晶体谐振器的各构成部分的概要结构图。
图13是示意性地表示实施方式三所涉及的晶体振荡器的各构成部分的概要结构图。
图14是实施方式三所涉及的晶体谐振器的第一密封构件的概要俯视图。
图15是实施方式三所涉及的晶体谐振器的第一密封构件的概要仰视图。
图16是实施方式三所涉及的晶体谐振器的晶体振动片的概要俯视图。
图17是实施方式三所涉及的晶体谐振器的晶体振动片的概要仰视图。
图18是实施方式三所涉及的晶体谐振器的第二密封构件的概要俯视图。
图19是实施方式三所涉及的晶体谐振器的第二密封构件的概要仰视图。
图20是表示实施方式三所涉及的晶体谐振器的第一密封构件的变形例的概要仰视图。
图21是表示实施方式三所涉及的晶体谐振器的晶体振动片的变形例的概要俯视图。
图22是表示实施方式三所涉及的晶体谐振器的晶体振动片的变形例的概要仰视图。
图23是表示实施方式三所涉及的晶体谐振器的第二密封构件的变形例的概要俯视图。
＜附图标记说明＞
101、101’、101” 晶体谐振器(压电振动器件)
102、102’、102” 晶体振荡器(压电振动器件)
2 晶体振动片(压电振动片)
3 第一密封构件
4 第二密封构件
5 IC芯片
12 封装体
13 内部空间
15a、15b 接合材料(第一环形部)
15c、15d 接合材料(第二环形部)
16a～16d、17a～17d 接合材料(导电图案)
111～125 第一～第十五通孔
22 振动部
23 外框部
24 连结部
221 第一激励电极
222 第二激励电极
251 振动侧第一接合图案
252 振动侧第二接合图案
253 振动侧第三接合图案
254 振动侧第四接合图案
37，37’ 电极图案(基底图案)
321 密封侧第一接合图案
322 密封侧第三接合图案
421 密封侧第二接合图案
422 密封侧第四接合图案
433～436 第一～第四外部电极端子(基底图案)
433’～436’ 第一～第四外部电极端子(基底图案)
4331 底层
4332 阻挡层
4333 焊料附着层
4334 保护层
51、52 镀膜(无电解镀膜)
具体实施方式
＜实施方式一＞
以下，参照附图对本发明的实施方式进行说明。
图1是示意性地表示晶体谐振器101的结构的概要结构图，图2是示意性地表示晶体振荡器102的结构的概要结构图。另外，图2所示的晶体振荡器102是在图1所示的晶体谐振器101的顶面安装了IC芯片5后的结构。作为电子部件元件的IC芯片5是与晶体谐振器101一起构成振荡电路的单芯片集成电路元件。本发明的压电振动器件可以是晶体谐振器，也可以是晶体振荡器。首先，对本实施方式所涉及的晶体谐振器101的结构进行说明。
－晶体谐振器－
本实施方式所涉及的晶体谐振器101如图1所示，设置有晶体振动片(压电振动片)2、第一密封构件3、及第二密封构件4。晶体谐振器101中，晶体振动片2与第一密封构件3相接合，晶体振动片2与第二密封构件4相接合，从而构成三明治结构的封装体12。第一密封构件3以将晶体振动片2的一个主面211上形成的第一激励电极221(参照图5)覆盖的状态与晶体振动片2相接合。第二密封构件4以将晶体振动片2的另一个主面212上形成的第二激励电极222(参照图6)覆盖的状态与晶体振动片2相接合。
晶体谐振器101中，通过使晶体振动片2的两个主面(一个主面211、另一个主面212)分别与第一密封构件3、第二密封构件4接合，而形成了封装体12的内部空间13，在内部空间13内，包含第一激励电极221及第二激励电极222的振动部22(参照图5、图6)被气密密封。本实施方式所涉及的晶体谐振器101例如采用1.0×0.8mm的封装体尺寸，从而实现了小型化和薄型化。
下面，结合图1及图3～图8，对上述晶体谐振器101的各构成部分进行说明。在此，有关晶体振动片2、第一密封构件3、及第二密封构件4，分别对构件个体的结构进行说明。
晶体振动片2是由石英晶体构成的压电基片，如图5、图6所示，其两个主面211、212被加工(镜面加工)成平坦平滑面。本实施方式中，采用进行厚度剪切振动的AT切石英晶体片作为晶体振动片2。图5、图6所示的晶体振动片2中，晶体振动片2的两个主面211、212在XZ’平面上。该XZ’平面中，晶体振动片2的短边方向与X轴方向一致，晶体振动片2的长边方向与Z’轴方向一致。另外，AT切是指，人工石英晶体的三个晶轴，即电轴(X轴)、机械轴(Y轴)、及光轴(Z轴)中，以相对Z轴绕X轴转动了35°15′的倾斜角度进行切割的加工方法。AT切石英晶体片中，X轴与石英晶体的晶轴一致。Y’轴及Z’轴与相对石英晶体的晶轴的Y轴及Z轴分别倾斜了35°15′的轴一致。Y’轴方向及Z’轴方向相当于对AT切石英晶体片进行切割时的切割方向。
晶体振动片2的两个主面211、212上形成有一对激励电极(第一激励电极221、第二激励电极222)。晶体振动片2具有，被形成为近似矩形的振动部22、包围着该振动部22的外周的外框部23、将振动部22与外框部23连结的连结部24，振动部22、连结部24、及外框部23被构成为一体。本实施方式中，连结部24只设置在振动部22与外框部23之间的一个部位，未设置连结部24的部位为空隙22b。另外，虽未图示，但振动部22及连结部24被加工为比外框部23更薄。通过这样使外框部23与连结部24厚度不同，能使外框部23的固有振动频率与连结部24的压电振动频率不同。由此，外框部23不容易与连结部24的压电振动产生共振。
连结部24只从位于振动部22的+X方向及－Z’方向的一个角部22a朝着－Z’方向延伸(突出)至外框部23。如此，由于振动部22的外周端部中，压电振动的位移较小的角部22a上设置有连结部24，所以，与在角部22a以外的部位(边的中央部)设置连结部24的情况相比，能防止压电振动经由连结部24而泄漏到外框部23，从而能使振动部22更高效地进行压电振动。
第一激励电极221设置在振动部22的一个主面侧，第二激励电极222设置在振动部22的另一个主面侧。第一激励电极221、第二激励电极222上连接着引出电极(第一引出电极223、第二引出电极224)。第一引出电极223从第一激励电极221被引出，然后经由连结部24而与外框部23上形成的连接用接合图案131相连。第二引出电极224从第二激励电极222被引出，然后经由连结部24而与外框部23上形成的连接用接合图案115c相连。第一激励电极221及第一引出电极223由在一个主面211上进行物理气相沉积而形成的基底P VD膜、和在该基底PVD膜上进行物理气相沉积而层叠形成的电极PV D膜构成。第二激励电极222及第二引出电极224由在另一个主面212上进行物理气相沉积而形成的基底PVD膜、和在该基底PVD膜上进行物理气相沉积而层叠形成的电极PVD膜构成。
在晶体振动片2的两个主面211、212上，分别设置有用于将晶体振动片2与第一密封构件3及第二密封构件4接合的振动侧密封部25。振动侧密封部25由在晶体振动片2的一个主面211上形成的振动侧第一接合图案251、和在另一个主面212上形成的振动侧第二接合图案252构成。振动侧第一接合图案251及振动侧第二接合图案252被设在上述外框部23上，并被形成为俯视呈环形。第一激励电极221及第二激励电极222未与振动侧第一接合图案251及振动侧第二接合图案252电连接。
振动侧第一接合图案251由在一个主面211上进行物理气相沉积而形成的基底PVD膜2511、和在基底PVD膜2511上进行物理气相沉积而层叠形成的电极PVD膜2512构成。振动侧第二接合图案252由在另一个主面212上进行物理气相沉积而形成的基底PVD膜2521、和在基底PVD膜2521上进行物理气相沉积而层叠形成的电极PVD膜2522构成。即，振动侧第一接合图案251与振动侧第二接合图案252具有相同结构，都是由多个层在两个主面211、212上层叠而构成的，从其最下层侧起蒸镀形成有Ti(钛)层和Au(金)层。如此，振动侧第一接合图案251和振动侧第二接合图案252中，基底PVD膜2511、2521由单一的材料(Ti)构成，电极PV D膜2512、2522由单一的材料(Au)构成，电极PVD膜2512、2522比基底PVD膜2511、2521更厚。另外，晶体振动片2的一个主面211上形成的第一激励电极221与振动侧第一接合图案251厚度相同，第一激励电极221和振动侧第一接合图案251的表面由相同金属构成。同样，晶体振动片2的另一个主面212上形成的第二激励电极222与振动侧第二接合图案252厚度相同，第二激励电极222和振动侧第二接合图案252的表面由相同金属构成。另外，振动侧第一接合图案251和振动侧第二接合图案252为非锡图案。
在此，通过对第一激励电极221、第一引出电极223及振动侧第一接合图案251采用相同结构，能用同一工序将它们一并形成。同样，通过对第二激励电极222、第二引出电极224及振动侧第二接合图案252采用相同结构，能用同一工序将它们一并形成。详细而言，通过利用真空蒸镀或溅射、离子电镀、MBE(分子束外延)、激光烧蚀等PVD法(例如，光刻等加工中的图案化用的膜形成法)形成基底PVD膜或电极PVD膜，而一并进行膜形成，能减少制造工序从而降低造价。
另外，晶体振动片2上，如图5、图6所示那样形成有将一个主面211与另一个主面212之间贯通的五个通孔(第一～第五通孔111～115)。第一～第四通孔111～114被形成在，晶体振动片2的外框部23上的晶体振动片2的四个角落(角部)的区域中。第五通孔115被形成在晶体振动片2的外框部23上的晶体振动片2的振动部22的Z’轴方向的一侧(图5、图6中是－Z’方向侧)。
第一通孔111与第一密封构件3的第六通孔116及第二密封构件4的第十二通孔122相连。第二通孔112与第一密封构件3的第七通孔117及第二密封构件4的第十三通孔123相连。第三通孔113与第一密封构件3的第八通孔118及第二密封构件4的第十四通孔124相连。第四通孔114与第一密封构件3的第九通孔119及第二密封构件4的第十五通孔125相连。第五通孔115与从第二激励电极222引出的第二引出电极224相连，并经由布线图案33与第一密封构件3的第十通孔120相连。
第一～第五通孔111～115中，沿着该第一～第五通孔111～115各自的内壁面形成有，用于将一个主面211上形成的电极与另一个主面212上形成的电极导通的贯通电极111a～115a。并且，第一～第五通孔111～115各自的中央部分成为将一个主面211与另一个主面212之间贯通的中空状态的贯通部分111b～115b。在第一～第五通孔111～115各自的外围形成有连接用接合图案111c～115c。连接用接合图案111c～115c被设置在晶体振动片2的两个主面211、212上。
连接用接合图案111c～115c的结构与振动侧第一接合图案251、振动侧第二接合图案252相同，可用与形成振动侧第一接合图案251、振动侧第二接合图案252的工序相同的工序来形成连接用接合图案111c～115c。具体而言，连接用接合图案111c～115c由在晶体振动片2的两个主面211、212上进行物理气相沉积而形成的基底PVD膜、和在该基底PVD膜上进行物理气相沉积而层叠形成的电极PVD膜构成。
晶体振动片2的一个主面211及另一个主面212上形成的连接用接合图案111c～114c被设置在晶体振动片2的四个角落(角部)的区域中，与振动侧第一接合图案251及振动侧第二接合图案252相隔规定间隔。晶体振动片2的另一个主面212上形成的连接用接合图案115c在晶体振动片2的外框部23中沿X轴方向延伸，与从第二激励电极222引出的第二引出电极224形成为一体。
另外，晶体振动片2的一个主面211上设置有，与从第一激励电极221引出的第一引出电极223形成为一体的连接用接合图案131。连接用接合图案131被设置在晶体振动片2的外框部23上的晶体振动片2的振动部22的-Z’方向侧。另外，晶体振动片2的一个主面211上设置有连接用接合图案132，该连接用接合图案132在Z’轴方向上位于连接用接合图案131的相反侧的位置，与连接用接合图案131之间夹着晶体振动片2的振动部22。即，在振动部22的Z’轴方向的两侧分别设置有连接用接合图案131、连接用接合图案132。连接用接合图案132在晶体振动片2的外框部23中沿着X轴方向延伸。
另外，晶体振动片2的一个主面211中，在晶体振动片2的外框部23上的振动部22的X轴方向的两侧，分别设置有连接用接合图案133、连接用接合图案134。连接用接合图案133、134被设置在沿靠晶体振动片2的长边的长边近旁区域中，并沿着Z’轴方向延伸。连接用接合图案133被设置在晶体振动片2的一个主面211上形成的连接用接合图案111c与连接用接合图案113c之间。连接用接合图案134被设置在连接用接合图案112c与连接用接合图案114c之间。
晶体振动片2的另一个主面212上设置有连接用接合图案135，该连接用接合图案135在Z’轴方向上位于连接用接合图案115c的相反侧，与连接用接合图案115c之间夹着晶体振动片2的振动部22。即，在振动部22的Z’轴方向的两侧分别设置有连接用接合图案115c、连接用接合图案135。另外，晶体振动片2的另一个主面212中，在晶体振动片2的外框部23上的振动部22的X轴方向的两侧分别设置有连接用接合图案136、连接用接合图案137。连接用接合图案136、137被设置在沿靠晶体振动片2的长边的长边近旁区域中，并沿Z’轴方向延伸。连接用接合图案136被设置在，晶体振动片2的另一个主面212上形成的连接用接合图案111c与连接用接合图案113c之间。连接用接合图案137被设置在连接用接合图案112c与连接用接合图案114c之间。
晶体谐振器101中，第一～第四通孔111～114及连接用接合图案111c～114c、133、134、136、137被设置为，比振动侧第一接合图案251及振动侧第二接合图案252更靠近外周侧。第五通孔115及连接用接合图案115c、131、132、135被设置为，比振动侧第一接合图案251及振动侧第二接合图案252更靠近内周侧。连接用接合图案111c～115c、131～137未与振动侧第一接合图案251及振动侧第二接合图案252电连接。
对第一密封构件3采用了弯曲刚度(截面二阶矩×杨氏模数)在1000[N·mm2]以下的材料。具体而言，第一密封构件3如图3、图4所示，是由一枚玻璃晶片形成的长方体基板，该第一密封构件3的另一个主面312(与晶体振动片2接合的面)被加工(镜面加工)成平坦平滑面。
该第一密封构件3的另一个主面312上设置有用于与晶体振动片2接合的密封侧第一密封部32。密封侧第一密封部32上形成有用于与晶体振动片2接合的密封侧第一接合图案321。密封侧第一接合图案321被形成为俯视呈环形。
该密封侧第一接合图案321由在第一密封构件3上进行物理气相沉积而形成的基底PVD膜3211、和在基底PVD膜3211上进行物理气相沉积而层叠形成的电极PVD膜3212构成。另外，本实施方式中，对基底PVD膜3211采用钛，对电极PVD膜3212采用金。另外，密封侧第一接合图案321为非锡图案。
如图3、图4所示，第一密封构件3的一个主面311(安装IC芯片5的面)上形成有包含安装振荡器电路元件(即，IC芯片5)的安装垫的六个电极图案37。而且，图3中用虚线虚拟地示出了IC芯片5的安装区域。六个电极图案37分别单独与第六～第十一通孔116～121连接。
第一密封构件3上形成有将一个主面311与另一个主面312之间贯通的六个通孔(第六～第十一通孔116～121)。第六～第九通孔116～119被设置在第一密封构件3的四个角落(角部)的区域中。第十、第十一通孔120、121被设置在图4的A2方向的两侧。
第六通孔116与晶体振动片2的第一通孔111相连。第七通孔117与晶体振动片2的第二通孔112相连。第八通孔118与晶体振动片2的第三通孔113相连。第九通孔119与晶体振动片2的第四通孔114相连。第十通孔120经由布线图案33与晶体振动片2的第五通孔115相连。第十一通孔121与从第一激励电极221引出的第一引出电极223相连。
第六～第十一通孔116～121中，沿着该第六～第十一通孔116～121各自的内壁面形成有，用于将一个主面311上形成的电极与另一个主面312上形成的电极导通的贯通电极116a～121a。并且，第六～第十一通孔116～121各自的中央部分成为将一个主面311与另一个主面312之间贯通的中空状态的贯通部分116b～121b。在第六～第十一通孔116～121各自的外围，形成有连接用接合图案116c～121c。连接用接合图案116c～121c被设置在第一密封构件3的另一个主面312上。
连接用接合图案116c～121c的结构与密封侧第一接合图案321相同，可用与形成密封侧第一接合图案321的工序相同的工序来形成连接用接合图案116c～121c。具体而言，连接用接合图案116c～121c由在第一密封构件3的另一个主面312上进行物理气相沉积而形成的基底PVD膜、和在该基底PVD膜上进行物理气相沉积而层叠形成的电极PVD膜构成。
第六～第九通孔116～119的连接用接合图案116c～119c被设置在第一密封构件3的另一个主面312的四个角落(角部)的区域中，并与密封侧第一接合图案321之间隔开规定间隔。第十通孔120的连接用接合图案120c沿着图4的箭头A1方向延伸，并与布线图案33形成为一体。另外，第一密封构件3的另一个主面312上形成有连接用接合图案138，该连接用接合图案138在箭头A2方向上位于连接用接合图案120c的相反侧，与连接用接合图案120c之间夹着布线图案33。即，布线图案33的箭头A2方向的一侧连接着连接用接合图案120c，另一侧连接着连接用接合图案138。另外，图4的A1方向及A2方向分别与图5的X轴方向及Z’轴方向一致。
另外，第一密封构件3的另一个主面312上，在沿靠第一密封构件3的长边的长边近旁区域中设置有连接用接合图案139、140。连接用接合图案139、140沿着图4的箭头A2方向延伸。连接用接合图案139被设置在，第一密封构件3的另一个主面312上形成的连接用接合图案116c与连接用接合图案118c之间。连接用接合图案140被设置在连接用接合图案117c与连接用接合图案119c之间。
晶体谐振器101中，第六～第九通孔116～119及连接用接合图案116c～119c、139、140被设置为，比密封侧第一接合图案321更靠近外周侧。第十、第十一通孔120、121及连接用接合图案120c、121c、138被设置为，比密封侧第一接合图案321更靠近内周侧。连接用接合图案116c～121c、138～140未与密封侧第一接合图案321电连接。另外，布线图案33也未与密封侧第一接合图案321电连接。
对第二密封构件4采用了弯曲刚度(截面二阶矩×杨氏模数)在1000[N·mm2]以下的材料。具体而言，第二密封构件4如图7、图8所示，是由一枚玻璃晶片形成的长方体基板，该第二密封构件4的一个主面411(与晶体振动片2接合的面)被加工(镜面加工)成平坦平滑面。
该第二密封构件4的一个主面411上设置有用于与晶体振动片2接合的密封侧第二密封部42。密封侧第二密封部42上形成有用于与晶体振动片2接合的密封侧第二接合图案421。密封侧第二接合图案421被形成为俯视呈环形。
该密封侧第二接合图案421由在第二密封构件4上进行物理气相沉积而形成的基底PVD膜4211、和在基底PVD膜4211上进行物理气相沉积而层叠形成的电极PVD膜4212构成。另外，本实施方式中，对基底PVD膜4211采用钛，对电极PVD膜4212采用金。另外，密封侧第二接合图案421为非锡图案。
第二密封构件4的另一个主面412(不与晶体振动片2相向的外侧的主面)上设置有与外部电连接的四个外部电极端子(第一～第四外部电极端子433～436)。第一～第四外部电极端子433～436分别位于第二密封构件4的四个角落(角部)。这些外部电极端子(第一～第四外部电极端子433～436)由在另一个主面412上进行物理气相沉积而形成的基底PVD膜、和在基底PVD膜上进行物理气相沉积而层叠形成的电极PVD膜构成。
如图7、8所示，第二密封构件4上形成有将一个主面411与另一个主面412之间贯通的四个通孔(第十二～第十五通孔122～125)。第十二～第十五通孔122～125被设置在第二密封构件4的四个角落(角部)的区域中。第十二通孔122与第一外部电极端子433及晶体振动片2的第一通孔111相连。第十三通孔123与第二外部电极端子434及晶体振动片2的第二通孔112相连。第十四通孔124与第三外部电极端子435及晶体振动片2的第三通孔113相连。第十五通孔125与第四外部电极端子436及晶体振动片2的第四通孔114相连。
第十二～第十五通孔122～125中，沿着该第十二～第十五通孔122～125各自的内壁面形成有，用于将一个主面411上形成的电极与另一个主面412上形成的电极导通的贯通电极122a～125a。并且，第十二～第十五通孔122～125各自的中央部分成为将一个主面411与另一个主面412之间贯通的中空状态的贯通部分122b～125b。在第十二～第十五通孔122～125各自的外围，形成有连接用接合图案122c～125c。连接用接合图案122c～125c被设置在第二密封构件4的一个主面411上。
连接用接合图案122c～125c的结构与密封侧第二接合图案421的结构相同，可用与形成密封侧第二接合图案421的工序相同的工序来形成连接用接合图案122c～125c。具体而言，连接用接合图案122c～125c由在第二密封构件4的一个主面411上进行物理气相沉积而形成的基底PVD膜、和在该基底PVD膜上进行物理气相沉积而层叠形成的电极PVD膜构成。
第十二～第十五通孔122～125的连接用接合图案122c～125c被设置在第二密封构件4的一个主面411的四个角落(角部)的区域中，并与密封侧第二接合图案421相隔规定间隔。另外，第二密封构件4的一个主面411中，在沿靠第二密封构件4的长边的长边近旁区域中设置有连接用接合图案141、142。连接用接合图案141、142沿着图7的箭头B2方向延伸。连接用接合图案141被设置在，第二密封构件4的一个主面411上形成的连接用接合图案122c与连接用接合图案124c之间。连接用接合图案142被设置在连接用接合图案123c与连接用接合图案125c之间。
另外，第二密封构件4的一个主面411上设置有朝着图7的箭头B1方向延伸的连接用接合图案143、144。连接用接合图案143、144被设置在图7的箭头B2方向的两侧的区域中。连接用接合图案143被设置在第二密封构件4的一个主面411上形成的连接用接合图案122c与连接用接合图案123c之间。连接用接合图案144被设置在连接用接合图案124c与连接用接合图案125c之间。另外，图7的B1方向及B2方向分别与图5的X轴方向及Z’轴方向一致。
晶体谐振器101中，第十二～第十五通孔122～125及连接用接合图案122c～125c、141、142被设置为，比密封侧第二接合图案421更靠近外周侧。连接用接合图案143、144被设置为，比密封侧第二接合图案421更靠近内周侧。连接用接合图案122c～125c、141～144未与密封侧第二接合图案421电连接。
包含晶体振动片2、第一密封构件3、及第二密封构件4的晶体谐振器101中，晶体振动片2与第一密封构件3在使振动侧第一接合图案251和密封侧第一接合图案321相叠合的状态下扩散接合；晶体振动片2与第二密封构件4在使振动侧第二接合图案252和密封侧第二接合图案421相叠合的状态下扩散接合，从而制成三明治结构的封装体12。由此，能不另外使用粘合剂等接合专用材料，而将封装体12的内部空间13(即，振动部22的容置空间)气密密封。
并且，如图1所示，振动侧第一接合图案251和密封侧第一接合图案321本身成为扩散接合后生成的接合材料15a，振动侧第二接合图案252和密封侧第二接合图案421本身成为扩散接合后生成的接合材料15b。
此时，上述连接用接合图案彼此也在叠合状态下扩散接合。具体而言，晶体振动片2的四个角落的连接用接合图案111c～114c和第一密封构件3的四个角落的连接用接合图案116c～119c扩散接合。晶体振动片2的长边近旁区域的连接用接合图案133、134和第一密封构件3的长边近旁区域的连接用接合图案139、140扩散接合。晶体振动片2的连接用接合图案115c和第一密封构件3的连接用接合图案138扩散接合。晶体振动片2的连接用接合图案131和第一密封构件3的连接用接合图案121c扩散接合。晶体振动片2的连接用接合图案132和第一密封构件3的连接用接合图案120c扩散接合。这些连接用接合图案本身扩散接合后生成的接合材料发挥使通孔的贯通电极导通的作用、及将接合部位气密密封的作用。
同样，晶体振动片2的四个角落的连接用接合图案111c～114c和第二密封构件4的四个角落的连接用接合图案122c～125c扩散接合。晶体振动片2的长边近旁区域的连接用接合图案136、137和第二密封构件4的长边近旁区域的连接用接合图案141、142扩散接合。晶体振动片2的连接用接合图案115c和第二密封构件4的连接用接合图案144扩散接合。晶体振动片2的连接用接合图案135和第二密封构件4的连接用接合图案143扩散接合。
本实施方式所涉及的晶体谐振器101是以向电路基板安装时采用焊接安装为前提的，如图1所示，第二密封构件4的另一个主面412上形成的第一～第四外部电极端子433～436上形成有镀膜(无电解镀膜)51。另外，基于向电路基板焊接安装的观点，需要形成镀膜的只是第一～第四外部电极端子433～436。然而，本实施方式所涉及的晶体谐振器101中，第一密封构件3的一个主面311上形成的电极图案37上也形成有镀膜52。
镀膜51、52的成膜是在晶体振动片2、第一密封构件3、及第二密封构件4接合之后，通过无电解镀法进行的。即，将晶体振动片2、第一密封构件3、及第二密封构件4接合后的晶体谐振器101浸泡在镀液中施镀。在此情况下，通过将晶体谐振器101整体浸入镀液中，能同时对第一～第四外部电极端子433～436及电极图案37施镀。
镀膜51、52是通过以第一～第四外部电极端子433～436及电极图案37为基底图案，从靠近基底图案的一侧开始按Ni(镍)膜、Pd(钯)膜、及Au(金)膜的顺序层叠而形成的。镍膜的膜厚较佳为1.0～10.0μm的范围，更佳为5.0～7.5μm的范围。若镍膜的膜厚在上述范围内，则焊料接合能获得充分的接合强度，并能防止无电解镀膜的膜厚不必要地变厚而使引起翘曲的应力增大的情况发生。另外，钯膜的膜厚在0.05μm左右，金膜的膜厚在0.05μm左右。
近年，对环境影响较小的无铅焊料越来越广泛地得到应用，为了使无铅焊料获得良好的接合性能，外部电极端子上的镀膜的存在很重要。具体而言，使用无铅焊料的情况下，焊料(或焊料中含有的锡)中镍的扩散容易得到促进。并且，若镍在焊料中的扩散严重，则容易引起焊料剥落。如上所述那样，通过对镀膜51、52采用镍膜、钯膜、及金膜的层叠结构，将钯膜夹在焊料与镍膜之间作为阻挡膜，便能阻止镍进入焊料中。
另外，较佳为，与上述接合图案(振动侧第一接合图案251、振动侧第二接合图案252、密封侧第一接合图案321、密封侧第二接合图案421及各连接用接合图案)一样，对作为镀膜51、52的基底图案的第一～第四外部电极端子433～436及电极图案37采用钛－金膜。即，较佳为，对第一密封构件3的一个主面311或第二密封构件4的另一个主面412上形成的基底PVD膜采用钛，对基底PVD膜上层叠形成的电极PVD膜采用金。
如此，通过对镀膜51、52的基底图案采用与其它接合图案相同的钛－金膜，能使工序简化。例如，用溅射装置进行膜形成的情况下，能在第一密封构件3及第二密封构件4的表里面上同时进行镀膜51、镀膜52的基底图案和其它接合图案的制膜。另外，用真空蒸镀装置进行膜形成的情况下，是将表里面依次反转地进行膜形成，但通过采用相同的膜结构，可不需在中途改变成膜材料而连续高效地进行制膜。
另外，作为无电解镀的基底图案，通常采用铜膜，但在光刻工序中用于显影的碱会腐蚀铜膜，并且，在碘系金的金属蚀刻剂中铜膜会溶解。因此，若对基底图案采用铜－金膜，同时对铜膜和金膜进行图案化，则需要对现有的方法(不形成镀膜的压电振动器件的制造方法)进行较大的变更。通过对基底图案采用钛－金层，能避免上述问题发生。
与采用以往的结构的压电振动器件相比，采用三明治结构的封装体的压电振动器件实现了薄型化，因而，若焊接安装用的镀膜设置在单侧的面上，则会出现因镀膜的应力而发生翘曲的问题。对此，本实施方式所涉及的晶体谐振器101中，不仅在第二密封构件4的另一个主面412上形成的第一～第四外部电极端子433～436上形成有镀膜51，而且在第一密封构件3的一个主面311上形成的电极图案37上也形成有镀膜52。即，第一密封构件3和第二密封构件4的两方均在与晶体振动片2接合的面的相反侧的面上形成有镀膜51、52。如此，通过在晶体谐振器101的两个面上分别形成的镀膜51、镀膜52，使应力相互抵消，能达到抑制翘曲的目的。
而且，晶体谐振器101中，第二密封构件4的另一个主面412上形成的镀膜51与第一密封构件3的一个主面311上形成的镀膜52通常形状不同、面积也不相同。即，本发明中，在晶体谐振器101的两个面上形成的镀膜不需要形状及面积相同，不一定要使镀膜所产生的应力完全相互抵消，只要能在一定程度上使应力相互抵消便能获得抑制翘曲的效果。另外，在上述第一～第四外部电极端子433～436及电极图案37上仅仅形成镀膜51、52还不能充分抑制翘曲的情况下，也可以进一步形成作为虚设图案的镀膜，从而通过该虚设图案的镀膜来提高抑制翘曲的效果。
另外，压电振动器件中，为了电极的导通，通常在器件的侧面形成雉堞墙。然而，晶体谐振器101中未形成雉堞墙，是利用通孔(第一～第十五通孔111～125)来实现电极的导通。这是因为，存在雉堞墙的结构中，无电解镀会使雉堞墙的膜厚增加从而使器件的纵横尺寸增加。晶体谐振器101中，通过使用通孔来实现电极的导通，而省略雉堞墙，能避免器件的纵横尺寸增加。另外，镀膜51、52成膜时，通孔周围的凹凸成为膜生长的芯，所以还能获得能在作为基底图案的表面的金膜上稳定地成膜这样的效果。另外，作为在金膜上稳定地制作无电解镀膜(在此是镍膜)的方法，还有使金膜上附着微量的钯细颗粒之后再施镀的方法。
另外，晶体谐振器101中，所有的垫部、端子上存在通孔。并且，在对这些通孔进行镀膜51、52的成膜时，也在通孔的内部形成镀膜。由此，能提高通孔的导通性能。进一步，通孔内部形成的镀膜由于与镀膜51、52连接，所以能对镀膜51、52产生锚定作用，从而能确保镀膜51、52的强度。
图2所示的晶体振荡器102是在晶体谐振器101上安装了IC芯片5后的结构。在此情况下，电极图案37被用作安装IC芯片5用的安装端子及布线，IC芯片5利用金属凸点(例如金凸点等)38与电极图案37接合。以往的晶体振荡器中，在晶体谐振器上安装IC芯片时通常使用FCB(倒装焊接)法。晶体振荡器102中，电极图案37上虽然形成有镀膜52，但使用FCB法在晶体谐振器101上安装IC芯片5时，镀膜52的存在不会有问题。
＜实施方式二＞
上述实施方式一中示出的晶体谐振器101及晶体振荡器102示例了以向电路基板焊接安装为前提而在外部电极端子上形成镀膜的结构。本实施方式二所示的晶体谐振器101’及晶体振荡器102’示例的是，同样以焊接安装为前提，但不是将外部电极端子作为基底在其上形成镀膜，而是将外部电极端子本身作为通过溅射而形成的金属层叠膜的结构。
图9是示意性地表示本实施方式二所涉及的晶体谐振器101’的结构的概要结构图，图10是示意性地表示本实施方式二所涉及的晶体振荡器102’的结构的概要结构图。本实施方式二所涉及的晶体谐振器101’及晶体振荡器102’中，在第一密封构件3的一个主面311上，取代电极图案37及镀膜52而形成有由金属层叠膜构成的电极图案37’；在第二密封构件4的另一个主面412上，取代第一～第四外部电极端子433～436及镀膜51而形成有由金属层叠膜构成的第一～第四外部电极端子433’～436’。上述以外的结构与实施方式一中的晶体谐振器101及晶体振荡器102的相同。
图11是表示第一外部电极端子433’的详细结构的截面图。由于电极图案37’及第二～第四外部电极端子434’～436’也与第一外部电极端子433’结构相同，因而，在此仅以第一外部电极端子433’为例进行说明。
本实施方式二中，第一外部电极端子433’采用从靠近第二密封构件4的一侧起依次为底层4331、阻挡(扩散防止)层4332、焊料附着层4333、保护层4334的四层结构。各层通过实施溅射的成膜工序和实施蚀刻的图案化工序而形成。
为了使将晶体谐振器101’及晶体振荡器102’焊接安装在电路基板时焊料能良好地附着，对第一～第四外部电极端子433’～436’采用金属层叠膜。本发明的发明者在研究中确认到，对底层4331使用钛、对阻挡层4332使用二氧化钛(TiO2)、对焊料附着层4333使用镍钛(NiTi)、对保护层4334使用金的情况下，能获得良好的焊料附着性能，并且能抑制安装后的劣化。
另外，具有上述结构的第一～第四外部电极端子433’～436’中，保护层4334以外的金属层(底层4331、阻挡层4332、焊料附着层4333)均由含钛的层构成。在此情况下，对于含钛的三层，可一并进行实施蚀刻的图案化工序，从而还有能简化制造工序的优点。
本实施方式二所涉及的晶体谐振器101’及晶体振荡器102’中，不仅可对第二密封构件4的另一个主面412上形成的第一～第四外部电极端子433’～436’采用如上所述的金属层叠膜，还可以将第一密封构件3的一个主面311上形成的电极图案37’形成为具有相同膜结构和相同膜厚的金属层叠膜。即，第一密封构件3及第二密封构件4的两方均在与晶体振动片2接合的接合面的相反侧的面上形成有结构相同的金属层叠膜。如此，通过在晶体谐振器101’的两个面上形成金属层叠膜而使两个应力相互抵消，能达到抑制翘曲的目的。
＜实施方式三＞
上述实施方式一中示出的晶体谐振器101及晶体振荡器102示例了以向电路基板焊接安装为前提而在外部电极端子上形成镀膜的结构。本实施方式三所示的晶体谐振器101”及晶体振荡器102”同样是以形成镀膜为前提。
三明治结构的压电振动器件中，相接合的第一密封构件与压电振动片之间、及压电振动片与第二密封构件之间形成有由金属构成的环形接合图案，该接合图案的内周部分被气密密封。另外，利用无电解镀在三明治结构的压电振动器件上形成外部电极端子的情况下，较佳为，在第一密封构件、第二密封构件、及压电振动片这三枚晶片接合之后，将其浸泡在镀液中施镀。
然而，若将晶片接合后的器件浸泡在镀液中，则镀液也会进入接合后的晶片的间隙中。在此情况下，若上述接合图案的外周侧存在作为布线的一部分的导电部，则进到该导电部的周围的镀液中会析出金属，有可能引起接触不良。
对此，本实施方式三所示的晶体谐振器101”及晶体振荡器102”的特征在于，是能避免因施镀金属析出而引起的接触不良的结构。
以下，参照附图对本发明的实施方式进行说明。
图12是示意性地表示晶体谐振器101”的结构的概要结构图，图13是示意性地表示晶体振荡器102”的结构的概要结构图。另外，图13所示的晶体振荡器102”是在图12所示的晶体谐振器101”的顶面安装了IC芯片5后的结构。首先，对本实施方式所涉及的晶体谐振器101”的结构进行说明。
－晶体谐振器－
本实施方式所涉及的晶体谐振器101”如图12所示，设置有晶体振动片(压电振动片)2、第一密封构件3、及第二密封构件4。晶体谐振器101”中，晶体振动片2与第一密封构件3相接合；晶体振动片2与第二密封构件4相接合，从而构成三明治结构的封装体12。
下面，结合图12、图14～19，对上述晶体谐振器101”的各构成部分进行说明。在此，关于晶体振动片2、第一密封构件3、及第二密封构件4，分别对构件个体的结构进行说明。而且，本实施方式三所涉及的晶体谐振器101”的结构与实施方式一所涉及的晶体谐振器101的结构相似，因而，对于与实施方式一相同的结构，使用相同的标记，并适当省略其详细说明。
晶体振动片2是由石英晶体构成的压电基片，如图16、17所示，其两个主面211、212被加工(镜面加工)成平坦平滑面。本实施方式中，作为晶体振动片2，采用进行厚度剪切振动的AT切石英晶体片。
在晶体振动片2的两个主面211、212上，分别设置有用于将晶体振动片2接合在第一密封构件3及第二密封构件4上的振动侧密封部25。振动侧密封部25由在晶体振动片2的一个主面211上形成的振动侧第一接合图案251和振动侧第三接合图案253；及在另一个主面212上形成的振动侧第二接合图案252和振动侧第四接合图案254构成。振动侧第一接合图案251和振动侧第二接合图案252被设置在外框部23，并被形成为俯视呈环形。振动侧第三接合图案253和振动侧第四接合图案254被设置为，在外框部23中比振动侧第一接合图案251和振动侧第二接合图案252更靠近外周侧，并被形成为俯视呈环形。第一激励电极221及第二激励电极222未与振动侧第一接合图案251及振动侧第二接合图案252电连接。
振动侧第一接合图案251及振动侧第三接合图案253由在一个主面211上进行物理气相沉积而形成的基底PVD膜、和在该基底PVD膜上进行物理气相沉积而层叠形成的电极PVD膜构成。振动侧第二接合图案252及振动侧第四接合图案254由在另一个主面212上进行物理气相沉积而形成的基底PVD膜、和在该基底PVD膜上进行物理气相沉积而层叠形成的电极PVD膜构成。
即，振动侧第一接合图案251～振动侧第四接合图案254结构相同，由多个层在两个主面211、212上层叠而构成，从其最下层侧起蒸镀形成有钛层和金层。如此，振动侧第一接合图案251～振动侧第四接合图案254中，基底PVD膜由单一材料(钛)构成，电极PVD膜由单一材料(金)构成，电极PVD膜比基底PVD膜更厚。另外，晶体振动片2的一个主面211上形成的第一激励电极221、振动侧第一接合图案251、及振动侧第三接合图案253厚度相同，它们的表面由同一金属构成。同样，晶体振动片2的另一个主面212上形成的第二激励电极222、振动侧第二接合图案252、及振动侧第四接合图案254厚度相同，它们的表面由同一金属构成。另外，振动侧第一接合图案251～振动侧第四接合图案254为非锡图案。
在此，通过对第一激励电极221、第一引出电极223、振动侧第一接合图案251、及振动侧第三接合图案253采用相同结构，能用同一工序将它们一并形成。同样，通过对第二激励电极222、第二引出电极224、振动侧第二接合图案252、及振动侧第四接合图案254采用相同结构，能用同一工序将它们一并形成。详细而言，通过用真空蒸镀或溅射、离子电镀、MBE、激光烧蚀等PVD法(例如，光刻等加工中的图案化用的膜形成法)形成基底PVD膜、电极PVD膜，而一并进行膜形成，能减少制造工序、降低造价。
连接用接合图案111c～115c与振动侧第一接合图案251～振动侧第四接合图案254结构相同，可用与形成振动侧第一接合图案251～振动侧第四接合图案254的工序相同的工序来形成连接用接合图案111c～115c。具体而言，连接用接合图案111c～115c由在晶体振动片2的两个主面211、212上进行物理气相沉积而形成的基底PVD膜、和在该基底PVD膜上进行物理气相沉积而层叠形成的电极PVD膜构成。
晶体振动片2的一个主面211及另一个主面212上形成的连接用接合图案111c～114c被设置在，振动侧第一接合图案251及振动侧第二接合图案252的外周侧的晶体振动片2的四个角落(角部)的区域中，并与振动侧第一接合图案251及振动侧第二接合图案252相隔规定间隔。另外，振动侧第三接合图案253及振动侧第四接合图案254被配置为，比连接用接合图案111c～114c更靠近外周侧，并与连接用接合图案111c～114c相隔规定间隔地包围着连接用接合图案111c～114c。晶体振动片2的另一个主面212上形成的连接用接合图案115c在晶体振动片2的外框部23中沿着X轴方向延伸，并与从第二激励电极222引出的第二引出电极224形成为一体。
晶体谐振器101”中，第一～第四通孔111～114及连接用接合图案111c～114c、133、134，136、137被设置为，比振动侧第一接合图案251及振动侧第二接合图案252更靠近外周侧，且比振动侧第三接合图案253及振动侧第四接合图案254更靠近内周侧。第五通孔115及连接用接合图案115c、131、132、135被设置为，比振动侧第一接合图案251及振动侧第二接合图案252更靠近内周侧。连接用接合图案111c～115c、131～137未与振动侧第一接合图案251～振动侧第四接合图案254电连接。
对第一密封构件3采用弯曲刚度(截面二阶矩×杨氏模数)在1000[N·mm2]以下的材料。具体而言，第一密封构件3如图14、图15所示，是由一枚玻璃晶片形成的长方体基板，该第一密封构件3的另一个主面312(晶体振动片2接合的面)被加工(镜面加工)成平坦平滑面。
在该第一密封构件3的另一个主面312上，设置有用于与晶体振动片2接合的密封侧第一密封部32。在密封侧第一密封部32上，形成有用于与晶体振动片2接合的密封侧第一接合图案321及密封侧第三接合图案322。密封侧第一接合图案321被形成为俯视呈环形。密封侧第三接合图案322被配置为，比密封侧第一接合图案321更靠近外周侧，并被形成为俯视呈环形。
该密封侧第一接合图案321及密封侧第三接合图案322由在第一密封构件3上进行物理气相沉积而形成的基底PVD膜、和在该基底PV D膜上进行物理气相沉积而层叠形成的电极PVD膜构成。另外，本实施方式中，对基底PVD膜采用钛，对电极PVD膜采用金。另外，密封侧第一接合图案321及密封侧第三接合图案322为非锡图案。
连接用接合图案116c～121c与密封侧第一接合图案321及密封侧第三接合图案322结构相同，可用与形成密封侧第一接合图案321及密封侧第三接合图案322的工序相同的工序来形成连接用接合图案116c～121c。具体而言，连接用接合图案116c～121c由在第一密封构件3的另一个主面312上进行物理气相沉积而形成的基底PVD膜、和在该基底PVD膜上进行物理气相沉积而层叠形成的电极PVD膜构成。
第一密封构件3的另一个主面312上形成的连接用接合图案116c～119c被设置在，密封侧第一接合图案321的外周侧的第一密封构件3的四个角落(角部)的区域中，并与密封侧第一接合图案321相隔规定间隔。另外，密封侧第三接合图案322被配置为，比连接用接合图案116c～119c更靠近外周侧，与连接用接合图案116c～119c相隔规定间隔地将连接用接合图案116c～119c包围。
晶体谐振器101”中，第六～第九通孔116～119及连接用接合图案116c～119c、139、140被设置为，比密封侧第一接合图案321更靠近外周侧，且比密封侧第三接合图案322更靠近内周侧。第十通孔120、第十一通孔121及连接用接合图案120c、121c、138被设置为，比密封侧第一接合图案321更靠近内周侧。连接用接合图案116c～121c、138～140未与密封侧第一接合图案321及密封侧第三接合图案322电连接。另外，布线图案33也未与密封侧第一接合图案321及密封侧第三接合图案322电连接。
对第二密封构件4采用弯曲刚度(截面二阶矩×杨氏模数)在1000[N·mm2]以下的材料。具体而言，第二密封构件4如图18、图19所示，是由一枚玻璃晶片形成的长方体基板，该第二密封构件4的一个主面411(与晶体振动片2接合的面)被加工(镜面加工)成平坦平滑面。
在该第二密封构件4的一个主面411上，设置有用于与晶体振动片2接合的密封侧第二密封部42。在密封侧第二密封部42上，形成有用于与晶体振动片2接合的密封侧第二接合图案421及密封侧第四接合图案422。密封侧第二接合图案421被形成为俯视呈环形。密封侧第四接合图案422被配置为，比密封侧第二接合图案421更靠近外周侧，并被形成为俯视呈环形。
该密封侧第二接合图案421及密封侧第四接合图案422由在第二密封构件4上进行物理气相沉积而形成的基底PVD膜、和在该基底PV D膜上进行物理气相沉积而层叠形成的电极PVD膜构成。另外，本实施方式中，对基底PVD膜采用钛，对电极PVD膜采用金。另外，密封侧第二接合图案421及密封侧第四接合图案422为非锡图案。
连接用接合图案122c～125c与密封侧第二接合图案421及密封侧第四接合图案422结构相同，可用与形成密封侧第二接合图案421及密封侧第四接合图案422的工序相同的工序来形成连接用接合图案122c～125c。具体而言，连接用接合图案122c～125c由在第二密封构件4的一个主面411上进行物理气相沉积而形成的基底PVD膜、和在该基底PVD膜上进行物理气相沉积而层叠形成的电极P VD膜构成。
第二密封构件4的一个主面411上形成的连接用接合图案122c～125c被设置在密封侧第二接合图案421的外周侧的第二密封构件4的四个角落(角部)的区域中，并与密封侧第二接合图案421相隔规定间隔。密封侧第四接合图案422被配置为，比连接用接合图案122c～125c更靠近外周侧，并与连接用接合图案122c～125c相隔规定间隔地将连接用接合图案122c～125c包围。
晶体谐振器101”中，第十二～第十五通孔122～125及连接用接合图案122c～125c、141、142被设置为，比密封侧第二接合图案421更靠近外周侧，且比密封侧第四接合图案422靠内周侧。连接用接合图案143、144被设置为，比密封侧第二接合图案421更靠近内周侧。连接用接合图案122c～125c、141～144未与密封侧第二接合图案421及密封侧第四接合图案422电连接。
晶体谐振器101”中，晶体振动片2、第一密封构件3、及第二密封构件4如下所述地接合，从而构成三明治结构的封装体12。即，晶体振动片2与第一密封构件3在振动侧第一接合图案251和密封侧第一接合图案321相叠合、振动侧第三接合图案253和密封侧第三接合图案322相叠合的状态下扩散接合。同时，晶体振动片2与第二密封构件4在振动侧第二接合图案252和密封侧第二接合图案421相叠合、振动侧第四接合图案254和密封侧第四接合图案422相叠合的状态下扩散接合。由此，可不另外使用粘合剂等接合专用材料，而将封装体12的内部空间13，即振动部22的容置空间气密密封。
并且，如图12所示，在晶体振动片2与第一密封构件3之间，振动侧第一接合图案251和密封侧第一接合图案321本身成为扩散接合后生成的接合材料15a；振动侧第三接合图案253和密封侧第三接合图案322本身成为扩散接合后生成的接合材料15c。并且，在晶体振动片2与第二密封构件4之间，振动侧第二接合图案252和密封侧第二接合图案421本身成为扩散接合后生成的接合材料15b；振动侧第四接合图案254和密封侧第四接合图案422本身成为扩散接合后生成的接合材料15d。在此，接合材料15a、15b被形成为俯视呈环形地将振动部22包围，即，被构成为将振动部22气密密封的第一环形部。另外，接合材料15c、15d被形成为，在比接合材料16a～16d、17a～17d更靠近外周侧之处呈环形地将接合材料16a～16d、17a～17d包围，即，被构成为与接合材料16a～16d、17a～17d相隔规定间隔的第二环形部。
接合材料15a～15d被设置在俯视时大致一致的位置。即，接合材料15a～15d的内周缘及外周缘被设置在大致一致的位置上。另外，通过在加压状态下进行各接合图案的接合，能提高接合材料15a～15d的接合强度。
此时，上述连接用接合图案彼此也在相叠合的状态下扩散接合。具体而言，晶体振动片2的四个角落的连接用接合图案111c～114c和第一密封构件3的四个角落的连接用接合图案116c～119c扩散接合。并且，连接用接合图案111c～114c和连接用接合图案116c～119c本身成为扩散接合后生成的接合材料16a～16d。另外，晶体振动片2的长边近旁区域的连接用接合图案133、134和第一密封构件3的长边近旁区域的连接用接合图案139、140扩散接合。晶体振动片2的连接用接合图案115c和第一密封构件3的连接用接合图案138扩散接合。晶体振动片2的连接用接合图案131和第一密封构件3的连接用接合图案121c扩散接合。晶体振动片2的连接用接合图案132和第一密封构件3的连接用接合图案120c扩散接合。这些连接用接合图案本身成为扩散接合后生成的接合材料，发挥使通孔的贯通电极导通的作用及将接合部位气密密封的作用。
同样，晶体振动片2的四个角落的连接用接合图案111c～114c和第二密封构件4的四个角落的连接用接合图案122c～125c扩散接合。并且，连接用接合图案111c～114c和连接用接合图案122c～125c本身成为扩散接合后生成的接合材料17a～17d。另外，晶体振动片2的长边近旁区域的连接用接合图案136、137和第二密封构件4的长边近旁区域的连接用接合图案141、142扩散接合。晶体振动片2的连接用接合图案115c和第二密封构件4的连接用接合图案144扩散接合。晶体振动片2的连接用接合图案135和第二密封构件4的连接用接合图案143扩散接合。
本实施方式所涉及的晶体谐振器101”是以向电路基板安装时采用焊接安装为前提，如图12所示，在第二密封构件4的另一个主面412上形成的第一～第四外部电极端子433～436上形成有镀膜51。另外，基于向电路基板焊接安装的观点，需要形成镀膜的只是第一～第四外部电极端子433～436。然而，本实施方式所涉及的晶体谐振器101”中，也可以在第一密封构件3的一个主面311上形成的电极图案37上形成镀膜52。
图13所示的晶体振荡器102”是在晶体谐振器101”上安装了IC芯片5后的结构。在此情况下，电极图案37被用作安装IC芯片5用的安装端子及布线，IC芯片5利用金属凸点(例如金凸点等)38与电极图案37接合。以往的晶体振荡器中，一般是用FCB(倒装焊接)法将IC芯片安装于晶体谐振器。晶体振荡器102”中，电极图案37上虽然形成有镀膜52，但用FCB法在晶体谐振器101”上安装IC芯片5时，镀膜52的存在不会有问题。
较佳为，在晶体振动片2、第一密封构件3、及第二密封构件4接合之后，通过无电解镀法进行镀膜51、52的成膜。即，将晶体振动片2、第一密封构件3、及第二密封构件4相接合后的晶体谐振器101”浸泡在镀液中施镀。在此情况下，通过将晶体谐振器101”整体浸泡在镀液中，能同时对第一～第四外部电极端子433～436及电极图案37施镀。
然而，若将晶体谐振器101”浸泡在镀液中，镀液也会进入接合后的各构件(晶体振动片2、第一密封构件3、第二密封构件4)的间隙中。本实施方式所涉及的晶体谐振器101”中，由于形成有作为第二环形部的接合材料15c、15d，所以能防止因施镀金属的析出而引起的接触不良。
晶体谐振器101”中，在作为第一环形部的接合材料15a、15b的外周侧，形成有作为导电图案的接合材料16a～16d及接合材料17a～17d。接合材料16a～16d及接合材料17a～17d具有作为布线的一部分而将第一密封构件3的一个主面311上的电极图案37与第二密封构件4的另一个主面412上的第一～第四外部电极端子433～436电连接的功能。换言之，接合材料16a～16d及接合材料17a～17d将晶体振动片2上形成的通孔(第一～第四通孔111～114)与第一密封构件3或第二密封构件4上形成的通孔(第六～第九通孔116～119、第十二～第十五通孔122～125)电连接。
在此情况下，若晶体谐振器101”上未形成接合材料15c、15d，则镀液会在各构件的间隙中流到接合材料16a～16d、17a～17d的周围。若镀液进入到接合材料16a～16d、17a～17d的周围，则从该镀液中会析出金属，例如，有可能引起接合材料16a～16d、17a～17d与接合材料15a、15b之间的短路这样的接触不良。
对此，在形成有接合材料15c、15d的情况下，能以此防止镀液进入到接合材料16a～16d、接合材料17a～17d的周围。其结果，还能防止因接合材料16a～16d、17a～17d周围的金属析出而引起的接触不良。
另外，构成第一环形部的接合材料15a、15b用于对晶体振动片2的振动部22进行气密密封，因而需要有较高的密封性能，而构成第二环形部的接合材料15c、15d则只要有能防止镀液进入程度的密封性能即可。因此，接合材料15c、15d的线宽可以比接合材料15a、15b的线宽细。
压电振动器件中，为了实现电极的导通，通常在器件的侧面形成雉堞墙。然而，晶体谐振器101”中未形成雉堞墙，是用通孔(第一～第十五通孔111～125)来实现电极的导通。这是因为，有雉堞墙的结构中，无电解镀会使雉堞墙的膜厚增加，从而使器件的纵横尺寸增加。晶体谐振器101”中，通过用通孔实现电极的导通而省略了雉堞墙，因而能避免器件的纵横尺寸的增加。
另外，图15、图16所示的第一密封构件3的另一个主面312及晶体振动片2的一个主面211中，作为接合材料15a的密封侧第一接合图案321和振动侧第一接合图案251与密封侧第三接合图案322和振动侧第三接合图案253相互分离。同样，图17、图18所示的晶体振动片2的另一个主面212及第二密封构件4的一个主面411中，作为接合材料15b的振动侧第二接合图案252和密封侧第二接合图案421与振动侧第四接合图案254和密封侧第四接合图案422相互分离。因而，晶体谐振器101”中，构成第一环形部的接合材料15a、15b与构成第二环形部的接合材料15c、15d也相互分离。
但是，本发明不局限于此，也可以形成为，作为第一环形部的接合材料15a、15b与作为第二环形部的接合材料15c、15d间有一部重叠。图20、图21所示的第一密封构件3的另一个主面312及晶体振动片2的一个主面211中，作为接合材料15a的密封侧第一接合图案321和振动侧第一接合图案251与密封侧第三接合图案322和振动侧第三接合图案253间有一部分重叠。同样，图22、图23所示的晶体振动片2的另一个主面212及第二密封构件4的一个主面411中，作为接合材料15b的振动侧第二接合图案252和密封侧第二接合图案421与振动侧第四接合图案254和密封侧第四接合图案422间有一部分重叠。在此情况下，晶体谐振器101”中，作为第一环形部的接合材料15a、15b与作为第二环形部的接合材料15c、15d也有一部分重叠。如此，由于允许第一环形部与第二环形部相重叠，能最小限度地抑制因第二环形部的形成而造成的晶体谐振器101”的尺寸增加，从而有利于晶体谐振器101”的小型化。
另外，图20～图23的结构中，在沿靠晶体谐振器101”的短边的短边近旁区域中，第一环形部与第二环形部相重叠，但本发明不局限于此，可以在长边近旁区域发生重叠，或者也可以在短边近旁区域及长边近旁区域的两方均发生重叠。
本次公开的实施方式仅为对各个方面的示例，而不构成进行限定性解释的依据。即，本发明的技术范围基于权利要求书记载的范围，不能仅根据上述实施方式进行解释。另外，权利要求书的范围包括所有在同等意义及范围内所作的变更。

Claims (6)

1.一种压电振动器件，设置有在基板的一个主面上形成有第一激励电极、在所述基板的另一个主面上形成有与所述第一激励电极成对的第二激励电极的压电振动片；将所述压电振动片的所述第一激励电极覆盖的第一密封构件；及将所述压电振动片的所述第二激励电极覆盖的第二密封构件，所述第一密封构件与所述压电振动片相接合，所述第二密封构件与所述压电振动片相接合，从而形成将包含所述第一激励电极和所述第二激励电极的所述压电振动片的振动部气密密封的内部空间，其特征在于：
所述第一密封构件和所述第二密封构件的两方均在与所述压电振动片接合的接合面的相反侧的面上，形成有相同膜结构及膜厚的金属层叠膜。
2.如权利要求1所述的压电振动器件，其特征在于：
所述第一激励电极及所述第二激励电极通过通孔而与所述金属层叠膜连接，未采用利用雉堞墙的电极连接。
3.如权利要求1或2所述的压电振动器件，其特征在于：
所述金属层叠膜为底层、阻挡层、焊料附着层、保护层的四层结构，除所述保护层以外，均为含钛层。
4.如权利要求1或2所述的压电振动器件，其特征在于：
所述金属层叠膜的一部分中具有无电解镀膜。
5.如权利要求4所述的压电振动器件，其特征在于：
在所述第一密封构件与所述压电振动片之间、及所述压电振动片与所述第二密封构件之间，将所述压电振动片的振动部气密密封的密封部被形成为，俯视为将所述振动部包围的环形，
所述密封部、及成膜有所述无电解镀膜的基底图案为钛－金层。
6.如权利要求1至5中任一项所述的压电振动器件，其特征在于：
所述第一密封构件上安装有IC芯片，
所述第一密封构件上形成的所述金属层叠膜包含用于安装所述IC芯片的安装端子及布线，
所述第二密封构件上形成的所述金属层叠膜包含用于将该压电振动器件安装于电路基板的外部电极端子。
CN201780023867.0A 2016-09-16 2017-08-31 压电振动器件 Active CN109075761B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016181256A JP6696378B2 (ja) 2016-09-16 2016-09-16 圧電振動デバイス
JP2016181255 2016-09-16
JP2016-181255 2016-09-16
JP2016-181256 2016-09-16
PCT/JP2017/031364 WO2018051800A1 (ja) 2016-09-16 2017-08-31 圧電振動デバイス

Publications (2)

Publication Number Publication Date
CN109075761A true CN109075761A (zh) 2018-12-21
CN109075761B CN109075761B (zh) 2022-06-24

Family

ID=61619589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780023867.0A Active CN109075761B (zh) 2016-09-16 2017-08-31 压电振动器件

Country Status (4)

Country Link
US (1) US11152911B2 (zh)
CN (1) CN109075761B (zh)
TW (1) TWI637593B (zh)
WO (1) WO2018051800A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113228260A (zh) * 2019-03-29 2021-08-06 株式会社大真空 压电振动器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びｘ線撮像装置
WO2019188675A1 (ja) * 2018-03-28 2019-10-03 株式会社大真空 圧電振動デバイス
JP6848953B2 (ja) 2018-11-26 2021-03-24 株式会社大真空 圧電振動デバイス
JP7172534B2 (ja) * 2018-12-06 2022-11-16 株式会社大真空 圧電発振器の製造方法
WO2020137830A1 (ja) * 2018-12-27 2020-07-02 株式会社大真空 圧電振動デバイス

Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1163981C (zh) * 1999-12-20 2004-08-25 株式会社村田制作所 压电谐振器和压电振荡器
US20050230795A1 (en) * 2004-03-30 2005-10-20 Kabushiki Kaisha Toshiba LSI package provided with interface module, and transmission line header employed in the package
JP2006067256A (ja) * 2004-08-26 2006-03-09 Kyocera Corp 圧電共振器
US20060145569A1 (en) * 2005-01-06 2006-07-06 Epson Toyocom Corporation Surface acoustic wave device
CN1314199C (zh) * 1999-10-15 2007-05-02 株式会社村田制作所 包含电容器的压电谐振单元
JP2007235707A (ja) * 2006-03-02 2007-09-13 Epson Toyocom Corp 圧電デバイス
JP2009201067A (ja) * 2008-02-25 2009-09-03 Kyocera Kinseki Corp 水晶振動子及び水晶振動子の製造方法
JP2009246696A (ja) * 2008-03-31 2009-10-22 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
US20100171213A1 (en) * 2009-01-08 2010-07-08 Elpida Memory, Inc. Semiconductor device having a liquid cooling module
JP2010252321A (ja) * 2009-03-27 2010-11-04 Kyocera Corp 弾性表面波装置及びその製造方法
US20100308421A1 (en) * 2009-06-05 2010-12-09 Renesas Electronics Corporation Semiconductor device
CN102171925A (zh) * 2008-08-05 2011-08-31 株式会社大真空 压电振动装置的密封构件及其制造方法
US20110215678A1 (en) * 2008-12-24 2011-09-08 Daishinku Corporation Piezoelectric resonator device, manufacturing method for piezoelectric...
JP2012050057A (ja) * 2010-07-27 2012-03-08 Nippon Dempa Kogyo Co Ltd 水晶発振器及びその製造方法
CN102638242A (zh) * 2011-02-14 2012-08-15 精工电子有限公司 压电振动片、压电振动器、振荡器、电子设备及电波钟
JP2013098701A (ja) * 2011-10-31 2013-05-20 Daishinku Corp 圧電振動デバイスおよび圧電振動デバイスの製造方法
CN103247599A (zh) * 2012-02-08 2013-08-14 株式会社吉帝伟士 半导体器件及其制造方法
JP2013168893A (ja) * 2012-02-17 2013-08-29 Daishinku Corp 圧電振動デバイス
CN103378816A (zh) * 2012-04-27 2013-10-30 精工爱普生株式会社 基底基板、电子器件以及基底基板的制造方法
CN104867879A (zh) * 2014-02-25 2015-08-26 日本特殊陶业株式会社 陶瓷封装
CN105874707A (zh) * 2014-01-06 2016-08-17 株式会社大真空 压电振动器件及压电振动器件与电路基板的接合构造
WO2016136283A1 (ja) * 2015-02-26 2016-09-01 株式会社大真空 圧電振動デバイス

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11346138A (ja) * 1998-06-02 1999-12-14 Murata Mfg Co Ltd チップ型圧電共振子及び該チップ型圧電共振子の周波数調整方法
JP2007031826A (ja) 2005-06-23 2007-02-08 Hitachi Chem Co Ltd 接続用端子、およびこれを有する半導体搭載用基板
JP5262946B2 (ja) 2009-04-15 2013-08-14 セイコーエプソン株式会社 電子デバイス
JP5747574B2 (ja) * 2011-03-11 2015-07-15 セイコーエプソン株式会社 圧電デバイス及び電子機器
TW201251157A (en) 2011-06-03 2012-12-16 Seiko Epson Corp Piezoelectric vibration element, manufacturing method for piezoelectric vibration element, piezoelectric vibrator, electronic device, and electronic apparatus
CN104285372B (zh) * 2012-06-19 2017-07-04 株式会社大真空 表面安装型压电振荡器
JP6163023B2 (ja) 2013-06-10 2017-07-12 日本電波工業株式会社 水晶デバイス及び水晶デバイスの製造方法
JP2014240789A (ja) * 2013-06-12 2014-12-25 ソニー株式会社 圧電デバイス及び電子機器

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314199C (zh) * 1999-10-15 2007-05-02 株式会社村田制作所 包含电容器的压电谐振单元
CN1163981C (zh) * 1999-12-20 2004-08-25 株式会社村田制作所 压电谐振器和压电振荡器
US20050230795A1 (en) * 2004-03-30 2005-10-20 Kabushiki Kaisha Toshiba LSI package provided with interface module, and transmission line header employed in the package
JP2006067256A (ja) * 2004-08-26 2006-03-09 Kyocera Corp 圧電共振器
US20060145569A1 (en) * 2005-01-06 2006-07-06 Epson Toyocom Corporation Surface acoustic wave device
JP2007235707A (ja) * 2006-03-02 2007-09-13 Epson Toyocom Corp 圧電デバイス
JP2009201067A (ja) * 2008-02-25 2009-09-03 Kyocera Kinseki Corp 水晶振動子及び水晶振動子の製造方法
JP2009246696A (ja) * 2008-03-31 2009-10-22 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
CN102171925A (zh) * 2008-08-05 2011-08-31 株式会社大真空 压电振动装置的密封构件及其制造方法
US20110215678A1 (en) * 2008-12-24 2011-09-08 Daishinku Corporation Piezoelectric resonator device, manufacturing method for piezoelectric...
US20100171213A1 (en) * 2009-01-08 2010-07-08 Elpida Memory, Inc. Semiconductor device having a liquid cooling module
JP2010252321A (ja) * 2009-03-27 2010-11-04 Kyocera Corp 弾性表面波装置及びその製造方法
US20100308421A1 (en) * 2009-06-05 2010-12-09 Renesas Electronics Corporation Semiconductor device
JP2012050057A (ja) * 2010-07-27 2012-03-08 Nippon Dempa Kogyo Co Ltd 水晶発振器及びその製造方法
CN102638242A (zh) * 2011-02-14 2012-08-15 精工电子有限公司 压电振动片、压电振动器、振荡器、电子设备及电波钟
JP2013098701A (ja) * 2011-10-31 2013-05-20 Daishinku Corp 圧電振動デバイスおよび圧電振動デバイスの製造方法
CN103247599A (zh) * 2012-02-08 2013-08-14 株式会社吉帝伟士 半导体器件及其制造方法
JP2013168893A (ja) * 2012-02-17 2013-08-29 Daishinku Corp 圧電振動デバイス
CN103378816A (zh) * 2012-04-27 2013-10-30 精工爱普生株式会社 基底基板、电子器件以及基底基板的制造方法
CN105874707A (zh) * 2014-01-06 2016-08-17 株式会社大真空 压电振动器件及压电振动器件与电路基板的接合构造
CN104867879A (zh) * 2014-02-25 2015-08-26 日本特殊陶业株式会社 陶瓷封装
WO2016136283A1 (ja) * 2015-02-26 2016-09-01 株式会社大真空 圧電振動デバイス

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SZU-PING TSAI 等: "Performance Enhancement of Flip-Chip Packaged AlGaN/GaN HEMTs Using Active-Region Bumps-Induced Piezoelectric Effect", 《IEEE ELECTRON DEVICE LETTERS》 *
邹长辉: "基于FPGA的超声发生器设计与实现", <中国优秀博硕士学位论文全文数据库(硕士)工程科技Ⅱ辑> *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113228260A (zh) * 2019-03-29 2021-08-06 株式会社大真空 压电振动器件

Also Published As

Publication number Publication date
US20190312562A1 (en) 2019-10-10
WO2018051800A1 (ja) 2018-03-22
TWI637593B (zh) 2018-10-01
TW201826703A (zh) 2018-07-16
US11152911B2 (en) 2021-10-19
CN109075761B (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
CN109075761A (zh) 压电振动器件
TWI668960B (zh) 壓電振動元件以及具備其的系統整合封裝(sip)模組
TWI699014B (zh) 壓電振動元件
CN107925393A (zh) 压电振动器件
WO2018092572A1 (ja) 水晶振動デバイス
JP6252209B2 (ja) 圧電振動片および当該圧電振動片を用いた圧電デバイス
TW201036222A (en) Method for manufacturing piezoelectric vibrator, piezoelectric vibrator, and oscillator
KR20110108290A (ko) 전자 디바이스 패키지의 제조 방법, 전자 디바이스 패키지 및 발진기
US20110193642A1 (en) Piezoelectric vibrator and oscillator using the same
JP2007274339A (ja) 表面実装型圧電振動デバイス
JP2012050057A (ja) 水晶発振器及びその製造方法
CN108352820A (zh) 压电振动器件
JP2010177810A (ja) 圧電振動デバイスおよび圧電振動デバイスの製造方法
US20220077841A1 (en) Piezoelectric resonator device
JP6696378B2 (ja) 圧電振動デバイス
JPWO2015162958A1 (ja) 水晶振動装置及びその製造方法
CN109643983A (zh) 晶振片及晶体振动器件
JP2017153033A (ja) 水晶振動板、及び水晶振動デバイス
JP2009165102A (ja) 圧電発振器および圧電発振器の製造方法
JP2016208367A (ja) モジュールおよびモジュールの製造方法
JP2019009716A (ja) 水晶振動板および水晶振動デバイス
JPWO2018051800A1 (ja) 圧電振動デバイス
TWI817286B (zh) 壓電振動裝置
CN112970195B (zh) 振子和振子的制造方法
WO2021220544A1 (ja) 圧電振動子及びそれを備える圧電発振器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant