CN109037334A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN109037334A
CN109037334A CN201710468955.3A CN201710468955A CN109037334A CN 109037334 A CN109037334 A CN 109037334A CN 201710468955 A CN201710468955 A CN 201710468955A CN 109037334 A CN109037334 A CN 109037334A
Authority
CN
China
Prior art keywords
layer
functional area
gate
gate dielectric
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710468955.3A
Other languages
English (en)
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710468955.3A priority Critical patent/CN109037334A/zh
Publication of CN109037334A publication Critical patent/CN109037334A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件的制造方法。所述方法包括：提供半导体衬底，所述半导体衬底包括第一功能区域和第二功能区域，在所述第一功能区域和所述第二功能区域中均形成有栅极沟槽；在所述栅极沟槽的表面形成栅极介电层；在所述第一功能区域的所述栅极介电层上形成牺牲层；在离子气氛下对所述第二功能区域中的所述栅极介电层进行退火，使所述离子扩散进入所述栅极介电层中，以改变所述第二功能区域中的半导体器件的阈值电压；去除所述牺牲层。所述方法简单可控，避免了常规方法随着器件尺寸减小所带来的各种局限，从而进一步提高了器件的性能和可靠性。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
随着CMOS器件尺寸的不断缩小会导致的难以克服的短沟道效应，其中FinFET器件体现了良好的对沟道电子的栅极控制性，同时FinFET器件可以扩展到7nm及其以下纳米技术工艺节点，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
为了提高器件的性能在芯片级系统(System on Chip)中通常会用到多阈值电压器件，其中，在7nm及其以下纳米技术工艺节点中，鳍片宽度变的越来越小，因为注入离子的损失，常规的阈值电压离子注入来调节阈值电压的方法变的更加具有挑战性，而且阈值电压的敏感性变的越来越低。
此外，由于尺寸的减小，复合功函数层改变阈值电压的方法由于填充间隙变小而更加困难。
鉴于上述技术问题的存在，有必要提出一种新的半导体器件的制造方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件的制造方法，所述方法包括：
提供半导体衬底，所述半导体衬底包括第一功能区域和第二功能区域，在所述第一功能区域和所述第二功能区域中均形成有栅极沟槽；
在所述栅极沟槽的表面形成栅极介电层；
在所述第一功能区域的所述栅极介电层上形成牺牲层；
在离子气氛下对所述第二功能区域中的所述栅极介电层进行退火，使所述离子扩散进入所述栅极介电层中，以改变所述第二功能区域中的半导体器件的阈值电压；
去除所述牺牲层。
可选地，形成所述栅极沟槽的方法包括：
提供半导体衬底，在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的虚拟栅极介电层和虚拟栅极，在所述半导体衬底上还形成有填充相邻所述虚拟栅极之间间隙的层间介电层；
去除所述虚拟栅极和所述虚拟栅极介电层，以形成所述栅极沟槽并露出所述鳍片。
可选地，形成所述栅极介电层的步骤包括：
在露出的所述半导体衬底上形成界面层；
在所述栅极沟槽的表面、所述层间介电层的表面以及所述界面层上依次形成所述栅极介电层和覆盖层。
可选地，所述栅极介电层包括高K栅极介电层。
可选地，形成所述牺牲层的方法包括：
在所述第一功能区域和所述第二功能区域中的所述栅极介电层上形成牺牲材料层；
图案化所述牺牲材料层，以去除所述第二功能区域中的所述牺牲材料层并在所述第一功能区域的所述栅极介电层上形成所述牺牲层。
可选地，所述退火是在含F的气氛下进行的。
可选地，在所述第一功能区域中形成低阈值电压器件，在所述第二功能区域中形成高阈值电压器件。
可选地，去除所述牺牲层之后所述方法还包括：
在所述栅极介电层上形成功函数层；
沉积导电材料填充所述栅极沟槽，以形成金属栅极结构。
可选地，在沉积所述导电材料之后还进一步包括平坦化所述导电材料的步骤。
可选地，所述功函数层包括TiAl，所述导电材料包括W，所述牺牲层包括TiSiN。
根据本发明的制造方法，在形成所述高k介电层之后，在所述第一功能区域上形成牺牲层，以覆盖所述第一功能区域，然后执行离子退火，进而使所述离子扩散进入所述第二功能区域的所述栅极介电层中，以改变所述第二功能区域中的半导体器件的阈值电压，以在所述第一功能区域和第二功能区域形成阈值电压不同的器件，所述方法简单可控，避免了常规方法随着器件尺寸减小所带来的各种局限，从而进一步提高了器件的性能和可靠性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1a至图1f示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图；
图2示出了本发明一个实施方式的半导体器件的制造方法的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了解决前述的技术问题，提高器件的性能，本发明实施例中提供一种半导体器件的制造方法，如图2所述，所述方法主要包括：
步骤S1：提供半导体衬底，所述半导体衬底包括第一功能区域和第二功能区域，在所述第一功能区域和所述第二功能区域中均形成有栅极沟槽；
步骤S2：在所述栅极沟槽的表面形成栅极介电层；
步骤S3：在所述第一功能区域的所述栅极介电层上形成牺牲层；
步骤S4：在离子气氛下对所述第二功能区域中的所述栅极介电层进行退火，使所述离子扩散进入所述栅极介电层中，以改变所述第二功能区域中的半导体器件的阈值电压；
步骤S5：去除所述牺牲层。
根据本发明的制造方法，在形成所述高k介电层之后，在所述第一功能区域上形成牺牲层，以覆盖所述第一功能区域，然后执行离子退火，进而使所述离子扩散进入所述第二功能区域的所述栅极介电层中，以改变所述第二功能区域中的半导体器件的阈值电压，以在所述第一功能区域和第二功能区域形成阈值电压不同的器件，所述方法简单可控，避免了常规方法随着器件尺寸减小所带来的各种局限，从而进一步提高了器件的性能和可靠性。
具体地，下面参考图1a-图1f对本发明的半导体器件的制造方法做详细描述，其中，图1a至图1f示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图。
首先，执行步骤一，提供半导体衬底，所述半导体衬底包括第一功能区域和第二功能区域，在所述第一功能区域和所述第二功能区域中均形成有栅极沟槽。
具体地，如图1a所示，所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在一个示例中，所述半导体衬底包括第一功能区域和第二功能区域，其中，所述第一功能区域和第二功能区域用于形成阈值电压不同的器件。
例如所述第一功能区域形成阈值电压低的器件，所述第二功能区域形成阈值电压高的器件；或者所述第一功能区域形成阈值电压高的器件，所述第二功能区域形成阈值电压低的器件。下面以所述第一功能区域形成阈值电压低的器件，所述第二功能区域形成阈值电压高的器件为例进行说明。
示例性地，所述第一功能区域的栅极沟槽下方的沟道材料可以包括III-V族化合物半导体，例如，III-V族二元或者三元化合物半导体，本实施例中，所述III-V族化合物半导体为InGaAs，所述第二功能区域内的栅极沟槽下方的沟道材料包括元素半导体，其中，元素半导体材料可以为本领域技术人员熟知的任何使用的元素半导体，包括但不限于Ge或者Si。
值得一提的是，元素半导体是指以单一元素组成的半导体。
示例性地，本发明的半导体器件为FinFET器件，则在所述第一功能区域内的半导体衬底上形成有第一鳍片结构，在每个所述第一功能区域内的半导体衬底上形成有第二鳍片结构，所述栅极沟槽露出部分所述第一鳍片结构的表面和所述第二鳍片结构的表面。
在一个示例中，以FinFET器件为例，为了获得如图1a所示的结构，可以执行以下步骤A1至A5：
在一个示例中，为了获得如图1a所示的结构，可以执行下列工艺步骤：
首先，执行步骤A1，在半导体衬底上形成多个鳍片结构，例如，在所述半导体衬底上的所述第一功能区域和所述第二功能区域内分别形成有第一鳍片结构和第二鳍片结构，鳍片结构的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片结构组，鳍片结构的长度也可不相同。
具体地，所述鳍片结构的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片结构。
随后，还可执行步骤A2，沉积隔离材料层，以覆盖前述的所有鳍片结构。
具体地，沉积隔离材料层，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层的材料可以选择氧化物，例如高深宽比工艺(HARP)氧化物，具体可以为氧化硅。
然后回蚀刻所述隔离材料层，至所述鳍片结构的目标高度，以形成隔离结构，所述隔离结构的顶面低于第一鳍片结构和所述第二鳍片结构的顶面。具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片结构，进而形成具有特定高度的鳍片结构。
接着，执行步骤A3，形成横跨所述第一鳍片结构的第一虚拟栅极结构和横跨第二鳍片结构的第二虚拟栅极结构，其中虚拟栅极结构均包括虚拟栅极介电层和虚拟栅极材料层。
需要指出的是，本发明中所使用的术语“横跨”，例如横跨鳍片结构(例如第一鳍片结构、第二鳍片结构等)的虚拟栅极结构，是指在鳍片结构的部分的上表面和侧面均形成有虚拟栅极结构，并且该虚拟栅极结构还形成在半导体衬底的部分表面上。
在一个示例中，可先在半导体衬底上依次沉积形成虚拟栅极介电层和虚拟栅极材料层。
其中，所述虚拟栅极介电层可以选用常用的氧化物，例如SiO2，所述虚拟栅极材料层可以选用本领域常用的半导体材料，例如可以选用多晶硅等，并不局限于某一种，在此不再一一列举。
所述虚拟栅极材料层的沉积方法可以选用化学气相沉积或者原子层沉积等方法。
然后图案化所述虚拟栅极介电层和虚拟栅极材料层，以形成所述第一虚拟栅极结构和第二虚拟栅极结构。具体地，在所述虚拟栅极材料层上形成光刻胶层，然后曝光显影，以形成开口，然后以所述光刻胶层为掩膜蚀刻所述虚拟栅极材料层，最后去除光刻胶层。
之后，还可选择性地，在所述第一虚拟栅极结构和第二虚拟栅极结构的侧壁上形成偏移侧墙(Spacer)。
具体地，所述偏移侧墙可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述偏移侧墙为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成偏移侧墙。也可以在虚拟栅极结构的顶面和侧壁上均形成侧墙材料层，在之后的步骤中通过平坦化的方法，例如化学机械研磨，将顶面上的侧墙材料层去除，形成仅仅位于侧壁上的偏移侧墙。
可选地，对第一虚拟栅极结构以及第二虚拟栅极结构两侧执行LDD离子注入步骤并活化。
可选地，在所述虚拟栅极结构的偏移侧墙上形成间隙壁。
具体地，在所形成的偏移侧墙上形成间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
接着，执行步骤A4，还可选择性地执行源漏注入，并在前述的第一虚拟栅极结构的两侧的第一鳍片结构中形成NMOS器件的源/漏极，在第二虚拟栅极结构的两侧的第二鳍片结构中形成PMOS器件的源/漏极。
还包括步骤：在第一虚拟栅极结构和第二虚拟栅极结构两侧源/漏区生长应力层，在CMOS晶体管中，通常在NMOS晶体管上形成具有拉应力的应力层，在PMOS晶体管上形成具有压应力的应力层，CMOS器件的性能可以通过将所述拉应力作用于NMOS，压应力作用于PMOS来提高。现有技术中在NMOS晶体管中通常选用SiC作为拉应力层，在PMOS晶体管中通常选用SiGe作为压应力层。
较佳地，生长所述SiC作为拉应力层时，可以在所述衬底上外延生长，在离子注入后形成抬升源漏，在形成所述SiGe层时，通常在所述衬底中形成凹槽，然后在所述凹槽中沉积形成SiGe层。更优选，在所述衬底中形成“∑”形凹槽。
接着，执行步骤A5，沉积层间介电层102并平坦化，以填充各个虚拟栅极结构之间的间隙。
具体地，沉积层间介电层102并平坦化，平坦化所述对层间介电层102至第一虚拟栅极结构和第二虚拟栅极结构的顶部。
其中，所述层间介电层102可以选用本领域中常用的介电材料，例如各种氧化物等，在该实施例中层间介电层可以选用SiO2，其厚度并不局限于某一数值。
所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
之后，去除第一虚拟栅极结构和第二虚拟栅极结构，包括依次去除虚拟栅极介电层和虚拟栅极材料层，以在第一功能区域的半导体衬底101上形成栅极沟槽，在第二功能区域的半导体衬底101上形成栅极沟槽，该第一功能区域内的栅极沟槽在所述第一鳍片结构的延伸方向上露出部分所述第一鳍片结构，第二功能区域的栅极沟槽在所述第二鳍片结构的延伸方向上露出部分所述第二鳍片结构。
接着，执行步骤二，在露出的所述半导体衬底上形成界面层103；在所述栅极沟槽的表面、所述层间介电层的表面以及所述界面层上依次形成所述高k介电层104和覆盖层105。
具体地，如图1a所示，在所述第一功能区域和第二功能区域中的所述栅极沟槽的底部形成界面层103，形成界面层(IL))103的作用是改善高k介电层与半导体衬底之间的界面特性。
IL层的可以为热氧化层、氮的氧化物层、化学氧化层或者其他适合的薄膜层。可以采用热氧化、化学氧化、化学气相沉积(CVD)、原子层沉积(ALD)或者物理气相沉积(PVD)等适合的工艺形成界面层。
本实施例中，所述界面层103可以为化学氧化层。例如，可以使用臭氧(Ozone)处理液的化学氧化方法来形成化学氧化层作为界面层103。具体地界面层103的材料可以根据栅极沟槽底部的沟道材料而定。
界面层103的厚度可根据实际工艺需要进行合理设定，例如，界面层103的厚度范围可以为5埃至10埃。
在一个示例中，在所述第一功能区域内和第二功能区域内的沟槽材料为其他的例如Si等半导体材料时，还可在第一功能区域内和第二功能区域内的栅极沟槽中均形成界面层。
接着，在栅极沟槽的底部形成高k介电层。
具体地，如图1a所示，在第一功能区域的栅极沟槽和所述第二功能区域的栅极沟槽的侧壁和底部均形成高k介电层104，进一步地，该高k介电层覆盖层间介电层102的表面。
高k介电层104的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，较佳地是氧化铪、氧化锆或氧化铝。可以采用化学气相沉积法(CVD)、原子层沉积法(ALD)或者物理气相沉积法(PVD)等适合的工艺形成高k介电层104。
高k介电层104的厚度范围为10埃至30埃，也可以为其他适合的厚度。
在一个示例中，在形成所述高k介电层104之后，还可选择性地进行退火的步骤。
可选地，在形成高k介电层104之后，还可对高k介电层104进行退火处理。本步骤的退火处理可以为本领域技术人员熟知的任何适合的退火方法，例如快速热退火、炉管退火等。例如，使用原子层沉积法沉积氧化铪作为高k介电层104，为了获得氧化铪的纯结晶结构，需要对高k介电层进行退火处理，例如400℃～600℃，退火30s～600s，该退火处理被称为后沉积退火(PDA)。
可选地，在高k介电层上形成覆盖层。
具体地，如图1a所示，在所述高k介电层104上形成覆盖层105。
示例性地，所述覆盖层105形成于所述栅极沟槽底部和侧壁上的高k介电层104的表面上，并且进一步还形成在所述层间介电层102上的高k介电层104的表面上。
覆盖层105的材料可以为La2O3、AL2O3、Ga2O3、In2O3、MoO、Pt、Ru、TaCNO、Ir、TaC、MoN、WN、TixN1-x或者其他适合的薄膜层。本实施例中，覆盖层105的材料为TiN。可以采用CVD、ALD或者PVD等适合的工艺形成覆盖层105。
其中，覆盖层105的厚度范围为0埃至20埃，也可以为其他适合的厚度。
接着，执行步骤三，在所述第一功能区域的所述栅极介电层上形成牺牲层。
具体地，形成所述牺牲层的方法包括：
步骤B1：如图1b所示，在所述第一功能区域和所述第二功能区域中的所述栅极介电层上形成牺牲材料层106；
步骤B2：如图1c所示，图案化所述牺牲材料层106，以去除所述第二功能区域的所述栅极介电层上的所述牺牲材料层并在所述第一功能区域的所述栅极介电层上形成所述牺牲层1061。
其中，所述牺牲材料层106可以采用化学气相沉积法(CVD)、原子层沉积法(ALD)或者物理气相沉积法(PVD)等适合的工艺形成。
其中，所述牺牲材料层106包括但不限于TiSiN，只要在离子退火中能够阻挡离子进入所述第一功能区域的所述栅极介电层中即可，在此不做限定。
然后去除所述第二功能区域的所述栅极介电层上的所述牺牲材料层，所述去除方法可以选用干法蚀刻或者湿法蚀刻，以露出所述第二功能区域。
接着，执行步骤四，对所述第二功能区域中的所述栅极介电层在离子气氛下进行退火，使所述离子扩散进入所述栅极介电层中，以改变所述半导体器件的阈值电压。
如图1c所示，所述退火为在含氟元素的气氛下对器件进行退火工艺处理。
进一步地，所述退火为高压氟退火。
其中，高压氟退火，是指在高压的含氟(一般为氟或氟化硼等含氟化合物)气体环境中对器件进行退火工艺处理。在本实施例中，“高压氟退火处理”中的“高压”指压强大于等于1个标准大气压。高压氟退火工艺，可以在引入氟离子的同时完成对氟离子的活化。
该高压氟退火处理所采用的退火温度一般控制在350℃-500℃，即小于传统的高温退火的温度。退火时间一般控制在大于等于5分钟。并且，退火时所采用的压强一般控制在大于等于1个标准大气压(atm)小于等于25个标准大气压(atm)。
氟离子被渗透到高k介电层中，以提高所述第二功能区域的器件的阈值电压。
然后去除所述牺牲层1061，如图1d所示。
所述去除方法可以为选用常规手段，在此不再作进一步的赘述。
接着，执行步骤五，在所述栅极介电层上形成功函数层107；沉积导电材料108，以填充所述栅极沟槽，以形成金属栅极结构。
具体地，如图1e所示，在所述第一功能区域和所述第二功能区域内的所述栅极沟槽的底部和侧壁上形成扩散阻挡层；
具体地，扩散阻挡层的材料可以选择为但不限于TaN、Ta、TaAl或者其他适合的薄膜层。本实施例中，扩散阻挡层的材料使用TaN。可以采用CVD、ALD或者PVD等适合的工艺形成扩散阻挡层。扩散阻挡层的厚度范围为0埃至20埃。
在所述第一功能区域和第二功能区域内的所述栅极沟槽的底部和侧壁上形成功函数层107，所述功函数层107位于所述扩散阻挡层表面上。
其中，所述器件为PMOS时则形成P型功函数层，所述器件为NMOS时，则形成N型功函数层。
具体地，P型功函数层其材料可以选择为但不限于TixN1-x、TaC、MoN、TaN或者它们的组合或者其他适合的薄膜层。本实施例中，P型功函数层选用TiN。可以采用CVD、ALD或者PVD等适合的工艺形成P型功函数层。P型功函数层的厚度范围为10埃至580埃，但并不限于该数值范围。
N型功函数层的材料可以选择为但不限于TaAlC、TaC、Ti、Al、TixAl1-x或者其他适合的薄膜层。N型功函数层的材料较佳地为TiAl。可以采用CVD、ALD或者PVD等适合的工艺形成N型功函数层。N型功函数层的厚度范围可以为10埃至80埃。
在所述第一功能区域和所述第二功能区域内的所述栅极沟槽中填充导电材料108，以最终在第一功能区域和第二功能区域均形成了金属栅极结构。
导电材料108填充满栅极沟槽，导电材料108的材料可以选择为但不限于Al、W或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成导电材料108。
在一个示例中，可首先沉积导电材料108填充栅极沟槽并覆盖层间介电层表面，再执行平坦化工艺，例如化学机械研磨，停止于层间介电层表面上，如图1f所示。
至此完成了对本发明的半导体器件的制造方法的详细描述，对于完整的器件的制作还可能需要其他的工艺步骤，在此不做赘述。
综上所述，根据本发明的制造方法，在形成所述高k介电层之后，在所述第一功能区域上形成牺牲层，以覆盖所述第一功能区域，然后执行离子退火，进而使所述离子扩散进入所述第二功能区域的所述栅极介电层中，以改变所述第二功能区域中的半导体器件的阈值电压，以在所述第一功能区域和第二功能区域形成阈值电压不同的器件，所述方法简单可控，避免了常规方法随着器件尺寸减小所带来的各种局限，从而进一步提高了器件的性能和可靠性。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体衬底，所述半导体衬底包括第一功能区域和第二功能区域，在所述第一功能区域和所述第二功能区域中均形成有栅极沟槽；
在所述栅极沟槽的表面形成栅极介电层；
在所述第一功能区域的所述栅极介电层上形成牺牲层；
在离子气氛下对所述第二功能区域中的所述栅极介电层进行退火，使所述离子扩散进入所述栅极介电层中，以改变所述第二功能区域中的半导体器件的阈值电压；
去除所述牺牲层。
2.根据权利要求1所述的方法，其特征在于，形成所述栅极沟槽的方法包括：
提供半导体衬底，在所述半导体衬底上形成有若干鳍片以及环绕所述鳍片的虚拟栅极介电层和虚拟栅极，在所述半导体衬底上还形成有填充相邻所述虚拟栅极之间间隙的层间介电层；
去除所述虚拟栅极和所述虚拟栅极介电层，以形成所述栅极沟槽并露出所述鳍片。
3.根据权利要求2所述的方法，其特征在于，形成所述栅极介电层的步骤包括：
在露出的所述半导体衬底上形成界面层；
在所述栅极沟槽的表面、所述层间介电层的表面以及所述界面层上依次形成所述栅极介电层和覆盖层。
4.根据权利要求3所述的方法，其特征在于，所述栅极介电层包括高K栅极介电层。
5.根据权利要求1所述的方法，其特征在于，形成所述牺牲层的方法包括：
在所述第一功能区域和所述第二功能区域中的所述栅极介电层上形成牺牲材料层；
图案化所述牺牲材料层，以去除所述第二功能区域中的所述牺牲材料层并在所述第一功能区域的所述栅极介电层上形成所述牺牲层。
6.根据权利要求1所述的方法，其特征在于，所述退火是在含F的气氛下进行的。
7.根据权利要求1所述的方法，其特征在于，在所述第一功能区域中形成低阈值电压器件，在所述第二功能区域中形成高阈值电压器件。
8.根据权利要求1所述的方法，其特征在于，去除所述牺牲层之后所述方法还包括：
在所述栅极介电层上形成功函数层；
沉积导电材料填充所述栅极沟槽，以形成金属栅极结构。
9.根据权利要求8所述的方法，其特征在于，在沉积所述导电材料之后还进一步包括平坦化所述导电材料的步骤。
10.根据权利要求8所述的方法，其特征在于，所述功函数层包括TiAl，所述导电材料包括W，所述牺牲层包括TiSiN。
CN201710468955.3A 2017-06-12 2017-06-12 一种半导体器件的制造方法 Pending CN109037334A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710468955.3A CN109037334A (zh) 2017-06-12 2017-06-12 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710468955.3A CN109037334A (zh) 2017-06-12 2017-06-12 一种半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN109037334A true CN109037334A (zh) 2018-12-18

Family

ID=64630212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710468955.3A Pending CN109037334A (zh) 2017-06-12 2017-06-12 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN109037334A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681276A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 金属栅极、mos晶体管及cmos结构分别的形成方法
CN104916589A (zh) * 2014-03-12 2015-09-16 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN106601619A (zh) * 2015-10-16 2017-04-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
CN106711034A (zh) * 2015-08-31 2017-05-24 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681276A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 金属栅极、mos晶体管及cmos结构分别的形成方法
CN104916589A (zh) * 2014-03-12 2015-09-16 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN106711034A (zh) * 2015-08-31 2017-05-24 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106601619A (zh) * 2015-10-16 2017-04-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置

Similar Documents

Publication Publication Date Title
CN106328539B (zh) 多栅极器件及其制造方法
TWI495106B (zh) 鰭式場效電晶體及其製造方法
US9748348B2 (en) Fully-depleted SOI MOSFET with U-shaped channel
US11217694B2 (en) Field-effect transistor and method for manufacturing the same
CN112786438A (zh) 半导体器件及其栅极结构的形成方法
CN109904219A (zh) 场效应管的制作方法及场效应管
CN104752447B (zh) 一种半导体器件及其制作方法
CN107623033A (zh) 多沟道全包围栅极器件及其制造方法
CN113809157A (zh) 半导体器件及其形成方法
CN109904236A (zh) 场效应管的制作方法及场效应管
CN102956466B (zh) 鳍状晶体管与其制作方法
TWI792307B (zh) 半導體結構與其裝置及半導體裝置的形成方法
CN109904235A (zh) 场效应管的制作方法及场效应管
CN105244318B (zh) 一种半导体器件及其制造方法和电子装置
CN109860114A (zh) 鳍式二极管结构及其方法
CN104517842B (zh) 一种制作半导体器件的方法
CN108400115A (zh) 一种半导体器件及其制造方法和电子装置
CN116884916A (zh) 半导体器件及其制造方法
CN104752316B (zh) 一种制作半导体器件的方法
CN104752349B (zh) 一种制作半导体器件的方法
WO2014012263A1 (zh) 半导体器件及其制造方法
CN106033746B (zh) 一种半导体器件及其制作方法
CN104979289B (zh) 一种半导体器件及其制作方法
CN108630609A (zh) 一种半导体器件的制造方法
CN114122135A (zh) 半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181218