CN108807385A - 用于制造半导体器件的方法 - Google Patents

用于制造半导体器件的方法 Download PDF

Info

Publication number
CN108807385A
CN108807385A CN201810287923.8A CN201810287923A CN108807385A CN 108807385 A CN108807385 A CN 108807385A CN 201810287923 A CN201810287923 A CN 201810287923A CN 108807385 A CN108807385 A CN 108807385A
Authority
CN
China
Prior art keywords
film
interlayer dielectric
continuous film
continuous
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810287923.8A
Other languages
English (en)
Other versions
CN108807385B (zh
Inventor
赵容锡
金亨俊
金重浩
罗重渊
金毕奥
安宰永
吴其龙
李圣海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108807385A publication Critical patent/CN108807385A/zh
Application granted granted Critical
Publication of CN108807385B publication Critical patent/CN108807385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种用于制造半导体器件的方法，所述方法包括：在衬底上形成模制结构，使得模制结构包括交替且重复地层叠的层间绝缘膜和牺牲膜；形成穿过模制结构的沟道孔；在沟道孔内形成垂直沟道结构；通过去除牺牲膜来暴露出层间绝缘膜的表面；沿层间绝缘膜的表面形成氧化铝膜；在氧化铝膜上形成连续膜；以及对连续膜进行氮化以形成TiN膜。

Description

用于制造半导体器件的方法
相关申请的交叉引用
本申请要求2017年4月28日提交给韩国知识产权局的题为“Method forFabricating Semiconductor Device”(“制造半导体器件的方法”)的韩国专利申请No.10-2017-0054997的优先权，其公开内容通过引用方式全部合并于此。
技术领域
各实施例涉及用于制造半导体器件的方法。
背景技术
半导体存储器件是通过使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等的半导体来实现的存储器件。半导体存储器件大致分为易失性存储器件和非易失性存储器件。易失性存储器件是当电源切断时存储的数据消失的存储器件。易失性存储器件包括静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)等。非易失性存储器件是即使电源切断时也能够保持存储的数据的存储器件。非易失性存储器件包括闪存器件、只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、电阻存储器件(例如，相变RAM(PRAM)、铁电RAM(FRAM)、电阻式RAM(RRAM))等。
发明内容
各实施例可以通过提供用于制造半导体器件的方法来实现，所述方法包括：在衬底上形成模制结构，使得所述模制结构包括交替且重复地层叠的多个层间绝缘膜和多个牺牲膜；形成穿过所述模制结构的沟道孔；在所述沟道孔内形成垂直沟道结构；通过去除所述多个牺牲膜来暴露出所述多个层间绝缘膜的表面；沿所述多个层间绝缘膜的表面形成氧化铝膜；在所述氧化铝膜上形成含有Ti的连续膜；以及对所述连续膜进行氮化以形成TiN膜。
各实施例可以通过提供用于制造半导体器件的方法来实现，所述方法包括：沉积AlO膜；在所述AlO膜上形成连续膜，其中，所述连续膜的厚度大于0埃且不超过20埃；对所述连续膜进行氮化以形成TiN膜；以及在所述TiN膜上形成含有钨的金属膜。
各实施例可以通过提供用于制造半导体器件的方法来实现，所述方法包括：通过蚀刻衬底而形成沟槽；沿所述沟槽的内壁形成AlO膜；沿着所述AlO膜的上表面形成连续膜，使得所述连续膜的厚度大于0埃且不超过20埃；对所述连续膜进行氮化以形成TiN膜；以及在所述TiN膜上形成金属膜。
附图说明
通过参照附图详细描述示例性实施例，各特征对于本领域技术人员而言将是显而易见的，其中：
图1至图12示出了根据一些示例性实施例的用于制造半导体器件的方法中的各阶段的视图。
图13至图20示出根据一些示例性实施例的用于制造半导体器件的方法中的各阶段的视图。
具体实施方式
在以下描述中，将参照图1至图12描述根据一些示例性实施例的用于制造半导体器件的方法。
图1至图12示出了根据一些示例性实施例的用于制造半导体器件的方法中的各阶段的视图。
首先，参考图1，可以在第一衬底100上形成模制结构。
第一衬底100可以是例如体硅或绝缘体上硅。在一个实施方式中，第一衬底100可以是第一硅衬底，或者可以包括其他材料，诸如硅锗、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓或锑化镓。在一个实施方式中，第一衬底100可以具有形成在基体衬底上的外延层。
可以在第一衬底100上交替地层叠牺牲膜121和第一层间绝缘膜110。例如，多个牺牲膜121和多个第一层间绝缘膜110可以顺序地层叠，从而可以形成垂直模制结构。
在该示例中，牺牲膜121和第一层间绝缘膜110可以包括彼此不同的材料。在这个例子中，不同的材料意味着这些材料对特定蚀刻剂或蚀刻气体具有不同蚀刻选择性。因此，当利用特定的蚀刻剂或蚀刻气体执行蚀刻工艺时，可以仅去除牺牲膜121，而可以保留第一层间绝缘膜110。
在一个实施方式中，牺牲膜121可以是例如氮化硅膜，并且第一层间绝缘膜110可以是例如氧化硅膜。在一个实施方式中，牺牲膜121和第一层间绝缘膜110可以包括允许牺牲膜121和第一层间绝缘膜110分别相对于彼此具有蚀刻选择性的材料。
在一个实施方式中，第一层间绝缘膜110可以包括低k电介质材料。低k电介质材料意味着材料具有比氧化硅的介电常数低的介电常数。
可以在第一衬底100上交替层叠的多个牺牲膜121和多个第一层间绝缘膜110的内部形成沟道孔CHH或者穿过在第一衬底100上交替层叠的多个牺牲膜121和多个第一层间绝缘膜110形成沟道孔CHH。例如，沟道孔CHH可以穿过多个牺牲膜121和多个第一层间绝缘膜110。在形成沟道孔CHH的情况下，例如，第一衬底100的上表面可以暴露，而不是被模制结构覆盖。
例如，可以通过蚀刻多个第一层间绝缘膜110的第一区域(区域I)和多个牺牲膜121的第一区域(区域I)来形成沟道孔CHH。多个第一层间绝缘膜110的区域I和多个牺牲膜121的区域I可以是在垂直方向上重叠的各位置处的各区域。
例如，多个沟道孔CHH可以形成为在水平方向上彼此间隔开。在一个实施方式中，如图1所示，例如，该器件可以包括在水平方向上间隔开的两个沟道孔CHH。
通过形成沟道孔CHH，多个第一层间绝缘膜110和多个牺牲膜121在水平方向上的各侧表面(例如，沟道孔CHH的内表面)也可以被暴露。
可以例如以使用硬掩模的方式来形成沟道孔CHH。例如，可以在第一层间绝缘膜上形成仅暴露出沟道孔CHH的形状的硬掩模，并且可以通过用干法蚀刻来顺序地蚀刻暴露部分来形成沟道孔CHH。因此，沟道孔CHH的侧壁可以具有基本垂直的轮廓。可替换地，如图1所示，沟道孔CHH的侧壁可以呈锥形。随着越远离暴露部分，模制结构在垂直方向上的蚀刻速率越弱，可以产生锥形形状。
在一个实施方式中，沟道孔CHH的位置可以不在例如单个水平方向上对齐。例如，多个沟道孔CHH可以以之字形方式布置并且彼此间隔开。
绝缘层130可以形成在每个沟道孔CHH的侧壁上。在一个实施方式中，绝缘层130可以沿着最上层的第一层间绝缘膜110的上表面以及沿着沟道孔CHH的侧壁和底表面形成。此后，回蚀工艺可以实质上去除最上面的第一层间绝缘膜110的上表面和形成在第一衬底100的上表面上的绝缘层130的各部分。因此，具有吸管形状的绝缘层130可以形成在每个沟道孔CHH的侧壁上，该吸管形状暴露第一衬底100的上表面。例如，绝缘层130可以具有内部穿透的圆柱体的形状。
在一个实施方式中，绝缘层130可以包括例如阻挡绝缘层131、电荷捕获层132和隧道绝缘层133。这将在下面详细解释。
在一个实施方式中，形成绝缘层130的多个膜可以分别通过例如化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺等来形成。
接下来，参考图2，可以在沟道孔CHH内形成沟道层140。
沟道层140可以沿着绝缘层130的上表面或向内的表面形成。沟道层140也可以沿着由沟道孔CHH暴露出的第一衬底100的上表面形成或者沿着在沟道孔CHH中暴露出的第一衬底100的上表面形成。例如，沟道层140可以具有覆盖沟道孔CHH的侧壁和底表面的杯形。
在一个实施方式中，沟道层140可以通过使用选择性掺杂有杂质的多晶硅或非晶硅来形成。在通过使用多晶硅或非晶硅形成沟道层140之后，可以通过退火或激光束辐射将其转化为单晶硅。在这种情况下，因为可以去除沟道层140内的缺陷，所以可以改善半导体器件的性能。
由于沟道层140是薄膜，因此沟道孔CHH可能还没有被完全填充。因此，在沟道孔CHH内可能仍存在空余空间。
接下来，参考图3，可以形成芯层150。
芯层150可以完全填充沟道孔CHH(例如，沟道孔CHH的剩余部分)。例如，芯层150的外表面可以被上述沟道层140和绝缘层130围绕(例如，并且可以接触沟道层140)。
在一个实施方式中，芯层150可以通过使用绝缘材料(例如，氧化硅)形成。在一个实施方式中，沟道层140和芯层150可以分别通过例如CVD工艺、PECVD工艺和ALD工艺中的任何一种来形成。
在完成时芯层150、沟道层140和绝缘层130可以构成或形成垂直沟道结构。垂直沟道结构可以穿过模制结构，所述模制结构包括沟道孔CHH，并且牺牲膜121和第一层间绝缘膜110在所述模制结构中交替层叠。
接下来，可以在多个牺牲膜121和多个第一层间绝缘膜110的模制结构内形成沟槽T1。例如，可以通过蚀刻多个第一层间绝缘膜110的第二区域(区域II)和多个牺牲膜121的第二区域(区域II)来形成沟槽T1。多个第一层间绝缘膜110的区域II和多个牺牲膜121的区域II可以被布置成在垂直方向上彼此完全重叠(例如，对齐)。沟槽T1可以与垂直沟道结构间隔开。例如，沟槽T1可以在水平方向上与芯层150、沟道层140和绝缘层130间隔开。
沟槽T1可以暴露第一衬底100的上表面。沟槽T1还可以暴露多个第一层间绝缘膜110的侧表面和多个牺牲膜121的侧表面。与沟道孔CHH不同，沟槽T1可以形成为沿特定水平方向延伸。
在一个实施方式中，可以使用部分暴露出最上面的第一层间绝缘膜110的硬掩模来形成沟槽T1。硬掩模可以用作干法蚀刻的蚀刻掩模。因此，可以蚀刻第一层间绝缘膜110和牺牲膜121，并且可以形成沟槽T1。硬掩模可以例如通过使用光刻胶材料或旋涂硬掩模(SOH)材料来形成。在一个实施方式中，在形成沟槽T1之后，可以通过灰化工艺和/或剥离工艺来去除硬掩模。
可以在第一衬底100的由沟槽T1暴露的部分处形成公共源极区101。公共源极区101可以例如通过使用掺杂工艺来形成。公共源极区101可以形成在第一衬底100内。
公共源极区101可以在与沟槽T1延伸的方向相同的方向上延伸，以用作公共源极线(CSL)。在一个实施方式中，还可以在公共源极区101上形成金属硅化物图案，例如硅化镍图案或硅化钴图案。因此，公共源极区101和例如CSL接触之间的电阻可以减小。
如图3所示，沟槽T1可以将由多个牺牲膜121和多个第一层间绝缘膜110构成的各模制结构彼此隔离。在一个实施方式中，如图3所示，该器件可以包括两个隔离结构。在一个实施方式中，沟槽T1的数量可以是两个或更多个。此外，公共源极区101的数量可以形成为与沟槽T1的数量一样多。基于上述考虑，图3示出了形成多个公共源极区101。
接下来，参考图4，可以通过去除由沟槽T1暴露的牺牲膜121来形成凹陷r1。在一些示例性实施例中，凹陷r1可以暴露绝缘层130的一部分。可以通过选择性地去除牺牲膜121来形成凹陷r1。凹陷r1可以例如通过使用相对于第一层间绝缘膜110对牺牲膜121具有高蚀刻选择性的蚀刻剂或蚀刻气体来形成。例如，蚀刻剂或蚀刻气体可以蚀刻牺牲膜121，而不蚀刻第一层间绝缘膜110或者仅最小限度地蚀刻第一层间绝缘膜110。
从平面角度(例如，在平面图中)，垂直沟道结构(即，芯层150、沟道层140和绝缘层130的结构)可以形成为具有圆形或环形结构，并且第一层间绝缘膜110可以形成为被垂直沟道结构穿过并且竖直间隔开的结构。例如，可以在垂直方向上第一层间绝缘膜110被垂直沟道结构间隔开的结构中支撑第一层间绝缘膜110。
在一个实施方式中，可以包括一个垂直沟道结构，或者沿水平方向对齐的多个垂直沟道结构可以划分并支撑第一层间绝缘膜110的结构。
接下来，参考图5，可以形成氧化物膜160。
氧化物膜160可以沿着第一层间绝缘膜110的上表面、底表面和侧表面形成。如图所示，氧化物膜160可以沿着垂直沟道结构的侧表面形成。例如，氧化物膜160可以沿着绝缘层130的侧表面形成。
在一个实施方式中，氧化物膜160可以暴露公共源极区101的一部分并覆盖其他部分。
图6示出了图5的圈出部分A的放大图。
参考图6，如上所述，绝缘层130可以包括例如隧道绝缘层133、电荷捕获层132和阻挡绝缘层131。
隧道绝缘层133可以是电荷穿过沟道层140和电荷捕获层132之间的部分。例如，隧道绝缘层133可以是氧化硅膜或氧化硅膜和氮化硅膜的双层膜。
电荷捕获层132可以位于隧道绝缘层133和阻挡绝缘层131之间。电荷捕获层132可以是穿过隧道绝缘层133的电荷被存储的部分。例如，电荷捕获层132可以是氮化物膜或高k电介质膜。氮化物膜可以包括例如氮化硅、氮氧化硅、氮氧化铪、氧氮化锆、铪硅氮氧化物或铝铪氮氧化物中的一种或多种。
高k电介质膜可以包括例如氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、铅钪钽氧化物和铌酸铅锌中的一种或多种。
阻挡绝缘层131可以包括介电常数比隧道绝缘层133的介电常数高的绝缘材料。阻挡绝缘层131可以通过使用例如诸如氧化硅的氧化物来形成。
因此，绝缘层130可以具有其中氧化物膜-氮化物膜-氧化物膜顺序层叠的氧化物-氮化物-氧化物(ONO)结构。隧道绝缘层133和电荷捕获层132以及阻挡绝缘层131可以分别通过CVD工艺、PECVD工艺、ALD工艺形成。
可以沿着阻挡绝缘层131和第一层间绝缘膜110的表面形成氧化物膜160。氧化物膜160可以包括氧化铝膜。例如，氧化物膜160可以是AlO膜。
接下来，参考图7，可以形成连续膜170。
可以沿着氧化物膜160的上表面形成连续膜170(例如，含Ti连续膜)。连续膜170可以沿着氧化物膜160的上表面连续地或共形地形成。在此使用的表述“连续的”或“连续地”可以包括与在中间的一部分被切割或中断等时所代表的表述“不连续的”或“不连续地”相反的含义以及表示在延伸方向上厚度是规则的含义两者。例如，连续膜170可以以规则厚度无缝地覆盖氧化物膜160的上表面。
连续膜170可以具有非常薄的厚度。在一个实施方式中，连续膜170可以具有例如0埃至20埃的厚度。在一个实施方式中，连续膜170的厚度可以大于0埃。连续膜170的厚度可以用作确定图8的导电膜180的厚度的因素，之后连续膜170将转变为所述导电膜180。
在下文中将具体解释关于连续膜170的厚度的额外细节。
连续膜170可以包括TiON。在该实例中，O(即，氧)的量(重量)可以大于N(即，氮)的量(重量)。例如，基于氧与氮组合的总重量为100，氮的量可以为0至40。例如，基于连续膜中100重量份的氧和氮，连续膜170中的氮的量可以为0重量份至40重量份。在这个例子中，氮的比例可能为0，这可表明该层由TiO形成，而不是由TiON形成。
接下来，参考图8，可以形成导电膜180。
可以通过对连续膜170执行第一硝化或氮化工艺(N1)来形成导电膜180。例如，向连续膜170添加氮成分可以导致连续膜170转变成导电膜180。导电膜180的厚度可取决于连续膜170的厚度。如本文所用的表述“取决于”表示可以根据连续膜的厚度来确定导电膜180的厚度。例如，上述表述表示，当导电膜180的厚度等于连续膜170的厚度时或者导电膜180的厚度根据现有连续膜170的厚度改变时，导电膜180的厚度可以基于上述厚度微小地增加或减少。
第一氮化工艺(N1)可以包括用于添加氮的各种工艺中的至少一种。在一个实施方式中，第一氮化工艺(N1)可以包括例如NH3退火、N2等离子体处理和快速热氮化(RTN)中的至少一种。
结果，导电膜180可以包括TiN。在该例子中，先前的TiON膜或TiO膜(例如，连续膜170)可以变成TiN膜(例如，导电膜180)，并且可以保留一些氧。例如，基于在导电膜180中氮(N)结合氧(O)的总重量为100，氮的比例可以为40至100。例如，当氮的比例为100时，这可以意味着TiN膜可以不含有氧。在一个实施方式中，导电膜180中氮的量可以大于连续膜170中的氮的量。
一些方法本身可以包括沉积TiN，因此可以不使用二阶段方法来对TiO或TiON进行氮化。然而，由于要沉积的材料膜的厚度减小可能是期望的，例如在半导体器件小型化和集成的情况下，可能发生不能沉积20埃或更小的材料膜(例如，直接沉积TiN层将形成厚度大于20埃的层)。
例如，如果要直接沉积TiN，则可以形成不连续的膜而不是连续的膜。例如，在氧化物膜160的上表面上，TiN膜可以形成为岛状或彼此间隔开的排列。这种不连续的TiN膜可以不完全覆盖氧化物膜160，也不具有规则厚度，因此可能在后续工艺中产生一些问题。
因此，为了形成最终连续和规则的TiN膜，根据示例性实施例的用于制造半导体器件的方法可以形成TiO膜或TiON膜，并且执行氮化，从而形成最终的薄且连续的TiN膜或TiON薄膜。
接下来，参考图9，可以形成金属膜190。
金属膜190可以形成为完全填充导电膜180上的凹陷r1。在一个实施方式中，金属膜190可以覆盖在导电膜180的形成在凹陷r1之外的上部上。金属膜190结合导电膜180可以用作字线或栅电极。
金属膜190可以包括例如钨(W)。例如，可以通过沉积钨来形成金属膜190。例如，WF6可以用作前体。在一个实施方式中，F(氟)成分可以部分地保留在金属膜190内。
如果连续膜170或导电膜180被形成为相对较厚或不规则，则各第一层间绝缘膜110之间的垂直间隙可以减小与厚度一样多。在这种情况下，根据台阶覆盖，金属膜190可能不会规则地形成。
如果金属膜190不规则地生长，则第一层间绝缘膜110的垂直表面(即，位于上方的第一层间绝缘膜110的下表面)和金属膜190的从位于下方的第一层间绝缘膜110的上表面生长的表面可能不会自然地汇合，并且可能在其中形成狭缝。
这样狭缝可以成为两个表面超过接合面(两个表面汇合的位置)的空间，从而防止两个表面接触。如果狭缝形成为具有特定体积或更大，则在用于金属膜190的前体之后保留在金属膜190内的F(氟)可以以F2的形式留在狭缝中。
可保留在第一层间绝缘膜110内的气体形式的氢(H)可以与上述F2汇合，从而形成HF。由此形成的HF可以扩散到氧化物膜160另一边，进入绝缘层130的阻挡绝缘层131。扩散的HF可以通过熔化氧化物膜160、第一层间绝缘膜110和阻挡绝缘层131而损坏半导体器件。
根据一些示例性实施例的用于制造半导体器件的方法可以通过形成连续且规则的非常薄的导电膜180来帮助减少和/或防止上述阻挡绝缘层131的损坏。
接下来，参照图10和图11，可以蚀刻金属膜190、导电膜180和氧化物膜160，从而隔离各元件。
例如，从第一层间绝缘膜110的一端到沟道孔CHH的距离可以大于从金属膜190、导电膜180和氧化物膜160的一端到沟道孔CHH的距离。结果，每个元件可以被分离成多个元件。
如果导电膜180是不规则且不连续，则也可以不规则地执行对金属膜190的蚀刻。例如，氧化物膜160可以形成得比在相关器件中的氧化物膜更薄，并且如果随后的TiN膜(即，如果导电膜180)要被不规则地沉积，则导电膜180的被形成得相对较薄的部分可以在蚀刻工艺中被过度地蚀刻，并且因此，金属膜190的与被蚀刻的导电膜180相邻的一部分可能被破坏。
如果发生这种情况，则不能始终如一地定义多个隔离元件(即，金属膜190)的各栅电极的特征，使得无法确保各元件之间的规则性，并且整个半导体器件的可靠性会受到严重破坏。
在一个实施方式中，根据一些示例性实施例的用于制造半导体器件的方法可以在保持非常薄的厚度的同时形成规则的导电膜180，可以规则地蚀刻金属膜190，并且可以规则地形成各隔离元件的特征，因此可以增强整个半导体器件的特征。
接下来，参考图12，可以形成漏极210和第一位线220。
可以在垂直沟道结构上形成漏极210，即，可以在芯层150、沟道层140和绝缘层130上形成漏极210。漏极210可以包括导体。漏极210可以与垂直沟道结构和第一位线220电连接。
可以有一条第一位线220，该第一位线220与形成在漏极210上并彼此隔离的两个模制结构连接。从平面的角度或在平面图中，第一位线220可以形成阵列形状，同时以格子图案与金属膜190相交。
根据一些示例性实施例的用于制造半导体器件的方法可以如上所述通过在非易失性存储器件中沉积规则且薄的导电膜180，而有助于防止阻挡绝缘层131熔化，并防止金属膜190被破坏。结果，该方法可以提供具有高集成度以及高稳定性和规则性的半导体器件。
在下文中，将参照图13至图20来描述根据一些示例性实施例的用于制造半导体器件的方法。在下面的描述中，为了简洁起见，可能不描述或尽量简要描述与上面已经提供的示例性实施例重复的重复描述。
接下来，参考图13，可以在第二衬底1000中形成第一掩埋沟槽BT1和第二掩埋沟槽BT2。
第二衬底1000可以是例如体硅或绝缘体上硅(SOI)。在一个实施方式中，第二衬底1000可以是例如硅衬底，或者可以包括其他材料，例如硅锗、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓或锑化镓。在一个实施方式中，第二衬底1000可以是其上形成有外延膜的基体衬底。
第二衬底1000可以包括有源区1100和元件隔离膜1200。有源区1100可以由元件隔离膜1200限定。例如，多个有源区1100可以通过元件隔离膜1200隔离为分离的各区域。
元件隔离膜1200可以包括氧化硅、氮化硅和氮氧化硅中的至少一种作为绝缘膜。
可以在有源区1100内形成第一掩埋沟槽BT1和第二掩埋沟槽BT2。第一掩埋沟槽BT1和第二掩埋沟槽BT2可以是在稍后的处理中形成字线(即，栅电极)的部分。例如，它们可以是形成掩埋单元阵列晶体管(BCAT)的部分。
接下来，参考图14，可以形成掩埋氧化物膜1300。
掩埋氧化物膜1300可以沿着第一掩埋沟槽BT1和第二掩埋沟槽BT2的内壁形成。在一个实施方式中，掩埋氧化物膜1300也可以形成在第二衬底1000的上表面和元件隔离膜1200的上表面上，并且通过随后的蚀刻工艺被去除。例如，掩埋氧化物膜1300可以仅沿着第一掩埋沟槽BT1和第二掩埋沟槽BT2的内壁设置。
掩埋氧化物膜1300可以包括氧化铝膜。例如，氧化物膜1300可以是AlO膜。掩埋氧化物膜1300可以非常薄，并且第一掩埋沟槽BT1和第二掩埋沟槽BT2被部分填充，留下空余空间。
在一个实施方式中，在形成掩埋氧化物膜1300之前，可以沿第一掩埋沟槽BT1和第二掩埋沟槽BT2的内壁形成另一栅极绝缘结构。
接下来，参考图15，可以形成掩埋连续膜1400P。
可以沿着掩埋氧化物膜1300的上表面形成掩埋连续膜1400P。掩埋连续膜1400P可以沿着掩埋氧化物膜1300的上表面连续形成。这里使用的表述“连续地”可以包括与表示在中间的部分被切割等时的表达“不连续”相反的含义以及表示在延伸方向上厚度是规则的含义二者。例如，掩埋连续膜1400P可以无缝地覆盖掩埋氧化物膜1300的上表面并且可以具有规则或均匀的厚度。
在一个实施方式中，掩埋连续膜1400P不仅可以沿着第一掩埋沟槽BT1和第二掩埋沟槽BT2的上表面形成，而且还沿着第二衬底1000的上表面和元件隔离膜1200的上表面形成。
在一个实施方式中，掩埋连续膜1400P可以具有非常薄的厚度。掩埋连续膜1400P可以具有例如0埃至20埃的厚度。在一个实施方式中，掩埋连续膜1400P的厚度可以大于0埃。掩埋连续膜1400P的厚度可以用作确定图16的掩埋导电膜1450P的厚度的因素，在随后的工艺中掩埋连续膜1400P将转变为所述掩埋导电膜1450P。
掩埋连续膜1400P可以包括TiON。在一个实施方式中，O(即，氧)的比例可以大于N(即，氮)的比例。基于氧结合氮的总重量为100，氮的比例可以为0至40。在一个实施方式中，氮的比例可以为0，这可以表示TiO，而不是TiON。
接下来，参考图16，可以形成掩埋导电膜1450P。
掩埋导电膜1450P可以通过对掩埋连续膜1400P执行第二氮化工艺N2而形成。例如，将氮成分添加至掩埋连续膜1400P可以导致掩埋连续膜1400P转变为掩埋导电膜1450P。因此，掩埋导电膜1450P的厚度可以取决于掩埋连续膜1400P的厚度。例如，当掩埋导电膜1450P的厚度等于掩埋连续膜1400P的厚度时或者当掩埋导电膜1450P的厚度根据现有的掩埋连续膜1400P的厚度改变时，掩埋导电膜1450P的厚度可以基于上述厚度微小地增加或减少。
第二氮化工艺N2可以包括用于添加氮的各种工艺中的至少一种。在一个实施方式中，第二氮化工艺N2可以包括例如NH3退火、N2等离子体处理和RTN处理中的至少一种。
结果，掩埋导电膜1450P可以包括TiN。在一种实施方式中，先前的TiON或TiO膜可以成为TiN膜，并且可能保留一些氧。例如，基于在掩埋导电膜1450P中氮(N)结合氧(O)的总重量为100，氮的比例可以为40至100。例如，当氮的比例为100时，这可以意味着TiN膜不含有氧。
一些方法本身可以沉积TiN并且可能不使用两阶段方法来对TiO或TiON进行氮化。因为要沉积的材料膜的厚度减小可能是期望的，例如在半导体器件小型化和集成化的情况下，如果要直接沉积TiN，则可能发生不能沉积20埃或更小的材料膜。
例如，如果要直接沉积TiN，则会形成不连续的膜而不是连续的膜。例如，在掩埋氧化物膜1300的上表面上，TiN膜可以形成为具有岛形的间隔开的各部分。这种不连续的TiN膜可能不完全覆盖掩埋氧化物膜1300，并且可能不具有规则厚度，这会在稍后的工艺中产生或导致一些问题。
在一个实施方式中，为了形成最终连续且规则的TiN膜，根据一些示例性实施方式的用于制造半导体器件的方法可以形成TiO或TiON膜，然后可以执行氮化，从而形成最终薄且连续的TiN或TiON膜。
接下来，参考图17，可以形成第一掩埋金属膜1500P。
第一掩埋金属膜1500P可以完全填充掩埋导电膜1450P上的第一掩埋沟槽BT1和第二掩埋沟槽BT2。在一个实施方式中，第一掩埋金属膜1500P可以覆盖掩埋导电膜1450P的形成在第一掩埋沟槽BT1和第二掩埋沟槽BT2之外的上表面上。例如，第一掩埋金属膜1500P也可以形成在有源区1100和元件隔离膜1200的上部上。第一掩埋金属膜1500P与掩埋导电膜1450P一起可以用作字线或栅电极。
第一掩埋金属膜1500P可以包括例如钨W。例如，第一掩埋金属膜1500P可以通过沉积钨来形成。形成该层可以使用WF6作为前体。在一个实施方式中，氟组分可以部分地保留在第一掩埋金属膜1500P内部。
当掩埋连续膜1400P或掩埋导电膜1450P形成为相对较厚和/或不规则时，第一掩埋沟槽BT1和第二掩埋沟槽BT2的水平宽度可以减小与厚度一样多。在这种情况下，根据台阶覆盖，第一掩埋金属膜1500P可能会不规则地形成。
如果第一掩埋金属膜1500P不规则地生长，则第一掩埋金属膜1500P的从第一掩埋沟槽BT1和第二掩埋沟槽BT2的两个侧壁生长的各表面可能不会自然地汇合，从而在垂直方向上在其中形成狭缝。
这样的狭缝可以成为两个表面超过接合面(两个表面汇合的位置)的空间，从而防止两个表面接触。如果狭缝要形成为具有特定体积或更大，则在用于第一掩埋金属膜1500P的前体之后保留在第一掩埋金属膜1500P内的氟可以以F2的形式留在狭缝中。
在这种情况下，可以包含在其他元件(诸如掩埋氧化物膜1300)中的气体形式的氢可以与F2汇合，从而形成HF。如此形成的HF可能通过熔化掩埋氧化物膜1300而损坏半导体器件。
根据一些示例性实施例的用于制造半导体器件的方法可以通过形成连续且规则的非常薄的掩埋导电膜1450P来帮助减少或防止上述半导体器件的损坏。
接下来，参考图18，可以去除第一掩埋金属膜1500P和掩埋导电膜1450P的各部分。
可以去除第一掩埋金属膜1500P和掩埋导电膜1450P，使得它们不存在于第二衬底1000和元件隔离膜1200上。在一个实施方式中，可以去除第一掩埋金属膜1500P和掩埋导电膜1450P来仅填充第一掩埋沟槽BT1的一部分和第二掩埋沟槽BT2的一部分。因此，第一掩埋金属膜1500P可以被器件隔离成第二掩埋金属膜1500，且掩埋导电膜1450P可以被图案化为掩埋导电图案1450。
在一个实施方式中，用于去除第一掩埋金属膜1500P和掩埋导电膜1450P的工艺可以是回蚀工艺。
接下来，参考图19，可以形成覆盖膜1600。
覆盖膜1600可以完全填充第一掩埋沟槽BT1和第二掩埋沟槽BT2。覆盖膜1600可以形成在被器件隔离的第二掩埋金属膜1500和掩埋导电图案1450上。覆盖膜1600的侧表面可以与掩埋氧化物膜1300接触。
在一个实施方式中，覆盖膜1600可以是例如氧化物膜、氮化物膜、氮氧化物膜等。
覆盖膜1600的上表面可以与元件隔离膜1200和第二衬底1000的上表面齐平。此外，覆盖膜1600的上表面也可以与暴露在第一掩埋沟槽BT1和第二掩埋沟槽BT2的外部的掩埋氧化物膜1300的上表面齐平。
这可以是通过化学机械抛光(CMP)执行平坦化的结果。
接下来，参考图20，可以形成第一源极/漏极区1710、第二源极/漏极区1720和第三源极/漏极区1730。
当所实现的半导体器件是N型晶体管时，第一源极/漏极区1710、第二源极/漏极区1720和第三源极/漏极区1730可以通过掺杂N型杂质而形成。
第一源极/漏极区1710可以设置在第二衬底1000内，位于第一掩埋沟槽BT1和第二掩埋沟槽BT2之间。第二源极/漏极区1720和第三源极/漏极区1730可以设置在第二衬底1000内，分别位于第一掩埋沟槽BT1和元件隔离膜1200之间以及位于第二掩埋沟槽BT2和元件隔离膜1200之间。
在此实例中，第一源极/漏极区1710可由两个相邻晶体管共享，且第二源极/漏极区1720和第三源极/漏极区1730可以不被两个相邻晶体管共享。
如图所示，第一源极/漏极区1710和第二源极/漏极区1720可以部分地与第二掩埋金属膜1500重叠。
接下来，可以形成第二层间绝缘膜1810。
第二层间绝缘膜1810可以覆盖元件隔离膜1200、第二衬底1000、覆盖膜1600和掩埋氧化物膜1300的所有上表面。
第二层间绝缘膜1810可以包括例如氧化硅、氮化硅和氮氧化硅中的至少一种。第二层间绝缘膜1810可以是单层或多层。
接下来，可以形成穿过第二层间绝缘膜1810的位线接触件1920。
位线接触件1920可以与第一源极/漏极区1710和在后续工艺中形成的第二位线1930电连接。
接下来，可以在位线接触件1920上形成第二位线1930。
从平面的角度，第二位线1930结合作为第二掩埋金属膜1500的字线可以形成格子形状的阵列。结果，第二位线1930可以判断要驱动哪个晶体管。
接下来，参考图20，可以形成第三层间绝缘膜1820。
第三层间绝缘膜1820可以覆盖第二层间绝缘膜1810和第二位线1930。第三层间绝缘膜1820可以包括例如氧化硅、氮化硅和氮氧化硅中的至少一种。第二层间绝缘膜1810可以是单层或多层。
接下来，可以形成存储节点接触件1910。
存储节点接触件1910可以形成为穿过第二层间绝缘膜1810和第三层间绝缘膜1820。存储节点接触件1910可以分别形成在第二源极/漏极区1720和第三源极/漏极区1730上。
存储节点接触件1910可以分别与第二源极/漏极区1720和第三源极/漏极区1730电连接。在一个实施方式中，存储节点接触件1910可以将存储电荷的存储节点分别与第二源极/漏极区1720和第三源极/漏极区1730电连接。
在一个实施方式中，在上述工艺中形成的半导体器件可以是易失性存储器器件，例如，动态随机存取存储器(DRAM)。
如上所述，根据一些示例性实施例的用于制造半导体器件的方法可以通过在如上所述的易失性存储器件中规则和薄沉积的掩埋导电膜1450P，来帮助防止掩埋氧化物膜1300熔化。结果，该方法可以提供具有高集成度以及高稳定性和规则性的半导体器件。
作为总结和回顾，为了实现上述半导体器件的小型化集成，可以稳定地沉积非常薄的材料膜；然而，用相关的沉积方法可能难以获得高质量的材料膜。
各实施例可以提供用于制造具有改进操作性能的半导体器件的方法。
这里已经公开了示例实施例，并且虽然使用了特定术语，但是它们仅被用于并且将被解释为仅用于一般和描述性的意义，而不是为了限制的目的。在一些情况下，对于本领域普通技术人员而言显而易见的是，本申请提交时，除非另外具体指出，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离如所附权利要求中阐述的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (20)

1.一种用于制造半导体器件的方法，所述方法包括：
在衬底上形成模制结构，使得所述模制结构包括交替且重复地层叠的多个层间绝缘膜和多个牺牲膜；
形成穿过所述模制结构的沟道孔；
在所述沟道孔内形成垂直沟道结构；
通过去除所述多个牺牲膜来暴露出所述多个层间绝缘膜的表面；
沿所述多个层间绝缘膜的表面形成氧化铝膜；
在所述氧化铝膜上形成含有Ti的连续膜；以及
对所述连续膜进行氮化以形成TiN膜。
2.根据权利要求1所述的方法，其中，所述连续膜的厚度大于0埃且不超过20埃。
3.根据权利要求1所述的方法，其中，所述垂直沟道结构包括：
沟道层，其在所述沟道孔内形成为杯形；
芯层，其填充所述沟道层的内部；以及
绝缘膜，其围绕所述沟道层的外部。
4.根据权利要求3所述的方法，其中，所述垂直沟道结构的所述绝缘膜包括：
隧道绝缘层，其形成在所述沟道层上；
电荷捕获层，其形成在所述隧道绝缘层上；以及
阻挡绝缘层，其形成在所述电荷捕获层上。
5.根据权利要求1所述的方法，其中，对所述连续膜进行氮化包括NH3退火、N2等离子体处理或快速热处理。
6.根据权利要求1所述的方法，还包括在所述TiN膜上形成金属膜。
7.根据权利要求6所述的方法，其中，所述金属膜包括钨。
8.根据权利要求7所述的方法，其中，形成所述金属膜包括使用WF6作为前体。
9.根据权利要求1所述的方法，其中，所述连续膜中的氮的浓度小于所述连续膜中的氧的浓度。
10.一种用于制造半导体器件的方法，所述方法包括：
沉积AlO膜；
在所述AlO膜上形成连续膜，其中，所述连续膜的厚度大于0埃且不超过20埃；
对所述连续膜进行氮化以形成TiN膜；以及
在所述TiN膜上形成含有钨的金属膜。
11.根据权利要求10所述的方法，其中，基于所述连续膜中的100重量份的氮和氧，在所述连续膜中的氮含量为0重量份至40重量份。
12.根据权利要求10所述的方法，还包括：
在衬底上形成模制结构，在所述模制结构中多个层间绝缘膜和多个牺牲膜交替且重复地层叠；
形成穿过所述模制结构的沟道孔；
在所述沟道孔内形成垂直沟道结构；以及
通过去除所述多个牺牲膜而暴露出所述多个层间绝缘膜的表面，
其中，在所述多个层间绝缘膜的表面上沉积所述AlO膜。
13.根据权利要求12所述的方法，其中：
所述多个层间绝缘膜包括在垂直方向上间隔开的第一层间绝缘膜和第二层间绝缘膜，
沿着所述第一层间绝缘膜和所述第二层间绝缘膜的各表面形成所述AlO膜和所述TiN膜，以及
所述金属膜填充所述第一层间绝缘膜与所述第二层间绝缘膜之间的空间。
14.根据权利要求13所述的方法，其中，所述金属膜包括位于所述第一层间绝缘膜与所述第二层间绝缘膜之间的狭缝。
15.根据权利要求10所述的方法，还包括：
在衬底中形成沟槽；以及
沿着所述沟槽的内壁形成栅极绝缘膜，使得沿着所述栅极绝缘膜的上表面形成所述AlO膜，并且所述金属膜填充所述沟槽的一部分；以及
形成覆盖膜以用于完全填充所述金属膜上的沟槽。
16.根据权利要求15所述的方法，还包括：
在所述沟槽的侧表面上形成源极/漏极区；以及
形成以与所述源极/漏极区电连接的接触件。
17.一种用于制造半导体器件的方法，所述方法包括：
通过蚀刻衬底而形成沟槽；
沿所述沟槽的内壁形成AlO膜；
沿着所述AlO膜的上表面形成连续膜，使得所述连续膜的厚度大于0埃且不超过20埃；
对所述连续膜进行氮化以形成TiN膜；以及
在所述TiN膜上形成金属膜。
18.根据权利要求17所述的方法，还包括：
去除所述AlO膜的一部分、所述TiN膜的一部分和所述金属膜的一部分，使得利用所述栅极绝缘膜、所述AlO膜、所述TiN膜和所述金属膜来填充所述沟槽的一部分；以及
形成完全填充所述沟槽的覆盖膜。
19.根据权利要求17所述的方法，其中，基于所述连续膜中的100重量份的氮和氧，所述连续膜中的氮含量为0重量份至40重量份。
20.根据权利要求17所述的方法，其中，对所述连续膜进行氮化包括NH3退火、N2等离子体处理或快速热处理。
CN201810287923.8A 2017-04-28 2018-04-03 用于制造半导体器件的方法 Active CN108807385B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0054997 2017-04-28
KR1020170054997A KR102303302B1 (ko) 2017-04-28 2017-04-28 반도체 장치 제조 방법

Publications (2)

Publication Number Publication Date
CN108807385A true CN108807385A (zh) 2018-11-13
CN108807385B CN108807385B (zh) 2024-04-30

Family

ID=63915644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810287923.8A Active CN108807385B (zh) 2017-04-28 2018-04-03 用于制造半导体器件的方法

Country Status (3)

Country Link
US (1) US10453707B2 (zh)
KR (1) KR102303302B1 (zh)
CN (1) CN108807385B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102303302B1 (ko) * 2017-04-28 2021-09-16 삼성전자주식회사 반도체 장치 제조 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080254576A1 (en) * 2007-04-12 2008-10-16 Sandisk Corporation Method of fabricating a self-aligning damascene memory structure
WO2010087362A1 (ja) * 2009-01-28 2010-08-05 東京エレクトロン株式会社 成膜方法及びプラズマ成膜装置
US20120248519A1 (en) * 2011-03-31 2012-10-04 Elpida Memory, Inc. Semiconductor device and method of forming the same
CN103515386A (zh) * 2012-06-19 2014-01-15 爱思开海力士有限公司 垂直存储器件及其制造方法
US20140054675A1 (en) * 2012-08-23 2014-02-27 Chae-Ho Kim Vertical type semiconductor devices and methods of manufacturing the same
CN103872128A (zh) * 2012-12-14 2014-06-18 爱思开海力士有限公司 垂直型半导体器件及其制造方法
CN104241523A (zh) * 2013-06-05 2014-12-24 爱思开海力士有限公司 三维半导体器件及其制造方法
US9406694B1 (en) * 2015-05-29 2016-08-02 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US20160260813A1 (en) * 2015-03-02 2016-09-08 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US20160343657A1 (en) * 2015-05-22 2016-11-24 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291177A (ja) 1992-04-09 1993-11-05 Sony Corp 半導体装置の製造方法
JP5670085B2 (ja) 2010-04-05 2015-02-18 株式会社アルバック 半導体装置の製造方法
US8617956B2 (en) 2010-08-19 2013-12-31 International Business Machines Corporation Method and structure for forming high-K/metal gate extremely thin semiconductor on insulator device
KR20130015167A (ko) * 2011-08-02 2013-02-13 삼성전자주식회사 에어 갭을 갖는 반도체 소자 및 그 제조 방법
US9595443B2 (en) 2011-10-20 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a semiconductor device
KR101901322B1 (ko) * 2012-02-28 2018-09-21 삼성전자주식회사 가변 저항 메모리 소자
KR102003526B1 (ko) 2012-07-31 2019-07-25 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR20140032238A (ko) * 2012-09-06 2014-03-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102031622B1 (ko) * 2013-01-18 2019-10-14 삼성전자주식회사 수직형 반도체 소자
KR102054226B1 (ko) * 2013-03-14 2019-12-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102098588B1 (ko) * 2013-06-28 2020-04-08 삼성전자주식회사 반도체 소자 및 그의 제조 방법
KR102248205B1 (ko) * 2014-06-25 2021-05-04 삼성전자주식회사 수직 채널 및 에어 갭을 갖는 반도체 소자
KR102310511B1 (ko) * 2014-12-19 2021-10-08 삼성전자주식회사 반도체 소자 및 그 형성 방법
US9553105B2 (en) * 2015-03-10 2017-01-24 Samsung Electronics Co., Ltd. Semiconductor devices including gate insulation layers on channel materials
US9397046B1 (en) 2015-04-29 2016-07-19 Sandisk Technologies Llc Fluorine-free word lines for three-dimensional memory devices
US9716101B2 (en) * 2015-05-20 2017-07-25 Sandisk Technologies Llc Forming 3D memory cells after word line replacement
KR102358318B1 (ko) * 2015-06-04 2022-02-04 삼성전자주식회사 멀티 일함수 게이트 패턴들을 갖는 반도체 소자
KR102446863B1 (ko) * 2016-02-22 2022-09-23 삼성전자주식회사 메모리 소자 및 그 제조방법
KR102545165B1 (ko) * 2016-09-23 2023-06-19 삼성전자주식회사 반도체 소자의 제조 방법
KR102303302B1 (ko) * 2017-04-28 2021-09-16 삼성전자주식회사 반도체 장치 제조 방법
KR102293127B1 (ko) * 2017-06-23 2021-08-26 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102426665B1 (ko) * 2017-07-21 2022-07-28 삼성전자주식회사 집적회로 소자
KR102341721B1 (ko) * 2017-09-08 2021-12-23 삼성전자주식회사 반도체 소자

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080254576A1 (en) * 2007-04-12 2008-10-16 Sandisk Corporation Method of fabricating a self-aligning damascene memory structure
WO2010087362A1 (ja) * 2009-01-28 2010-08-05 東京エレクトロン株式会社 成膜方法及びプラズマ成膜装置
US20120248519A1 (en) * 2011-03-31 2012-10-04 Elpida Memory, Inc. Semiconductor device and method of forming the same
CN103515386A (zh) * 2012-06-19 2014-01-15 爱思开海力士有限公司 垂直存储器件及其制造方法
US20140054675A1 (en) * 2012-08-23 2014-02-27 Chae-Ho Kim Vertical type semiconductor devices and methods of manufacturing the same
CN103872128A (zh) * 2012-12-14 2014-06-18 爱思开海力士有限公司 垂直型半导体器件及其制造方法
CN104241523A (zh) * 2013-06-05 2014-12-24 爱思开海力士有限公司 三维半导体器件及其制造方法
US20160260813A1 (en) * 2015-03-02 2016-09-08 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US20160343657A1 (en) * 2015-05-22 2016-11-24 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US9406694B1 (en) * 2015-05-29 2016-08-02 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
KR102303302B1 (ko) 2021-09-16
CN108807385B (zh) 2024-04-30
KR20180120965A (ko) 2018-11-07
US10453707B2 (en) 2019-10-22
US20180315621A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
US9812463B2 (en) Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
US11700725B2 (en) Memory device and method for fabricating the same
US9412665B2 (en) Semiconductor device and method of fabricating the same
CN109768014B (zh) 存储器件及其制造方法
US10957647B2 (en) Integrated circuit devices including a boron-containing insulating pattern
US20210408008A1 (en) Semiconductor memory device
US20140070293A1 (en) Self-aligned bottom plate for metal high-k dielectric metal insulator metal (mim) embedded dynamic random access memory
US20090166723A1 (en) Semiconductor device with vertical channel transistor and low sheet resistance and method for fabricating the same
US11751395B2 (en) Vertical semiconductor device and method for fabricating the vertical semiconductor device
US11411005B2 (en) Semiconductor device and method for fabricating the same
US11935926B2 (en) Semiconductor device and method for fabricating the same
CN114188305A (zh) 布线结构以及包括其的半导体器件
KR20150080714A (ko) 반도체 소자 및 그 제조 방법
US20090325371A1 (en) Methods of Forming Integrated Circuit Devices Having Stacked Gate Electrodes
US9768176B2 (en) Semiconductor device and method for forming the same
CN108807385A (zh) 用于制造半导体器件的方法
TW202339206A (zh) 半導體裝置
US6946340B2 (en) Method of fabricating ferroelectric memory device with photoresist and capping layer
TWI818247B (zh) 積體電路裝置
KR20110109726A (ko) 반도체 장치의 매립 게이트 제조 방법
TW202407887A (zh) 半導體記憶體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant