CN114188305A - 布线结构以及包括其的半导体器件 - Google Patents

布线结构以及包括其的半导体器件 Download PDF

Info

Publication number
CN114188305A
CN114188305A CN202111031346.4A CN202111031346A CN114188305A CN 114188305 A CN114188305 A CN 114188305A CN 202111031346 A CN202111031346 A CN 202111031346A CN 114188305 A CN114188305 A CN 114188305A
Authority
CN
China
Prior art keywords
pattern
ohmic contact
diffusion barrier
layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111031346.4A
Other languages
English (en)
Inventor
林炫锡
赵玟赫
卞卿溵
申铉振
山本薰
尹祯秀
李昭荣
郑根吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114188305A publication Critical patent/CN114188305A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种布线结构和包括该布线结构的半导体器件。该布线结构包括在衬底上的包括掺杂多晶硅的第一导电图案、在第一导电图案上的包括金属硅化物的欧姆接触图案、在欧姆接触图案上的包括金属硅氮化物的防氧化图案、在防氧化图案上的包括石墨烯的扩散阻挡物、以及在扩散阻挡物上的包括金属的第二导电图案。

Description

布线结构以及包括其的半导体器件
技术领域
实施方式涉及布线结构、形成该布线结构的方法以及包括该布线结构的半导体器件。
背景技术
如果布线结构包括掺有杂质的多晶硅层以及金属层，则需要减小多晶硅层和金属层之间的接触电阻，并防止多晶硅层和金属层的元素扩散。因此，可以在多晶硅层和金属层之间形成欧姆接触层或扩散阻挡物。然而，如果欧姆接触层或扩散阻挡物具有厚的厚度，则布线结构的厚度可能增加。
发明内容
实施方式涉及一种布线结构，该布线结构包括在衬底上的包括掺杂多晶硅的第一导电图案、在第一导电图案上的包括金属硅化物的欧姆接触图案、在欧姆接触上的包括金属硅氮化物的防氧化图案、在防氧化图案上的包括石墨烯的扩散阻挡物、以及在扩散阻挡物上的包括金属的第二导电图案。第一导电图案、欧姆接触图案、防氧化图案、扩散阻挡物和第二导电图案可以以所述顺序依次堆叠在衬底上。
实施方式还涉及一种布线结构，该布线结构包括在衬底上的包括掺杂多晶硅的第一导电图案、在第一导电图案上的包括金属硅化物的欧姆接触图案、在欧姆接触图案上的包括石墨烯的扩散阻挡物、在扩散阻挡物上的包括金属氮化物的防氧化图案、以及在防氧化图案上的包括金属的第二导电图案。第一导电图案、欧姆接触图案、扩散阻挡物、防氧化图案和第二导电图案可以以所述顺序依次堆叠在衬底上。
实施方式还涉及一种形成布线结构的方法。在该方法中，可以在衬底上形成包括掺杂多晶硅的第一导电层。可以在第一导电层上形成包括金属硅化物的欧姆接触层。可以通过氮化处理工艺在欧姆接触层上形成包括金属硅氮化物的防氧化层。可以在防氧化层上形成包括石墨烯的扩散阻挡层。可以在扩散阻挡层上形成包括金属的第二导电层。可以通过使用掩模的蚀刻工艺图案化第二导电层、扩散阻挡层、防氧化层、欧姆接触层和第一导电层以在衬底上形成依次堆叠的第一导电图案、欧姆接触图案、防氧化图案、扩散阻挡物和第二导电图案。
实施方式还涉及一种形成布线结构的方法。在该方法中，可以在衬底上形成包括掺杂多晶硅的第一导电层。可以在第一导电层上形成包括石墨烯的扩散阻挡层。可以在扩散阻挡层上形成金属层，从而可以在第一导电层和扩散阻挡层之间形成包括金属硅化物的欧姆接触层。可以对金属层执行氮化处理工艺以在扩散阻挡层上形成防氧化层。可以在扩散阻挡层上形成包括金属的第二导电层。可以通过使用掩模的蚀刻工艺图案化第二导电层、防氧化层、扩散阻挡层、欧姆接触层和第一导电层以形成依次堆叠在衬底上的第一导电图案、欧姆接触图案、扩散阻挡物、防氧化图案和第二导电图案。
实施方式还涉及一种半导体器件，该半导体器件包括在衬底上的有源图案、掩埋在有源图案的上部处的栅极结构、在有源图案上的位线结构、在有源图案的与位线结构相邻的部分上的接触插塞结构、以及在接触插塞结构上的电容器。位线结构可以包括包含掺杂多晶硅的第一导电图案、在第一导电图案上的包括金属硅化物的第一欧姆接触图案、在第一欧姆接触图案上的包括金属硅氮化物的第一防氧化图案、在第一防氧化图案上的包括石墨烯的第一扩散阻挡物、以及在第一扩散阻挡层上的包括金属的第二导电图案。第一导电图案、第一欧姆接触图案、第一防氧化图案、第一扩散阻挡物和第二导电图案可以以所述顺序依次堆叠。
实施方式还涉及一种半导体器件，该半导体器件包括在衬底上的有源图案、掩埋在有源图案的上部处的栅极结构、在有源图案上的位线结构、在有源图案的与位线结构相邻的部分上的接触插塞结构、以及在接触插塞结构上的电容器。位线结构可以包括包含掺杂多晶硅的第一导电图案、在第一导电图案上的包括金属硅化物的第一欧姆接触图案、在第一欧姆接触图案上的包括石墨烯的第一扩散阻挡物、在第一扩散阻挡物上的包括金属氮化物的防氧化图案、以及在防氧化图案上的包括金属的第二导电图案。第一导电图案、第一欧姆接触图案、第一扩散阻挡物、防氧化图案和第二导电图案可以以所述顺序依次堆叠。
附图说明
通过参考附图详细描述示例实施方式，特征对本领域技术人员将变得明显，其中：
图1是示出根据示例实施方式的布线结构的截面图。
图2至图5是示出根据示例实施方式的形成布线结构的方法的截面图。
图6是示出根据示例实施方式的布线结构的截面图。
图7和图8是示出根据示例实施方式的形成布线结构的方法的截面图。
图9和图10是示出根据示例实施方式的半导体器件的平面图和截面图。
图11至图25是示出根据示例实施方式的制造半导体器件的方法的平面图和截面图。
图26是示出根据示例实施方式的半导体器件的截面图。
图27是示出根据示例实施方式的半导体器件的截面图。
图28是示出根据示例实施方式的制造半导体器件的方法的截面图。
图29是示出根据示例实施方式的半导体器件的截面图。
具体实施方式
图1是示出根据示例实施方式的布线结构的截面图。
参照图1，布线结构可以包括可依次堆叠在衬底10上的第一导电图案25、欧姆接触图案45、防氧化图案55、扩散阻挡物65和第二导电图案75。掩模85可以在布线结构上，例如在第二导电图案75上。
衬底10可以包括硅、锗、硅锗或诸如GaP、GaAs或GaSb的III-V族化合物半导体。在示例实施方式中，衬底10可以是绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。
在示例实施方式中，欧姆接触图案45可以包括金属硅化物。在一示例实施方式中，欧姆接触图案45可以包括钛硅化物(TiSi2)。在另一实现方式中，欧姆接触图案45可以包括钽硅化物或钨硅化物。
欧姆接触图案45可以具有约0.1nm至约1nm的厚度。在一示例实施方式中，欧姆接触图案45可以具有约0.5nm的厚度。
在示例实施方式中，防氧化图案55可以包括金属硅氮化物。在一示例实施方式中，防氧化图案55可以包括钛硅氮化物(TiSiN)。在另一实现方式中，防氧化图案55可以包括钽硅氮化物或钨硅氮化物。
防氧化图案55可以具有约0.1nm至约1nm的厚度。在一示例实施方式中，防氧化图案55可以具有约0.5nm的厚度。
在示例实施方式中，扩散阻挡物65可以包括石墨烯。扩散阻挡物65可具有约0.5nm至约2nm的厚度。在一示例实施方式中，扩散阻挡物65可以具有约1nm的厚度。
第二导电图案75可以包括具有比第一导电图案25的电阻小的电阻的材料，例如低电阻金属，诸如钨、铝、铜、钌、钼、铑、铱等。
掩模85可以包括氮化物，例如硅氮化物。
布线结构可以包括依次堆叠在第一导电图案25和第二导电图案75之间的欧姆接触图案45、防氧化图案55和扩散阻挡物65。
扩散阻挡物65可以减少或防止第一导电图案25中的硅和第二导电图案75中的金属扩散。与一般的扩散阻挡物相比，扩散阻挡物65可以具有相对减小的厚度，因此包括扩散阻挡物65的布线结构可以具有减小的厚度。
欧姆接触图案45可以增强第一导电图案25和第二导电图案75之间的欧姆特性。由于欧姆接触图案45形成在第一导电图案25和第二导电图案75之间，所以第一导电图案25和第二导电图案75之间的接触电阻可以减小，并且布线结构的总电阻可以减小。如下文参照图2至图5所示，欧姆接触图案45可以形成在第一导电图案25上，因此可以防止由于自然氧化物层(即，金属氧化物层)而引起的电阻增大。
金属氧化物层，例如钛氧化物层、钽氧化物层、钨氧化物层等，可能进一步形成在第一导电图案25和防氧化图案55之间，然而，金属氧化物层可以不形成在第一导电图案25的整个上表面上，而是形成在第一导电图案25的上表面的一部分上。因此，由于金属氧化物层引起的电阻增大可以非常轻微。
防氧化图案55可以阻止氧被提供到欧姆接触图案45上，使得可以不形成自然氧化物层。
欧姆接触图案45和防氧化图案55可以具有比扩散阻挡物65小的厚度，因此，即使欧姆接触图案45和防氧化图案55形成在第一导电图案25和第二导电图案75之间，布线结构也可以具有减小的厚度。在一示例实施方式中，欧姆接触图案45和防氧化图案55的组合厚度可以小于或等于扩散阻挡物65的厚度。
即使具有减小的厚度，布线结构也可以提供减小的电阻。
图2至图5是示出根据示例实施方式的形成布线结构的方法的截面图。
参照图2，可以在衬底10上形成第一导电层20。
在示例实施方式中，第一导电层20可以包括掺有杂质的多晶硅。
可以通过包含在空气中的氧在第一导电层20上形成自然氧化物层30。
参照图3，可以去除第一导电层20上的自然氧化物层30。
在示例实施方式中，可以通过等离子体处理工艺去除自然氧化物层30。可以使用例如氢等离子体、氩等离子体等来执行等离子体处理工艺。
即使进行等离子体处理工艺，第一导电层20上的自然氧化物层30也可能没有被完全去除，而是其一些部分可能保留。在另一实现方式中，可以不进行等离子体处理工艺，在这种情况下，自然氧化物层30可以保留在第一导电层20上。
参照图3，可以在第一导电层20上形成欧姆接触层401。欧姆接触层401可以通过例如化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PE-CVD)工艺、原子层沉积(ALD)工艺等形成。
在一示例实施方式中，可以使用四氯化钛(TiCl4)作为前体在等于或小于约700℃的温度执行PE-CVD工艺以在第一导电层20上形成钛层，包括在第一导电层20中的硅可以与钛层结合以形成包括钛硅化物的欧姆接触层401。
如果自然氧化物层30全部或部分地保留在第一导电层20的上表面上，则自然氧化物层30可以与钛结合以形成钛氧化物(TiO2)层，然而，钛氧化物层可以不完全形成在第一导电层20的上表面上而是仅部分地形成在第一导电层20的上表面上。由于欧姆接触层401形成，第一导电层20的上表面的整个部分或大部分可以被欧姆接触层401覆盖。
在另一实现方式中，可以使用钽或钨作为前体来执行沉积工艺，使得欧姆接触层401可以形成为包括钽硅化物或钨硅化物。
欧姆接触层401可以包括约0.2nm至约2nm的厚度。
参照图4，可以对欧姆接触层401执行氮化处理工艺以形成包括金属硅氮化物的防氧化层50。
在示例实施方式中，氮化处理工艺可以在氨(NH3)气或氮(N2)气的气氛下通过等离子体处理工艺或热处理工艺进行。
在示例实施方式中，欧姆接触层401的上部可以被氮化以形成防氧化层50，其下部成为欧姆接触层40。欧姆接触层40和防氧化层50中的每个可以具有约0.1nm至约1nm的厚度。例如，欧姆接触层401的厚度的大约二分之一可以转化为相应的氮化物。
如上所述，如果欧姆接触层401包括钛硅化物，则防氧化层50可以包括钛硅氮化物。在另一实现方式中，如果欧姆接触层401包括钽硅化物或钨硅化物，则防氧化层50可以分别包括钽硅氮化物或钨硅氮化物。
因为防氧化层50形成在欧姆接触层40的上表面上，所以自然氧化物层可能不会由于包含在空气中的氧而形成在欧姆接触层40的上表面上。
参照图5，可以在防氧化层50上形成扩散阻挡层60，并且可以在扩散阻挡层60上形成第二导电层70。
在示例实施方式中，扩散阻挡层60可以通过使用例如烃作为前体、例如氢气或氩气作为载气、并且例如热或等离子体作为用于分解前体的能量源的CVD工艺而形成。扩散阻挡层60可以具有约0.5nm至约2nm的厚度。扩散阻挡层60可以是例如通过例如烃前体的还原和/或分解形成的石墨烯层。
在示例实施方式中，可以原位执行用于形成防氧化层50的工艺和用于形成扩散阻挡层60的工艺，因此可以防止自然氧化物层的形成。
再次参照图1，可以在第二导电层70上形成掩模85，并且可以使用掩模85作为蚀刻掩模依次蚀刻和图案化第二导电层70、扩散阻挡层60、防氧化层50、欧姆接触层40和第一导电层20，以在衬底10上形成布线结构。
如上所述，在第一导电层20上形成扩散阻挡层60之前，可以在第一导电层20上形成欧姆接触层40，因此保留在第一导电层20上的自然氧化物层30可以被去除。即使形成了欧姆接触层40，自然氧化物层(即，金属氧化物层)也可能保留在第一导电层20上，然而，金属氧化物层可以不形成在第一导电层20的整个上表面上，而是仅形成在第一导电层20的上表面的非常小的部分上，这可以仅导致电阻的非常轻微的增大。另外，可以对自然氧化物层30执行另外的等离子体处理工艺，从而可以防止金属氧化物层的形成。
欧姆接触层40可以增强第一导电层20和第二导电层70之间的欧姆接触特性，因此可以减小它们之间的接触电阻。
另外，可以通过对欧姆接触层40的上表面的氮化处理工艺而在欧姆接触层40上形成防氧化层50，从而可以防止由包含在空气中的氧形成自然氧化物层。
第一导电层20和第二导电层70之间的扩散阻挡层60可以用作用于防止或减少包括在第一导电层20和第二导电层70中的元素扩散的阻挡物。
扩散阻挡层60可以具有约1nm的厚度，并且依次堆叠在扩散阻挡层60下方的防氧化层50和欧姆接触层40中的每个也可以具有约0.5nm的厚度。因此，包括欧姆接触层40、防氧化层50和扩散阻挡层60的布线结构可以具有减小的总厚度，并且可以在第一导电图案25和第二导电图案75之间提供减小的电阻和增强的扩散阻挡特性。
图6是示出根据示例实施方式的布线结构的截面图。除了防氧化图案之外，布线结构可以与图1的布线结构基本相同或相似。因此，相同的附图标记指代相同的元件，并且在这里省略对其的详细描述。
参照图6，布线结构可以包括依次堆叠在衬底10上的第一导电图案25、欧姆接触图案45、扩散阻挡物65、防氧化图案57和第二导电图案75。掩模85可以在第二导电图案75上。
因此，布线结构可以不包括在欧姆接触图案45和扩散阻挡物65之间的防氧化图案55，但是可以包括在扩散阻挡物65和第二导电图案75之间的防氧化图案57。
在示例实施方式中，防氧化图案57可以包括金属氮化物。在一示例实施方式中，防氧化图案57可以包括钛氮化物。在另一实现方式中，防氧化图案57可以包括钽氮化物或钨氮化物。
防氧化图案57可以阻止氧被提供到扩散阻挡物65上以防止形成自然氧化物层。防氧化图案57可以具有约0.1nm至约1nm的厚度。在一示例实施方式中，防氧化图案57可以具有约0.5nm的厚度。
图7和图8是示出根据示例实施方式的形成布线结构的方法的截面图。该方法可以包括与参照图2至图5和图1所示的那些基本相同或相似的工艺，因此在这里省略其重复说明。
参照图7，可以执行与参照图2所示的那些基本相同或相似的工艺以在衬底10上形成第一导电层20，并且可以在第一导电层20上形成自然氧化物层30。自然氧化物层30可以通过等离子体处理工艺被完全或部分地去除，或者在没有等离子体处理工艺的情况下完全保留在第一导电层20上。
可以执行与参照图5所示的那些基本相同或相似的工艺以在第一导电层20上形成扩散阻挡层60。
参照图8，可以执行与参照图3和图4所示的那些基本相同或相似的工艺以在第一导电层20和扩散阻挡层60之间形成欧姆接触层40并且在欧姆接触层40上形成防氧化层52。
在一示例实施方式中，PE-CVD工艺可以使用例如四氯化钛(TiCl4)作为前体在等于或小于约700℃的温度执行以在扩散阻挡层60上形成钛层。钛层的一部分可以穿过扩散阻挡层60移动到第一导电层20的上表面，并且可以与包括在第一导电层20中的硅结合。因此，欧姆接触层40可以在第一导电层20上形成为包括钛硅化物(TiSi2)。如果例如在扩散阻挡层60上形成钽层或钨层而不是钛层，则欧姆接触层40可以形成为分别包括钽硅化物或钨硅化物。
不同于图3所示的结构，欧姆接触层40可以不直接形成在第一导电层20的上表面上，并且钛可以穿过扩散阻挡层60移动到第一导电层20的上表面以形成欧姆接触层40，从而不会过度形成欧姆接触层40。因此，扩散阻挡层60可以用作过滤钛的过滤器，因此欧姆接触层40可以具有约0.5nm的厚度，这可以是欧姆接触特性的最小厚度。
由于欧姆接触层40形成在第一导电层20上，所以第一导电层20上的自然氧化物层30可以大部分被去除，并且自然氧化物层30的一些部分可以保留，但可以不完全覆盖第一导电层20的上表面。
在欧姆接触层40形成在第一导电层20上之后，可以对扩散阻挡层60上的钛层进行氮化处理工艺以形成包括钛氮化物的防氧化层52。由于形成了防氧化层52，所以氧可以不被提供到扩散阻挡层60上，从而防止自然氧化物层的形成。
防氧化层52可以具有约0.5nm的厚度。代替钛氮化物，防氧化层52可以包括例如钽氮化物、钨氮化物等。
再次参照图5和图6，可以在防氧化层52上形成第二导电层70，并且可以执行与参照图6所示的那些基本相同或相似的工艺以形成第二导电图案75和下方的图案，并完成布线结构的形成。
图9和图10是示出根据示例实施方式的半导体器件的平面图和截面图，其中图10是沿着图9中的线B-B'和C-C'截取的截面图。该半导体器件可以是应用图1的布线结构的动态随机存取存储器(DRAM)装置，在这里省略重复说明。
基本平行于衬底100的上表面且彼此基本垂直的两个方向可以分别被称为第一方向和第二方向，基本平行于衬底100的上表面且相对于第一方向和第二方向具有锐角的方向可以被称为第三方向，基本平行于衬底100的上表面并且基本垂直于第三方向的方向可以被称为第四方向。
参照图9和图10，半导体器件可以包括栅极结构160、位线结构325、接触插塞结构和电容器540。此外，半导体器件可以包括间隔物结构、第二盖图案410、第一至第五绝缘图案175、185、195、340和350、蚀刻停止层500、以及第一至第三绝缘夹层480、490和550。
隔离图案110可以形成在衬底100上。有源图案105(其侧壁被隔离图案110覆盖)可以被限定在衬底100上。隔离图案110可以包括氧化物，例如，硅氧化物。
在示例实施方式中，多个有源图案105可以在第一方向和第二方向中的每个方向上彼此间隔开。每个有源图案105可以在第三方向上延伸至特定长度。
栅极结构160可以在第一方向上延伸穿过有源图案105的上部和隔离图案110的上部。多个栅极结构160可以在第二方向上彼此间隔开。因此，栅极结构160可以掩埋在有源图案105的上部和隔离图案110的上部处。栅极结构160可以包括在基本垂直于衬底100的上表面的垂直方向上依次堆叠的栅极绝缘层130、栅电极140和栅极掩模150。
栅极绝缘层130可以形成在有源图案105的表面上。栅电极140可以在栅极绝缘层130和隔离图案110上沿第一方向延伸。栅极掩模150可以覆盖栅电极140的上表面。
栅极绝缘层130可以包括氧化物，例如硅氧化物。栅电极140可以包括金属(例如钨、钛、钽等)或者金属氮化物(例如钨氮化物、钛氮化物、钽氮化物等)。栅极掩模150可以包括氮化物，例如硅氮化物。
在示例实施方式中，位线结构325可以在有源图案105、隔离图案110和栅极结构160上沿第二方向延伸。多个位线结构325可以在第一方向上彼此间隔开。每个位线结构325可以接触有源图案105的上表面的在第三方向上的中心部分。
位线结构325可以包括在基本垂直于衬底100的上表面的垂直方向上依次堆叠的导电结构265、第一欧姆接触图案275、第一防氧化图案285、第一扩散阻挡物295、第六导电图案305。第一盖图案315可以堆叠在第六导电图案305上。在示例实施方式中，包括在位线结构325中的导电结构265、第一欧姆接触图案275、第一防氧化图案285、第一扩散阻挡物295、第六导电图案305和第一盖图案315可以包括分别与结合图1在以上描述的第一导电图案25、欧姆接触图案45、防氧化图案55、扩散阻挡物65、第二导电图案75和掩模85的材料基本相同的材料。
如上所述，位线结构325可以包括包含石墨烯并且具有相对薄的厚度的第一扩散阻挡物295，因此可以具有增强的扩散阻挡特性和减小的厚度。另外，位线结构325可以包括第一欧姆接触图案275和第一防氧化图案285，因此可以具有减小的电阻。
导电结构265可以包括依次堆叠的第四导电图案245和第五导电图案255(参见图16和图17)或依次堆叠的第三导电图案215和第五导电图案255(参见图16和图17)。在示例实施方式中，多个第四导电图案245可以在第一方向和第二方向中的每个方向上彼此间隔开。因此，每个第四导电图案245可以形成在有源图案105的上表面以及与其相邻的隔离图案110和栅极掩模150的上表面上的第二凹槽230中。第三导电图案215可以形成在第二凹槽230的外部。
第五导电图案255可以在第三导电图案215和第四导电图案245上沿第二方向延伸。第五导电图案255可以包括与第三导电图案215和第四导电图案245的材料基本相同的材料，例如掺有杂质的多晶硅，并且可以与第三导电图案215和第四导电图案245合并。
第一欧姆接触图案275、第一防氧化图案285、第一扩散阻挡物295、第六导电图案305和第一盖图案315中的每个可以在第五导电图案255上沿第二方向延伸。
间隔物结构可以形成在位线结构325的每个相对侧壁上，因此可以沿第二方向延伸。间隔物结构可以包括在位线结构的每个相对侧壁上在第一方向上依次堆叠的第一间隔物335、空气间隔物365、第三间隔物385和第四间隔物425。
第一间隔物335可以接触位线结构325的在第一方向上的侧壁。空气间隔物365可以接触第一间隔物335的外侧壁的一部分。第三间隔物385可以接触空气间隔物365的外侧壁。第四间隔物425可以接触第一盖图案315的上表面、第一间隔物335的上表面和上外侧壁、空气间隔物365的上表面以及第三间隔物385的上表面和上外侧壁。然而，在位线结构325的在第一方向上的侧壁被第二盖图案410围绕的区域中，空气间隔物365和第三间隔物385可以在第一间隔物335的外侧壁上在第一方向上依次堆叠，并且可以不形成第四间隔物425。
在示例实施方式中，空气间隔物365和第三间隔物385的最上表面可以低于第一间隔物335的最上表面，并且可以高于位线结构325的第六导电图案305的上表面。
第一、第三和第四间隔物335、385和425中的每个可以包括氮化物，例如硅氮化物。空气间隔物365可以包括空气。
位线结构325的在第二凹槽230中的部分的侧壁和第二凹槽230的底部可以被第一间隔物335覆盖。第四绝缘图案340可以形成在第一间隔物335的在第二凹槽230中的部分上，第五绝缘图案350可以形成在第四绝缘图案340上以填充第二凹槽230的剩余部分。在示例实施方式中，空气间隔物365可以接触第四绝缘图案340的上表面和第五绝缘图案350的上表面，并且第三间隔物385可以接触第五绝缘图案350的上表面。
可以在第二凹槽230的外部在位线结构325与部分有源图案105和部分隔离图案110之间形成绝缘图案结构(包括在垂直方向上依次堆叠的第一至第三绝缘图案175、185和195)。第二绝缘图案185可以接触具有“L”形截面的第一间隔物335的下表面。第三绝缘图案195可以接触位线结构325的下表面。
第一、第三和第五绝缘图案175、195和350中的每个可以包括氮化物，例如硅氮化物，或者氧化物。第二绝缘图案185和第四绝缘图案340中的每个可以包括氧化物，例如硅氧化物，或者氮化物。
第二盖图案410可以沿第一方向延伸以在垂直方向上与栅极结构160重叠，并且可以部分地覆盖在位线结构325的在第一方向上的侧壁上的间隔物结构的外侧壁。在示例实施方式中，多个第二盖图案410可以在第二方向上彼此间隔开。第二盖图案410可以包括氮化物，例如硅氮化物。
接触插塞结构可以包括在垂直方向上依次堆叠的下接触插塞405、第二和第三欧姆接触图案435和445、第二扩散阻挡层450和上接触插塞465。
下接触插塞405可以形成于在第一方向上相邻的位线结构325之间以及在第二方向上相邻的第二盖图案410之间在有源图案105和隔离图案110上的第三凹槽390上，并且可以接触间隔物结构的第三间隔物385的外侧壁和每个第二盖图案410的侧壁。因此，多个下接触插塞405可以形成为在第一方向和第二方向中的每个方向上彼此间隔开。在一示例实施方式中，下接触插塞405的最上表面可以低于空气间隔物365和第三间隔物385的最上表面。
下接触插塞405可以包括掺有杂质的多晶硅。可以在下接触插塞405中形成气隙(未示出)。
第二欧姆接触图案435可以形成在下接触插塞405上。第二欧姆接触图案435可以包括例如钴硅化物、镍硅化物等。
第三欧姆接触图案445可以形成在第二欧姆接触图案435上。第三欧姆接触图案445可以包括例如钛硅化物、钽硅化物、钨硅化物等。
第二扩散阻挡层450可以形成在第三欧姆接触图案445的上表面以及第四间隔物425的侧壁和上表面上。第二扩散阻挡层450可以包括例如钛氮化物、钽氮化物、钨氮化物等。
上接触插塞465可以形成在第二扩散阻挡层450上。上接触插塞465的上表面可以高于位线结构325和第二盖图案410的上表面。
在示例实施方式中，多个上接触插塞465可以形成在第一方向和第二方向中的每个方向上，并且可以通过依次堆叠的第一绝缘夹层480和第二绝缘夹层490彼此间隔开。第一绝缘夹层480可以部分地穿透位线结构325的第一盖图案315的上部和位线结构325的侧壁上的间隔物结构的上部。第一绝缘夹层480可以包括具有低间隙填充特性的绝缘材料。第二绝缘夹层490可以包括氮化物，例如硅氮化物。
在示例实施方式中，在平面图中，上接触插塞465可以布置成蜂巢图案。在平面图中，每个上接触插塞465可以具有圆形、椭圆形或多边形的形状。上接触插塞465可以包括低电阻金属，例如钨、铝、铜等。
电容器540可以包括依次堆叠在上接触插塞465上的下电极510、电介质层520和上电极530。下电极510和上电极530可以包括相同的材料，例如掺杂多晶硅和/或金属。电介质层520可以包括硅氧化物、金属氧化物和/或者诸如硅氮化物或金属氮化物的氮化物，其中金属可以包括例如铝、锆、钛、铪等。
蚀刻停止层500可以形成在电介质层520与第一和第二绝缘夹层480和490之间，并且可以包括氮化物，例如硅氮化物。
第三绝缘夹层550可以形成在第一绝缘夹层480和第二绝缘夹层490上，并且可以覆盖电容器540。第三绝缘夹层550可以包括氧化物，例如硅氧化物。
图11至图25是示出根据示例实施方式的制造半导体器件的方法的平面图和截面图。具体地，图11、图13、图16和图20是平面图，并且图12、图14-15、图17-19和图21-25中的每个包括沿相应平面图的线B-B'和C-C'截取的截面图。
本示例实施方式是将参照图2至图5和图1所示的形成布线结构的方法应用于制造动态随机存取存储器(DRAM)装置的方法，并且在这里省略对形成布线结构的方法的重复描述。
参照图11和图12，可以在衬底100上形成有源图案105。隔离图案110可以形成为覆盖有源图案105的侧壁。
可以对衬底100执行离子注入工艺以形成杂质区(未示出)，并且可以部分地蚀刻有源图案105和隔离图案110以形成在第一方向上延伸的第一凹槽。
可以在第一凹槽中形成栅极结构160。栅极结构160可以包括在有源图案105的被第一凹槽暴露的表面上的栅极绝缘层130、在栅极绝缘层130上以填充第一凹槽的下部的栅电极140、以及在栅电极140上以填充第一凹槽的上部的栅极掩模150。栅极结构160可以在第一方向上延伸，并且多个栅极结构160可以在第二方向上彼此间隔开。
栅极绝缘层130可以通过对有源图案105的被第一凹槽暴露的表面执行热氧化工艺而形成。
参照图13和图14，可以在衬底100上依次形成绝缘层结构200、第三导电层210和第一掩模220。可以使用第一掩模220作为蚀刻掩模蚀刻第三导电层210和绝缘层结构200以形成暴露有源图案105的第一孔。第一孔可以对应于图1的第二凹槽230。
在示例实施方式中，绝缘层结构200可以包括依次堆叠的第一、第二和第三绝缘层170、180和190。第一绝缘层170和第三绝缘层190中的每个可以包括氧化物，例如硅氧化物，或者氮化物，第二绝缘层180可以包括氮化物，例如硅氮化物，或者氧化物。
第三导电层210可以包括例如掺杂多晶硅。第一掩模220可以包括氮化物，例如硅氮化物。
在蚀刻工艺期间，通过第一孔暴露的有源图案105的上部和与其相邻的隔离图案110的上部以及栅极掩模150的上部也可以被蚀刻以形成第二孔。因此，第二孔的底部可以被称为第二凹槽230。
在示例实施方式中，第二孔可以暴露在第三方向上延伸的每个有源图案105的中心上表面。多个第二孔可以在第一方向和第二方向中的每个方向上形成。
可以形成第四导电层240以填充第二凹槽230。
在示例实施方式中，第四导电层240可以通过以下形成：在有源图案105、隔离图案110、栅极掩模150和第一掩模220上形成初步第四导电层以填充第二孔，然后通过例如CMP工艺和/或回蚀刻工艺去除初步第四导电层的上部。因此，第四导电层240可以具有与第三导电层210的上表面基本共面的上表面。
在示例实施方式中，多个第四导电层240可以在第一方向和第二方向中的每个方向上彼此间隔开。第四导电层240可以包括例如掺杂多晶硅，并且可以与第三导电层210合并。
参照图15，可以去除第一掩模220。然后，可以在第三导电层210和第四导电层240上依次形成第五导电层250、第一欧姆接触层270、第一防氧化层280、第一扩散阻挡层290、第六导电层300和第一覆盖层310。
在示例实施方式中，第五导电层250、第一欧姆接触层270、第一防氧化层280、第一扩散阻挡层290和第六导电层300可以通过相同的工艺形成为包括分别与结合图2至图5描述的第一导电层20、欧姆接触层40、防氧化层50、扩散阻挡层60和第二导电层70相同的材料。另外，第一覆盖层310可以包括与结合图1描述的掩模85的材料基本相同的材料。
因此，第五导电层250可以包括掺杂多晶硅，并且可以与第三导电层210和第四导电层240合并。
参照图16和图17，可以图案化第一覆盖层310以形成第一盖图案315。然后，可以使用第一盖图案315作为蚀刻掩模依次蚀刻第六导电层300、第一扩散阻挡层290、第一防氧化层280、第一欧姆接触层270、第五导电层250、第三和第四导电层210和240以及第三绝缘层190。
在示例实施方式中，第一盖图案315可以在衬底100上沿第二方向延伸，并且多个第一盖图案315可以形成为在第一方向上彼此间隔开。
通过蚀刻工艺，可以在第二凹槽230中在有源图案105、隔离图案110和栅极掩模150上形成依次堆叠的第四导电图案245、第五导电图案255、第一欧姆接触图案275、第一防氧化图案285、第一扩散阻挡物295、第六导电图案305。此外，第三绝缘图案195、第三导电图案215、第五导电图案255、第一欧姆接触图案275、第一防氧化图案285、第一扩散阻挡物295、第六导电图案305和第一盖图案315可以在第二凹槽230的外部依次堆叠在绝缘层结构200的第二绝缘层180上。
如上所述，第三至第五导电层210、240和250可以彼此合并，因此依次堆叠的第四和第五导电图案245和255以及依次堆叠的第三和第五导电图案215和255可以各自形成一个导电结构265。在下文中，依次堆叠的导电结构265、第一欧姆接触图案275、第一防氧化图案285、第一扩散阻挡物295、第六导电图案305和第一盖图案315可以被称为位线结构325。
在示例实施方式中，位线结构325可以在衬底100上沿第二方向延伸，并且多个位线结构325可以在第一方向上彼此间隔开。每个位线结构325可以通过第二凹槽230接触每个有源图案105的在第三方向上的中心部分，从而可以与其电连接。
参照图18，可以在有源图案105、隔离图案110和栅极掩模150的通过第二凹槽230暴露的上表面、第二凹槽230的侧壁和第二绝缘层180上形成第一间隔物层以覆盖位线结构325。第四绝缘层和第五绝缘层可以依次形成在第一间隔物层上。
第一间隔物层还可以覆盖第二绝缘层180和位线结构325之间的第三绝缘图案195的侧壁。第五绝缘层可以填充第二凹槽230。
第四绝缘层和第五绝缘层可以通过蚀刻工艺被蚀刻。在示例实施方式中，蚀刻工艺可以通过湿蚀刻工艺执行，并且除了第二凹槽230中的部分之外，第四绝缘层和第五绝缘层的其它部分可以被去除。因此，第一间隔物层的整个表面的大部分(也就是，除了其在第二凹槽230中的部分之外的整个表面)可以暴露，并且第四绝缘层和第五绝缘层的保留在第二凹槽230中的部分可以分别形成第四绝缘图案340和第五绝缘图案350。
可以在第一间隔物层的暴露表面以及第二凹槽230中的第四绝缘图案340和第五绝缘图案350上形成第二间隔物层。可以各向异性地蚀刻第二间隔物层以在第一间隔物层的表面以及第四绝缘图案340和第五绝缘图案350上形成第二间隔层360以覆盖位线结构325的侧壁。
可以使用第一盖图案315和第二间隔物360作为蚀刻掩模来执行干蚀刻工艺以形成暴露有源图案105的上表面的第一开口370。隔离图案110的上表面和栅极掩模150的上表面也可以通过第一开口370暴露。
通过干蚀刻工艺，可以去除第一间隔物层的在第一盖图案315和第二绝缘层180的上表面上的部分，因此可以形成覆盖位线结构325的侧壁的第一间隔物335。另外，在干蚀刻工艺期间，第一绝缘层170和第二绝缘层180可以被部分地去除，使得第一绝缘图案175和第二绝缘图案185可以保留在位线结构325之下。依次堆叠在位线结构325下方的第一至第三绝缘图案175、185和195可以形成绝缘图案结构。
参照图19，可以在第一盖图案315的上表面、第二间隔物360的外侧壁、第四和第五绝缘图案340和350的上表面的部分、以及通过第一开口370暴露的有源图案105、隔离图案110和栅极掩模150的上表面上形成第三间隔物层。可以各向异性地蚀刻第三间隔物层以形成覆盖位线结构325的侧壁的第三间隔物385。
第三间隔物层可以包括氮化物，例如硅氮化物。
从位线结构325的侧壁在基本上平行于衬底100的上表面的第一方向上依次堆叠的第一至第三间隔物335、360和385可以被称为初步间隔物结构。
可以通过蚀刻工艺去除有源图案105的上部以形成连接到第一开口370的第三凹槽390。
可以在衬底100上形成下接触插塞层400以填充第一开口370和第三凹槽390。下接触插塞层400的上部可以被平坦化直到第一盖图案315的上表面暴露。
在示例实施方式中，下接触插塞层400可以沿第二方向延伸。多个下接触插塞层400可以形成为通过位线结构325在第一方向上彼此间隔开。下接触插塞层400可以包括例如掺杂多晶硅。
参照图20和图21，可以在第一盖图案315和下接触插塞层400上形成包括第二开口(每个第二开口可以沿第一方向延伸，在第二方向上彼此间隔开)的第二掩模(未示出)。可以使用第二掩模作为蚀刻掩模来蚀刻下接触插塞层400。
在示例实施方式中，每个第二开口可以在基本垂直于衬底100的上表面的垂直方向上与栅极结构160重叠。通过蚀刻工艺，可以形成第三开口以暴露在衬底100上在位线结构325之间的栅极结构160的栅极掩模150的上表面。
在去除第二掩模之后，可以在衬底100上形成第二盖图案410以填充第三开口。第二盖图案410可以包括氮化物，例如硅氮化物。在示例实施方式中，第二盖图案410可以在位线结构325之间沿第一方向延伸。可以在第二方向上形成多个第二盖图案410。
因此，在位线结构325之间沿第二方向延伸的下接触插塞层400可以被分成多个下接触插塞405，所述多个下接触插塞405通过第二盖图案410在第二方向上彼此间隔开。每个下接触插塞405可以接触有源图案105中的对应一个的在第三方向上的相对端中的对应一个，并且可以与其电连接。
参照图22，可以去除下接触插塞405的上部以暴露在位线结构325的侧壁上的初步间隔物结构的上部。被暴露的初步间隔物结构的第二和第三间隔物360和385的上部可以被去除。
下接触插塞405的上部可以通过例如回蚀刻工艺被进一步去除。因此，下接触插塞405的上表面可以低于第二和第三间隔物360和385的最上表面。
可以在位线结构325、初步间隔物结构、第二盖图案410和下接触插塞405上形成第四间隔物层。可以各向异性地蚀刻第四间隔物层，使得第四间隔物425覆盖位线结构325的在第一方向上的相对侧壁中的每个上的第一至第三间隔物335、360、385，而下接触插塞405的上表面可以不被第四间隔物425覆盖而是可以暴露。
可以在下接触插塞405的被暴露的上表面上形成第二欧姆接触图案435。在示例实施方式中，第二欧姆接触图案435可以通过以下形成：在下接触插塞405、第四间隔物425、以及第一和第二盖图案315和410上形成金属层，热处理金属层，并去除金属层的未反应部分。第二欧姆接触图案435可以包括例如钴硅化物、镍硅化物等。
参照图23，例如，可以在第二欧姆接触图案435、第四间隔物425以及第一和第二盖图案315和410上形成第三欧姆接触层。可以在第三欧姆接触层的与第二欧姆接触图案435接触的部分上形成第三欧姆接触图案445。
在示例实施方式中，第三欧姆接触层可以包括例如钛，因此第三欧姆接触图案445可以包括钛硅化物。在另一实现方式中，第三欧姆接触层可以包括例如钽、钨等，因此第三欧姆接触图案445可以包括钽硅化物、钨硅化物等。
然后，可以在第三欧姆接触层和第三欧姆接触图案445上形成第二扩散阻挡层450。第二扩散阻挡层450可以包括例如钛氮化物。当形成第二扩散阻挡层450时，第二扩散阻挡层450下方的第三欧姆接触层可以被氮化为包括钛氮化物。因此，第三欧姆接触层可以与第二扩散阻挡层450合并。
参照图24，可以在第二扩散阻挡层450上形成上接触插塞层460。上接触插塞层460的上部可以被平坦化。
在示例实施方式中，上接触插塞层460的上表面可以高于第一和第二盖图案315和410的上表面。
参照图25，可以去除上接触插塞层460的上部的一部分、第二扩散阻挡层450的一部分、第一盖图案315的上部的一部分以及第一、第三和第四间隔物335、385和425的上部的一部分以形成第二孔470。因此，第二间隔物360的上表面可以暴露。
因为第二孔470形成，上接触插塞层460可以转变为上接触插塞465。在示例实施方式中，多个上接触插塞465可以形成为在第一方向和第二方向中的每个方向上彼此间隔开，并且在平面图中可以布置成蜂巢图案。在平面图中，每个上接触插塞465可以具有圆形、椭圆形或多边形的形状。
依次堆叠在衬底100上的下接触插塞405、第二和第三欧姆接触图案435和445以及上接触插塞465可以形成接触插塞结构。
暴露的第二间隔物360可以被去除以形成连接到第二孔470的气隙365。气隙365也可以被称为空气间隔物365。第二间隔物360可以通过例如湿蚀刻工艺去除。
在示例实施方式中，可以去除在位线结构325的侧壁上通过第二孔470直接暴露的沿第二方向延伸的第二间隔物360的一部分，并且还可以去除第二间隔物360的在水平方向上平行于其被直接暴露的部分的其它部分。因此，不仅第二间隔物360的被第二孔470暴露而没有被上接触插塞465覆盖的部分，而且第二间隔物360的在第二方向上与暴露部分相邻而被第二盖图案410覆盖的部分以及第二间隔物360的在第二方向上与暴露部分相邻而被上接触插塞465覆盖的部分可以都被去除。
可以依次堆叠第一绝缘夹层480和第二绝缘夹层490以填充第二孔470。第一绝缘夹层480和第二绝缘夹层490也可以依次堆叠在第二盖图案410上。
第一绝缘夹层480可以包括具有低间隙填充特性的材料，因此第二孔470下方的气隙365可以不被填充。气隙365也可以被称为空气间隔物365，并且可以与第一、第三和第四间隔物335、385和425一起形成间隔物结构。气隙365可以是包括空气的间隔物。
再次参照图9和图10，电容器540可以形成为接触上接触插塞465的上表面。
例如，蚀刻停止层500和模具层(未示出)可以依次形成在上接触插塞465以及第一和第二绝缘夹层480和490上，并且被部分地蚀刻以形成部分地暴露上接触插塞465的上表面的第三孔。
可以在第三孔的侧壁、上接触插塞465的暴露的上表面和模具层上形成下电极层(未示出)。可以在下电极层上形成牺牲层(未示出)以填充第三孔。下电极层和牺牲层可以被平坦化直到模具层的上表面暴露以分隔下电极层。可以通过例如湿蚀刻工艺去除牺牲层和模具层。因此，可以在上接触插塞465的暴露的上表面上形成具有圆筒形形状的下电极510。在另一实现方式中，下电极510可以具有填充第三孔的柱形状。
可以在下电极510和蚀刻停止层500的表面上形成电介质层520。可以在电介质层520上形成上电极530，从而形成包括下电极510、电介质层520和上电极530的电容器540。
可以在衬底100上形成第三绝缘夹层550以覆盖电容器540从而完成半导体器件的制造。第三绝缘夹层550可以包括氧化物，例如硅氧化物。
图26是示出根据示例实施方式的半导体器件的截面图。除了位线结构之外，该半导体器件可以与图9和图10的半导体器件基本相同或相似。
参照图26，位线结构325'可以包括依次堆叠的导电结构265、第一欧姆接触图案275、第一扩散阻挡物295、第二防氧化图案287、第六导电图案305和第一盖图案315。
第一欧姆接触图案275、第一扩散阻挡物295和第二防氧化图案287可以包括分别与以上结合图6描述的欧姆接触图案45、扩散阻挡物65和防氧化图案57的材料基本相同的材料。
图27是示出根据示例实施方式的半导体器件的截面图。除了接触插塞结构之外，该半导体器件可以与图9和图20或图26的半导体器件基本相同或相似。
参照图27，接触插塞结构可以包括依次堆叠的下接触插塞405、第二和第四欧姆接触图案435和605、第三防氧化图案615、第三和第四扩散阻挡层617和620、以及上接触插塞465。
第四欧姆接触图案605、第三防氧化图案615和第四扩散阻挡层620可以包括分别与以上结合图1描述的欧姆接触图案45、防氧化图案55和扩散阻挡物65的材料基本相同的材料。第三扩散阻挡层617可以包括与图6中所示的防氧化图案57的材料基本相同的材料。
在示例实施方式中，第四欧姆接触图案605可以形成在第二欧姆接触图案435上，第三防氧化图案615可以形成在第四欧姆接触图案605上，第三扩散阻挡层617可以形成在第四间隔物425上，第四扩散阻挡层620可以形成在第三防氧化图案615和第三扩散阻挡层617上以接触其上表面。因此，第三扩散阻挡层617可以接触第三防氧化图案615的在第一方向上的相对端中的每个的上表面和第四扩散阻挡层620的外侧壁。
图28是示出根据示例实施方式的制造半导体器件的方法的截面图。该方法可以包括与参照图11至图25、图9和图10或图26所示的工艺基本相同或相似的工艺，因此这里省略重复的说明。
参照图28，可以执行与参照图11至图22所示的工艺基本相同或相似的工艺，并且可以执行与参照图3至5所示的工艺基本相同或相似的工艺。
参照图28，可以形成第四欧姆接触层和第四欧姆接触图案层，然后可以使用氮化处理工艺将它们分别转变为第三扩散阻挡层617和第三防氧化图案615。
例如，第四欧姆接触层可以形成在第二欧姆接触图案435、第四间隔物425以及第一和第二盖图案315和410上。第四欧姆接触图案层可以形成在第四欧姆接触层与第二欧姆接触图案435之间。
在示例实施方式中，第四欧姆接触层可以包括钛，因此第四欧姆接触图案层可以包括钛硅化物。在另一实现方式中，第四欧姆接触层可以包括钽、钨等，因此第四欧姆接触图案层可以包括钽硅化物、钨硅化物等。
可以对第四欧姆接触层和第四欧姆接触图案层执行氮化处理工艺，因此第四欧姆接触图案层的上部可以转变为第三防氧化图案615，其下部可以成为第四欧姆接触图案605，并且第四欧姆接触层可以转变为第三扩散阻挡层617。第三防氧化图案615可以包括例如钨硅氮化物、钽硅氮化物、钛硅氮化物等。第三扩散阻挡层617可以包括例如钛氮化物、钽氮化物、钨氮化物等。
第四扩散阻挡层620可以形成在第三防氧化图案615和第三扩散阻挡层617上。第四扩散阻挡层620可以包括石墨烯。
可以执行与参照图24以及图9和图10所示的那些基本相同或相似的工艺以完成半导体器件的制造。
图29是示出根据示例实施方式的半导体器件的截面图。除了接触插塞结构之外，该半导体器件可以与图27的半导体器件基本相同或相似。
参照图29，接触插塞结构可以包括依次堆叠的下接触插塞405、第二和第四欧姆接触图案435和605、第三和第四扩散阻挡层617和620以及上接触插塞465。
在示例实施方式中，第四欧姆接触图案605可以形成在第二欧姆接触图案435上。第四扩散阻挡层620可以形成在第四欧姆接触图案605和第四间隔物425上。第三扩散阻挡层617可以形成在第四扩散阻挡层620上。
在一些实施方式中，半导体器件可以包括图26所示的位线结构325'和图27或图29所示的接触插塞结构。
如上所述，实施方式可以提供具有改进特性的布线结构。实施方式还可以提供形成具有改进特性的布线结构的方法。实施方式还可以提供具有改进特性的半导体器件。
实施方式可以提供具有减小的厚度和减小的电阻的布线结构。此外，可以减少布线结构中图案之间的扩散。
这里已经公开了示例实施方式，并且虽然使用了特定术语，但是它们被使用并且仅以一般和描述性的意义来解释，而不是为了限制的目的。在一些情况下，对于在提交本申请时的本领域普通技术人员将明显的是，结合特定实施方式描述的特征、特性和/或元件可以单独使用或与结合其它实施方式描述的特征、特性和/或元件组合使用，除非另外特别指明。因此，本领域技术人员将理解，在不脱离如权利要求中阐述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。
于2020年9月14日向韩国知识产权局提交的名称为“Wiring Structures,Methodsof Forming the Same,and Semiconductor Devices Including the Same(布线结构、形成其的方法以及包括其的半导体器件)”的韩国专利申请第10-2020-0117704号通过引用整体合并于此。

Claims (20)

1.一种布线结构，包括：
在衬底上的第一导电图案，所述第一导电图案包括掺杂多晶硅；
在所述第一导电图案上的欧姆接触图案，所述欧姆接触图案包括金属硅化物；
在所述欧姆接触图案上的防氧化图案，所述防氧化图案包括金属硅氮化物；
在所述防氧化图案上的扩散阻挡物，所述扩散阻挡物包括石墨烯；以及
在所述扩散阻挡物上的第二导电图案，所述第二导电图案包括金属，
其中所述第一导电图案、所述欧姆接触图案、所述防氧化图案、所述扩散阻挡物和所述第二导电图案以所述顺序依次堆叠在所述衬底上。
2.如权利要求1所述的布线结构，其中：
所述欧姆接触图案包括钛硅化物，以及
所述防氧化图案包括钛硅氮化物。
3.如权利要求1所述的布线结构，其中：
所述欧姆接触图案包括钽硅化物或钨硅化物，以及
所述防氧化图案包括钽硅氮化物或钨硅氮化物。
4.如权利要求1所述的布线结构，进一步包括在所述第一导电图案和所述防氧化图案之间的金属氧化物层。
5.如权利要求4所述的布线结构，其中所述金属氧化物层仅形成在所述第一导电图案的上表面的一部分上。
6.如权利要求4所述的布线结构，其中所述金属氧化物层包括钛氧化物、钽氧化物或钨氧化物。
7.如权利要求1所述的布线结构，其中：
所述欧姆接触图案和所述防氧化图案中的每个具有0.1nm至1nm的厚度，以及
所述扩散阻挡物具有0.5nm至2nm的厚度。
8.一种布线结构，包括：
在衬底上的第一导电图案，所述第一导电图案包括掺杂多晶硅；
在所述第一导电图案上的欧姆接触图案，所述欧姆接触图案包括金属硅化物；
在所述欧姆接触图案上的扩散阻挡物，所述扩散阻挡物包括石墨烯；
在所述扩散阻挡物上的防氧化图案，所述防氧化图案包括金属氮化物；以及
在所述防氧化图案上的第二导电图案，所述第二导电图案包括金属，
其中所述第一导电图案、所述欧姆接触图案、所述扩散阻挡物、所述防氧化图案和所述第二导电图案以所述顺序依次堆叠在所述衬底上。
9.如权利要求8所述的布线结构，其中：
所述欧姆接触图案包括钽硅化物或钨硅化物，以及
所述防氧化图案包括钛氮化物、钽氮化物或钨氮化物。
10.如权利要求8所述的布线结构，进一步包括在所述第一导电图案与所述扩散阻挡物之间的金属氧化物层。
11.如权利要求10所述的布线结构，其中所述金属氧化物层仅形成在所述第一导电图案的上表面的一部分上。
12.一种半导体器件，包括：
在衬底上的有源图案；
掩埋在所述有源图案的上部处的栅极结构；
在所述有源图案上的位线结构；
接触插塞结构，在所述有源图案的与所述位线结构相邻的部分上；以及
在所述接触插塞结构上的电容器，
其中所述位线结构包括：
包括掺杂多晶硅的第一导电图案；
在所述第一导电图案上的第一欧姆接触图案，所述第一欧姆接触图案包括金属硅化物；
在所述第一欧姆接触图案上的第一防氧化图案，所述第一防氧化图案包括金属硅氮化物；
在所述第一防氧化图案上的第一扩散阻挡物，所述第一扩散阻挡物包括石墨烯；以及
在所述第一扩散阻挡物上的第二导电图案，所述第二导电图案包括金属，
其中所述第一导电图案、所述第一欧姆接触图案、所述第一防氧化图案、所述第一扩散阻挡物和所述第二导电图案以所述顺序依次堆叠。
13.如权利要求12所述的半导体器件，其中：
所述第一欧姆接触图案包括钛硅化物、钽硅化物或钨硅化物，以及
所述第一防氧化图案包括钛硅氮化物、钽硅氮化物或钨硅氮化物。
14.如权利要求12所述的半导体器件，其中所述接触插塞结构包括：
包括掺杂多晶硅的第三导电图案；
在所述第三导电图案上的第二欧姆接触图案，所述第二欧姆接触图案包括金属硅化物；
在所述第二欧姆接触图案上的第三欧姆接触图案，所述第三欧姆接触图案包括金属硅化物；
在所述第三欧姆接触图案上的第二扩散阻挡物，所述第二扩散阻挡物包括金属氮化物；以及
在所述第二扩散阻挡物上的第四导电图案，所述第四导电图案包括金属。
15.如权利要求12所述的半导体器件，其中所述接触插塞结构包括：
包括掺杂多晶硅的第三导电图案；
在所述第三导电图案上的第二欧姆接触图案，所述第二欧姆接触图案包括金属硅化物；
在所述第二欧姆接触图案上的第三欧姆接触图案，所述第三欧姆接触图案包括金属硅化物；
在所述第三欧姆接触图案上的第二防氧化图案，所述第二防氧化图案包括金属硅氮化物；
在所述第二防氧化图案上的第二扩散阻挡物，所述第二扩散阻挡物包括石墨烯；以及
在所述第二扩散阻挡物上的第四导电图案，所述第四导电图案包括金属。
16.如权利要求12所述的半导体器件，其中所述接触插塞结构包括：
包括掺杂多晶硅的第三导电图案；
在所述第三导电图案上的第二欧姆接触图案，所述第二欧姆接触图案包括金属硅化物；
在所述第二欧姆接触图案上的第三欧姆接触图案，所述第三欧姆接触图案包括金属硅化物；
在所述第三欧姆接触图案上的第二扩散阻挡物，所述第二扩散阻挡物包括石墨烯；
在所述第二扩散阻挡物上的第三扩散阻挡物，所述第三扩散阻挡物包括金属氮化物；以及
在所述第三扩散阻挡物上的第四导电图案，所述第四导电图案包括金属。
17.一种半导体器件，包括：
在衬底上的有源图案；
掩埋在所述有源图案的上部处的栅极结构；
在所述有源图案上的位线结构；
接触插塞结构，在所述有源图案的与所述位线结构相邻的部分上；以及
在所述接触插塞结构上的电容器，
其中所述位线结构包括：
包括掺杂多晶硅的第一导电图案；
在所述第一导电图案上的第一欧姆接触图案，所述第一欧姆接触图案包括金属硅化物；
在所述第一欧姆接触图案上的第一扩散阻挡物，所述第一扩散阻挡物包括石墨烯；
在所述第一扩散阻挡物上的防氧化图案，所述防氧化图案包括金属氮化物；以及
在所述防氧化图案上的第二导电图案，所述第二导电图案包括金属，
其中所述第一导电图案、所述第一欧姆接触图案、所述第一扩散阻挡物、所述防氧化图案和所述第二导电图案以所述顺序依次堆叠。
18.如权利要求17所述的半导体器件，其中：
所述第一欧姆接触图案包括钛硅化物、钽硅化物或钨硅化物，以及
所述防氧化图案包括钛氮化物、钽氮化物或钨氮化物。
19.如权利要求17所述的半导体器件，其中所述接触插塞结构包括：
包括掺杂多晶硅的第三导电图案；
在所述第三导电图案上的第二欧姆接触图案，所述第二欧姆接触图案包括金属硅化物；
在所述第二欧姆接触图案上的第三欧姆接触图案，所述第三欧姆接触图案包括金属硅化物；
在所述第三欧姆接触图案上的第二扩散阻挡物，所述第二扩散阻挡物包括金属氮化物；以及
在所述第二扩散阻挡物上的第四导电图案，所述第四导电图案包括金属。
20.如权利要求19所述的半导体器件，其中：
所述第二欧姆接触图案包括钴硅化物或镍硅化物，
所述第三欧姆接触图案包括钛硅化物，以及
所述第二扩散阻挡物包括钛氮化物。
CN202111031346.4A 2020-09-14 2021-09-03 布线结构以及包括其的半导体器件 Pending CN114188305A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0117704 2020-09-14
KR1020200117704A KR20220035674A (ko) 2020-09-14 2020-09-14 배선 구조물, 그 형성 방법, 및 상기 배선 구조물을 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
CN114188305A true CN114188305A (zh) 2022-03-15

Family

ID=80539385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111031346.4A Pending CN114188305A (zh) 2020-09-14 2021-09-03 布线结构以及包括其的半导体器件

Country Status (4)

Country Link
US (1) US11538810B2 (zh)
KR (1) KR20220035674A (zh)
CN (1) CN114188305A (zh)
TW (1) TWI785569B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220035674A (ko) * 2020-09-14 2022-03-22 삼성전자주식회사 배선 구조물, 그 형성 방법, 및 상기 배선 구조물을 포함하는 반도체 장치
US11637107B2 (en) * 2021-06-17 2023-04-25 Applied Materials, Inc. Silicon-containing layer for bit line resistance reduction
US11903181B2 (en) * 2021-06-23 2024-02-13 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor structure and method for forming the same
TWI803318B (zh) * 2022-05-16 2023-05-21 南亞科技股份有限公司 半導體結構及其製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504693B1 (ko) * 2003-02-10 2005-08-03 삼성전자주식회사 강유전체 메모리 소자 및 그 제조방법
KR100562499B1 (ko) * 2003-02-21 2006-03-21 삼성전자주식회사 강유전체 기억 소자 및 그 제조 방법
JP5605650B2 (ja) 2007-10-19 2014-10-15 ユニバーシティー オブ ウロンゴング グラフェン分散液の製造方法
US8724369B2 (en) 2010-06-18 2014-05-13 Sandisk 3D Llc Composition of memory cell with resistance-switching layers
US8482126B2 (en) * 2011-09-02 2013-07-09 Kabushiki Kaisha Toshiba Semiconductor device
KR102107537B1 (ko) 2013-10-01 2020-05-07 삼성전자주식회사 반도체소자 및 그 제조방법
KR102117409B1 (ko) * 2013-12-12 2020-06-01 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US9337149B2 (en) 2014-07-29 2016-05-10 Samsung Electronics Co, Ltd. Semiconductor devices and methods of fabricating the same
KR102354463B1 (ko) * 2015-01-09 2022-01-24 삼성전자주식회사 레트로그레이드 채널을 갖는 반도체 소자 및 그 제조방법
KR102412966B1 (ko) * 2015-09-25 2022-06-24 삼성전자주식회사 연결 구조체 및 이를 적용한 전자소자
US9842839B1 (en) * 2017-01-12 2017-12-12 Micron Technology, Inc. Memory cell, an array of memory cells individually comprising a capacitor and a transistor with the array comprising rows of access lines and columns of digit lines, a 2T-1C memory cell, and methods of forming an array of capacitors and access transistors there-above
CN108666313B (zh) 2017-03-30 2021-01-12 联华电子股份有限公司 改善动态随机存储器行锤现象的半导体结构及其制作方法
KR102414294B1 (ko) * 2017-09-08 2022-06-28 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20220021623A (ko) * 2020-08-14 2022-02-22 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR20220035674A (ko) * 2020-09-14 2022-03-22 삼성전자주식회사 배선 구조물, 그 형성 방법, 및 상기 배선 구조물을 포함하는 반도체 장치

Also Published As

Publication number Publication date
TWI785569B (zh) 2022-12-01
KR20220035674A (ko) 2022-03-22
TW202211376A (zh) 2022-03-16
US11538810B2 (en) 2022-12-27
US20220085025A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
KR102378471B1 (ko) 반도체 메모리 소자 및 그 제조 방법
US11538810B2 (en) Wiring structures, methods of forming the same, and semiconductor devices including the same
US11751395B2 (en) Vertical semiconductor device and method for fabricating the vertical semiconductor device
TWI808570B (zh) 半導體裝置
TW202339206A (zh) 半導體裝置
KR20210067352A (ko) 수직형 반도체 장치 및 그 제조 방법
US20040089891A1 (en) Semiconductor device including electrode or the like having opening closed and method of manufacturing the same
CN114068544A (zh) 半导体结构的制备方法
US11716839B2 (en) Semiconductor devices
US11177215B2 (en) Integrated circuit device
US20230063527A1 (en) Gate structures and semiconductor devices including the same
CN108807385A (zh) 用于制造半导体器件的方法
US20230232611A1 (en) Semiconductor devices
US11049860B2 (en) Semiconductor device and method for fabricating the same
US20240090199A1 (en) Semiconductor devices
CN117500270B (zh) 半导体结构及其制作方法
TWI818247B (zh) 積體電路裝置
US20220344341A1 (en) Semiconductor devices having air gaps
US20240188285A1 (en) Semiconductor device
US20240032276A1 (en) Semiconductor device
US20230164979A1 (en) Semiconductor devices
KR20220153483A (ko) Dram용 반도체 소자 및 그의 제조방법
TW202407887A (zh) 半導體記憶體裝置
KR20220073231A (ko) 반도체 장치
KR20240073476A (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination