TWI803318B - 半導體結構及其製造方法 - Google Patents
半導體結構及其製造方法 Download PDFInfo
- Publication number
- TWI803318B TWI803318B TW111118245A TW111118245A TWI803318B TW I803318 B TWI803318 B TW I803318B TW 111118245 A TW111118245 A TW 111118245A TW 111118245 A TW111118245 A TW 111118245A TW I803318 B TWI803318 B TW I803318B
- Authority
- TW
- Taiwan
- Prior art keywords
- spacer
- width
- groove
- semiconductor structure
- semiconductor layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 125000006850 spacer group Chemical group 0.000 claims abstract description 145
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 5
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 5
- 239000011800 void material Substances 0.000 abstract description 6
- 238000000231 atomic layer deposition Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 2
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 108091081062 Repeated sequence (DNA) Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
一種半導體結構的製造方法包括：在凹槽中形成第一間隔件，其中凹槽的底部具有第一寬度，凹槽相對於底部的頂部具有第二寬度，且第一寬度小於第二寬度，第一間隔件其內具有孔洞；蒸氣蝕刻第一間隔件，使第一間隔件的頂部具有連通孔洞的開口，其中開口的寬度大於孔洞的寬度；以及在第一間隔件中形成第二間隔件，以填滿第一間隔件的孔洞與開口，其中第一間隔件在凹槽中的頂面與第二間隔件的頂面大致共平面。
Description
本揭露係關於一種半導體結構以及一種半導體結構的製造方法。
一般而言，半導體結構的間隔件可形成於半導體結構的凹槽中。然而，在凹槽中形成間隔件時，由於凹槽的底部的寬度小於其頂部的寬度，因此凹槽中的間隔件通常具有孔洞。舉例來說，間隔件具有孔洞的情況下將影響半導體結構的效能表現，例如間隔件具有孔洞將降低半導體結構的絕緣效果。傳統的解決方法為擴大凹槽的特徵尺寸。然而，這樣的配置將使元件的佔據空間變大，不易於微小化，使得半導體結構無法應用於後續製程中。
本揭露之一技術態樣為一種半導體結構的製造方法。
根據本揭露一實施方式，一種半導體結構的製造方法包括：在凹槽中形成第一間隔件，其中凹槽的底部具有第一寬度，凹槽相對於底部的頂部具有第二寬度，且第一寬度小於第二寬度，第一間隔件其內具有孔洞；蒸氣蝕刻第一間隔件，使第一間隔件的頂部具有連通孔洞的開口，其中開口的寬度大於孔洞的寬度；以及在第一間隔件中形成第二間隔件，以填滿第一間隔件的孔洞與開口，其中第一間隔件在凹槽中的頂面與第二間隔件的頂面大致共平面。
在本揭露一實施方式中，上述蒸氣蝕刻第一間隔件係使用蝕刻氣體。蝕刻氣體包括氟化氫。
在本揭露一實施方式中，上述蝕刻氣體沿蝕刻方向蒸氣蝕刻第一間隔件。蝕刻方向垂直於凹槽的寬度方向。
在本揭露一實施方式中，上述方法更包括：在凹槽中形成半導體層；在半導體層上形成接觸部；以及在接觸部上形成位元線。
本揭露之另一技術態樣為一種半導體結構。
根據本揭露一實施方式，一種半導體結構包括凹槽、第一間隔件以及第二間隔件。凹槽的底部具有第一寬度。凹槽相對於底部的頂部具有第二寬度。第一寬度小於第二寬度。第一間隔件位於凹槽中。第二間隔件位於第一間隔件中。第一間隔件在凹槽中的頂面與第二間隔件的頂面大致共平面。
在本揭露一實施方式中，上述半導體結構更包括半導體層、接觸部以及位元線。半導體層位於凹槽中。第一間隔件圍繞半導體層。接觸部位於半導體層上。位元線位於接觸部上。
在本揭露一實施方式中，上述位元線與半導體層具有不同材質。
在本揭露一實施方式中，上述第一間隔件與第二間隔件具有相同材質。
在本揭露一實施方式中，上述第一寬度在29奈米至33奈米之間。
在本揭露一實施方式中，上述第二寬度在41奈米至45奈米之間。
在本揭露上述實施方式中，半導體結構在蒸氣蝕刻第一間隔件以及在第一間隔件中形成第二間隔件後，半導體結構的第二間隔件可位於第一間隔件中，因此原先位於第一間隔件中的孔洞將被第二間隔件覆蓋。詳細來說，第一間隔件中的孔洞被第二間隔件填滿。如此一來，第一間隔件內部將不具有孔洞。這樣的配置可改善半導體結構的效能。舉例來說，不具有孔洞的第一間隔件可提高半導體結構的絕緣效果並增加半導體結構的結構穩定度，使半導體結構可應用於後續製程中。
以下揭示之實施方式內容提供了用於實施所提供的標的之不同特徵的許多不同實施方式，或實例。下文描述了元件和佈置之特定實例以簡化本案。當然，該等實例僅為實例且並不意欲作為限制。此外，本案可在各個實例中重複元件符號及/或字母。此重複係用於簡便和清晰的目的，且其本身不指定所論述的各個實施方式及/或配置之間的關係。
諸如「在……下方」、「在……之下」、「下部」、「在……之上」、「上部」等等空間相對術語可在本文中為了便於描述之目的而使用，以描述如附圖中所示之一個元件或特徵與另一元件或特徵之關係。空間相對術語意欲涵蓋除了附圖中所示的定向之外的在使用或操作中的裝置的不同定向。裝置可經其他方式定向(旋轉90度或以其他定向)並且本文所使用的空間相對描述詞可同樣相應地解釋。
第1圖繪示根據本揭露一實施方式之半導體結構100的剖面圖。半導體結構100包括凹槽110、半導體層120、接觸部130、位元線140、第一間隔件150以及第二間隔件160。半導體結構100的凹槽110可位於半導體基板中，且半導體基板的材質可包括矽。凹槽110具有底部112與相對於底部112的頂部114。凹槽110的底部112具有第一寬度W1。凹槽110相對於底部112的頂部114具有第二寬度W2。值得注意的是，凹槽110的底部112的第一寬度W1小於凹槽110的頂部114的第二寬度W2。也就是說，凹槽110從頂部114往底部112漸縮。在一些實施方式中，凹槽110的底部112的第一寬度W1在29奈米至33奈米之間，且凹槽110的頂部114的第二寬度W2在41奈米至45奈米之間。
半導體結構100的半導體層120位於凹槽110中。舉例來說，半導體層120的材質可包括多晶矽，但並不以此為限。半導體結構100的接觸部130位於半導體層120上。半導體結構100的位元線140位於接觸部130上。半導體結構100的第一間隔件150位於凹槽110中。半導體結構100的第二間隔件160位於第一間隔件150中。第一間隔件150在凹槽110中的頂面152與第二間隔件160的頂面162大致共平面。此外，第一間隔件150圍繞半導體層120的側壁122、接觸部130的側壁132以及位元線140的側壁142。在一些實施方式中，形成第一間隔件150與第二間隔件160可使用原子層沉積(Atomic layer deposition, ALD)或化學氣相沉積(Chemical vapor deposition, CVD)製程。
具體而言，半導體結構100的第二間隔件160可位於第一間隔件150中，因此原先位於第一間隔件150中的孔洞200(將於第3圖詳細說明)將被第二間隔件160覆蓋。詳細來說，第一間隔件150中的孔洞200被第二間隔件160填滿。如此一來，第一間隔件150內部將不具有孔洞200。這樣的配置可改善半導體結構100的效能。舉例來說，不具有孔洞200的第一間隔件150可提高半導體結構100的絕緣效果並增加半導體結構100的結構穩定度，使半導體結構100可應用於後續製程中。
在一些實施方式中，半導體結構100的位元線140與半導體層120可具有不同材質，且半導體結構100的接觸部130與半導體層120可具有不同材質。舉例來說，位元線140與接觸部130的材質可包括導電金屬，例如鎢(Tungsten)，且半導體層120的材質可包括多晶矽(Polysilicon)。在一些實施方式中，第一間隔件150與第二間隔件160可具有相同材質。舉例來說，第一間隔件150與第二間隔件160的材質可包括氮化矽(Silicon nitride)，但並不以此為限。
在以下敘述中，將說明半導體結構100的形成方法。已敘述的元件連接關係與材料將不重覆贅述，合先敘明。
第2圖繪示根據本揭露一實施方式之半導體結構的製造方法的流程圖。半導體結構的形成方法包括下列步驟。首先在步驟S1中，在凹槽中形成第一間隔件，其中凹槽的底部具有第一寬度，凹槽相對於底部的頂部具有第二寬度，且第一寬度小於第二寬度，第一間隔件其內具有孔洞。接著在步驟S2中，蒸氣蝕刻第一間隔件，使第一間隔件的頂部具有連通孔洞的開口，其中開口的寬度大於孔洞的寬度。之後在步驟S3中，在第一間隔件中形成第二間隔件，以填滿第一間隔件的孔洞與開口，其中第一間隔件在凹槽中的頂面與第二間隔件的頂面大致共平面。在以下敘述中，將詳細說明上述各步驟。
第3圖與第4圖繪示根據本揭露一實施方式之半導體結構的製造方法在不同階段的剖面圖。請參照第3圖，首先，可在凹槽110中形成半導體層120。舉例來說，半導體層120的材質可包括多晶矽。在凹槽110中形成半導體層120後，可在半導體層120上形成接觸部130。舉例來說，接觸部130的材質可包括導電金屬，例如鎢。在半導體層120上形成接觸部130後，可在接觸部130上形成位元線140。舉例來說，位元線140的材質可包括導電金屬，例如鎢。位元線140可選定記憶體單元，以判斷記憶體單元的位元狀態。也就是說，位元線140可判斷讀取的記憶體單元為0或是1。此外，半導體層120、接觸部130以及位元線140三者之間電性連接，以形成電路。
接著，可在位元線140上設置光阻(圖未示)，並蝕刻半導體層120、接觸部130以及位元線140，使半導體層120、接觸部130以及位元線140三者的寬度小於凹槽110的第一寬度W1以及第二寬度W2。接著，在蝕刻半導體層120、接觸部130以及位元線140後，可在凹槽110中形成第一間隔件150，其中凹槽110的底部112具有第一寬度W1，凹槽110相對於底部112的頂部114具有第二寬度W2，且第一寬度W1小於第二寬度W2。此外，第一間隔件150圍繞半導體層120的側壁122、接觸部130的側壁132以及位元線140的側壁142。舉例來說，第一間隔件150的材質可包括氮化矽(Silicon nitride)，但並不以此為限。在一些實施方式中，形成第一間隔件150可使用原子層沉積(Atomic layer deposition, ALD)或化學氣相沉積(Chemical vapor deposition, CVD)製程。值得注意的是，由於凹槽110的底部112的第一寬度W1小於頂部114的第二寬度W2，因此第一間隔件150內具有孔洞200(void)。
同時參照第3圖與第4圖，在凹槽110中形成第一間隔件150後，可蒸氣蝕刻第一間隔件150，使第一間隔件150的頂部具有連通孔洞200的開口154。值得注意的是，開口154的寬度W4大於孔洞200的寬度W3。在一些實施方式中，蒸氣蝕刻第一間隔件150係使用蝕刻氣體G。蝕刻氣體G可包括氟化氫(Hydrogen fluoride)。此外，蝕刻氣體G的蝕刻方向D2垂直於凹槽110的寬度方向D1，並且蝕刻氣體G可沿蝕刻方向D2蒸氣蝕刻第一間隔件150。由於蝕刻氣體G具有方向性地蝕刻第一間隔件150，因此可降低蝕刻在位元線140的側壁142上的第一間隔件150。舉例來說，蝕刻氣體G蝕刻第一間隔件150的反應式可為Si
3N
4+12HF→3SiF
4(g)+4NH
3。詳細來說，當材質為氮化矽(Silicon nitride)的第一間隔件150接觸蝕刻氣體G為氟化氫(Hydrogen fluoride)時，第一間隔件150可轉變為氣態的氟化矽(Silicon fluoride)以及氨(Hydrogen nitride)。因此，可在第一間隔件150形成開口154。
同時參照第1圖與第4圖，接著，在蒸氣蝕刻第一間隔件150使第一間隔件150的頂部具有連通孔洞200的開口154後，可在第一間隔件150中形成第二間隔件160，以覆蓋第一間隔件150的孔洞200與開口154，其中第一間隔件150在凹槽110中的頂面152與第二間隔件160的頂面162大致共平面。在本實施方式中，由於開口154的寬度W4大於孔洞200的寬度W3，因此可形成第二間隔件160以填滿第一間隔件150的孔洞200與開口154。在一些實施方式中，形成第二間隔件160可使用原子層沉積(Atomic layer deposition, ALD)或化學氣相沉積(Chemical vapor deposition, CVD)製程。此外，凹槽110的底部112的第一寬度W1小於凹槽110的頂部114的第二寬度W2。也就是說，凹槽110從頂部114往底部112漸縮。在一些實施方式中，凹槽110的底部112的第一寬度W1在29奈米至33奈米之間，且凹槽110的頂部114的第二寬度W2在41奈米至45奈米之間。
在一些實施方式中，第一間隔件150圍繞半導體層120的側壁122、接觸部130的側壁132以及位元線140的側壁142。半導體結構100的位元線140與半導體層120可具有不同材質，且半導體結構100的接觸部130與半導體層120可具有不同材質。舉例來說，位元線140與接觸部130的材質可包括導電金屬，例如鎢(Tungsten)，且半導體層120的材質可包括多晶矽(Polysilicon)。在一些實施方式中，第一間隔件150與第二間隔件160可具有相同材質。舉例來說，第一間隔件150與第二間隔件160的材質可包括氮化矽(Silicon nitride)，但並不以此為限。在本實施方式中，由於開口154的寬度W4大於孔洞200的寬度W3，因此可形成第二間隔件160以填滿第一間隔件150的孔洞200與開口154。
綜上所述，半導體結構100在蒸氣蝕刻第一間隔件150並接著在第一間隔件150中形成第二間隔件160後，半導體結構100的第二間隔件160可位於第一間隔件150中，因此位於第一間隔件150中的孔洞200(見第4圖)將被第二間隔件160覆蓋。詳細來說，位於第一間隔件150中的孔洞200被第二間隔件160填滿。如此一來，第一間隔件150內部將不具有孔洞200。這樣的配置可改善半導體結構100的效能。舉例來說，不具有孔洞200的第一間隔件150可提高半導體結構100的絕緣效果並增加半導體結構100的結構穩定度，使半導體結構100可應用於後續製程中。
前述概述了幾個實施方式的特徵，使得本領域技術人員可以更好地理解本揭露的態樣。本領域技術人員應當理解，他們可以容易地將本揭露用作設計或修改其他過程和結構的基礎，以實現與本文介紹的實施方式相同的目的和/或實現相同的優點。本領域技術人員還應該認識到，這樣的等效構造不脫離本揭露的精神和範圍，並且在不脫離本揭露的精神和範圍的情況下，它們可以在這裡進行各種改變，替換和變更。
100:半導體結構
110:凹槽
112:底部
114:頂部
120:半導體層
122:側壁
130:接觸部
132:側壁
140:位元線
142:側壁
150:第一間隔件
152:頂面
154:開口
160:第二間隔件
162:頂面
200:孔洞
D1:寬度方向
D2:蝕刻方向
G:蝕刻氣體
S1:步驟
S2:步驟
S3:步驟
W1:第一寬度
W2:第二寬度
W3:寬度
W4:寬度
當結合隨附諸圖閱讀時，得自以下詳細描述最佳地理解本揭露之一實施方式。應強調，根據工業上之標準實務，各種特徵並未按比例繪製且僅用於說明目的。事實上，為了論述清楚，可任意地增大或減小各種特徵之尺寸。
第1圖繪示根據本揭露一實施方式之半導體結構的剖面圖。
第2圖繪示根據本揭露一實施方式之半導體結構的製造方法的流程圖。
第3圖與第4圖繪示根據本揭露一實施方式之半導體結構的製造方法在不同階段的剖面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100:半導體結構
110:凹槽
112:底部
114:頂部
120:半導體層
122:側壁
130:接觸部
132:側壁
140:位元線
142:側壁
150:第一間隔件
152:頂面
160:第二間隔件
162:頂面
W1:第一寬度
W2:第二寬度
Claims (9)
- 一種半導體結構的製造方法，包含：在一凹槽中形成一第一間隔件，其中該凹槽的一底部具有一第一寬度，該凹槽相對於該底部的一頂部具有一第二寬度，且該第一寬度小於該第二寬度，該第一間隔件其內具有一孔洞；蒸氣蝕刻該第一間隔件，使該第一間隔件的頂部具有連通該孔洞的一開口，其中該開口的寬度大於該孔洞的寬度；以及形成一第二間隔件形成一第二間隔件，以填滿該第一間隔件的該孔洞與該開口，其中該第一間隔件在該凹槽中的一頂面與該第二間隔件的一頂面大致共平面。
- 如請求項1所述之方法，其中蒸氣蝕刻該第一間隔件係使用一蝕刻氣體，該蝕刻氣體包括氟化氫。
- 如請求項2所述之方法，其中該蝕刻氣體沿一蝕刻方向蒸氣蝕刻該第一間隔件，該蝕刻方向垂直於該凹槽的寬度方向。
- 如請求項1所述之方法，更包含：在該凹槽中形成一半導體層；在該半導體層上形成一接觸部；以及在該接觸部上形成一位元線。
- 一種半導體結構，包含：一凹槽，其中該凹槽的一底部具有一第一寬度，該凹槽相對於該底部的一頂部具有一第二寬度，且該第一寬度小於該第二寬度；一第一間隔件，位於該凹槽中；一第二間隔件，位於該第一間隔件中，其中該第一間隔件在該凹槽中的一頂面與該第二間隔件的一頂面大致共平面；一半導體層，位於該凹槽中，其中該第一間隔件圍繞該半導體層；一接觸部，位於該半導體層上；以及一位元線，位於該接觸部上。
- 如請求項5所述之半導體結構，其中該位元線與該半導體層具有不同材質。
- 如請求項5所述之半導體結構，其中該第一間隔件與該第二間隔件具有相同材質。
- 如請求項5所述之半導體結構，其中該第一寬度在29奈米至33奈米之間。
- 如請求項5所述之半導體結構，其中該第二 寬度在41奈米至45奈米之間。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111118245A TWI803318B (zh) | 2022-05-16 | 2022-05-16 | 半導體結構及其製造方法 |
| CN202210717933.7A CN117116850A (zh) | 2022-05-16 | 2022-06-23 | 半导体结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111118245A TWI803318B (zh) | 2022-05-16 | 2022-05-16 | 半導體結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI803318B true TWI803318B (zh) | 2023-05-21 |
| TW202347504A TW202347504A (zh) | 2023-12-01 |
Family
ID=87424593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111118245A TWI803318B (zh) | 2022-05-16 | 2022-05-16 | 半導體結構及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN117116850A (zh) |
| TW (1) | TWI803318B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW527654B (en) * | 2002-04-08 | 2003-04-11 | Winbond Electronics Corp | Manufacturing method of floating gate for the flash memory |
| TW200701405A (en) * | 2005-06-30 | 2007-01-01 | Qimonda Ag | Dram having carbon stack capacitor |
| TW202141736A (zh) * | 2020-04-24 | 2021-11-01 | 南亞科技股份有限公司 | 具有降低電容耦合之氣隙的半導體記憶體元件及其製備方法 |
| TW202211376A (zh) * | 2020-09-14 | 2022-03-16 | 南韓商三星電子股份有限公司 | 導線結構以及包括其之半導體元件 |
| TW202213740A (zh) * | 2020-06-18 | 2022-04-01 | 美商美光科技公司 | 形成微電子裝置的方法、及相關的微電子裝置、記憶體裝置、電子系統、及其他方法 |
-
2022
- 2022-05-16 TW TW111118245A patent/TWI803318B/zh active
- 2022-06-23 CN CN202210717933.7A patent/CN117116850A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW527654B (en) * | 2002-04-08 | 2003-04-11 | Winbond Electronics Corp | Manufacturing method of floating gate for the flash memory |
| TW200701405A (en) * | 2005-06-30 | 2007-01-01 | Qimonda Ag | Dram having carbon stack capacitor |
| TW202141736A (zh) * | 2020-04-24 | 2021-11-01 | 南亞科技股份有限公司 | 具有降低電容耦合之氣隙的半導體記憶體元件及其製備方法 |
| TW202213740A (zh) * | 2020-06-18 | 2022-04-01 | 美商美光科技公司 | 形成微電子裝置的方法、及相關的微電子裝置、記憶體裝置、電子系統、及其他方法 |
| TW202211376A (zh) * | 2020-09-14 | 2022-03-16 | 南韓商三星電子股份有限公司 | 導線結構以及包括其之半導體元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202347504A (zh) | 2023-12-01 |
| CN117116850A (zh) | 2023-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113675146A (zh) | 半导体结构及其形成方法和存储器 | |
| WO2022088758A1 (zh) | 半导体结构的形成方法以及半导体结构 | |
| CN107887325A (zh) | 半导体结构的形成方法 | |
| CN104733374A (zh) | 金属互连结构及其形成方法 | |
| CN114823539A (zh) | 半导体结构的制作方法及半导体结构 | |
| US6977227B2 (en) | Method of etching bottle trench and fabricating capacitor with same | |
| TWI803318B (zh) | 半導體結構及其製造方法 | |
| KR101019700B1 (ko) | 반도체 소자의 제조 방법 | |
| WO2023004937A1 (zh) | 埋入式位线结构及其制作方法、半导体结构 | |
| US20070020844A1 (en) | Method for fabricating bit line of memory device | |
| CN113871342A (zh) | 半导体结构及其形成方法 | |
| WO2024098567A1 (zh) | 存储器、半导体结构及其制备方法 | |
| TWI809806B (zh) | 半導體結構及其製造方法 | |
| JP2000243722A (ja) | 半導体装置の製造方法 | |
| TWI841240B (zh) | 半導體結構及其形成的方法 | |
| TWI779902B (zh) | 半導體結構及其製造方法 | |
| WO2022213514A1 (zh) | 存储器的制作方法及存储器 | |
| US20230389297A1 (en) | Semiconductor structure and method for forming the same | |
| US12096620B2 (en) | Method for manufacturing memory and memory | |
| TWI855737B (zh) | 半導體結構及其形成的方法 | |
| TWI787059B (zh) | 動態隨機存取記憶體的製造方法 | |
| US11515250B2 (en) | Three dimensional semiconductor device containing composite contact via structures and methods of making the same | |
| TWI817793B (zh) | 形成半導體結構之方法 | |
| US11647626B2 (en) | Method for fabricating semiconductor device with tapering impurity region | |
| JPH10340952A (ja) | 集積回路の多層配線形成方法 |