TWI817793B - 形成半導體結構之方法 - Google Patents
形成半導體結構之方法 Download PDFInfo
- Publication number
- TWI817793B TWI817793B TW111140934A TW111140934A TWI817793B TW I817793 B TWI817793 B TW I817793B TW 111140934 A TW111140934 A TW 111140934A TW 111140934 A TW111140934 A TW 111140934A TW I817793 B TWI817793 B TW I817793B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- forming
- opening
- dielectric stack
- filling
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 103
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims description 56
- 238000004140 cleaning Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 230000002378 acidificating effect Effects 0.000 claims description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 38
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 6
- 230000002411 adverse Effects 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- -1 or the like) Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Led Devices (AREA)
Abstract
本揭露提供一種形成半導體結構之方法，包括形成介電堆疊於基板上。形成遮罩層於介電堆疊上。形成第一開口於遮罩層中，以暴露介電堆疊。形成第二開口於介電堆疊中，以暴露基板，其中第二開口連通於第一開口。形成填充層於第一開口與第二開口中。移除遮罩層與填充層，使得介電堆疊的側壁被暴露。形成電容器於介電堆疊的第二開口中。
Description
本揭露內容是有關於一種形成半導體結構之方法。
電容器可以被用於各種不同的半導體電路中。舉例來說，電容器可被用於動態隨機存取記憶體(dynamic random access memory；DRAM)之記憶體電路或任何其他類型的記憶體電路中。DRAM記憶體電路可通過在單個半導體晶圓上複製數百萬個相同的電路元件（稱為DRAM單元）來製造。DRAM單元是一個可尋址的位置，其可以儲存數據的位元（二進制位）。在DRAM單元常見的形式，可包括兩個電路組件：一個存儲電容器(storage capacitor)與一個訪問場效電晶體(access field effect transistor)。
本揭露之技術態樣為一種形成半導體結構之方法。
根據本揭露一些實施方式，一種形成半導體結構之方法，包括形成介電堆疊於基板上。形成遮罩層於介電堆疊上。形成第一開口於遮罩層中，以暴露介電堆疊。形成第二開口於介電堆疊中，以暴露基板，其中第二開口連通於第一開口。形成填充層於第一開口與第二開口中。移除遮罩層與填充層，使得介電堆疊的側壁被暴露。形成電容器於介電堆疊的第二開口中。
在本揭露一些實施方式中，形成填充層使得填充層接觸遮罩層與基板。
在本揭露一些實施方式中，遮罩層與填充層包括相同的材料。
在本揭露一些實施方式中，移除遮罩層與填充層係藉由使用蝕刻製程同時執行。
在本揭露一些實施方式中，形成半導體結構之方法更包括在移除遮罩層與填充層之前，執行清洗製程。
在本揭露一些實施方式中，形成介電堆疊更包括形成第一犧牲層於基板上，以及形成第二犧牲層於第一犧牲層上。
在本揭露一些實施方式中，形成填充層使得填充層覆蓋第一犧牲層的側壁與第二犧牲層的側壁。
在本揭露一些實施方式中，形成介電堆疊更包括形成第一支撐層於基板上、形成第二支撐層於第一犧牲層上，以及形成第三支撐層於第二犧牲層上。
在本揭露一些實施方式中，形成電容器於介電堆疊的第二開口包括形成下電極層沿著介電堆疊的側壁。移除第三支撐層的部分，以形成暴露第二犧牲層的第一孔洞。從第一孔洞移除第二犧牲層。形成高介電常數介電層沿著下電極層的側壁。形成上電極層沿著高介電常數介電層的側壁。
在本揭露一些實施方式中，形成半導體結構之方法更包括形成半導體層，位於第一支撐層與第二支撐層之間以及第二支撐層與第三支撐層之間。
在本揭露一些實施方式中，形成電容器於介電堆疊的第二開口中更包括移除第二支撐層的一部分，以形成暴露第一犧牲層的第二孔洞。在形成高介電常數介電層之前，從第二孔洞移除第一犧牲層。
在本揭露一些實施方式中，形成電容器於介電堆疊的第二開口中更包括在移除第一犧牲層之前，移除下電極層的水平部分，以暴露基板。
本揭露之技術態樣為一種形成半導體結構之方法。
根據本揭露一些實施方式，一種形成半導體結構之方法，包括形成介電堆疊於基板上，其中形成介電堆疊包括依序形成的第一支撐層、第一犧牲層、第二支撐層、第二犧牲層以及第三支撐層。形成遮罩層於介電堆疊上。形成第一開口於遮罩層中，以暴露介電堆疊的第三支撐層。形成第二開口於介電堆疊中，以暴露基板，其中第二開口連通於第一開口。形成填充層於第一開口與第二開口中，且原生氧化物層形成於填充層的頂面與遮罩層的頂面上。執行清洗製程，以移除原生氧化物層。執行蝕刻製程，以移除遮罩層與填充層。形成電容器於介電堆疊的第二開口中。
在本揭露一些實施方式中，蝕刻製程係濕式蝕刻製程。
在本揭露一些實施方式中，執行清洗製程與蝕刻製程係藉由使用不同的蝕刻溶液。
在本揭露一些實施方式中，執行清洗製程係藉由使用酸性蝕刻溶液，且執行蝕刻製程係藉由使用鹼性蝕刻溶液。
在本揭露一些實施方式中，當執行清洗製程時，第一犧牲層與第二犧牲層保持不變。
在本揭露一些實施方式中，形成填充層使得填充層被第一支撐層、第一犧牲層、第二支撐層、第二犧牲層及第三支撐層包圍。
在本揭露一些實施方式中，形成填充層使得填充層從基板延伸至遮罩層。
在本揭露一些實施方式中，遮罩層與填充層係多晶矽層。
根據本揭露上述實施方式，由於形成填充層於遮罩層的第一開口與介電堆疊的第二開口中，填充層可在執行蝕刻製程（即，執行蝕刻製程以移除遮罩層）時保護介電結構，使得第二開口的輪廓不受損害。如此一來，電容器的輪廓不會被不利地影響，且因此可以改善電容器的結構之穩固性。
應當瞭解前面的一般說明和以下的詳細說明都僅是示例，並且旨在提供對本揭露的進一步解釋。
以下將以圖式揭露本揭露之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭露。也就是說，在本揭露部分實施方式中，這些實務上的細節是非必要的，因此不應用以限制本揭露。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。另外，為了便於讀者觀看，圖式中各元件的尺寸並非依實際比例繪示。
本揭露所用「約」、「近似」或「實質上」應通常是指給定值或範圍的百分之二十以內，優選地為百分之十以內，且更優選地為百分之五以內。在此給出的數值是近似的，意味著若沒有明確說明，則術語「約」、「近似」或「實質上」的涵意可被推斷出來。
此外，為方便描述可在本揭露之一些實施方式中使用空間上相對之術語，諸如「在……之下」、「在……下方」、「下面的」、「在……上方」、「上面的」及其類似物來描述如在諸圖中所描述之一個元件或特徵與另外之（諸等）元件或（諸等）特徵的關係。該等空間上相對之術語意欲除在圖式中所描述之方位外，涵蓋處於使用或操作中之元件之不同方位。元件可另外定位（經90度旋轉或在其它方位）且據此解釋本揭露之一些實施方式所用之該等空間上相對之描述詞。
第1圖至第15圖繪示根據本揭露一些實施方式之形成半導體結構的方法各中間階段的剖面圖。參閱第1圖，在基板110上形成介電堆疊DS。詳細來說，在基板110上形成介電堆疊DS包含在基板110上形成第一支撐層120、在第一支撐層120上形成第一犧牲層130、在第一犧牲層130上形成第二支撐層140、在第二支撐層140上形成第二犧牲層150，以及在第二犧牲層150上形成第三支撐層160。換句話說，介電堆疊DS包含依序形成的第一支撐層120、第一犧牲層130、第二支撐層140、第二犧牲層150以及第三支撐層160。
在一些實施方式中，基板110包含金屬線112，金屬線112接觸介電堆疊DS的第一支撐層120。金屬線112可包含鎢(W)或其他合適的金屬。在一些實施方式中，基板110更包含具有接觸、電晶體或其他類似部件的互連結構。因此，後續形成在介電堆疊DS中的電容器（例如，第14圖與第15圖中的電容器Ca）連接到基板110中的其他部件（例如，電晶體）。
在一些實施方式中，第一支撐層120、第二支撐層140及第三支撐層160包含氮化物，例如氮化矽。在一些實施方式中，第一犧牲層130與第二犧牲層150包含氧化物。第一犧牲層130與第二犧牲層150可以由不同的材料製成。當形成第一犧牲層130時，摻雜劑被摻雜於第一犧牲層130中，前述的摻雜劑包含硼、磷或其組合。例如，第一犧牲層130由硼磷矽玻璃(boro-phospho-silicate-glass, BPSG)製成，BPSG是摻雜有硼與磷的氧化矽。在一些實施方式中，第二犧牲層150由矽烷(SiH
4)氧化物或其他合適的氧化物材料製成。
在基板110上形成介電堆疊DS之後，在介電堆疊DS上形成遮罩層170。遮罩層170接觸介電堆疊DS的第三支撐層160。形成遮罩層170使得第三支撐層160位於遮罩層170與第二犧牲層150之間。在一些實施方式中，遮罩層170包含半導體材料，例如多晶矽。
在介電堆疊DS上形成遮罩層170之後，在遮罩層170上形成圖案化遮罩180。形成圖案化遮罩180可以包含在遮罩層170上形成遮罩結構，然後圖案化前述的遮罩結構，以暴露遮罩層170的一部分。在一些實施方式中，圖案化遮罩180與遮罩層170包含不同的材料。圖案化遮罩180可包含氧化物，例如四乙氧基矽烷(Tetraethoxysilane, TEOS)，而遮罩層170包含多晶矽。
參閱第2圖，在遮罩層170中形成第一開口190，以暴露介電堆疊DS的第三支撐層160。使用圖案化遮罩180作為蝕刻遮罩來蝕刻遮罩層170。在一些實施方式中，蝕刻遮罩層170以形成第一開口190是藉由乾式蝕刻製程執行的。
參閱第2圖與第3圖，在形成第一開口190之後，在介電堆疊DS中形成第二開口200，以暴露基板110，其中第二開口200的每一者連通（例如，流體連通）於對應的第一開口190。換句話說，沿著第一開口190蝕刻介電堆疊DS，以在介電堆疊DS中形成第二開口200。第二開口200可暴露介電堆疊DS的側壁DS1。在一些實施方式中，蝕刻介電堆疊DS以形成第二開口200是藉由乾式蝕刻製程來執行的。例如，可以為乾式蝕刻製程選擇乾式蝕刻劑，例如氫氣(H
2)與氮氣(N
2)。在一些實施方式中，最靠近第三支撐層160的介電堆疊DS的第二犧牲層150的頂部分152由於執行蝕刻製程以形成第二開口200而具有最小寬度。換句話說，第二開口200的每一者一部分，前述的部分具有鄰接第二犧牲層150的頂部分152的最大寬度。在一些實施方式中，在形成第二開口200之前，移除圖案化遮罩180。
參閱第3圖與第4圖，在介電堆疊DS中形成第二開口200之後，在第一開口190與第二開口200中形成填充層210，並且在填充層210的頂面212與遮罩層170的頂面172上方形成原生氧化物層220。當填充層210在環境條件下暴露於空氣時，原生氧化物層220形成於填充層210的頂面212（即，填充層210的暴露表面）上。類似地，當遮罩層170在環境條件下暴露於空氣時，原生氧化物層220更形成於遮罩層170的頂面172（即，遮罩層170的暴露表面）上。因此，原生氧化物層220形成於遮罩層170的頂面172與填充層210的頂面212兩者之上。在一些實施方式中，原生氧化物層220是薄膜，並且由二氧化矽(SiO
2)製成。
在一些實施方式中，填充層210接觸遮罩層170、介電堆疊DS及基板110。具體而言，填充層210接觸遮罩層170的側壁、基板110的金屬線112。填充層210可以從基板110的金屬線112延伸至遮罩層170。在一些在實施方式中，填充層210接觸且被介電堆疊DS的第一支撐層120、第一犧牲層130、第二支撐層140、第二犧牲層150及第三支撐層160包圍。由於填充層210覆蓋第一犧牲層130的側壁133與第二犧牲層150的側壁153，因此填充層210可以防止第一犧牲層130與第二犧牲層150在隨後的蝕刻製程（例如，第5圖中的清洗製程230與第6圖中的蝕刻製程240）的期間被損壞。在一些實施方式中，填充層210具有與遮罩層170相同的材料，以在介電堆疊DS的第二開口200中具有高填充率。填充層210與遮罩層170可以包含多晶矽、半導體材料或其他合適的材料。例如，由於填充層210與遮罩層170皆為多晶矽層，故填充層210與遮罩層170之間沒有界面。
參閱第4圖與第5圖，執行清洗製程230以移除原生氧化物層220，使得填充層210與遮罩層170被暴露。由於第一犧牲層130與第二犧牲層150被填充層210覆蓋，因此第一犧牲層130與第二犧牲層150在執行清洗製程230時保持不變。若填充層210未覆蓋第一犧牲層130的側壁133與第二犧牲層150的側壁153，第一犧牲層130與第二犧牲層150在清洗製程230的期間會被損壞，從而不利地影響形成在介電堆疊DS中的電容器（例如，在第15圖中的電容器Ca）之性能。
在一些實施方式中，執行清洗製程230是藉由使用酸性蝕刻溶液。例如，清洗製程230的酸性蝕刻溶液包含氟化物基的溶液，例如氫氟酸(HF)。執行化學反應是藉由將原生氧化物層220（例如，SiO
2）與氟化物基(F
-)溶液反應，以移除原生氧化物層220。化學反應由以下的化學方程式(I)示出。
SiO
2+F
-→SiF
6 2-(I)。
參閱第5圖與第6圖，執行蝕刻製程240以移除遮罩層170與填充層210，使得側壁DS1（即，第一支撐層120的側壁、第一犧牲層130的側壁133、第二支撐層140的側壁、第二犧牲層150的側壁153以及第三支撐層160的側壁）被暴露。此外，執行蝕刻製程240以移除遮罩層170與填充層210，使得介電堆疊DS的第二開口200被再次形成。基板110的金屬線112通過第二開口200被暴露。
在一些實施方式中，移除遮罩層170與填充層210是藉由使用一個（單次）蝕刻製程同時執行。由於遮罩層170與填充層210包含相同的材料（例如，多晶矽），遮罩層170與填充層210可以在蝕刻製程240的期間同時移除。在一些實施方式中，蝕刻製程240可包含例如使用各向異性蝕刻製程，前述的各向異性蝕刻製程使用對蝕刻遮罩層170與填充層210具有蝕刻選擇性而實質上不蝕刻介電堆疊DS的蝕刻溶液。換句話說，蝕刻製程240的蝕刻溶液在遮罩層170與填充層210具有較高的選擇性蝕刻速率，此導致支撐層（即，第一支撐層120、第二支撐層140及第三支撐層160）與犧牲層（即，第一犧牲層130與第二犧牲層150）的蝕刻量接近於零。通過上述的方法（例如，形成填充層210，然後執行清洗製程230與蝕刻製程240），第一犧牲層130與第二犧牲層150不會被過度損壞，因此介電堆疊DS的第二開口200的輪廓沒有被過度擴張。如此一來，後續製程中形成的電容器的輪廓不會被不利地影響，並且電容器的結構可以穩固（例如，防止電容器中的短路）。此外，介電堆疊DS的第二開口200的寬度臨界尺寸（即，第二犧牲層150的頂部分152附近的介電堆疊DS的最大寬度減去從前述的最大寬度向下約100奈米處的寬度)可以減少，其中第二開口200的寬度臨界尺寸在約1.5奈米至約2奈米的範圍間。若在執行清洗製程230與蝕刻製程240之前沒有在介電堆疊DS中形成填充層210，則第二開口200的寬度臨界尺寸會在約4奈米至約5奈米的範圍間，從而對後續製程中形成的電容器的輪廓產生不利地影響（例如，電容器的結構不穩固，從而導致短路）。
在一些實施方式中，執行清洗製程230與蝕刻製程240是藉由使用濕式蝕刻製程。執行清洗製程230與蝕刻製程240可以藉由使用不同的蝕刻溶液。例如，執行清洗製程230藉由使用酸性蝕刻溶液，並且執行蝕刻製程240藉由使用鹼性蝕刻溶液。在一些實施方式中，蝕刻製程240的蝕刻溶液包含氫氧化物基的溶液，例如包含氫氧化銨(NH
4OH)。執行化學反應是藉由將遮罩層170與填充層210（例如，矽(Si)）與氫氧化物基(OH
-)溶液反應，以移除遮罩層170與填充層210。化學反應由以下的化學方程式(II)示出。
Si+OH
-→SiO
3 2-+H
2(II)。
參閱第7圖至第15圖，在介電堆疊DS的第二開口200中形成電容器Ca。進一步而言，參閱第7圖，在介電堆疊DS的第二開口200中形成下電極層250。下電極層250可包含水平部分252以及連接至水平部分252的垂直部分254，其中水平部分252接觸介電堆疊DS的頂面與基板110的金屬線112，且垂直部分254沿著介電堆疊DS的側壁DS1。在一些實施方式中，下電極層250包含氮化鈦(TiN)或其他合適的導電材料。
參閱第8圖，移除第三支撐層160的一部分，以形成暴露第二犧牲層150的第一孔洞H1。在一些實施方式中，移除下電極層250的一部分與第二犧牲層150的一部分。如此一來，第二犧牲層150具有階梯狀輪廓（即，暴露頂面以及垂直暴露頂面的暴露側壁）。在一些實施方式中，移除第三支撐層160的部分以形成第一孔洞H1是藉由乾式蝕刻製程執行的。
參閱第8圖與第9圖，從第一孔洞H1移除介電堆疊DS的第二犧牲層150。在一些實施方式中，執行蝕刻製程，以移除第二犧牲層150。例如，移除第二犧牲層150是藉由使用濕式蝕刻製程，並且濕式蝕刻製程的蝕刻溶液包含氟化物基的溶液，例如氫氟酸(HF)。在移除第二犧牲層150之後，在第二支撐層140與第三支撐層160之間形成空間S1。
參閱第10圖，在第二支撐層140中形成第二孔洞H2，以暴露第一犧牲層130的一部分。在一些實施方式中，蝕刻第二支撐層140以形成第二孔洞H2是藉由乾式蝕刻製程。參閱第10圖與第11圖，在第二支撐層140中形成第二孔洞H2之後，移除下電極層250的水平部分252，而留下下電極層250的垂直部分254。如此一來，第三支撐層160的頂面與基板110的金屬線112被暴露。在一些實施方式中，蝕刻下電極層250的水平部分252是藉由乾式蝕刻製程執行的。
參閱第11圖與第12圖，從第二孔洞H2移除介電堆疊DS的第一犧牲層130。在一些實施方式中，執行蝕刻製程以移除第一犧牲層130。例如，移除第一犧牲層130是藉由使用濕式蝕刻製程，並且濕式蝕刻製程的蝕刻溶液包含氟化物基的溶液，例如氫氟酸(HF)。在移除第一犧牲層130之後，在第二支撐層140與第一支撐層120之間形成空間S2，且空間S1與空間S2是通過第二支撐層140中的第二孔洞H2連接。第一支撐層120、第二支撐層140及第三支撐層160是通過下電極層250連接。
參閱第13圖，沿著下電極層250的側壁形成高介電常數介電層（高k介電層）260。高介電常數介電層260可以沿著在空間S1與空間S2中的下電極層250的側壁形成。高介電常數介電層260也可以沿著在第二介電堆疊DS的第二開口200中的下電極層250的側壁形成。此外，高介電常數介電層260可以沿著第二支撐層140的側壁、頂面與底面、第三支撐層160的側壁、頂面與底面以及第一支撐層120的頂面形成。在一些實施方式中，在基板110的金屬線112上形成高介電常數介電層260，且高介電常數介電層260接觸基板110的金屬線112。
在一些實施方式中，高介電常數介電層260包含氧化鉿(HfO)。在各種示例中，高介電常數介電層260包含金屬氧化物（例如，HfSiO
2、ZnO、ZrO
2、Ta
2O
5、Al
2O
3，或類似物）、金屬氮化物，或其組合。
參閱第14圖，沿著高介電常數介電層260形成上電極層270。上電極層270可以沿著在空間S1與空間S2中的高介電常數介電層260的側壁形成。上電極層270也可以沿著在介電堆疊DS的第二開口200中的高介電常數介電層260的側壁形成。在一些實施方式中，上電極層270位於高介電常數介電層260的水平表面之上。上電極層270可以包含氮化鈦(TiN)或其他合適的導電材料。在一些實施方式中，上電極層270與下電極層250包含相同的材料。
參閱第14圖與第15圖，半導體層280形成於第一支撐層120與第二支撐層140之間的空間S1、第二支撐層140與第三支撐層160之間的空間S2以及第二支撐層140中的第二孔洞H2中。半導體層280可以完全填充介電堆疊DS的第二開口200、空間S1與空間S2。半導體層280也可以接觸並覆蓋第三支撐層160上方的上電極層270。如此一來，電容器Ca形成於第二開口200中以及空間S1與空間S2中。由於在先前的蝕刻製程的期間，第二開口200不會被過度擴張，因此電容器Ca的輪廓不會被不利地影響，且電容器Ca的結構可以穩固（例如，防止電容器Ca中的短路）。
在一些實施方式中，半導體結構包含複數個支撐層（即，第一支撐層120、第二支撐層140及第三支撐層160）與電容器Ca。第一支撐層120、第二支撐層140及第三支撐層160自下而上排列，且第一支撐層120、第二支撐層140及第三支撐層160彼此分隔。換句話說，第三支撐層160位於第二支撐層140上，且第二支撐層140位於第一支撐層120上。在一些實施方式中，第二支撐層140的寬度小於第三支撐層160的寬度或第一支撐層120的寬度。電容器Ca的每一者包含下電極層250、高介電常數介電層260以及上電極層270。應注意，第15圖中的電容器Ca為例示性的，電容器Ca不限於第15圖所示的結構。例如，電容器Ca中包含其他的層。
第16圖繪示第15圖中的區域R的局部放大圖，且第17圖是第16圖的上視圖。區域R繪示第15圖中的半導體結構的電容器Ca。在一些實施方式中，第16圖中的區域R的剖面是沿著第17圖中的線A-A截取。如第17圖所示，半導體層280被上電極層270包圍、上電極層270被高介電常數介電層260包圍，以及高介電常數介電層260被下電極層250包圍。也就是說，半導體層280位於中心，上電極層270沿著半導體層280同心排列，高介電常數介電層260沿著上電極層270同心排列，下電極層250沿著高介電常數介電層260同心排列。半導體層280具有圓形輪廓。下電極層250、高介電常數介電層260與上電極層270的每一者皆具有圓形的環狀輪廓。
雖然本揭露已經將實施方式詳細地揭露如上，然而其他的實施方式也是可能的，並非用以限定本揭露。因此，所附之申請專利範圍的精神及其範圍不應限於本揭露實施方式之說明。
所屬技術領域任何熟習此技術者，在不脫離本揭露之精神與範圍間，當可作各種之改變或替換，因此所有的這些改變或替換都應涵蓋於本揭露所附申請專利範圍的保護範圍之內。
110:基板
112:金屬線
120:第一支撐層
130:第一犧牲層
133:側壁
140:第二支撐層
150:第二犧牲層
152:頂部分
153:側壁
160:第三支撐層
170:遮罩層
172:頂面
180:圖案化遮罩
190:第一開口
200:第二開口
210:填充層
212:頂面
220:原生氧化物層
230:清洗製程
240:蝕刻製程
250:下電極層
252:水平部分
254:垂直部分
260:高介電常數介電層
270:上電極層
280:半導體層
Ca:電容器
DS:介電堆疊
DS1:側壁
H1:第一孔洞
H2:第二孔洞
R:區域
S1:空間
S2:空間
A-A:線
為讓本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：
第1圖至第15圖繪示根據本揭露一些實施方式之形成半導體結構的方法各中間階段的剖面圖。
第16圖繪示第15圖的局部放大圖。
第17圖是第16圖的上視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
110:基板
112:金屬線
120:第一支撐層
130:第一犧牲層
133:側壁
140:第二支撐層
150:第二犧牲層
152:頂部分
153:側壁
160:第三支撐層
170:遮罩層
210:填充層
230:清洗製程
DS:介電堆疊
DS1:側壁
Claims (20)
- 一種形成半導體結構之方法，包含： 形成一介電堆疊於一基板上； 形成一遮罩層於該介電堆疊上； 形成一第一開口於該遮罩層中，以暴露該介電堆疊； 形成一第二開口於該介電堆疊中，以暴露該基板，其中該第二開口連通於該第一開口； 形成一填充層於該第一開口與該第二開口中； 移除該遮罩層與該填充層，使得該介電堆疊的側壁被暴露；以及 形成一電容器於該介電堆疊的該第二開口中。
- 如請求項1所述之方法，其中形成該填充層使得該填充層接觸該遮罩層與該基板。
- 如請求項1所述之方法，其中該遮罩層與該填充層包含相同的材料。
- 如請求項1所述之方法，其中移除該遮罩層與該填充層係藉由使用一蝕刻製程同時執行。
- 如請求項1所述之方法，更包含： 在移除該遮罩層與該填充層之前，執行一清洗製程。
- 如請求項1所述之方法，其中形成該介電堆疊更包含： 形成一第一犧牲層於該基板上；以及 形成一第二犧牲層於該第一犧牲層上。
- 如請求項6所述之方法，其中形成該填充層使得該填充層覆蓋該第一犧牲層的一側壁與該第二犧牲層的一側壁。
- 如請求項6所述之方法，其中形成該介電堆疊更包含： 形成一第一支撐層於該基板上； 形成一第二支撐層於該第一犧牲層上；以及 形成一第三支撐層於該第二犧牲層上。
- 如請求項8所述之方法，其中形成該電容器於該介電堆疊的該第二開口包含： 形成一下電極層沿著該介電堆疊的該側壁； 移除該第三支撐層的一部分，以形成暴露該第二犧牲層的一第一孔洞； 從該第一孔洞移除該第二犧牲層； 形成一高介電常數介電層沿著該下電極層的一側壁；以及 形成一上電極層沿著該高介電常數介電層的一側壁。
- 如請求項9所述之方法，更包含： 形成一半導體層，位於該第一支撐層與該第二支撐層之間以及該第二支撐層與該第三支撐層之間。
- 如請求項9所述之方法，其中形成該電容器於該介電堆疊的該第二開口中更包含： 移除該第二支撐層的一部分，以形成暴露該第一犧牲層的一第二孔洞；以及 在形成該高介電常數介電層之前，從該第二孔洞移除該第一犧牲層。
- 如請求項11所述之方法，其中形成該電容器於該介電堆疊的該第二開口中更包含： 在移除該第一犧牲層之前，移除該下電極層的一水平部分，以暴露該基板。
- 一種形成半導體結構之方法，包含： 形成一介電堆疊於一基板上，其中形成該介電堆疊包含依序形成的一第一支撐層、一第一犧牲層、一第二支撐層、一第二犧牲層以及一第三支撐層； 形成一遮罩層於該介電堆疊上； 形成一第一開口於該遮罩層中，以暴露該介電堆疊的該第三支撐層； 形成一第二開口於該介電堆疊中，以暴露該基板，其中該第二開口連通於該第一開口； 形成一填充層於該第一開口與該第二開口中，且一原生氧化物層形成於該填充層的一頂面與該遮罩層的一頂面上； 執行一清洗製程，以移除該原生氧化物層； 執行一蝕刻製程，以移除該遮罩層與該填充層；以及 形成一電容器於該介電堆疊的該第二開口中。
- 如請求項13所述之方法，其中該蝕刻製程係一濕式蝕刻製程。
- 如請求項13所述之方法，其中執行該清洗製程與該蝕刻製程係藉由使用不同的蝕刻溶液。
- 如請求項15所述之方法，其中執行該清洗製程係藉由使用一酸性蝕刻溶液，且執行該蝕刻製程係藉由使用一鹼性蝕刻溶液。
- 如請求項13所述之方法，其中當執行該清洗製程時，該第一犧牲層與該第二犧牲層保持不變。
- 如請求項13所述之方法，其中形成該填充層使得該填充層被該第一支撐層、該第一犧牲層、該第二支撐層、該第二犧牲層及該第三支撐層包圍。
- 如請求項13所述之方法，其中形成該填充層使得該填充層從該基板延伸至該遮罩層。
- 如請求項13所述之方法，其中該遮罩層與該填充層係多晶矽層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/818,007 | 2022-08-08 | ||
| US17/818,007 US20240049439A1 (en) | 2022-08-08 | 2022-08-08 | Method of forming semiconductor structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI817793B true TWI817793B (zh) | 2023-10-01 |
| TW202407785A TW202407785A (zh) | 2024-02-16 |
Family
ID=89768977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111140934A TWI817793B (zh) | 2022-08-08 | 2022-10-27 | 形成半導體結構之方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240049439A1 (zh) |
| CN (1) | CN117545273A (zh) |
| TW (1) | TWI817793B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107968044A (zh) * | 2017-12-19 | 2018-04-27 | 睿力集成电路有限公司 | 电容器阵列结构、半导体存储器及制备方法 |
| CN108538835A (zh) * | 2018-05-16 | 2018-09-14 | 睿力集成电路有限公司 | 电容器阵列结构及其制备方法 |
| WO2021175154A1 (zh) * | 2020-03-02 | 2021-09-10 | 长鑫存储技术有限公司 | 电容器及其形成方法、dram存储器及其形成方法 |
| WO2021179926A1 (zh) * | 2020-03-12 | 2021-09-16 | 长鑫存储技术有限公司 | 电容阵列结构及其形成方法 |
| WO2022057399A1 (zh) * | 2020-09-16 | 2022-03-24 | 长鑫存储技术有限公司 | 电容器阵列结构及其制造方法和动态随机存储器 |
-
2022
- 2022-08-08 US US17/818,007 patent/US20240049439A1/en active Pending
- 2022-10-27 TW TW111140934A patent/TWI817793B/zh active
- 2022-11-17 CN CN202211460769.2A patent/CN117545273A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107968044A (zh) * | 2017-12-19 | 2018-04-27 | 睿力集成电路有限公司 | 电容器阵列结构、半导体存储器及制备方法 |
| CN108538835A (zh) * | 2018-05-16 | 2018-09-14 | 睿力集成电路有限公司 | 电容器阵列结构及其制备方法 |
| WO2021175154A1 (zh) * | 2020-03-02 | 2021-09-10 | 长鑫存储技术有限公司 | 电容器及其形成方法、dram存储器及其形成方法 |
| WO2021179926A1 (zh) * | 2020-03-12 | 2021-09-16 | 长鑫存储技术有限公司 | 电容阵列结构及其形成方法 |
| WO2022057399A1 (zh) * | 2020-09-16 | 2022-03-24 | 长鑫存储技术有限公司 | 电容器阵列结构及其制造方法和动态随机存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117545273A (zh) | 2024-02-09 |
| US20240049439A1 (en) | 2024-02-08 |
| TW202407785A (zh) | 2024-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7227215B2 (en) | Semiconductor device having a capacitor with a stepped cylindrical structure and method of manufacturing same | |
| US5895250A (en) | Method of forming semicrown-shaped stacked capacitors for dynamic random access memory | |
| US8846485B2 (en) | Method for fabricating bottom electrode of capacitors of DRAM | |
| US6077755A (en) | Method for constructing multiple container capacitor | |
| JP2008159988A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6977227B2 (en) | Method of etching bottle trench and fabricating capacitor with same | |
| US20050167724A1 (en) | Semiconductor memory device with cylindrical storage electrode and method of manufacturing the same | |
| WO2022193602A1 (zh) | 一种半导体器件的制作方法 | |
| US6083787A (en) | Method of fabricating deep trench capacitors for dram cells | |
| CN114823539A (zh) | 半导体结构的制作方法及半导体结构 | |
| US6881620B1 (en) | Method of fabricating deep trench capacitor | |
| TWI817793B (zh) | 形成半導體結構之方法 | |
| US20080305604A1 (en) | Deep trench and fabricating method thereof, trench capacitor and fabricating method thereof | |
| US6924204B2 (en) | Split gate flash memory cell and manufacturing method thereof | |
| TWI833494B (zh) | 半導體結構及其形成方法 | |
| TWI841201B (zh) | 半導體結構及其形成方法 | |
| KR20090043325A (ko) | 반도체 메모리소자의 캐패시터 형성방법 | |
| US6236080B1 (en) | Method of manufacturing a capacitor for high density DRAMs | |
| US20220302117A1 (en) | Manufacturing method of semiconductor device | |
| US6242357B1 (en) | Method for forming a deep trench capacitor of a DRAM cell | |
| TWI817629B (zh) | 半導體裝置與其製造方法 | |
| TWI833463B (zh) | 形成半導體結構之方法 | |
| KR100526885B1 (ko) | 반도체 소자에서의 캐패시터 형성방법 | |
| TWI833380B (zh) | 形成半導體結構之方法 | |
| US11538912B2 (en) | Method of forming semiconductor structure |