TWI787059B - 動態隨機存取記憶體的製造方法 - Google Patents

動態隨機存取記憶體的製造方法 Download PDF

Info

Publication number
TWI787059B
TWI787059B TW111101897A TW111101897A TWI787059B TW I787059 B TWI787059 B TW I787059B TW 111101897 A TW111101897 A TW 111101897A TW 111101897 A TW111101897 A TW 111101897A TW I787059 B TWI787059 B TW I787059B
Authority
TW
Taiwan
Prior art keywords
layer
etching process
opening
barrier layer
manufacturing
Prior art date
Application number
TW111101897A
Other languages
English (en)
Other versions
TW202245154A (zh
Inventor
黒田聡
王芯雅
蔡昌翰
蔡明庭
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW202245154A publication Critical patent/TW202245154A/zh
Application granted granted Critical
Publication of TWI787059B publication Critical patent/TWI787059B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Abstract

一種動態隨機存取記憶體的製造方法，包括：於基底上形成硬罩幕層；於硬罩幕層與基底中形成開口；於開口的側壁形成介電層；於開口中形成第一阻障層與第一導體層；進行第一乾蝕刻製程，以第一階段部分地移除第一阻障層與第一導體層；進行第一濕式蝕刻製程，以第二階段部分地移除第一阻障層與第一導體層，並裸露出開口的上側壁的介電層；於開口中形成第二阻障層；於開口中形成罩幕層，以覆蓋第二阻障層；移除部分第二阻障層與部分罩幕層，以裸露出在開口之上側壁上的介電層；及於開口中形成第二導體層。

Description

動態隨機存取記憶體的製造方法
本發明是有關於一種積體電路及其製造方法，且特別是有關於一種動態隨機存取記憶體及其製造方法。
隨著科技日新月異，為了符合消費者對於小型化電子裝置的需求，動態隨機存取記憶體設計的尺寸不斷縮小，並朝高積集度發展。近年來發展出埋入式字元線動態隨機存取記憶體（buried word line DRAM）。在埋入式字元線動態隨機存取記憶體的製程中，由於元件尺寸不斷縮小，製程裕度也隨之變小。在形成埋入式字元線時，若有金屬、阻障層或是製程的副產物殘留在埋入式字元線溝渠側壁的介電層上時，將造成元件可靠度的問題。
本發明實施例提供一種動態隨機存取記憶體及其製造方法，可以避免金屬、阻障層或是製程的副產物殘殘留在埋入式字元線溝渠側壁的介電層上，提升元件的可靠度。
本發明實施例提供一種動態隨機存取記憶體的製造方法，包括：一種動態隨機存取記憶體的製造方法，包括：於基底上形成硬罩幕層；於硬罩幕層與基底中形成開口；於所述開口的側壁形成介電層；於所述開口中形成第一阻障層與第一導體層；進行第一乾蝕刻製程，以第一階段部分地移除所述第一阻障層與所述第一導體層；進行第一濕式蝕刻製程，以第二階段部分地移除所述第一阻障層與所述第一導體層，並裸露出所述開口的上側壁的所述介電層；於所述開口中形成第二阻障層；於所述開口中形成罩幕層，以覆蓋所述第二阻障層；移除部分所述第二阻障層與部分所述罩幕層，以裸露出在所述開口之所述上側壁上的所述介電層；以及於所述開口中形成第二導體層。
基於上述，本發明實施例在在形成埋入式字元線的過程中採用濕式蝕刻製程可以避免阻障層殘留在字元線溝渠的上側壁的介電層上。而且，由於濕式蝕刻製程是在低溫下進行，因此可以減少字元線溝渠的上側壁的介電層被破壞，避免用於乾式蝕刻製程的電漿對於上側壁的介電層所造成的損壞，且可以避免電漿與導體層反應形成的氧化殘留物（例如WO x）。
參照圖1A，提供基底10，例如是矽基底。之後，於基底10上形成具有開口圖案的硬罩幕層12。硬罩幕層12的形成方法例如是自對準雙圖案化(self-aligned double patterning，SADP)。硬罩幕層12的材料例如是無機膜(層)和有機薄膜(層)的組合。無機薄膜的例子例如是二氧化矽，且其形成方法例如是化學氣相沉積法或原子層沉積法。有機膜的例子例如是碳膜，且其形成方法例如是化學氣相沉積法或旋塗法(spin coating)。
之後，使用硬罩幕層12為罩幕，進行蝕刻製程，部分地移除基底10，以形成開口14。有機硬罩幕層可以乾式灰化製程(dry ashing process)來移除，無機硬罩幕層留在基底10上。
開口14例如是溝渠。在本實施例中，以埋入式字元線溝渠14做為開口14的例子來說明之，但本發明不限於此。埋入式字元線溝渠14的深度H1例如是110nm至130nm。
參照圖1A，介電層16形成在埋入式字元線溝渠14的側壁。之後，阻障層18與導體層(即，第一導體層)20形成在硬罩幕層12上以及埋入式字元線溝渠14之中。介電層16共形地形成於埋入式字元線溝渠14的內表面。詳細地說，阻障層18形成在硬罩幕層12上以及埋入式字元線溝渠14之中，導體層20形成在硬罩幕層12上以及埋入式字元線溝渠14中之阻障層18上。介電層16可以是氧化層，例如是氧化矽，形成的方法例如是臨場蒸氣產生技術（ISSG）。阻障層18又可稱為黏著層。阻障層18可以是單層或是多層，其材料包括金屬或是金屬合金，例如是鈦、氮化鈦、鉭、氮化鉭或其組合。導體層20的材料包括金屬或是金屬合金，例如是鎢。
圖1B與圖1C繪示進行兩段式蝕刻製程，以移除硬罩幕層12上的阻障層18與導體層20，在埋入式字元線溝渠14中留下阻障層18b與導體層20b。在本發明的實施例中，兩段式蝕刻製程包括乾式蝕刻製程與濕式蝕刻製程，詳細說明如下。
參照圖1B，進行第一階段的蝕刻製程22。第一階段的蝕刻製程22為乾式蝕刻製程，以移除硬罩幕層12上的阻障層18與導體層20，在埋入式字元線溝渠14中留下阻障層18a與導體層20a。乾式蝕刻製程例如是反應性離子蝕刻製程。在一實施例中，阻障層18a的頂部高於導體層20a的頂部。
參照圖1C，進行第二階段的蝕刻製程24。第二階段的蝕刻製程24為濕式蝕刻製程，以部分地移除阻障層18a與導體層20a，使留下來的阻障層18b與導體層20b位於埋入式字元線溝渠14的下側壁LSW以及底部，裸露出埋入式字元線溝渠14的上側壁USW的介電層16。在一實施例中，阻障層18b與導體層20b的頂部齊平。
用於濕式蝕刻製程的蝕刻劑例如是硫酸與過氧化氫的水溶液。硫酸與過氧化氫的體積比例如是6:1。濕式蝕刻製程是在低溫下進行。蝕刻劑的溫度例如是低於60ºC。在一實施例中，蝕刻劑的溫度40至50ºC。留下來的導體層20b的深度H2例如是約為埋入式字元線溝渠14的深度H1的1/4~1/3。在一些實施例中，留下來的導體層20b的深度H2例如是60nm至70nm之間。導體層20b與阻障層18b位於埋入式字元線溝渠14的下部做為埋入式字元線的第一部分P1。
採用濕式蝕刻製程24可以避免阻障層18a殘留在埋入式字元線溝渠14的上側壁USW的介電層16上。而且，由於濕式蝕刻製程是在低溫下進行，因此可以減少埋入式字元線溝渠14的上側壁USW的介電層16被破壞，避免用於乾式蝕刻製程的電漿對於上側壁USW的介電層16所造成的損壞，且可以避免電漿與導體層20b反應形成的氧化殘留物（例如WO x）。此外，採用低溫的濕式蝕刻製程易於控制所留下來的導體層20b與阻障層18b的深度，增加製程的均勻度。
參照圖1D，在基底10上形成阻障層(即，第二阻障層)26。也就是說，阻障層26形成在埋入式字元線溝渠14的側壁和底部，留下來的導體層20b與留下來的阻障層18b被阻障層26所覆蓋。阻障層26可以是單層或是多層，其材料包括金屬或是金屬合金，例如是鈦、氮化鈦、鉭、氮化鉭或其組合。阻障層26可以利用物理氣相沉積法，例如是濺鍍法來形成。阻障層26的厚度例如是2nm至3nm。
請參照圖1E，在埋入式字元線溝渠14中的阻障層26上形成罩幕層27。罩幕層27形成在埋入式字元線溝渠14中，使得埋入式字元線溝渠14中的阻障層26可以被覆蓋。罩幕層27例如是底抗反射層（BARC）。罩幕層27的形成方法例如旋塗法。
圖1F至圖1H繪示進行三段式製程，以移除部分的阻障層26以及罩幕層27，在埋入式字元線溝渠14中留下阻障層26b。在本發明的實施例中，三段式蝕刻製程包括兩個乾式蝕刻製程與濕式蝕刻製程，詳細說明如下。
請參照圖1F，以罩幕層27為罩幕，進行第一階段製程42。第一階段製程42為乾式蝕刻製程，以移除硬罩幕層12上的阻障層26，在埋入式字元線溝渠14中留下阻障層26a。乾式蝕刻製程例如是反應性離子蝕刻製程。
請參照圖1G，進行第二階段製程44。第二階段製程44為乾式灰化製程，以移除罩幕層27，裸露出阻障層26a。第二階段製程與第一段製程可以在相同的反應性離子蝕刻機台中進行。阻障層26a覆蓋埋入式字元線溝渠14的上側壁USW的介電層16以及埋入式字元線溝渠14的下側壁LSW與底部的導體層20b與阻障層18b。
請參照圖1H，進行第三階段製程46。第三階段製程46為濕式蝕刻製程，以部分地移除阻障層26a，使留下來的阻障層26b覆蓋於埋入式字元線溝渠14的下側壁LSW與底部的導體層20b與阻障層18b，裸露出埋入式字元線溝渠14的上側壁USW的介電層16。用於濕式蝕刻製程的蝕刻劑例如是硫酸與過氧化氫的水溶液。硫酸與過氧化氫的體積比例如是14:1。濕式蝕刻製程是在低溫下進行。蝕刻劑的溫度例如是低於60ºC。在一實施例中，蝕刻劑的溫度40至50ºC。
濕式蝕刻製程46可以避免阻障層26a殘留在埋入式字元線溝渠14的上側壁USW的介電層16上。而且，由於濕式蝕刻製程是在低溫下進行，因此可以減少埋入式字元線溝渠14的上側壁USW的介電層16被破壞，且可以減少導體層20b的損失。
請參照圖1I，在埋入式字元線溝渠14之中形成導體層(即，第二導體層)28。導體層28的材料與導體層20不同。在一些實施例中，導體層20為金屬或金屬合金；導體層28為摻雜的多晶矽。導體層28的底面覆蓋且接觸阻障層26b，導體層28的側壁與介電層16接觸。導體層28可以經由沉積與回蝕刻摻雜多晶矽層來形成之。導體層28的厚度例如是10nm至20nm。導體層28與阻障層26b、阻障層18b與導體層20b形成埋入式字元線30。阻障層18b與導體層20b共同做為埋入式字元線30的第一部分P1；導體層28與阻障層26b共同做為埋入式字元線30的第二部分P2。第一部分P1的導體層20b的阻值低於導體層28，且導體層20b藉由阻障層18b與介電層16分離。第二部分P2的導體層28與介電層16接觸，且藉由阻障層26b與導體層20b分離。
請參照圖1I，在埋入式字元線溝渠14之中形成絕緣層32。絕緣層32的材料例如為氮化矽。絕緣層32的形成方法例如是沉積與回蝕刻絕緣材料層。
綜上所述，本發明在形成埋入式字元線的過程中採用濕式蝕刻製程可以避免阻障層殘留在字元線溝渠的上側壁的介電層上。而且，由於濕式蝕刻製程是在低溫下進行，因此可以減少字元線溝渠的上側壁的介電層被破壞，避免用於乾式蝕刻製程的電漿對於上側壁的介電層所造成的損壞，且可以避免電漿與導體層反應形成的氧化殘留物（例如WO x）。此外，採用低溫的濕式蝕刻製程易於控制所留下來的第一部分深度，增加製程的均勻度。
10：基底 12：硬罩幕層 14：開口 16：介電層 18、18a、18b、26、26a、26b：阻障層 20、20a、20b、28：導體層 30：埋入式字元線 32：絕緣層 22、24、42、44、46：製程 H1：深度 H2：深度 P1：第一部分 P2：第二部分 USW：上側壁 LSW：下側壁
圖1A至圖1I是依照本發明的實施例的一種動態隨機存取記憶體的製造方法的剖面示意圖。
10：基底 12：硬罩幕層 14：開口 16：介電層 18b、26、26a、26b：阻障層 20b：導體層 24：製程 P1：第一部分 USW：上側壁 LSW：下側壁

Claims (10)

  1. 一種動態隨機存取記憶體的製造方法，包括： 於基底上形成硬罩幕層； 於所述硬罩幕層與所述基底中形成開口； 於所述開口的側壁形成介電層； 於所述開口中形成第一阻障層與第一導體層； 進行第一乾蝕刻製程，以第一階段部分地移除所述第一阻障層與所述第一導體層； 進行第一濕式蝕刻製程，以第二階段部分地移除所述第一阻障層與所述第一導體層，並裸露出所述開口的上側壁的所述介電層； 於所述開口中形成第二阻障層； 於所述開口中形成罩幕層，以覆蓋所述第二阻障層； 移除部分所述第二阻障層與所述罩幕層，以裸露出在所述開口之所述上側壁的所述介電層；以及 於所述開口中形成第二導體層。
  2. 如請求項1所述的動態隨機存取記憶體的製造方法，其中移除部分所述第二阻障層與部分所述罩幕層更包括： 進行第二乾蝕刻製程，以第一階段部分地移除所述第二阻障層； 移除所述罩幕層； 進行第二濕式蝕刻製程，以第二階段部分地所述第二阻障層，裸露出所述開口的上側壁的所述介電層。
  3. 如請求項1所述的動態隨機存取記憶體的製造方法，其中執行所述第一濕式蝕刻製程後，留下的第一阻障層與留下的第一導體層位在所述開口的下側壁與底部， 其中所述留下的第一導體層之深度為所述開口之深度的1/4至1/3。
  4. 如請求項1所述的動態隨機存取記憶體的製造方法，其中所述第一濕式蝕刻製程所採用的蝕刻劑的溫度在60ºC以下。
  5. 如請求項1所述的動態隨機存取記憶體的製造方法，其中所述第一濕式蝕刻製程所採用的蝕刻劑包括硫酸與過氧化氫的水溶液。
  6. 如請求項1所述的動態隨機存取記憶體的製造方法，其中所述第二濕式蝕刻製程所採用的蝕刻劑的溫度在60ºC以下。
  7. 如請求項1所述的動態隨機存取記憶體的製造方法，其中所述第二濕式蝕刻製程所採用的蝕刻劑包括硫酸與過氧化氫的水溶液。
  8. 如請求項1所述的動態隨機存取記憶體的製造方法，其中所述第一乾蝕刻製程包括反應性離子蝕刻製程，所述第二乾蝕刻製程包括反應性離子蝕刻製程。
  9. 如請求項1所述的動態隨機存取記憶體的製造方法，更包括於所述開口中填入絕緣層，以覆蓋所述第二導體層。
  10. 如請求項1所述的動態隨機存取記憶體的製造方法，其中所述第二導體層的厚度是10nm至20nm。
TW111101897A 2021-05-11 2022-01-17 動態隨機存取記憶體的製造方法 TWI787059B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/317,886 US11374011B1 (en) 2021-05-11 2021-05-11 Method of manufacturing dynamic random access memory
US17/317,886 2021-05-11

Publications (2)

Publication Number Publication Date
TW202245154A TW202245154A (zh) 2022-11-16
TWI787059B true TWI787059B (zh) 2022-12-11

Family

ID=82320433

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111101897A TWI787059B (zh) 2021-05-11 2022-01-17 動態隨機存取記憶體的製造方法

Country Status (3)

Country Link
US (1) US11374011B1 (zh)
CN (1) CN115332180A (zh)
TW (1) TWI787059B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150228491A1 (en) * 2014-02-07 2015-08-13 SK Hynix Inc. Transistor having tungsten-based buried gate structure, method for fabricating the same
US20160315088A1 (en) * 2015-04-22 2016-10-27 SK Hynix Inc. Semiconductor device having buried gate structure and method for manufacturing the same, memory cell having the same and electronic device having the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014112496A1 (ja) 2013-01-16 2014-07-24 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
KR102410919B1 (ko) * 2015-10-29 2022-06-21 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체구조물 및 그 제조 방법, 그를 구비한 메모리셀

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150228491A1 (en) * 2014-02-07 2015-08-13 SK Hynix Inc. Transistor having tungsten-based buried gate structure, method for fabricating the same
US20160315088A1 (en) * 2015-04-22 2016-10-27 SK Hynix Inc. Semiconductor device having buried gate structure and method for manufacturing the same, memory cell having the same and electronic device having the same
US20180197866A1 (en) * 2015-04-22 2018-07-12 SK Hynix Inc. Semiconductor device having buried gate structure and method for manufacturing the same, memory cell having the same and electronic device having the same

Also Published As

Publication number Publication date
US11374011B1 (en) 2022-06-28
CN115332180A (zh) 2022-11-11
TW202245154A (zh) 2022-11-16

Similar Documents

Publication Publication Date Title
JP4322912B2 (ja) 半導体装置及びその製造方法
JP2007180493A (ja) 半導体装置の製造方法
US7842593B2 (en) Semiconductor device and method for fabricating the same
CN110364484B (zh) 半导体装置及其制造方法
US6960523B2 (en) Method of reducing erosion of a nitride gate cap layer during reactive ion etch of nitride liner layer for bit line contact of DRAM device
TWI787059B (zh) 動態隨機存取記憶體的製造方法
US20220223600A1 (en) Manufacturing method for memory structure
US6908840B2 (en) Method of filling bit line contact via
US20070020844A1 (en) Method for fabricating bit line of memory device
US20210398983A1 (en) Dram and manufacturing method therefore
TW202234594A (zh) 動態隨機存取記憶體及其製造方法
US7332391B2 (en) Method for forming storage node contacts in semiconductor device
WO2019151043A1 (ja) Ｄｒａｍ及びその製造方法
US20060118886A1 (en) Method of forming bit line contact via
JPH10256505A (ja) Ｄｒａｍの製造方法
KR100861367B1 (ko) 반도체 메모리소자의 캐패시터 형성방법
US20230065654A1 (en) Semiconductor structure and method for forming semiconductor structure
KR100973266B1 (ko) 반도체 소자의 제조방법
JP2000243722A (ja) 半導体装置の製造方法
CN110459507B (zh) 一种半导体存储装置的形成方法
KR101031459B1 (ko) 반도체 소자 제조 방법
KR20080084176A (ko) 반도체 소자의 콘택 플러그 형성방법
JP2002016134A (ja) 半導体装置の製造方法
KR101046758B1 (ko) 반도체 소자 제조 방법
TW434820B (en) Method for producing self-aligned contact hole