CN108806740A - 非易失性存储器装置及其刷新方法 - Google Patents

非易失性存储器装置及其刷新方法 Download PDF

Info

Publication number
CN108806740A
CN108806740A CN201710307482.9A CN201710307482A CN108806740A CN 108806740 A CN108806740 A CN 108806740A CN 201710307482 A CN201710307482 A CN 201710307482A CN 108806740 A CN108806740 A CN 108806740A
Authority
CN
China
Prior art keywords
refreshing
storage unit
reference voltage
voltage
sensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710307482.9A
Other languages
English (en)
Other versions
CN108806740B (zh
Inventor
河壬喆
张尚文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710307482.9A priority Critical patent/CN108806740B/zh
Priority to US15/959,304 priority patent/US10431312B2/en
Publication of CN108806740A publication Critical patent/CN108806740A/zh
Application granted granted Critical
Publication of CN108806740B publication Critical patent/CN108806740B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Abstract

本发明提供一种非易失性存储器装置及其刷新方法。控制电路判断存储器区段中的存储单元的临界电压是否大于刷新读取参考电压且小于刷新写入验证参考电压，其中若存储单元的临界电压大于该刷新读取参考电压且小于刷新写入验证参考电压，判断存储单元需进行刷新。

Description

非易失性存储器装置及其刷新方法
技术领域
本发明涉及一种存储器装置，尤其涉及一种非易失性存储器装置及其刷新方法。
背景技术
传统快闪存储器包括多个存储器区块(blocks)。一实体区块(physical block)中的所有存储单元为设置在一井结构(well)中，共享井控制信号。各物理区块有专用的多条位线(bit lines)以及字线(word lines)。各存储单元位于在位线与字线交错处，以进行编址。
快闪存储器利用施加电压至存储单元以设定其临界电压，而临界电压的电平代表存储单元中所存储的数据。通过对选取的存储单元的栅极施加不同电压可以验证存储单元于写入、抹除、过度抹除(over-erased)后的临界电压电平。一般而言，快闪存储器在写入数据之前都会先进行抹除，其中通过对实体区块的非选择部份施加适当的反相偏压，即可对实体区块进行部份抹除(partial erase)。然如此将对于非选择区块的存储单元造成抹除干扰(erasedisturb)而造成的数据错误，故须对非选择区块的存储单元逐一地进行刷新(refresh)以保证所存储的数据正确。如此一来，将使得存储器操作的时间拉长，而导致刷新效率低下，且刷新的过程中也会对周边的存储单元造成写入干扰而改变其临界电压。此外，刷新具有较低临界电压、较高临界电压或低转导值的存储单元，可能会造成位线驱动电压不足、数据保存特性变差以及刷新数据错误等问题。
另外，快闪存储器具有有限的抹除/写入次数，随着抹除以及写入的次数增加，快闪存储器会逐步的老化。随着快闪存储器的老化，写入或抹除存储单元至想要的临界电压则需要较长的写入或抹除时间。
发明内容
本发明提供一种非易失性存储器装置及其刷新方法，可有效提高非易失性存储器装置的刷新效率，并进一步确保刷新后的存储数据正确。
本发明的非易失性存储器装置包括非易失性存储器以及控制电路。控制电路耦接非易失性存储器，在进行抹除操作时对非选择区块进行刷新，非选择区块包括多个存储器区段，各存储器区段包括多个存储单元，控制电路判断存储器区段的存储单元的临界电压是否大于刷新读取参考电压且小于刷新写入验证参考电压，其中若存储单元的临界电压大于刷新读取参考电压且小于刷新写入验证参考电压，判断存储单元需进行刷新。
在本发明的一实施例中，上述的控制电路还判断目前地址对应的第一个存储器区段是否包括临界电压大于刷新读取参考电压且小于刷新写入验证参考电压的存储单元，若目前地址对应的第一个存储器区段未包括临界电压大于刷新读取参考电压且小于刷新写入验证参考电压的存储单元，跳过非选择区块中剩余的存储器区段的刷新操作，而完成非选择区块的刷新操作。
在本发明的一实施例中，其中若目前地址对应的第一个存储器区段包括临界电压大于刷新读取参考电压且小于刷新写入验证参考电压的存储单元，控制电路对目前地址对应的存储器区段以及剩余的区段中需进行刷新的存储单元进行刷新。
在本发明的一实施例中，上述的控制电路为以批次的方式判断存储单元是否需进行刷新。
在本发明的一实施例中，上述的控制电路包括多个感测电路，各感测电路包括第一感测放大器、第二感测放大器以及刷新致能电路。第一感测放大器的正、负输入端分别接收对应目标感测存储单元的存储数据的感测电压以及第一参考电压。第二感测放大器的正、负输入端分别接收对应感测电压以及第二参考电压。刷新致能电路耦接第一感测放大器与第二感测放大器，依据第一感测放大器与第二感测放大器的比较结果输出刷新致能信号，刷新致能信号致能控制电路刷新目标感测存储单元。
在本发明的一实施例中，上述的控制电路还包括旗标信号产生电路，其依据感测电路输出的刷新致能信号产生旗标信号，控制电路依据旗标信号判断感测电路对应的存储单元中是否有存储单元需进行刷新。
在本发明的一实施例中，上述的旗标信号产生电路包括反及闸电路、反相闸以及锁存电路。反及闸电路的输入端接收感测电路输出的刷新致能信号。反相闸的输入端耦接反及闸电路的输出端。锁存电路耦接反相闸的输出端，锁存反相闸的输出信号而产生旗标信号。
本发明的非易失性存储器装置的刷新方法，适于在进行抹除操作时对非选择区块进行刷新，非选择区块包括多个存储器区段，各存储器区段包括多个存储单元。非易失性存储器装置的刷新方法包括，判断存储器区段的存储单元的临界电压是否大于刷新读取参考电压且小于刷新写入验证参考电压，若存储单元的临界电压大于刷新读取参考电压且小于刷新写入验证参考电压，判断存储单元需进行刷新。
在本发明的一实施例中，上述非易失性存储器装置的刷新方法包括，判断目前地址对应的第一个存储器区段是否包括临界电压大于刷新读取参考电压且小于刷新写入验证参考电压的存储单元，若目前地址对应的第一个存储器区段未包括临界电压大于刷新读取参考电压且小于刷新写入验证参考电压的存储单元，跳过非选择区块中剩余的存储器区段的刷新操作，而完成非选择区块的刷新操作。
在本发明的一实施例中，其中若目前地址对应的第一个存储器区段包括临界电压大于刷新读取参考电压且小于刷新写入验证参考电压的存储单元，对目前地址对应的存储器区段以及剩余的区段中需进行刷新的存储单元进行刷新。
在本发明的一实施例中，上述非易失性存储器装置的刷新方法包括，以批次的方式判断存储单元是否需进行刷新。
基于上述，本发明的实施例判断存储器区段中的存储单元的临界电压是否大于刷新读取参考电压且小于刷新写入验证参考电压，其中临界电压大于刷新读取参考电压且小于刷新写入验证参考电压的存储单元被判断为需进行刷新，如此可进一步避免对不需进行刷新的存储单元进行刷新，而可有效提高非易失性存储器装置的刷新效率，并进一步确保刷新后的存储数据正确。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明一实施例的一种非易失性存储器装置的示意图。
图2是依照本发明一实施例的非选择区块的存储单元的临界电压分布示意图。
图3是依照本发明一实施例的感测电路的示意图。
图4是依照本发明一实施例的旗标信号产生电路的示意图。
图5是依照本发明一实施例的非易失性存储器装置的刷新方法的步骤流程图。
附图标记说明
100：非易失性存储器装置
102：非易失性存储器
104：控制电路
300：感测电路
302、304：感测放大器
306：刷新致能电路
400：旗标信号产生电路
402：反及闸电路
404：锁存电路
DA、DB：临界电压分布
VRD：刷新读取参考电压
VPV：刷新写入验证参考电压
VS：感测电压
VR1：第一参考电压
VR2：第二参考电压
REN：刷新致能信号
INV1、INV2：反相闸
NAND1：反及闸
SF1：输出旗标信号
S502～S520：刷新方法的步骤
具体实施方式
图1是依照本发明一实施例的一种非易失性存储器装置的示意图，请参照图1。非易失性存储器装置100包括非易失性存储器102以及控制电路104，非易失性存储器102包括多个存储单元，非易失性存储器102可例如为快闪存储器(如NOR快闪存储器，然不以此为限)。控制电路104耦接非易失性存储器102，对非易失性存储器102进行存储器操作，例如写入操作、抹除操作、部分抹除操作、读取操作…等等。其中当控制电路104进行部分抹除操作时，会依序执行预先写入、部份抹除、后续写入以及刷新等步骤，详细来说，预先写入的步骤将所有选择区块先写入数据“0”。然后，部份抹除的步骤可将选择区块的存储单元，即将预先写入数据“0”的存储器胞抹除至数据“1”的状态。由于在抹除的过程中，部分存储器胞可能会有过度抹除(over-erased)的现象而造成漏电，因此需由后续写入步骤来将过度抹除的存储器单元回复至存储“1”的正常状态。然而，由于进行部分抹除的动作时，会对共用井区的非选择区块的存储单元造成抹除干扰，因此需通过刷新步骤将非选择区块的存储单元所存储的数据读取出来并再次写入。
其中，非选择区块可包括多个存储器区段，各存储器区段可包括多个存储单元，在本实施例中，控制电路104在对非选择区块进行刷新时，可判断存储器区段中的存储单元的临界电压是否大于刷新读取参考电压且小于刷新写入验证参考电压，若存储单元的临界电压大于刷新读取参考电压且小于刷新写入验证参考电压，便可判断存储单元需进行刷新。相反地，若存储单元的临界电压未大于刷新读取参考电压且未小于刷新写入验证参考电压(也即存储单元的临界电压未落于刷新读取参考电压与刷新写入验证参考电压之间)，控制电路104可判断此存储单元不需进行刷新。
举例来说，图2是依照本发明一实施例的非选择区块的存储单元的临界电压分布示意图，请参照图2。在图2中，假设处于抹除状态的存储单元的临界电压分布为临界电压分布DA，而处于写入状态的存储单元的临界电压分布为临界电压分布DB，刷新读取参考电压VRD被设计位于临界电压分布DA与临界电压分布DB之间，而刷新写入验证参考电压VPV则被设计高于刷新读取参考电压VRD，例如位于略高于临界电压分布DB的边界的位置。值得注意的是，刷新读取参考电压VRD与刷新写入验证参考电压VPV的值并不以本实施例为限，可依设计者的需求进行调整。
控制电路104可判断存储器区段中的存储单元的临界电压是否大于刷新读取参考电压VRD且小于刷新写入验证参考电压VPV，若存储单元的临界电压大于刷新读取参考电压VRD且小于刷新写入验证参考电压VPV，则判断存储单元需进行刷新，而若存储单元的临界电压未落在刷新读取参考电压VRD与刷新写入验证参考电压VPV之间，则判断存储单元不需进行刷新。由于刷新具有较低临界电压、较高临界电压或低转导值的存储单元，可能会造成位线驱动电压不足、数据保存特性变差以及刷新数据错误等问题，通过仅对临界电压落在刷新读取参考电压VRD与刷新写入验证参考电压VPV之间的存储单元进行刷新可有效地避免刷新后的存储单元除存错误的数据。此外，对临界电压落在刷新读取参考电压VRD与刷新写入验证参考电压VPV之间的电压范围外的存储单元不进行刷新动作，还可缩短刷新操作所需的时间，而提升非易失性存储器装置的刷新效率。
值得注意的是，在部分实施例中，控制电路104还可判断目前地址对应的第一个存储器区段是否包括临界电压大于刷新读取参考电压且小于刷新写入验证参考电压的存储单元。当目前地址对应的第一个存储器区段未包括临界电压大于刷新读取参考电压且小于刷新写入验证参考电压的存储单元时，也即目前地址对应的第一个存储器区段中所有的存储单元的临界电压皆未落于刷新读取参考电压与刷新写入验证参考电压之间时，控制电路104也可直接跳过非选择区块中剩余的存储器区段的刷新操作，而完成非选择区块的刷新操作，如此可进一步地缩短刷新操作所需的时间，提升非易失性存储器装置的刷新效率。而若目前地址对应的第一个存储器区段包括临界电压大于刷新读取参考电压且小于刷新写入验证参考电压的存储单元，则需对目前地址对应的存储器区段以及剩余的区段进行刷新操作，例如对存储器区段中需进行刷新的存储单元进行刷新。并在完成目前地址对应的存储器区段的刷新操作后，接着对下一地址的存储器区段的存储单元进行是否需进行刷新的判断与刷新操作，直到完成非选择区块的刷新操作。
进一步来说，控制电路104可例如包括感测电路，感测电路可依据对应的目标存储单元的存储数据的感测电压是否落于第一参考电压与第二参考电压之间来判断存储单元是否需进行刷新。图3是依照本发明一实施例的感测电路的示意图。如图3所示，感测电路300可包括感测放大器302、304以及刷新致能电路306。感测放大器302的正、负输入端分别接收目标感测存储单元的感测电压VS以及第一参考电压VR1，感测放大器304的正、负输入端分别接收目标感测存储单元的感测电压VS以及第二参考电压VR2，其中第一参考电压VR1与第二参考电压VR2的电压值可例如分别参考刷新读取参考电压VRD与刷新写入验证参考电压VPV的电压值来设定，然不以此为限，设计者也可依据实际需求设定第一参考电压VR1与第二参考电压VR2的电压值。
另外，刷新致能电路306耦接感测放大器302与感测放大器304的输出端，依据感测放大器302与感测放大器304的比较结果输出刷新致能信号REN，刷新致能信号REN用以致能控制电路104刷新目标感测存储单元。刷新致能电路306可例如以逻辑电路来实施，举例来说，本实施例的刷新致能电路306可包括反相闸INV1以及反及闸NAND1，其中反相闸INV1的输入端与输出端分别耦接感测放大器302的输出端与反及闸NAND1的一输入端，反及闸NAND1的另一输入端则耦接感测放大器304的输出端，反及闸NAND1的输出端用以输出刷新致能信号REN。假设在本实施例中第一参考电压VR1与第二参考电压VR2可分别设定为5伏特(V)与7伏特，当感测电压VS小于5V时，感测放大器302、304的输出皆为低电压电平(逻辑“1”)，如此刷新致能电路306将输出逻辑“1”的刷新致能信号REN，而使得控制电路104不刷新对应的目标感测存储单元。当感测电压VS大于7V时，感测放大器302、304的输出皆为高电压电平(逻辑“0”)，如此刷新致能电路306将输出逻辑“1”的刷新致能信号REN，同样将使得控制电路104不刷新对应的目标感测存储单元。而当感测电压VS的电压值落于5V～7V之间时，感测放大器302、304的输出分别为高电压电平(逻辑“0”)与低电压电平(逻辑“1”)，如此刷新致能电路306将输出逻辑“0”的刷新致能信号REN，而使得控制电路104刷新对应的目标感测存储单元。值得注意的是，本实施例的刷新致能电路306仅为一示范性的实施例，刷新致能电路306也可例如以不同的逻辑门组合来实施，而并不以本实施例为限。
在部分实施例中，控制电路104可以批次的方式判断存储器区段的存储单元是否需进行刷新(例如一次判断32个存储单元是否需进行刷新，然不以此为限)，以提高非易失性存储器装置100的刷新效率。举例来说，控制电路104可包括多个感测电路(例如32个感测电路，然不以此为限)以及图4所示的旗标信号产生电路400，旗标信号产生电路400可接收多个感测电路所分别输出的刷新致能信号REN，并据以输出旗标信号SF1，控制电路104可依据控制电路104判断此些刷新致能信号REN所对应的存储单元中是否有需进行刷新的存储单元。详细来说，旗标信号产生电路400可例如包括反及闸电路402、反相闸INV2以及锁存电路404，其中反及闸电路402的输入端接收多个感测电路输出的刷新致能信号REN，反相闸INV2的输入端耦接反及闸电路402的输出端，锁存电路404则耦接反相闸INV的输出端，以锁存反相闸INV2的输出信号而产生旗标信号SF1。其中当所有的刷新致能信号REN皆为逻辑“1”时，旗标信号SF1为逻辑“1”，代表所有感测电路对应的存储单元皆不需进行刷新，控制电路104可控制此些感测电路依据下一批次的存储单元产生刷新致能信号REN，以接着判断下一批次的存储单元是否需进行刷新，进而缩短刷新操作所需的时间。而当任一个刷新致能信号REN逻辑为“0“时，旗标信号SF1为逻辑“0”，代表感测电路对应的存储单元中有需进行刷新的存储单元，控制电路104在对需进行刷新的存储单元进行刷新后，才控制此些感测电路依据下一批次的存储单元产生刷新致能信号REN，而接着判断下一批次的存储单元是否需进行刷新。
图5是依照本发明一实施例的非易失性存储器装置的刷新方法的步骤流程图，请参照图5。由上述实施例可知，非易失性存储器装置的刷新方法可包括下列步骤。首先，依据存储器区段的存储单元的临界电压是否落于特定电压范围内来分别判断存储器区段的存储单元是否需进行刷新(步骤S502)。例如可判断存储器区段的各个存储单元的临界电压是否大于刷新读取参考电压且小于刷新写入验证参考电压(步骤S504)，若存储单元的临界电压大于刷新读取参考电压且小于刷新写入验证参考电压，判断此存储单元需进行刷新(步骤S506)，而若存储单元的临界电压未大于刷新读取参考电压或未小于刷新写入验证参考电压，则判断此存储单元不需进行刷新(步骤S508)。其实施方式可例如为判断对存储单元执行刷新读取所获得的感测电压是否介于第一参考电压与第二参考电压之间，若感测电压介于第一参考电压与第二参考电压之间，代表此存储单元需进行刷新，其中第一参考电压与第二参考电压的电压值可例如分别参考刷新读取参考电压与刷新写入验证参考电压的电压值来设定，然不以此为限。其中，在部分实施例中可以批次的方式同时判断多个存储单元是否需进行刷新。
接着，可判断目前地址对应的第一个存储器区段是否包括临界电压大于刷新读取参考电压且小于刷新写入验证参考电压的存储单元(步骤S510)，若目前地址对应的第一个存储器区段未包括临界电压大于刷新读取参考电压且小于刷新写入验证参考电压的存储单元，可跳过非选择区块中剩余的存储器区段的刷新操作(步骤S512)，而完成非选择区块的刷新操作(步骤S514)。而若目前地址对应的第一个存储器区段包括临界电压大于刷新读取参考电压且小于刷新写入验证参考电压的存储单元，则对目前地址对应的存储器区段以及剩余的区段中需进行刷新的存储单元进行刷新(步骤S516)。在完成目前地址对应的存储器区段的刷新操作后，接着判断目前地址对应的存储器区段是否为非选择区块的最后一个存储器区段(步骤S518)，若是，则进入步骤S514，完成非选择区块的刷新操作，若否，则移往下一个地址(步骤S520)，并回到步骤S502，继续判断下一个地址所对应的存储器区段的存储单元是否需进行刷新。
综上所述，本发明的实施例依据存储器区段中的存储单元的临界电压是否大于刷新读取参考电压且小于刷新写入验证参考电压，来判断存储单元是否需进行刷新，如此可进一步避免对不需进行刷新的存储单元进行刷新，以提高非易失性存储器装置的刷新效率，并避免刷新具有较低临界电压、较高临界电压或低转导值的存储单元所造成位线驱动电压不足、数据保存特性变差以及刷新数据错误等问题，而可进一步确保刷新后的存储数据正确。此外，在部分实施例中，还可在目前地址对应的第一个存储器区段中所有的存储单元的临界电压皆未落于刷新读取参考电压与刷新写入验证参考电压之间时，直接跳过非选择区块中剩余的存储器区段的刷新操作，而完成非选择区块的刷新操作，以进一步地缩短刷新操作所需的时间，提升非易失性存储器装置的刷新效率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (11)

1.一种非易失性存储器装置，包括：
非易失性存储器；以及
控制电路，耦接所述非易失性存储器，在进行抹除操作时对非选择区块进行刷新，所述非选择区块包括多个存储器区段，各所述存储器区段包括多个存储单元，所述控制电路判断所述多个存储器区段的所述多个存储单元的临界电压是否大于刷新读取参考电压且小于刷新写入验证参考电压，其中若存储单元的临界电压大于所述刷新读取参考电压且小于所述刷新写入验证参考电压，判断所述存储单元需进行刷新。
2.根据权利要求1所述的非易失性存储器装置，其中所述控制电路还判断目前地址对应的第一个存储器区段是否包括临界电压大于所述刷新读取参考电压且小于所述刷新写入验证参考电压的存储单元，若所述目前地址对应的第一个存储器区段未包括临界电压大于所述刷新读取参考电压且小于所述刷新写入验证参考电压的存储单元，跳过所述非选择区块中剩余的存储器区段的刷新操作，而完成所述非选择区块的刷新操作。
3.根据权利要求2所述的非易失性存储器装置，若所述目前地址对应的第一个存储器区段包括临界电压大于所述刷新读取参考电压且小于所述刷新写入验证参考电压的存储单元，所述控制电路对所述目前地址对应的存储器区段以及剩余的区段中需进行刷新的存储单元进行刷新。
4.根据权利要求1所述的非易失性存储器装置，其中所述控制电路为以批次的方式判断所述多个存储单元是否需进行刷新。
5.根据权利要求1所述的非易失性存储器装置，其中所述控制电路包括多个感测电路，各所述感测电路包括：
第一感测放大器，其正、负输入端分别接收对应目标感测存储单元的存储数据的感测电压以及第一参考电压；
第二感测放大器，其正、负输入端分别接收对应该感测电压以及第二参考电压；以及
刷新致能电路，耦接该第一感测放大器与该第二感测放大器，依据所述第一感测放大器与所述第二感测放大器的比较结果输出刷新致能信号，所述刷新致能信号致能所述控制电路刷新所述目标感测存储单元。
6.根据权利要求5所述的非易失性存储器装置，其中所述控制电路还包括：
旗标信号产生电路，耦接所述多个感测电路，依据所述多个感测电路输出的刷新致能信号产生旗标信号，所述控制电路依据所述旗标信号判断所述多个感测电路对应的存储单元中是否有存储单元需进行刷新。
7.根据权利要求6所述的非易失性存储器装置，其中所述旗标信号产生电路包括：
反及闸电路，其输入端接收所述多个感测电路输出的刷新致能信号；
反相闸，其输入端耦接所述反及闸电路的输出端；以及
锁存电路，耦接所述反相闸的输出端，锁存该反相闸的输出信号而产生所述旗标信号。
8.一种非易失性存储器装置的刷新方法，适于在进行抹除操作时对非选择区块进行刷新，所述非选择区块包括多个存储器区段，各所述存储器区段包括多个存储单元，所述非易失性存储器装置的刷新方法包括：
判断所述多个存储器区段的所述多个存储单元的临界电压是否大于刷新读取参考电压且小于刷新写入验证参考电压；以及
若存储单元的临界电压大于所述刷新读取参考电压且小于所述刷新写入验证参考电压，判断所述存储单元需进行刷新。
9.根据权利要求8所述的非易失性存储器装置的刷新方法，包括：
判断目前地址对应的第一个存储器区段是否包括临界电压大于所述刷新读取参考电压且小于所述刷新写入验证参考电压的存储单元；以及
若所述目前地址对应的第一个存储器区段未包括临界电压大于所述刷新读取参考电压且小于所述刷新写入验证参考电压的存储单元，跳过所述非选择区块中剩余的存储器区段的刷新操作，而完成所述非选择区块的刷新操作。
10.根据权利要求9所述的非易失性存储器装置的刷新方法，其中若所述目前地址对应的第一个存储器区段包括临界电压大于所述刷新读取参考电压且小于所述刷新写入验证参考电压的存储单元，对所述目前地址对应的存储器区段以及剩余的区段中需进行刷新的存储单元进行刷新。
11.根据权利要求8所述的非易失性存储器装置的刷新方法，包括：
以批次的方式判断所述多个存储单元是否需进行刷新。
CN201710307482.9A 2017-05-04 2017-05-04 非易失性存储器装置及其刷新方法 Active CN108806740B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710307482.9A CN108806740B (zh) 2017-05-04 2017-05-04 非易失性存储器装置及其刷新方法
US15/959,304 US10431312B2 (en) 2017-05-04 2018-04-23 Nonvolatile memory apparatus and refresh method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710307482.9A CN108806740B (zh) 2017-05-04 2017-05-04 非易失性存储器装置及其刷新方法

Publications (2)

Publication Number Publication Date
CN108806740A true CN108806740A (zh) 2018-11-13
CN108806740B CN108806740B (zh) 2020-11-24

Family

ID=64014884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710307482.9A Active CN108806740B (zh) 2017-05-04 2017-05-04 非易失性存储器装置及其刷新方法

Country Status (2)

Country Link
US (1) US10431312B2 (zh)
CN (1) CN108806740B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112634962A (zh) * 2019-10-08 2021-04-09 华邦电子股份有限公司 非易失性存储器及其数据写入方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404156A (zh) * 2001-08-31 2003-03-19 富士通株式会社 非挥发性半导体存储器件
US20080068912A1 (en) * 2006-09-19 2008-03-20 Jong-Soo Lee Flash memory device and refresh method thereof
US8804436B1 (en) * 2013-07-09 2014-08-12 Winbond Electronics Corp. Method of partial refresh during erase operation
CN104810051A (zh) * 2014-01-29 2015-07-29 华邦电子股份有限公司 适应性刷新装置与方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636440B2 (en) * 2001-04-25 2003-10-21 Saifun Semiconductors Ltd. Method for operation of an EEPROM array, including refresh thereof
WO2006047560A2 (en) * 2004-10-25 2006-05-04 University Of Rochester Direct energy conversion devices with substantially contiguous depletion region
JP5098391B2 (ja) 2007-03-28 2012-12-12 富士通セミコンダクター株式会社 半導体メモリ、システムおよび半導体メモリの動作方法
KR101974108B1 (ko) 2012-07-30 2019-08-23 삼성전자주식회사 리프레쉬 어드레스 생성기, 이를 포함하는 휘발성 메모리 장치 및 휘발성 메모리 장치의 리프레쉬 방법
TWI537957B (zh) 2013-09-09 2016-06-11 Toshiba Kk A semiconductor memory device, a memory system, and a data writing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404156A (zh) * 2001-08-31 2003-03-19 富士通株式会社 非挥发性半导体存储器件
US20080068912A1 (en) * 2006-09-19 2008-03-20 Jong-Soo Lee Flash memory device and refresh method thereof
US8804436B1 (en) * 2013-07-09 2014-08-12 Winbond Electronics Corp. Method of partial refresh during erase operation
CN104810051A (zh) * 2014-01-29 2015-07-29 华邦电子股份有限公司 适应性刷新装置与方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112634962A (zh) * 2019-10-08 2021-04-09 华邦电子股份有限公司 非易失性存储器及其数据写入方法
CN112634962B (zh) * 2019-10-08 2023-12-08 华邦电子股份有限公司 非易失性存储器及其数据写入方法

Also Published As

Publication number Publication date
US20180322931A1 (en) 2018-11-08
CN108806740B (zh) 2020-11-24
US10431312B2 (en) 2019-10-01

Similar Documents

Publication Publication Date Title
CN101584005B (zh) 非易失性存储器中的经分割擦除及擦除验证
CN100568392C (zh) 用于非易失性存储器的自升压技术
CN101006519B (zh) 非易失性存储器系统及其编程的方法
CN101095198B (zh) 非易失性存储器和擦除该非易失性存储器的方法
CN101584006B (zh) 非易失性存储器中的经分割的软编程
US6222763B1 (en) Nonvolatile semiconductor memory and read method
CN102160118B (zh) 非易失性存储器阵列的最后字线的数据保持的改进
JP2716906B2 (ja) 不揮発性半導体記憶装置
CN102005244B (zh) 非易失性存储的可变编程
CN101199024B (zh) 利用改变字线条件来补偿较慢擦除的存储器单元以擦除非易失性存储器
JP6088751B2 (ja) 半導体メモリ
CN100573720C (zh) 快闪存储器装置的编程方法
CN107112047A (zh) 用于在非易失性存储器中区块编程的部分区块擦除
CN103426480B (zh) 存储器件及其验证方法
JPH10320987A (ja) 多値不揮発性半導体記憶装置
CN106158033A (zh) 存储器电路及其操作方法
CN102568594A (zh) 一种非易失存储器的过擦除处理方法和处理系统
CN103703515B (zh) 从存储器阵列确定及转移数据
CN105518799A (zh) 半导体存储装置
CN108877854A (zh) 存储装置及其操作方法
CN102800362A (zh) 非易失存储器的过擦除处理方法和处理系统
CN104347117A (zh) 半导体存储装置及其擦除方法
CN105006251A (zh) Nand型闪存及其程序化方法
JP2007164937A (ja) 不揮発性半導体記憶装置
CN1540670B (zh) 一种非易失性存储电路及其更新和操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant