CN112634962A - 非易失性存储器及其数据写入方法 - Google Patents
非易失性存储器及其数据写入方法 Download PDFInfo
- Publication number
- CN112634962A CN112634962A CN201910949635.9A CN201910949635A CN112634962A CN 112634962 A CN112634962 A CN 112634962A CN 201910949635 A CN201910949635 A CN 201910949635A CN 112634962 A CN112634962 A CN 112634962A
- Authority
- CN
- China
- Prior art keywords
- value
- data writing
- erase
- pulses
- total number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 220
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000015556 catabolic process Effects 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- 238000012795 verification Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000001351 cycling effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
Abstract
本发明提供一种非易失性存储器及其数据写入方法。非易失性存储器包括存储器阵列以及存储器控制器。存储器阵列具有多个存储单元。存储器控制器用以对多个选中存储单元进行数据写入操作。在数据写入操作中,存储器控制器记录提供的数据写入脉冲的总次数,通过比较数据写入脉冲的总次数与预设的临界值以获得指示值,并依据指示值调整数据写入脉冲的电压绝对值。
Description
技术领域
本发明涉及一种存储器装置及其数据写入方法,尤其涉及一种可提升使用寿命的非易失性存储器及其数据写入方法。
背景技术
对于非易失性存储器(例如快闪存储器)而言,快闪存储器在执行抹除(erase)操作以及程序化(program)操作时,常需要通过多个施加脉冲的循环(cycling)操作来完成。举例来说,在快闪存储器的抹除操作中,可以针对选中存储单元施加一个或多个抹除脉冲,并通过测量所述选中存储单元的临界电压(threshold voltage)的变化来完成。同样的,在快闪存储器的程序化操作中,则可以针对选中存储单元施加一个或多个程序化脉冲,并通过测量所述选中存储单元的临界电压的变化来完成。
然而,快闪存储器在经过多次的抹除操作以及程序化操作后,快闪存储器中的存储单元可能发生劣化现象,而导致临界电压的变化不如预期。在此情况下,当针对快闪存储器进行数据读取动作时,则有可能产生读取边界(read margin)不足,而产生读取数据判读错误的现象。
发明内容
本发明提供一种非易失性存储器及其数据写入方法,可延长存储器的使用寿命以及提升读取数据的正确性。
本发明的非易失性存储器包括存储器阵列以及存储器控制器。存储器阵列具有多个存储单元。存储器控制器耦接至存储器阵列。存储器控制器用以对多个选中存储单元进行数据写入操作。在数据写入操作中,存储器控制器记录提供的数据写入脉冲的总次数,并通过比较数据写入脉冲的总次数与预设的临界值以获得指示值,并依据指示值调整数据写入脉冲的电压绝对值。
本发明的非易失性存储器的数据写入方法包括:对多个选中存储单元进行数据写入操作;在数据写入操作中,记录提供的数据写入脉冲的总次数;比较数据写入脉冲的总次数与预设的临界值以获得指示值;依据指示值调整数据写入脉冲的电压绝对值。
基于上述,本发明的非易失性存储器可以依据数据写入动作时,所施加的数据写入脉冲的总次数,以及对应的选中存储单元的临界电压的变化状态,来进行指示值的调整动作。非易失性存储器并依据指示值来调整数据写入脉冲的电压的绝对值,可因应选中存储单元的劣化状态,来选择合适的数据写入脉冲的电压,维持非易失性存储器所可提供的读取边界,藉以延长非易失性存储器整体的使用寿命以及提升读取数据的正确性。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1是依照本发明一实施例的非易失性存储器的示意图;
图2是依照本发明的抹除操作以及程序化操作的操作流程图;
图3A至图3E是依照本发明一实施例说明图2所示各步骤所对应的波形示意图;
图4是依照本发明一实施例的抹除脉冲以及程序化脉冲的示意图;
图5是依照本发明一实施例的非易失性存储器的数据写入方法的流程图。
附图标记说明:
100:非易失性存储器
110:存储器阵列
120:存储器控制器
130:电压产生器
140、140’:存储装置
DWPE、V0、V1:电压
EP:抹除脉冲
EIND:抹除指示值
EV:抹除电压的电平
IND:指示值
PP:程序化脉冲
PIND:程序化指示值
PV:程序化电压的电平
RD:读取电压
S21、S22、S23a~S26a、S23b~S26b、S51~S54:步骤
VL1、VL2:电压电平
Vt:临界电压
WP:数据写入脉冲
具体实施方式
图1是依照本发明一实施例的非易失性存储器100的示意图。请参照图1,在本实施例中,非易失性存储器100包括存储器阵列110、存储器控制器120、电压产生器130以及存储装置140。存储器阵列110具有多个存储单元。存储器控制器120耦接至存储器阵列110,以对存储器阵列110的多个存储单元中的多个选中存储单元进行数据写入操作。
另一方面,电压产生器130耦接至存储器控制器120。电压产生器130用以依据指示值IND来产生数据写入脉冲WP的电压DWPE。存储装置140耦接至存储器控制器120。存储装置140用以记录指示值IND,其中存储装置140可以是非易失性存储器,但本发明并不限于此。
详细来说,在本实施例中,指示值IND可先预设为一初始值。当存储器控制器120对选中存储单元进行数据写入操作时,存储器控制器120可依据一地址信息以选择一个或多个选中存储单元,并针对选中存储单元施加数据写入脉冲WP,其中,数据写入脉冲WP的电压DWPE的绝对值可依据指示值IND来设定。并且,在数据写入脉冲WP施加完成后,存储器控制器120可针对选中存储单元的临界电压进行量测,并通过使选中存储单元的临界电压与一写入验证电压进行比较,并藉以验证数据写入操作是否完成。
承续上述的说明,若存储器控制器120判断出数据写入操作未完成,存储器控制器120可提供再一次的数据写入脉冲WP以施加在选中存储单元上,并再次量测选中存储单元的临界电压,并通过使选中存储单元的临界电压与上述的写入验证电压进行比较,以验证数据写入操作是否完成。上述的每一次的数据写入脉冲WP的施加动作以及验证数据写入操作是否完成的动作可形成一个数据写入验证循环。值得一提的,存储器控制器120可针对数据写入验证循环的执行次数(也就是数据写入脉冲WP的总次数WT1)进行记录。
存储器控制器120并可使上述的总次数WT1与一预设的临界值N进行比较,来获得指示值IND。细节上来说明,若总次数WT1不大于预设的临界值N时,存储器控制器120可维持指示值IND的数值大小,相对的,若总次数WT1大于预设的临界值N时,存储器控制器120则针对指示值IND的数值大小进行调整。
在本发明实施例中,当总次数WT1大于预设的临界值N时,表示选中存储单元已产生一定程度的劣化现象。因此,对应于此,存储器控制器120可针对指示值IND的数值大小进行调整,例如调大指示值IND的数值。值得一提的,数据写入脉冲WP的电压DWPE的绝对值是依据指示值IND来设定的,因此,在指示值IND的数值被调大后,后续施加于选中存储单元的数据写入脉冲WP的电压DWPE的绝对值也可对应被调高,并藉此维持选中存储单元的数据正确度。
特别一提的是,在本发明实施例中,当非易失性存储器100操作于数据写入操作中的程序化操作时,存储器控制器120所施加至选中存储单元的数据写入脉冲WP可以为程序化脉冲PP,并且指示值IND可以为程序化指示值PIND。而当非易失性存储器100操作于数据写入操作中的抹除操作时,存储器控制器120所施加至选中存储单元的数据写入脉冲WP可以为抹除脉冲EP,并且指示值IND可以为抹除指示值EIND。
需注意到的是,本实施例的存储装置140可以设置于存储器阵列110的外部,或是设置于存储器阵列110的内部(如图1的存储装置140’所示)。其中,本实施例是以设置于存储器阵列110的外部的存储装置140来作为实施例的说明。
依据上述图1实施例的说明可以得知,本实施例的非易失性存储器100可通过存储器控制器120来依据所施加的数据写入脉冲WP的总次数WT1,以及对应的选中存储单元的临界电压的变化状态,以调整存储于存储装置140的指示值IND。其中,当判断选中存储单元发生劣化状态(例如总次数WT1大于预设的临界值N)时,电压产生器130可依据经调整的指示值IND来调高数据写入脉冲WP的电压DWPE的绝对值。如此一来,在后续的数据写入操作中,存储器控制器120则可将具有被调高的电压DWPE的数据写入脉冲WP施加至选中存储单元,藉以维持非易失性存储器100所可提供的读取边界,进而延长非易失性存储器100整体的使用寿命以及提升读取数据的正确性。
图2是依照本发明的抹除操作以及程序化操作的操作流程图,图3A至图3E是依照本发明一实施例说明图2所示各步骤所对应的波形示意图。其中,本实施例的数据写入操作可以包括抹除(erase)操作以及程序化(program)操作。
关于非易失性存储器100的实施细节,请同时参照图1、图2以及图3A,在步骤S21中,存储器控制器120可依据地址信息以从存储器阵列110中选择一个或多个选中存储单元,以获得所述选中存储单元所对应的抹除电压的电平EV以及程序化电压的电平PV的信息。也就是说,在步骤S21中,存储器控制器120可以从存储器阵列110来获得所述选中存储单元的抹除电压的电平EV被预设为电压V0以及所述选中存储单元的程序化电压的电平PV被预设为电压V0的相关信息。
接着,请同时参照图1、图2以及图3B,在步骤S22中,存储器控制器120可以对选中存储单元所对应的抹除电压的电平EV以及程序化电压的电平PV进行初始化的动作。举例来说,存储器控制器120可以将抹除电压的电平EV所对应的电压值初始化为3V,并将程序化电压的电平PV所对应的电压值初始化为5V,以及将非易失性存储器100的读取电压RD的电压值初始化为4V。其中上述的各个电压值仅为举例说明,本发明实施例并不局限于上述所举例的电压值。
接着,请同时参照图1、图2、图3C以及图4,在步骤S23a中,存储器控制器120可以对所述选中存储单元执行程序化操作。详细来说,在程序化操作中,存储器控制器120可针对选中存储单元施加程序化脉冲PP,其中,程序化脉冲PP的电压DWPE的绝对值可依据程序化指示值PIND来设定。
举例来说,如图4所示,存储器控制器120可以通过电压产生器130来产生具有第一电压电平VL1的电压DWPE,以使存储器控制器120可以将具有第一电压电平VL1的程序化脉冲PP施加至所述选中存储单元。并且,在程序化脉冲PP施加完成后,存储器控制器120可针对选中存储单元的临界值Vt进行量测,并通过使选中存储单元的临界值Vt与一程序化验证电压进行比较,藉以验证程序化操作是否完成。
其中,关于量测选中存储单元的临界电压Vt的操作动作,请参照图3C,当非易失性存储器100执行程序化操作时,存储器控制器120可以将具有相对低的临界电压Vt的选中存储单元程序化为具有相对高的临界电压Vt的存储单元。在此,选中存储单元可视为存储逻辑0的数据的存储单元。
特别一提的是,在步骤S23a中,若存储器控制器120判断出程序化操作未完成时,存储器控制器120可提供再一次的程序化脉冲PP以施加在选中存储单元上,并再次量测选中存储单元的临界电压Vt,并通过使选中存储单元的临界电压Vt与上述的程序化验证电压进行比较,以验证程序化操作是否完成。
值得一提的是,上述的每一次的程序化脉冲PP的施加动作以及验证程序化操作是否完成的动作可形成一个程序化验证循环。其中,存储器控制器120可以将程序化验证循环的执行次数(也就是程序化脉冲PP的总次数WT2)记录于存储装置140。
接着,请同时参照图1以及图2,在步骤S24a中,存储器控制器120可以判断所提供的程序化脉冲PP的总次数WT2是否大于预设的程序化临界值NP。具体而言,存储器控制器120可以比较所述总次数WT2与所述预设的程序化临界值NP,以获得程序化指示值PIND。并且,当存储器控制器120判断总次数WT2不大于预设的程序化临界值NP时,存储器控制器120可执行步骤S26a,以结束步骤S24a的操作动作,并维持程序化指示值PIND的数值大小。相对的,当存储器控制器120判断总次数WT2大于预设的程序化临界值NP时,存储器控制器120可以执行步骤S25a,以针对程序化指示值PIND的数值大小进行调整。
需注意到的是,在本发明实施例的程序化操作中,当总次数WT2大于预设的程序化临界值NP时,表示选中存储单元已产生一定程度的劣化现象。
基于非易失性存储器100发生上述的劣化现象,存储器控制器120可以在步骤S24a后,接续执行步骤S25a的操作动作。请同时参照图1、图2、图3E以及图4,在步骤S25a中,存储器控制器120可针对程序化指示值PIND的数值大小进行调整,以调整程序化电压的电平PV。举例来说,存储器控制器120可以依据步骤S24a的判断结果,以使程序化指示值PIND的数值大小增加一个偏移值。进一步来说,存储器控制器120可以将经调整的程序化指示值PIND存储至存储装置140,以更新预先设定的初始值。接着,存储器控制器120可以依据增加一个偏移值的程序化指示值PIND,以使程序化电压的电平PV由原先的电压V0调高至电压V1。
此外,由于程序化脉冲PP的电压DWPE的绝对值是依据程序化指示值PIND来设定的,因此,如图4所示,在程序化指示值PIND增加一个偏移值后,存储器控制器120可依据经调整的程序化指示值PIND来通过电压产生器130以将电压DWPE调高至第二电压电平VL2,以使存储器控制器120可以将具有第二电压电平VL2的程序化脉冲PP施加至所述选中存储单元,藉此维持选中存储单元的数据正确度。
值得一提的是,在本发明的另一些实施例中,存储器控制器120亦可依据步骤S24a的判断结果,以使程序化指示值PIND的数值大小增加两个或多个偏移值。藉此,存储器控制器120可以通过增加程序化指示值PIND的数值大小,以进一步的提升程序化脉冲PP的电压DWPE的绝对值。
如此一来,当选中存储单元在程序化操作中发生劣化现象时,本实施例的存储器控制器120可依据所施加的程序化脉冲PP的总次数WT2,以及对应的选中存储单元的临界电压Vt的变化状态,以增加程序化指示值PIND的数值大小,并藉以提升程序化脉冲PP的电压DWPE的绝对值,进而有效地维持非易失性存储器100所可提供的读取边界,藉以延长非易失性存储器100整体的使用寿命以及提升读取数据的正确性。
另一方面,请同时参照图1、图2、图3D以及图4,在步骤S23b中,存储器控制器120可以对所述选中存储单元执行抹除操作。详细来说,在抹除操作中,存储器控制器120可针对选中存储单元施加抹除脉冲EP,其中,抹除脉冲EP的电压DWPE的绝对值可依据抹除指示值EIND来设定。
举例来说,如图4所示,存储器控制器120可以通过电压产生器130来产生具有第一电压电平VL1的电压DWPE,以使存储器控制器120可以将具有第一电压电平VL1的抹除脉冲EP施加至所述选中存储单元。并且,在抹除脉冲EP施加完成后,存储器控制器120可针对选中存储单元的临界值Vt进行量测,并通过使选中存储单元的临界值Vt与一抹除验证电压进行比较,藉以验证程序化操作是否完成。
其中,关于量测选中存储单元的临界值Vt的操作动作,请参照图3D,当非易失性存储器100执行抹除操作时,存储器控制器120可以将具有相对高的临界电压Vt的选中存储单元抹除为具有相对低的临界电压Vt的存储单元。在此,选中存储单元可视为存储逻辑1的数据的存储单元。
特别一提的是,在步骤S23b中,若存储器控制器120判断出抹除操作未完成时,存储器控制器120可提供再一次的抹除脉冲EP以施加在选中存储单元上,并再次量测选中存储单元的临界电压Vt,并通过使选中存储单元的临界电压Vt与上述的抹除验证电压进行比较,以验证抹除操作是否完成。
值得一提的是,上述的每一次的抹除脉冲EP的施加动作以及验证抹除操作是否完成的动作可形成一个抹除验证循环。其中,存储器控制器120可以将抹除验证循环的执行次数(也就是抹除脉冲EP的总次数WT3)记录于存储装置140。
接着,请同时参照图1以及图2,在步骤S24b中,存储器控制器120可以判断所提供的抹除脉冲EP的总次数WT3是否大于预设的抹除临界值NE。具体而言,存储器控制器120可以比较所述总次数WT3与所述预设的抹除临界值NE,以获得抹除指示值EIND。并且,当存储器控制器120判断总次数WT3不大于预设的抹除临界值NE时,存储器控制器120可执行步骤S26b,以结束步骤S24b的操作动作,并维持抹除指示值EIND的数值大小。相对的,当存储器控制器120判断总次数WT3大于预设的抹除临界值NE时,存储器控制器120可以执行步骤S25b,以针对抹除指示值EIND的数值大小进行调整。
需注意到的是,在本发明实施例的抹除操作中,当总次数WT3大于预设的抹除临界值NE时,表示选中存储单元已产生一定程度的劣化现象。
基于非易失性存储器100发生上述的劣化现象,存储器控制器120可以在步骤S24b后,接续执行步骤S25b的操作动作。请同时参照图1、图2、图3E以及图4,在步骤S25b中,存储器控制器120可针对抹除指示值PIND的数值大小进行调整,以调整抹除电压的电平EV。举例来说,存储器控制器120可以依据步骤S24b的判断结果,以使抹除指示值EIND的数值大小增加一个偏移值。进一步来说,存储器控制器120可以将经调整的抹除指示值EIND存储至存储装置140,以更新预先设定的初始值。接着,存储器控制器120可以依据增加一个偏移值的抹除指示值EIND,以使抹除电压的电平EV由原先的电压V0调高至电压V1。
此外,由于抹除脉冲EP的电压DWPE的绝对值是依据抹除指示值EIND来设定的,因此,如图4所示,在抹除指示值EIND增加一个偏移值后,存储器控制器120可依据经调整的抹除指示值EIND来通过电压产生器130以将电压DWPE调高至第二电压电平VL2,以使存储器控制器120可以将具有第二电压电平VL2的抹除脉冲EP施加至所述选中存储单元,藉此维持选中存储单元的数据正确度。
值得一提的是,在本发明的另一些实施例中,存储器控制器120亦可依据步骤S24b的判断结果,以使抹除指示值EIND的数值大小增加两个或多个偏移值。藉此,存储器控制器120可以通过增加抹除指示值EIND的数值大小,以进一步的提升抹除脉冲EP的电压DWPE的绝对值。
如此一来,当选中存储单元在抹除操作中发生劣化现象时,本实施例的存储器控制器120可依据所施加的抹除脉冲EP的总次数WT3,以及对应的选中存储单元的临界电压Vt的变化状态,以增加抹除指示值EIND的数值大小,并藉以提升抹除脉冲EP的电压DWPE的绝对值,进而有效地维持非易失性存储器100所可提供的读取边界,藉以延长非易失性存储器100整体的使用寿命以及提升读取数据的正确性。
需注意到的是,上述实施例中的临界值N、NP、NE以及总次数WT1、WT2、WT3可以依照非易失性存储器100的设计需求来进行调整,本发明并不局限于特定数值。其中,预设的临界值N、NP、NE分别可以依据指示值IND、程序化指示值PIND以及抹除指示值EIND所增加的偏移值的数值来进行设定。
图5是依照本发明一实施例的非易失性存储器100的数据写入方法的流程图。请同时参照图1以及图5,在步骤S51中,存储器控制器120可以对多个选中存储单元进行数据写入操作。在步骤S52中,在所述数据写入操作中,存储器控制器120可以记录提供的数据写入脉冲WP的总次数。在步骤S53中,存储器控制器120可以比较所述数据写入脉冲WP的总次数与预设的临界值N以获得指示值IND。在步骤S54中,存储器控制器120可以依据所述指示值IND调整所述数据写入脉冲WP的电压DWPE的绝对值。
关于各步骤的实施细节在前述的实施例及实施方式都有详尽的说明,在此不多赘述。
综上所述,本发明的非易失性存储器可以程序化操作(或抹除操作)时,所施加的程序化脉冲(或抹除脉冲)的总次数,以及对应的选中存储单元的临界电压的变化状态,来进行程序化指示值(或抹除指示值)的调整动作。非易失性存储器并依据程序化指示值(或抹除指示值)来调整程序化脉冲(或抹除脉冲)的电压的绝对值,可因应选中存储单元的劣化状态,来选择合适的程序化脉冲(或抹除脉冲)的电压,维持非易失性存储器所可提供的读取边界,藉以延长非易失性存储器整体的使用寿命以及提升读取数据的正确性。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中的技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种非易失性存储器的数据写入方法,包括:
对多个选中存储单元进行数据写入操作;
在所述数据写入操作中,记录提供的数据写入脉冲的总次数;
比较所述数据写入脉冲的总次数与预设的临界值以获得指示值;以及
依据所述指示值调整所述数据写入脉冲的电压绝对值。
2.根据权利要求1所述的数据写入方法,其中比较所述数据写入脉冲的总次数与预设的所述临界值以获得所述指示值的步骤包括:
当所述数据写入脉冲的总次数大于所述临界值时调整所述指示值;以及
依据所述指示值以提升所述数据写入脉冲的电压绝对值。
3.根据权利要求2所述的数据写入方法,其中当所述数据写入脉冲的总次数大于所述临界值时调整所述指示值的步骤包括:
使所述指示值增加偏移值。
4.根据权利要求1所述的数据写入方法,其中所述数据写入操作为抹除操作时,所述数据写入方法还包括:
记录提供的抹除脉冲的总次数;
比较所述抹除脉冲的总次数与预设的抹除临界值以获得抹除指示值;
依据所述抹除指示值调整所述抹除脉冲的电压绝对值。
5.根据权利要求4所述的数据写入方法,其中比较所述抹除脉冲的总次数与预设的所述抹除临界值以获得所述抹除指示值的步骤包括:
当所述抹除脉冲的总次数大于所述抹除临界值时调整所述抹除指示值;以及
依据所述抹除指示值以提升所述所述抹除脉冲的电压绝对值。
6.根据权利要求5所述的数据写入方法,其中当所述抹除脉冲的总次数大于所述抹除临界值时调整所述抹除指示值的步骤包括:
使所述抹除指示值增加偏移值。
7.根据权利要求1所述的数据写入方法,其中所述数据写入操作为程序化操作时,所述数据写入方法还包括:
记录提供的程序化脉冲的总次数;
比较所述程序化脉冲的总次数与预设的程序化临界值以获得程序化指示值;以及
依据所述程序化指示值调整所述程序化脉冲的电压绝对值。
8.根据权利要求7所述的数据写入方法,其中比较所述程序化脉冲的总次数与预设的程序化临界值以获得程序化指示值的步骤包括:
当所述程序化脉冲的总次数大于所述程序化临界值时调整所述程序化指示值;以及
依据所述程序化指示值以提升所述所述程序化脉冲的电压绝对值。
9.根据权利要求8所述的数据写入方法,其中当所述程序化脉冲的总次数大于所述程序化临界值时调整所述程序化指示值的步骤包括:
使所述程序化指示值增加偏移值。
10.根据权利要求1所述的数据写入方法,其中对所述多个选中存储单元进行所述数据写入操作的步骤包括:
依据地址信息以选择所述多个选中存储单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910949635.9A CN112634962B (zh) | 2019-10-08 | 2019-10-08 | 非易失性存储器及其数据写入方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910949635.9A CN112634962B (zh) | 2019-10-08 | 2019-10-08 | 非易失性存储器及其数据写入方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112634962A true CN112634962A (zh) | 2021-04-09 |
CN112634962B CN112634962B (zh) | 2023-12-08 |
Family
ID=75283135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910949635.9A Active CN112634962B (zh) | 2019-10-08 | 2019-10-08 | 非易失性存储器及其数据写入方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112634962B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5784315A (en) * | 1994-03-11 | 1998-07-21 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JPH10228786A (ja) * | 1997-02-17 | 1998-08-25 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置及びその閾値制御方法 |
CN101241759A (zh) * | 2007-02-07 | 2008-08-13 | 旺宏电子股份有限公司 | 可改善抹除操作特性的非易失性存储元件 |
CN103730158A (zh) * | 2012-10-12 | 2014-04-16 | 华邦电子股份有限公司 | 非易失性半导体存储器、擦洗方法以及编程方法 |
CN105006252A (zh) * | 2014-04-17 | 2015-10-28 | 晶豪科技股份有限公司 | 抹除非易失性存储器的方法 |
KR20160085976A (ko) * | 2015-01-08 | 2016-07-19 | 한경대학교 산학협력단 | 다치형 상변화 메모리의 쓰기 방법 및 시스템 |
CN108806740A (zh) * | 2017-05-04 | 2018-11-13 | 华邦电子股份有限公司 | 非易失性存储器装置及其刷新方法 |
-
2019
- 2019-10-08 CN CN201910949635.9A patent/CN112634962B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5784315A (en) * | 1994-03-11 | 1998-07-21 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JPH10228786A (ja) * | 1997-02-17 | 1998-08-25 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置及びその閾値制御方法 |
CN101241759A (zh) * | 2007-02-07 | 2008-08-13 | 旺宏电子股份有限公司 | 可改善抹除操作特性的非易失性存储元件 |
CN103730158A (zh) * | 2012-10-12 | 2014-04-16 | 华邦电子股份有限公司 | 非易失性半导体存储器、擦洗方法以及编程方法 |
CN105006252A (zh) * | 2014-04-17 | 2015-10-28 | 晶豪科技股份有限公司 | 抹除非易失性存储器的方法 |
KR20160085976A (ko) * | 2015-01-08 | 2016-07-19 | 한경대학교 산학협력단 | 다치형 상변화 메모리의 쓰기 방법 및 시스템 |
CN108806740A (zh) * | 2017-05-04 | 2018-11-13 | 华邦电子股份有限公司 | 非易失性存储器装置及其刷新方法 |
Non-Patent Citations (2)
Title |
---|
MOJTABA JOODAKI: "\"Uprising nano memories: Latest advances in monolithic three dimensional (3D) integrated Flash memories\"", 《MICROELECTRONIC ENGINEERING》, vol. 164, pages 75 - 87, XP029704339, DOI: 10.1016/j.mee.2016.07.009 * |
梁爽;宋志棠;刘波;陈小刚;封松林;: "相变存储器器件单元测试系统", 半导体技术, no. 08, pages 614 - 617 * |
Also Published As
Publication number | Publication date |
---|---|
CN112634962B (zh) | 2023-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9899092B2 (en) | Nonvolatile memory system with program step manager and method for program step management | |
US10147495B2 (en) | Nonvolatile memory device generating loop status information, storage device including the same, and operating method thereof | |
KR101412418B1 (ko) | 아날로그 메모리 셀들을 위한 개선된 프로그래밍 및 소거 스킴들 | |
JP6154986B2 (ja) | 不揮発性メモリ装置およびその動作方法 | |
US8085586B2 (en) | Wear level estimation in analog memory cells | |
US7808819B2 (en) | Method for adaptive setting of state voltage levels in non-volatile memory | |
TWI410975B (zh) | 具有狀態電壓位準的調適性設定之非揮發性記憶體及其方法 | |
US8897075B2 (en) | Semiconductor memory device and method of programming the same | |
US7808836B2 (en) | Non-volatile memory with adaptive setting of state voltage levels | |
JP2007512639A (ja) | 基準電圧を決定する方法、回路、及びシステム | |
US10573397B1 (en) | Parameter tracking for non-volatile memory to avoid over-programming | |
TWI536386B (zh) | 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置 | |
US8184483B2 (en) | Nonvolatile memory device and method of programming the same | |
US9293194B2 (en) | Programming and erasure schemes for analog memory cells | |
JP6001093B2 (ja) | アナログメモリセルのプログラミング及び消去の方式 | |
CN112634962B (zh) | 非易失性存储器及其数据写入方法 | |
US8000154B2 (en) | Non-volatile memory device and method of controlling a bulk voltage thereof | |
US8649200B2 (en) | Enhanced programming and erasure schemes for analog memory cells | |
TWI714267B (zh) | 非揮發性記憶體及其資料寫入方法 | |
KR101021701B1 (ko) | 플래시 메모리 장치 및 플래시 메모리 장치의 프로그램 방법 | |
JP2013125575A (ja) | 不揮発性半導体記憶装置、および不揮発性半導体記憶装置における動作条件制御方法 | |
KR100521320B1 (ko) | 불 휘발성 메모리 장치 및 그것의 프로그램 방법 | |
KR101750077B1 (ko) | 비휘발성 메모리 장치 및 이를 위한 리드 바이어스 설정 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |