CN108766969B - 制造半导体存储器装置的方法 - Google Patents

制造半导体存储器装置的方法 Download PDF

Info

Publication number
CN108766969B
CN108766969B CN201810329924.4A CN201810329924A CN108766969B CN 108766969 B CN108766969 B CN 108766969B CN 201810329924 A CN201810329924 A CN 201810329924A CN 108766969 B CN108766969 B CN 108766969B
Authority
CN
China
Prior art keywords
spacer
forming
layer
contact plug
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810329924.4A
Other languages
English (en)
Other versions
CN108766969A (zh
Inventor
金恩靓
金大益
金奉秀
朴济民
张世明
黄有商
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170048085A external-priority patent/KR102290382B1/ko
Priority claimed from KR1020170056869A external-priority patent/KR102253144B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108766969A publication Critical patent/CN108766969A/zh
Application granted granted Critical
Publication of CN108766969B publication Critical patent/CN108766969B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/0014—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by incorporation in a layer which is removed with the contaminants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种制造半导体存储器装置的方法，包含：在半导体衬底上形成位线和位线封盖图案；形成覆盖位线封盖图案的侧壁和位线的侧壁的第一间隔物；形成与第一间隔物的侧壁接触且具有低于第一间隔物的上部末端的顶部表面的接触塞；移除第一间隔物的上部部分；形成封闭至少空隙的入口的第一牺牲层；形成覆盖位线封盖图案的侧壁且具有与第一间隔物的顶部表面接触的底部表面的第二间隔物；以及移除第一牺牲层。位线封盖图案在位线上。接触塞包含暴露于顶部表面上的空隙。

Description

制造半导体存储器装置的方法
相关申请的交叉引用
本专利申请要求2017年4月13日提交的第10-2017-0048085号以及2017年5月4日提交的第10-2017-0056869号韩国专利申请的优先权，所述韩国专利申请其全部内容以引用的方式并入本文。
技术领域
本发明概念涉及制造半导体存储器装置的方法。
背景技术
半导体装置由于其小尺寸、多功能和/或低制造成本而可以被认为是电子行业中的重要因素。半导体装置正与电子行业的显著发展高度集成。为了半导体装置的高度集成，半导体装置的图案的线宽度(line width)正在减小。然而，为了图案的精细度，需要新的曝光(exposure)技术和/或昂贵的曝光技术，使得高度集成半导体装置是困难的。因此，最近已经进行新集成技术的各种研究。
发明内容
本发明概念的实例实施例提供一种制造半导体存储器装置的方法，所述方法能够限制和/或防止欧姆层不完美地形成。
根据本发明概念的实例实施例，一种制造半导体存储器装置的方法可包含：在半导体衬底上形成位线和位线封盖图案，所述位线封盖图案在所述位线上；形成覆盖所述位线封盖图案的侧壁和所述位线的侧壁的第一间隔物；形成与所述第一间隔物的侧壁接触的接触塞，所述接触塞具有低于所述第一间隔物的上部末端的顶部表面，所述接触塞包含暴露于所述顶部表面上的空隙；移除所述第一间隔物的上部部分；形成阻挡所述空隙的入口的第一牺牲层；形成覆盖所述位线封盖图案的所述侧壁的第二间隔物，所述第二间隔物具有与所述第一间隔物的顶部表面接触的底部表面；以及移除所述第一牺牲层。
根据本发明概念的实例实施例，一种制造半导体存储器装置的方法可包含：在半导体衬底上形成位线和位线封盖图案，所述位线封盖图案在所述位线上；形成覆盖所述位线封盖图案的侧壁和所述位线的侧壁的第一间隔物，所述第一间隔物包含第一子间隔物和第二子间隔物；形成与所述第一间隔物的侧壁接触的接触塞，所述接触塞具有低于所述第一间隔物的上部末端的顶部表面；移除所述第一间隔物的上部部分；移除所述接触塞的上部部分以暴露所述第二子间隔物的侧壁；移除所述第二子间隔物的暴露上部部分以暴露所述第一子间隔物的侧壁；形成覆盖所述位线封盖图案的所述侧壁的第二间隔物，所述第二间隔物具有与所述第一间隔物的顶部表面接触的底部表面；以及形成覆盖所述第一子间隔物的所述侧壁的第三间隔物。
根据本发明概念的实例实施例，一种制造半导体存储器装置的方法可包含：在半导体衬底上形成位线和位线封盖图案，所述位线封盖图案在所述位线上；形成覆盖所述位线封盖图案的侧壁和所述位线的侧壁的第一间隔物；形成与所述第一间隔物的侧壁接触的接触塞，所述接触塞具有低于所述第一间隔物的上部末端的顶部表面；移除所述第一间隔物的上部部分；移除所述接触塞的上部部分以暴露所述第一间隔物的所述侧壁的上部部分；形成覆盖所述位线封盖图案的所述侧壁的第二间隔物，所述第二间隔物具有与所述第一间隔物的顶部表面接触的底部表面；形成覆盖至少所述第一间隔物的所述侧壁的所述上部部分的保护层；以及执行清洁工艺。
附图说明
图1A到5A以及7A是说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的平面视图。
图1B到5B以及7B是分别沿着图1A到5A以及7A的线A-A'截取的横截面视图。
图1C到5C以及7C是分别沿着图1A到5A以及7A的线B-B'截取的横截面视图。
图6A到6D是说明制造具有图7B的横截面的半导体存储器装置的方法的横截面视图。
图8A到8F是循序地说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的横截面视图。
图9A到9E是循序地说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的横截面视图。
图10A到10C是循序地说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的横截面视图。
图11A和11B是循序地说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的横截面视图。
图12A和12B是循序地说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的横截面视图。
图13A到13C是循序地说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的横截面视图。
图14是循序地说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的横截面图。
图15A到15E是循序地说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的横截面视图。
有源
具体实施方式
下文中，将结合附图详细地描述本发明概念的实例实施例以帮助清楚地理解本发明概念。
图1A到5A以及7A是说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的平面视图。图1B到5B以及7B是分别沿着图1A到5A以及7A的线A-A'截取的横截面视图。图1C到5C以及7C是分别沿着图1A到5A以及7A的线B-B'截取的横截面视图。图6A到6D是说明制造具有图7B的横截面的半导体存储器装置的方法的横截面视图。
参看图1A到1C，装置隔离图案102可以形成于衬底100上以界定有源区段ACT。装置隔离沟槽(trench)可以形成于衬底100上，且装置隔离图案102可以填充装置隔离沟槽。装置隔离图案102可以由例如氧化硅层、氮化硅层以及氮氧化硅层中的一种或多种形成。如平面图中所见，有源区段ACT可以在第一方向D1上彼此平行布置。有源区段ACT和装置隔离图案102可以被图案化以形成凹入区105。凹入区105可以跨越有源区段ACT。一对凹入区105可以跨越有源区段ACT中的每一个。如图1A所示，所述一对凹入区105可以将每一有源区段ACT划分为第一源极/漏极区SDR1以及一对第二源极/漏极区SDR2。第一源极/漏极区SDR1可以界定于所述一对凹入区105之间，且所述一对第二源极/漏极区SDR2可以界定于每一有源区段ACT的相对的边缘上。栅极介电层(gate dielectric layer)107可以形成于凹入区105的内表面上。栅极介电层107可以通过热氧化、化学气相沉积和/或原子层沉积而形成。栅极介电层107可以由例如氧化硅层、氮化硅层和/或金属氧化物层形成。栅极导电层可以形成以填充凹入区105，并且接着被蚀刻以在对应的凹入区105内形成字线WL。栅极导电层可以由例如掺杂杂质的多晶硅、金属氮化物和/或金属形成。字线WL的顶部表面可以凹入而低于有源区段ACT的顶部表面。字线WL可以形成为在与第一方向D1交叉的第二方向D2上延伸。例如氮化硅层等绝缘层可以堆叠在衬底100上以填充凹入区105，并且接着被蚀刻以在对应的字线WL上形成字线封盖(capping)图案110。
参看图2A到2C，字线封盖图案110和装置隔离图案102可以用作掩模(mask)以将掺杂剂植入到有源区段ACT中，这可以形成第一掺杂区112a和第二掺杂区112b。第一掺杂区112a和第二掺杂区112b可以分别形成于在图1A中论述的第一源极/漏极区SDR1和第二源极/漏极区SDR2中。绝缘层可以形成于衬底100的整个表面上，并且接着被图案化以形成第一层间介电图案(interlayer dielectric pattern)5。第一层间介电图案5可以由单个层或多个层形成，所述单个层或多个层由氧化硅、氮化硅以及氮氧化硅中的一种或多种组成(或包含所述一种或多种)。第一层间介电图案5可以形成为具有彼此间隔开的多个岛状物(island)形状。第一层间介电图案5可以形成为同时覆盖两个相邻有源区段ACT的末端部分。第一层间介电图案5可以用作蚀刻掩模以部分地蚀刻装置隔离图案102的上部部分、衬底100的上部部分以及字线封盖图案110的上部部分，这可以形成凹入区或线接触开口(line-contact opening)7。线接触开口7可以形成为在平面图中具有网或网状物形状。线接触开口7可以暴露第一掺杂区112a。
参看图3A到3C，位线多晶硅层130a可以堆叠在衬底100的整个表面上以填充线接触开口7。位线含金属层132a和位线封盖层137a可以循序地堆叠在位线多晶硅层130a上。位线含金属层132a可以包含(例如)例如氮化钛层的金属氮化物层和/或例如钨层的金属层。位线封盖层137a可以包含(例如)氮化硅层。位线封盖层137a可以在其上具备掩模图案139，所述掩模图案决定了下文将论述的位线BL的平面形状。掩模图案139可以由对位线封盖层137a展现蚀刻选择性的材料形成，例如氧化硅层或光致抗蚀剂(photoresist)图案。掩模图案139可以在与第一方向D1和第二方向D2全部交叉的第三方向D3上延伸。
参看图4A到4C，掩模图案139可以用作蚀刻掩模以循序地蚀刻位线封盖层137a、位线含金属层132a以及位线多晶硅层130a，这可以形成包含位线多晶硅图案130和位线含金属图案132的位线BL、由位线多晶硅图案130的一部分组成(或包含所述部分)的位线接触塞DC以及从位线封盖层137a变换的位线封盖图案137。前述工艺可以部分地暴露第一层间介电图案5的顶部表面，并且还部分地暴露线接触开口7的内侧壁和底层表面。可以移除掩模图案139。
参看图5A到5C，由例如氮化硅层组成(或包含氮化硅层)的第一子间隔物层(sub-spacer layer)可以保形地形成于衬底100的整个表面上。第一子间隔物层可以保形地覆盖线接触开口7的底层表面和内侧壁。例如氮化硅层的绝缘层可以堆叠在衬底100的整个表面上以填充于位线接触塞DC与线接触开口7的内侧壁之间，并且接着可以执行各向异性蚀刻工艺以在线接触开口7内形成第一子间隔物21a和绝缘间隔物141。由例如氮化硅层组成(或包含氮化硅层)的第二子间隔物层可以保形地形成于衬底100的整个表面上，并且接着被各向异性地蚀刻以形成第二子间隔物23a。由例如氮化硅层组成(或包含氮化硅层)的第三子间隔物层可以保形地形成于衬底100的整个表面上，并且接着被各向异性地蚀刻以形成第三子间隔物25a。第一间隔物22可以由第一子间隔物21a、第二子间隔物23a以及第三子间隔物25a构成。第一层间介电图案5可以在第一间隔物22之间暴露。暴露的第一层间介电图案5可以被蚀刻以暴露衬底100的第二掺杂区112b。例如氮化硅层的绝缘层可以堆叠在衬底100的整个表面上，并且接着被图案化以形成存储节点(storage node)隔离图案40，所述存储节点隔离图案界定第一间隔物22之间的存储节点接触孔。存储节点隔离图案40可以由例如氮化硅层形成。存储节点隔离图案40的顶部表面可以处于与位线封盖图案137的顶部表面的高度相同的高度。
参考图6A，掺杂杂质的多晶硅层可以堆叠在衬底100的整个表面上(其上形成有存储节点隔离图案40)。可以执行蚀刻工艺以在相邻第一间隔物22之间形成存储节点接触塞BC，所述存储节点接触塞的顶部表面低于位线封盖图案137的顶部表面。当堆叠多晶硅层时，第一间隔物22之间的窄间距会加速存储节点接触塞BC之上或之中的接缝或空隙42的发生。蚀刻工艺会造成空隙42出现在存储节点接触塞BC的顶部表面上。可执行蚀刻工艺以使得第二子间隔物23a和第三子间隔物25a在其侧表面未被存储节点接触塞BC覆盖的部分处被移除，进而暴露第一子间隔物21a的上部侧壁。蚀刻工艺可能在存储节点接触塞BC的顶部表面上产生蚀刻损坏D。
当在空隙42仍暴露的条件下执行后续工艺以形成第二间隔物(参见图6C的27a)时，构成第二间隔物27a的层(例如，氮化硅层)可以保持于空隙42中。在此情况下，当存储节点接触塞BC在其顶部表面上具有由金属硅化物组成(或包含金属硅化物)的欧姆层时，所述欧姆层可能不形成于保留在空隙42中的氮化硅层上。因此可能难以获得完美的欧姆接触。根据本发明概念，执行以下工艺以限制和/或防止不完美的欧姆接触。
参考图6B，图6A中示出的衬底100的整个表面可以由包含氧和碳的溶液涂布，并且接着所述溶液可以固化而改变为牺牲层(sacrificial layer)46。举例来说，牺牲层46可以是旋涂硬掩模(spin-on-hardmask，SOH)层、旋涂碳(spin-on-carbon，SOC)层以及光致抗蚀剂层中的一种。当所述溶液固化时，包含于溶液中氧可以与存储节点接触塞BC的蚀刻损坏D结合而形成氧化层44。举例来说，氧化层44可以形成于牺牲层46与存储节点接触塞BC之间的界面处。氧化层44可以形成以阻挡空隙42的进入。所述溶液会难以进入空隙42，且因此无氧化层44会形成于空隙42中。
参考图6C，可以移除牺牲层46以暴露氧化层44。可以通过例如灰化(ashing)工艺来移除牺牲层46。在氧化层44暴露的条件下第二间隔物层可以保形地形成于衬底100的整个表面上。第二间隔物层可以由例如氮化硅层形成。氧化层44可以不允许第二间隔物层进入空隙42。可以对第二间隔物层执行各向异性蚀刻工艺以暴露氧化层44，且同时形成覆盖第一子间隔物21a的暴露的上部侧壁的第二间隔物27a。第二间隔物27a可以形成为宽度小于第二子间隔物23a和第三子间隔物25a的宽度的总和。因此，在位线封盖图案137之间，第二间隔物27a可以按大于第一间隔物22之间的距离的距离隔开。在存储节点接触塞BC与将在下文论述的接地焊盘(landing pad)LP之间可以制成增加的连接区域。另外，在位线封盖图案137之间，可以独立于第一间隔物22之间的距离而调整第二间隔物27a之间的距离。第二间隔物27a的底部表面可以与第二子间隔物23a的顶部表面接触。第二子间隔物23a的顶部表面可以部分地暴露而不被第二间隔物27a覆盖。
参考图6D，第二间隔物27a和位线封盖图案137可以用作蚀刻掩模以移除氧化层44，这可以暴露存储节点接触塞BC。可以移除存储节点接触塞BC的上部部分。在此操作中，也可以移除空隙42。
参看图7A到7C，衬底100可以在其整个表面上覆盖有保护层(未图示)，且可以执行清洁工艺。所述保护层可以由例如氮化硅层形成。清洁工艺可以完全移除保护层。保护层可以限制和/或防止第三子间隔物25a在清洁工艺中被移除。第一间隔物22因此可以受保护以免其侧壁上的损坏，且进而位线BL可以与存储节点接触塞BC充分绝缘。
金属层可以形成于存储节点接触塞BC的表面上。随后，可以执行退火(annealing)工艺以在存储节点接触塞BC上形成由金属硅化物层组成(或包含金属硅化物层)的欧姆层9。在此操作中，由于存储节点接触塞BC在其表面上不具有用于形成第二间隔物27a的氮化硅层，因此欧姆层9可以完美地形成。
例如氮化钛层等扩散势垒层(diffusion barrier layer)可以保形地形成于衬底100的整个表面上(其上形成有欧姆层9)。例如含钨层等含金属层可以形成于扩散势垒层上。所述含金属层、扩散势垒层以及在位线BL的一侧上的第二间隔物27a可以循序地被图案化以形成扩散防止图案11a和接地焊盘LP，并且还形成接地焊盘LP之间的间隙区。在此操作中，可以移除第二子间隔物23a以形成气隙(air gap)。接地焊盘LP和扩散防止图案11a可以各自形成为在平面图中具有岛状物形状。绝缘材料可以填充所述间隙区，并且接着被平坦化蚀刻(planarization-etched)以形成使接地焊盘LP彼此分离的接地焊盘隔离图案150。可以使用例如氧化层等材料在接地焊盘LP和接地焊盘隔离图案150上形成第二层间介电层173。通孔塞(via plug)175可以形成为穿透第二层间介电层173且与接地焊盘LP接触。通孔塞175可以由导电材料形成，例如掺杂杂质的多晶硅层或含金属层。第二层间介电层173可以在其上具有与通孔塞175接触的数据存储部分(data storage part)DSP。数据存储部分DSP可以是包含底部电极、介电层以及顶部电极的电容器。替代地，数据存储部分DSP可以包含磁性隧道结(magnetic tunnel junction)图案。不同地，数据存储部分DSP可以包含相变材料(phase change material)或可变电阻材料。
图8A到8F是说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的横截面视图。
参考图8A，空隙42可以填充有第一牺牲层48，所述第一牺牲层保形地形成于图6A中示出的衬底100的整个表面上。第一牺牲层48可以由与存储节点接触塞BC的材料相同的材料形成，或者由与存储节点接触塞BC的材料展现相同蚀刻选择性的材料形成。第一牺牲层48可以由例如多晶硅层或硅锗层形成。第二牺牲层50可以保形地形成于第一牺牲层48上。第二牺牲层50可以由对第一牺牲层48展现蚀刻选择性的材料形成。第二牺牲层50可以由例如氧化硅层形成。第一牺牲层48和第二牺牲层50可以各自通过沉积工艺形成。第一牺牲层48和第二牺牲层50的厚度的总和可以相同于或大于第二子间隔物23a和第三子间隔物25a的宽度的总和。
参考图8B，可以在第一牺牲层48和第二牺牲层50上执行各向异性蚀刻工艺以形成循序地覆盖位线封盖图案137的侧表面的第一牺牲间隔物48a和第二牺牲间隔物50a，且暴露存储节点接触塞BC的顶部表面。在此操作中，第一牺牲残余层48r可以保留在空隙42中。第一牺牲间隔物48a可以形成为覆盖第二子间隔物23a和第三子间隔物25a的顶部表面。
参考图8C，第二牺牲间隔物50a可以用作蚀刻掩模以使存储节点接触塞BC的上部部分凹陷。在此操作中，可以移除第一牺牲残余层48r。第一牺牲间隔物48a和第二牺牲间隔物50a的侧壁可以与第三子间隔物25a的侧壁自对准，以使得第三子间隔物25a可以受到相对较少的蚀刻损坏。在存储节点接触塞BC的上部部分凹陷到所需高度之后可以移除第二牺牲间隔物50a。替代地，当存储节点接触塞BC凹陷的同时可以移除第二牺牲间隔物50a。
参考图8D，可以移除第一牺牲间隔物48a以暴露第一子间隔物21a的上部侧壁。可以处理第三子间隔物25a以移除其侧壁未被存储节点接触塞BC覆盖的上部部分，且因此第二子间隔物23a可以在其上部侧壁上暴露。
参考图8E，第二间隔物层可以保形地形成于衬底100的整个表面上，并且接着可以执行各向异性蚀刻工艺以形成覆盖第一子间隔物21a的上部侧壁的第二间隔物27a，且同时形成覆盖第二子间隔物23a的暴露上部侧壁的第三间隔物27b。由于第三间隔物27b在用于蚀刻存储节点接触塞BC的上部部分的工艺或其它工艺中未被蚀刻损坏，因此第三间隔物27b可以具有优于第三子间隔物25a的移除部分的膜质量的膜质量。因此，存储节点接触塞BC可以在其顶部表面上经历清洁工艺而无需形成保护层。举例来说，第三间隔物27b在清洁工艺期间可以充分耐受而无需被移除。由于执行清洁工艺而无需形成保护层，因此存储节点接触塞BC在其顶部表面上可以更完全地清洁。可以最终限制和/或防止欧姆层(参见图8F的9)不完美地形成，所述不完美地形成是由存储节点接触塞BC的顶部表面上可能剩余的蚀刻副产物造成的。
参看图7A、8F以及7C，如上文所论述，可以在存储节点接触塞BC的顶部表面上执行清洁工艺而无需形成保护层。如参考图7A到7C所论述可以执行后续工艺。图8F可以对应于根据本发明概念的实例实施例的沿着图7A的线A-A'截取的横截面图。参考图8F，第三间隔物27b可以覆盖第二子间隔物23a的上部侧壁。第三间隔物27b的底部表面可以与第三子间隔物25a的顶部表面接触。第三间隔物27b的宽度可以不同于第三子间隔物25a的宽度。
图9A到9E是循序地说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的横截面视图。
参考图9A，空隙42可以填充有第一牺牲层52，所述第一牺牲层保形地形成于图6A中示出的衬底100的整个表面上。第一牺牲层52可以由例如氧化硅层形成。可以使用沉积工艺来形成第一牺牲层52。
参考图9B，可以执行蚀刻工艺以移除第一牺牲层52且暴露存储节点接触塞BC的顶部表面，同时在空隙42中剩余第一牺牲残余层52r。第二间隔物层27可以保形地形成于衬底100的整个表面上。由于空隙42填充有第一牺牲残余层52r，因此第二间隔物层27不会进入空隙42。第二牺牲层54可以保形地形成于第二间隔物层27上。第二牺牲层54可以由与第一牺牲层52的材料相同的材料形成。第二间隔物层27和第二牺牲层54的厚度的总和可以相同于或大于第二子间隔物23a和第三子间隔物25a的宽度的总和。
参考图9C，可以在第二牺牲层54和第二间隔物层27上执行各向异性蚀刻工艺以形成覆盖第一子间隔物21a的上部侧壁的第二间隔物27c和第二牺牲间隔物54a且暴露存储节点接触塞BC的顶部表面。第二间隔物27c可以形成为覆盖第二子间隔物23a和第三子间隔物25a的顶部表面。
参考图9D，可以移除第二牺牲间隔物54a和第一牺牲残余层52r以暴露第二间隔物27c的侧表面。第二牺牲间隔物54a和第一牺牲残余层52r由于其相同材料而可以同时移除。第二间隔物27c可以用作蚀刻掩模以移除存储节点接触塞BC的上部部分。在此操作中，第二间隔物27c的结构特征可以减少或防止第三子间隔物25a受到蚀刻损坏。因此，即使在不形成保护层的情况下，当在存储节点接触塞BC的顶部表面上执行清洁工艺时也可以不移除第三子间隔物25a。因此可以积极地执行清洁工艺而不会损坏第一间隔物22。因此，可以限制和/或防止欧姆层(参见图9E的9)不完美地形成，所述不完美地形成是由存储节点接触塞BC的顶部表面上可能剩余的蚀刻副产物造成。
参看图7A、9E以及7C，如上文所论述，可以在存储节点接触塞BC的顶部表面上执行清洁工艺而无需形成保护层。如参考图7A到7C所论述可以执行后续工艺。图9E可以对应于根据本发明概念的实例实施例的沿着图7A的线A-A'截取的横截面图。参考图9E，第二间隔物27c可以包含邻近于位线封盖图案137的第一区段(segment)以及覆盖第二子间隔物23a和第三子间隔物25a的顶部表面的第二区段。第一区段和第二区段可以各自具有L形横截面。
图10A到10C是循序地说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的横截面视图。
参考图10A，第二间隔物层27可以保形地形成于图6A中示出的衬底100的整个表面上。可以使用沉积工艺来形成第二间隔物层27。第二间隔物层27可以填充空隙42。牺牲层56可以保形地形成于第二间隔物层27上。牺牲层56可以由对第二间隔物层27和存储节点接触塞BC展现蚀刻选择性的材料形成。牺牲层56可以由例如氧化硅层形成。
参考图10B，可以在牺牲层56和第二间隔物层27上执行各向异性蚀刻工艺以形成覆盖第一子间隔物21a的上部侧壁的第二间隔物27c和牺牲间隔物56a。第二间隔物27c可以形成为覆盖第二子间隔物23a和第三子间隔物25a的顶部表面。各向异性蚀刻工艺可以暴露存储节点接触塞BC的顶部表面，且可以在空隙42中留下第二间隔物残余层27r。
参考图10C，可以通过使用牺牲间隔物56a作为蚀刻掩模的蚀刻工艺来移除第二间隔物残余层27r以及存储节点接触塞BC的上部部分。蚀刻工艺可以使用可同时蚀刻第二间隔物残余层27r和存储节点接触塞BC的蚀刻气体。因此可以移除第二间隔物残余层27r。随后参考图9D，可以移除牺牲间隔物56a。其它工艺可以相同或类似于参考图9D和9E论述的那些工艺。
已经描述上述方法以限制和/或防止欧姆层不完美地形成，所述不完美地形成是由保留在提供于存储节点接触塞BC中的空隙或接缝中的用于形成第二间隔物的氮化硅层造成的。然而，即使存储节点接触塞BC中不具有空隙或接缝，欧姆层也可能不完美地形成。举例来说，当在存储节点接触塞BC的顶部表面上未充分执行清洁工艺时，欧姆层会不完美地形成。
图11A和11B是循序地说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的横截面视图。
参考图11A，图6A中示出的存储节点接触塞BC之上或之中不会形成空隙42。在移除第二子间隔物23a和第三子间隔物25a的上部部分之后，牺牲层58可以保形地形成于衬底100的整个表面上。牺牲层58可以由对第一子间隔物21a展现蚀刻选择性的材料形成。举例来说，牺牲层58可以由氧化硅层形成。
参考图11B，可以在牺牲层58上执行各向异性蚀刻工艺以形成覆盖第一子间隔物21a的上部侧壁的牺牲间隔物58a且暴露存储节点接触塞BC的顶部表面。牺牲间隔物58a可以用作蚀刻掩模以移除存储节点接触塞BC的上部部分且暴露第三子间隔物25a的上部侧壁。在此操作中，牺牲间隔物58a可以保护第一子间隔物21a。
随后参考图8D，可以执行蚀刻工艺以移除牺牲间隔物58a。可以处理第三子间隔物25a以移除其在蚀刻工艺期间受到蚀刻损坏的暴露部分。第三子间隔物25a的部分移除可以与牺牲间隔物58a的移除同时实行或分开实行。参考图8E，可以形成第二间隔物27a和第三间隔物27b。第三间隔物27b的形成可以具有相同或类似于参考图8E论述的作用的作用。
图12A和12B是循序地说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的横截面视图。
参考图12A，掺杂杂质的多晶硅层可以堆叠在图5B中示出的衬底100上，并且接着被回蚀(etch-backed)以形成存储节点接触塞BC且暴露第三子间隔物25a的上部侧壁。存储节点接触塞BC可以具有位于第一高度H1的顶部表面。
参考图12B，可以移除第三子间隔物25a的暴露部分以使得第三子间隔物25a的顶部表面可以下降到第一高度H1。另外，可以暴露第二子间隔物23a。第二子间隔物23a可以用作蚀刻掩模以移除存储节点接触塞BC的上部部分，使得存储节点接触塞BC的顶部表面可以最终到达所需第二高度H2。在此操作中，第三子间隔物25a可以另外在其侧壁上暴露。
随后参考图8D，可以执行蚀刻工艺以使得第二子间隔物23a经处理以移除其未被第三子间隔物25a覆盖的暴露部分。可以处理第三子间隔物25a以移除其在蚀刻工艺期间受到蚀刻损坏的暴露部分。第三子间隔物25a的暴露部分可以与第二子间隔物23a的暴露部分同时移除或分开移除。参考图8E，可以形成第二间隔物27a和第三间隔物27b。第三间隔物27b的形成可以具有相同或类似于参考图8E论述的作用的作用。
图13A到13C是循序地说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的横截面视图。
参考图13A，可以执行蚀刻工艺以移除图12A中示出的第二子间隔物23a和第三子间隔物25a的上部部分。可以执行额外蚀刻工艺以移除存储节点接触塞BC的上部部分，使得存储节点接触塞BC的顶部表面可以最终到达所需第二高度H2。在此操作中，第三子间隔物25a可以在其上部侧壁上暴露。
参考图13B，第二间隔物层可以保形地形成于衬底100的整个表面上，并且接着可以执行各向异性蚀刻工艺以形成覆盖第一子间隔物21a的侧壁的第二间隔物27a，且同时形成覆盖第三子间隔物25a的暴露的上部侧壁的第三间隔物27d。各向异性蚀刻工艺可以使存储节点接触塞BC的顶部表面部分地凹陷。并且接着，在不形成保护层的情况下，可以在存储节点接触塞BC上执行清洁工艺。第三子间隔物25a可能经受由先前蚀刻工艺产生的蚀刻损坏。由于受到蚀刻损坏的第三子间隔物25a被第三间隔物27d覆盖，因此可以限制和/或防止受到蚀刻损坏的第三子间隔物25a在清洁工艺中被移除。
参考图13C，可以通过相同或类似于参考图7A到7C论述的那些工艺的后续工艺形成欧姆层9。由于执行清洁工艺而无需形成保护层，因此存储节点接触塞BC在其顶部表面上可以充分地清洁。因此可以限制和/或防止欧姆层9不完美地形成。随后，可以形成扩散防止图案11a和接地焊盘LP。图13C可以对应于根据本发明概念的实例实施例的沿着图7A的线A-A'截取的横截面图。图13C的半导体存储器装置可以进一步包含覆盖第三子间隔物25a的上部侧壁的第三间隔物27d。存储节点接触塞BC的顶部表面可以包含凹入部分。欧姆层9也可以具有凹入结构。
图14是循序地说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的横截面图。
参看图14，保护层60可以保形地形成于图13A中示出的衬底100的整个表面上。保护层60的材料可以比第二间隔物27a的材料更快地蚀刻(或以高蚀刻速率移除)。举例来说，第二间隔物27a可以由氮化硅层形成，且保护层60可以由氧化硅层或硅氮化硼(SiBN)层形成。可以在保护层60形成的状态中执行清洁工艺以清洁存储节点接触塞BC的顶部表面。与氮化硅层覆盖衬底100的整个表面的情况相比，由于当执行清洁工艺时保护层60比氮化硅层更容易移除，因此可以容易地从存储节点接触塞BC的顶部表面移除污染物。另外，当执行清洁工艺时保护层60可以保护第三子间隔物25a的受到蚀刻损坏的上部部分。清洁工艺可以完全移除保护层60。可以与参考图7A到7C所论述的那些工艺相同地或类似地执行后续工艺。
图15A到15E是循序地说明根据本发明概念的实例实施例的制造半导体存储器装置的方法的横截面视图。
参考图15A，掺杂杂质的多晶硅层可以堆叠在图5B中示出的其上形成有存储节点隔离图案40的衬底100的整个表面上，且可以随后被蚀刻以在相邻第一间隔物22之间形成存储节点接触塞BC，所述存储节点接触塞的顶部表面低于位线封盖图案137的顶部表面。存储节点接触塞BC可以形成为包含接缝或空隙42。当堆叠多晶硅层时，第一间隔物22之间的窄间距会加速接缝或空隙42的发生。可以执行蚀刻工艺以使得第二子间隔物23a和第三子间隔物25a在其侧表面未被存储节点接触塞BC覆盖的部分处被移除，进而暴露第一子间隔物21a的上部侧壁。
参考图15B，第二间隔物层可以保形地形成于衬底100的整个表面上。第二间隔物层可以由例如氮化硅层形成。可以在第二间隔物层上执行各向异性蚀刻工艺以暴露存储节点接触塞BC的顶部表面，且同时形成覆盖第一子间隔物21a的暴露的上部侧壁的第二间隔物27a。第二间隔物27a可以形成为宽度小于第二子间隔物23a和第三子间隔物25a的宽度的总和。因此，在位线封盖图案137之间，第二间隔物27a可以比在第一间隔物22之间更大的距离隔开。因此可以在存储节点接触塞BC与在后续工艺中形成的接地焊盘LP之间制成增加的连接区域。另外，在位线封盖图案137之间，可以独立于第一间隔物22之间的间距而调整第二间隔物27a之间的间距。第二间隔物27a的底部表面可以与第二子间隔物23a的顶部表面接触。第二子间隔物23a的顶部表面可以部分地暴露而不被第二间隔物27a覆盖。第二间隔物27a和位线封盖图案137可以用作蚀刻掩模以移除存储节点接触塞BC的上部部分且暴露第三子间隔物25a的上部部分。在此操作中，也可以暴露空隙42。第三子间隔物25a的侧壁可能在用于移除存储节点接触塞BC的上部部分的蚀刻工艺中受到蚀刻损坏。
参考图15C，保护层61可以保形地形成于衬底100的整个表面上。保护层61可以由与存储节点接触塞BC的材料相同的材料形成。举例来说，保护层61可以由掺杂杂质的或未掺杂的多晶硅层形成。可以使用沉积工艺来形成保护层61。杂质可以在保护层的沉积期间原位掺杂进入保护层61，或者可以在保护层的沉积之后通过对保护层61另外执行的离子植入工艺而掺杂。可以调整保护层61的杂质掺杂浓度以控制后续清洁工艺中的保护层61的移除速率。举例来说，随着杂质掺杂浓度增加，保护层61可能减小膜稳定性且增加在后续清洁工艺中的移除速率。可以形成保护层61以填充空隙42。
参考图15D，可以执行清洁工艺以从存储节点接触塞BC的顶部表面移除保护层61和污染物。保护层61可以在清洁工艺期间保护受到蚀刻损坏的第三子间隔物25a。举例来说，保护层61可以限制和/或防止第三子间隔物25a在清洁工艺中被移除。第一间隔物22因此可以受保护以免其侧壁上的损坏，且进而位线BL可以与存储节点接触塞BC充分绝缘。空隙42可以在其中包含由保护层61的一部分组成(或包含所述部分)的保护残余层61r。
随后，参看图7A到7C，例如钴层等金属层可以保形地形成于存储节点接触塞BC的表面上，并且接着可以执行退火工艺以在存储节点接触塞BC上形成金属硅化物层，即欧姆层9。在此操作中，由于保护残余层61r由多晶硅层形成，因此欧姆层9可以完美地形成。可以对尚未变换成欧姆层9的剩余金属层执行移除。
当保护层61由很难移除且不同于存储节点接触塞BC的材料形成时且当空隙42在存储节点接触塞BC的上部部分上暴露时，空隙42可以在其中包含构成保护层61的材料，例如硅层。另外，当在后续工艺中形成欧姆层9时可能出现金属硅化物层未形成于氮化硅层上的问题。因此不可能获得完美的欧姆接触。然而，根据本发明概念的实例实施例，可以较好地形成欧姆接触，因为保护层61由与存储节点接触塞BC相同的多晶硅层形成。
当执行清洁工艺时，构成保护层61的多晶硅层可以展现比氮化硅层更高的蚀刻速率(或更高的移除速率)。与保护层61由氮化硅层形成的情况相比，可以容易地从存储节点接触塞BC的顶部表面移除污染物。因此，可以限制和/或防止欧姆层(参见图15E的9)不完全地形成，所述不完全地形成是由可能存在于存储节点接触塞BC的顶部表面上的污染物造成的。
参看图7A、15A以及7C，例如钴层等金属层可以保形地形成于存储节点接触塞BC的表面上，并且接着可以执行退火工艺以在存储节点接触塞BC上形成金属硅化物层，即欧姆层9。在此操作中，由于保护残余层61r由多晶硅层形成，因此欧姆层9可以完美地形成。可以对尚未变换成欧姆层9的剩余金属层执行移除。后续工艺可以相同或类似于参考图7A到7C论述的那些工艺。图15E可以对应于根据本发明概念的实例实施例的沿着图7A的线A-A'截取的横截面图。
根据本发明概念的实例实施例，欧姆层可以完美地形成于存储节点接触塞上。此外，可以稳定地保护位线，且在位线与存储节点接触之间可以稳定地维持良好绝缘。

Claims (20)

1.一种制造半导体存储器装置的方法，包括：
在半导体衬底上形成位线和位线封盖图案，所述位线封盖图案在所述位线上；
形成覆盖所述位线封盖图案的侧壁和所述位线的侧壁的第一间隔物；
形成与所述第一间隔物的侧壁接触的接触塞，所述接触塞具有低于所述第一间隔物的上部末端的顶部表面，所述接触塞包含暴露于所述顶部表面上的空隙；
移除所述第一间隔物的上部部分；
形成阻挡所述空隙的入口的第一牺牲层；
形成覆盖所述位线封盖图案的侧壁的第二间隔物，所述第二间隔物具有与所述第一间隔物的顶部表面接触的底部表面；以及
移除所述第一牺牲层。
2.根据权利要求1所述的制造半导体存储器装置的方法，其中
形成所述第一牺牲层包含形成所述第一牺牲层作为氧化层，且
形成所述第一牺牲层包含：
以包含氧的溶液涂布所述半导体衬底的整个表面；以及
烘干所述溶液。
3.根据权利要求1所述的制造半导体存储器装置的方法，进一步包括：
形成覆盖所述位线封盖图案的侧壁的第一牺牲间隔物，所述第一牺牲间隔物包含与所述第一牺牲层的材料相同的材料；
形成覆盖所述第一牺牲间隔物的侧壁的第二牺牲间隔物，所述第二牺牲间隔物包含对所述第一牺牲间隔物展现蚀刻选择性的材料；
使用所述第二牺牲间隔物作为蚀刻掩模移除所述第一牺牲层以及所述接触塞的上部部分；以及
移除所述第一牺牲间隔物和所述第二牺牲间隔物，其中
形成所述接触塞包含由与所述第一牺牲层相同的材料形成所述接触塞，且
移除所述第一牺牲层是在所述形成所述第二间隔物之前执行。
4.根据权利要求3所述的制造半导体存储器装置的方法，进一步包括：
当形成所述第二间隔物时形成第三间隔物，其中
形成所述第一间隔物包含形成覆盖所述位线的侧壁的第一子间隔物、覆盖所述第一子间隔物的侧壁的第二子间隔物以及覆盖所述第二子间隔物的侧壁的第三子间隔物，
移除所述第一牺牲层以及所述接触塞的上部部分包含部分地暴露所述第三子间隔物的侧壁，
所述制造半导体存储器装置的方法进一步包含移除所述第三子间隔物的一部分以部分地暴露所述第二子间隔物的侧壁，且
形成所述第三间隔物包含形成所述第三间隔物以覆盖部分地暴露的所述第二子间隔物的侧壁。
5.根据权利要求1所述的制造半导体存储器装置的方法，进一步包括：
形成覆盖所述第二间隔物的侧壁的第二牺牲间隔物，所述第二牺牲间隔物包含与所述第一牺牲层的材料相同的材料；以及
移除所述第二牺牲间隔物，其中
移除所述第二牺牲间隔物是与移除所述第一牺牲层同时执行，且
形成所述第一牺牲层包含形成所述第一牺牲层以填充所述空隙。
6.根据权利要求1所述的制造半导体存储器装置的方法，进一步包括：
形成覆盖所述第二间隔物的侧壁的第二牺牲间隔物，所述第二牺牲间隔物对所述第二间隔物展现蚀刻选择性，其中
移除所述第一牺牲层包含使用所述第二牺牲间隔物作为蚀刻掩模，且
所述第一牺牲层由与所述第二间隔物的材料相同的材料形成。
7.根据权利要求1所述的制造半导体存储器装置的方法，进一步包括：
在形成所述第二间隔物之后清洁所述接触塞的所述顶部表面；以及
在形成所述第二间隔物之后在所述接触塞的所述顶部表面上形成欧姆层。
8.根据权利要求7所述的制造半导体存储器装置的方法，在清洁所述接触塞的所述顶部表面之前，进一步包括：
在所述半导体衬底的整个表面上保形地形成保护层，
其中清洁所述接触塞的所述顶部表面包含移除所述保护层。
9.一种制造半导体存储器装置的方法，包括：
在半导体衬底上形成位线和位线封盖图案，所述位线封盖图案在所述位线上；
形成覆盖所述位线封盖图案的侧壁和所述位线的侧壁的第一间隔物，所述第一间隔物包含第一子间隔物、第二子间隔物和第三子间隔物；
形成与所述第一间隔物的侧壁接触的接触塞，所述接触塞具有低于所述第一间隔物的上部末端的顶部表面；
移除所述第一间隔物的上部部分；
移除所述接触塞的上部部分以暴露所述第三子间隔物的侧壁；
移除所述第三子间隔物的暴露的上部部分以暴露所述第二子间隔物的侧壁；
形成覆盖所述位线封盖图案的侧壁的第二间隔物，所述第二间隔物具有与所述第二子间隔物的顶部表面接触的底部表面；以及
形成覆盖所述第二子间隔物的侧壁的第三间隔物。
10.根据权利要求9所述的制造半导体存储器装置的方法，进一步包括：
形成覆盖所述位线封盖图案的侧壁的牺牲间隔物，其中
形成所述牺牲间隔物是在移除所述第一间隔物的所述上部部分之后且在形成所述第二间隔物之前执行，
移除所述接触塞的所述上部部分包含使用所述牺牲间隔物作为蚀刻掩模。
11.根据权利要求9所述的制造半导体存储器装置的方法，进一步包括：
在移除所述接触塞的所述上部部分之后移除所述第二子间隔物的暴露的上部部分，其中
移除所述第一间隔物的所述上部部分包含移除所述第三子间隔物的上部部分以暴露所述第二子间隔物的侧壁。
12.根据权利要求9所述的制造半导体存储器装置的方法，进一步包括：
在未形成保护层的情况下清洁所述接触塞的所述顶部表面；以及
在所述接触塞的所述顶部表面上形成欧姆层，其中
清洁所述接触塞的所述顶部表面以及形成所述欧姆层是在形成所述第二间隔物之后且在形成所述第三间隔物之后执行。
13.一种制造半导体存储器装置的方法，包括：
在半导体衬底上形成位线和位线封盖图案，所述位线封盖图案在所述位线上；
形成覆盖所述位线封盖图案的侧壁和所述位线的侧壁的第一间隔物；
形成与所述第一间隔物的侧壁接触的接触塞，所述接触塞具有低于所述第一间隔物的上部末端的顶部表面；
移除所述第一间隔物的上部部分；
移除所述接触塞的上部部分以暴露所述第一间隔物的侧壁的上部部分；
形成覆盖所述位线封盖图案的侧壁的第二间隔物，所述第二间隔物具有与所述第一间隔物的顶部表面接触的底部表面，其中所述第二间隔物接触所述位线封盖图案的侧壁；
形成覆盖至少所述第一间隔物的侧壁的上部部分的保护层；以及
对所述半导体衬底执行清洁工艺。
14.根据权利要求13所述的制造半导体存储器装置的方法，其中
形成所述保护层包含将所述保护层形成为间隔物形状以覆盖所述第一间隔物的侧壁的上部部分，且
形成所述保护层以及所述形成所述第二间隔物是同时执行。
15.根据权利要求13所述的制造半导体存储器装置的方法，其中
形成所述保护层包含将所述保护层形成为延伸且覆盖所述半导体衬底的整个表面，且
所述保护层包含多晶硅层、氧化硅层及包含硼的氮化硅层中的一种，且
执行所述清洁工艺包含完全移除所述保护层。
16.根据权利要求13所述的制造半导体存储器装置的方法，其中所述保护层由与所述接触塞的材料相同的材料形成。
17.根据权利要求16所述的制造半导体存储器装置的方法，其中
形成所述保护层包含以所述保护层填充所述接触塞中的空隙，且
所述空隙在所述接触塞的上部部分中且在形成所述保护层之前暴露。
18.根据权利要求17所述的制造半导体存储器装置的方法，其中执行所述清洁工艺包含在所述清洁工艺之后留下保留在所述接触塞的上部部分上的所述空隙中的所述保护层。
19.根据权利要求13所述的制造半导体存储器装置的方法，其中
移除所述接触塞的上部部分暴露所述接触塞中的空隙，且形成所述保护层包含以所述保护层填充所述空隙。
20.根据权利要求13所述的制造半导体存储器装置的方法，进一步包括：
在执行所述清洁工艺之前以杂质掺杂所述保护层。
CN201810329924.4A 2017-04-13 2018-04-13 制造半导体存储器装置的方法 Active CN108766969B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020170048085A KR102290382B1 (ko) 2017-04-13 2017-04-13 반도체 메모리 장치의 제조 방법
KR10-2017-0048085 2017-04-13
KR10-2017-0056869 2017-05-04
KR1020170056869A KR102253144B1 (ko) 2017-05-04 2017-05-04 반도체 메모리 장치의 제조 방법

Publications (2)

Publication Number Publication Date
CN108766969A CN108766969A (zh) 2018-11-06
CN108766969B true CN108766969B (zh) 2023-10-13

Family

ID=63790282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810329924.4A Active CN108766969B (zh) 2017-04-13 2018-04-13 制造半导体存储器装置的方法

Country Status (2)

Country Link
US (1) US10559571B2 (zh)
CN (1) CN108766969B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102509322B1 (ko) * 2017-09-29 2023-03-14 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR20200079366A (ko) * 2018-12-24 2020-07-03 삼성전자주식회사 반도체 메모리 장치
CN109801829A (zh) * 2019-01-29 2019-05-24 武汉新芯集成电路制造有限公司 一种腔体、工艺机台的处理方法及侧墙工艺方法
KR20210008448A (ko) * 2019-07-08 2021-01-22 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN111640744A (zh) * 2019-07-22 2020-09-08 福建省晋华集成电路有限公司 存储器
KR20210027622A (ko) * 2019-08-29 2021-03-11 삼성전자주식회사 집적회로 소자
CN112652623B (zh) * 2019-10-09 2022-06-14 长鑫存储技术有限公司 半导体器件的制作方法
KR20210061162A (ko) * 2019-11-19 2021-05-27 삼성전자주식회사 필러를 갖는 스토리지 노드 전극을 포함하는 반도체 소자 및 그 제조 방법
US20220044940A1 (en) * 2020-08-05 2022-02-10 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
KR20220032738A (ko) * 2020-09-08 2022-03-15 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US11469234B2 (en) * 2020-11-13 2022-10-11 Nanya Technology Corporation Semiconductor device having reduced contact resistance between access transistors and conductive features and method of manufacturing the same
CN113161362B (zh) * 2021-03-15 2022-05-10 长江存储科技有限责任公司 三维存储器及其制作方法
CN113471149B (zh) * 2021-07-01 2023-09-26 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518112A (zh) * 2003-01-17 2004-08-04 ���ǵ�����ʽ���� 半导体器件及其制造方法
CN1779916A (zh) * 2004-10-26 2006-05-31 三星电子株式会社 制造半导体器件的方法
WO2007067860A2 (en) * 2005-12-06 2007-06-14 Sandisk Corporation Low- resistance void-free contacts for eeprom devices
CN101552240A (zh) * 2008-04-01 2009-10-07 海力士半导体有限公司 半导体器件及其制造方法
KR20140083756A (ko) * 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383760B1 (ko) * 2001-06-26 2003-05-14 주식회사 하이닉스반도체 반도체 소자의 층간 절연막 형성 방법
KR100414947B1 (ko) 2001-06-29 2004-01-16 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
KR20100087915A (ko) * 2009-01-29 2010-08-06 삼성전자주식회사 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
KR101585215B1 (ko) * 2009-09-14 2016-01-22 삼성전자주식회사 사이즈가 구별되는 2종의 콘택 홀을 1회 포토 공정으로 형성하는 반도체 소자의 제조방법
KR20120127009A (ko) 2011-05-13 2012-11-21 에스케이하이닉스 주식회사 반도체장치 제조 방법
KR20130092884A (ko) 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 반도체 소자의 배선 구조체 및 제조 방법
KR20140081547A (ko) 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 스토리지노드 컨택을 갖는 반도체소자의 제조방법
KR102001511B1 (ko) * 2012-12-26 2019-07-19 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR101950349B1 (ko) * 2012-12-26 2019-02-20 에스케이하이닉스 주식회사 보이드 프리 폴리실리콘 갭필 방법 및 그를 이용한 반도체장치 제조 방법
KR101978969B1 (ko) 2013-06-17 2019-05-17 삼성전자주식회사 반도체 소자
KR102014950B1 (ko) 2013-08-26 2019-08-28 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102059863B1 (ko) * 2013-08-30 2019-12-30 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9425200B2 (en) 2013-11-07 2016-08-23 SK Hynix Inc. Semiconductor device including air gaps and method for fabricating the same
KR20150074629A (ko) 2013-12-24 2015-07-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN104752192B (zh) * 2013-12-31 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种在半导体衬底表面制作斜面的方法
JP2016009801A (ja) 2014-06-25 2016-01-18 マイクロン テクノロジー， インク． 半導体装置の製造方法
US9443730B2 (en) 2014-07-18 2016-09-13 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
KR102352245B1 (ko) 2014-11-13 2022-01-18 삼성전자주식회사 반도체 장치 제조 방법
US9530781B2 (en) * 2014-12-22 2016-12-27 Sandisk Technologies Llc Three dimensional NAND memory having improved connection between source line and in-hole channel material as well as reduced damage to in-hole layers
KR102352232B1 (ko) * 2015-06-15 2022-01-17 삼성전자주식회사 콘택 구조체들을 갖는 반도체 소자의 제조 방법
KR102444838B1 (ko) * 2015-06-30 2022-09-22 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102403604B1 (ko) * 2015-08-31 2022-05-30 삼성전자주식회사 에어 스페이서를 갖는 반도체 소자 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518112A (zh) * 2003-01-17 2004-08-04 ���ǵ�����ʽ���� 半导体器件及其制造方法
CN1779916A (zh) * 2004-10-26 2006-05-31 三星电子株式会社 制造半导体器件的方法
WO2007067860A2 (en) * 2005-12-06 2007-06-14 Sandisk Corporation Low- resistance void-free contacts for eeprom devices
EP1958252A2 (en) * 2005-12-06 2008-08-20 SanDisk Corporation Low-resistance void-free contacts for eeprom devices
CN101552240A (zh) * 2008-04-01 2009-10-07 海力士半导体有限公司 半导体器件及其制造方法
KR20140083756A (ko) * 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법

Also Published As

Publication number Publication date
US10559571B2 (en) 2020-02-11
CN108766969A (zh) 2018-11-06
US20180301459A1 (en) 2018-10-18

Similar Documents

Publication Publication Date Title
CN108766969B (zh) 制造半导体存储器装置的方法
KR102427397B1 (ko) 반도체 메모리 장치 및 이의 제조 방법
KR102321868B1 (ko) 반도체 메모리 장치
JP4703669B2 (ja) 半導体記憶装置及びその製造方法
TWI569414B (zh) 半導體裝置及製造其之方法
KR101073073B1 (ko) 수직게이트를 구비한 반도체장치 및 그 제조 방법
JP2008078298A (ja) 半導体装置及びその製造方法
KR101096223B1 (ko) 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 제조 방법
US8623727B2 (en) Method for fabricating semiconductor device with buried gate
CN102222668A (zh) 半导体器件及其形成方法
WO2014185360A1 (ja) 半導体装置の製造方法
TWI517222B (zh) 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置
CN112713147A (zh) 半导体存储器装置及其制造方法
CN113314665A (zh) 半导体存储器装置及其制造方法
WO2014123170A1 (ja) 半導体装置及びその製造方法
JP2010118439A (ja) 半導体記憶装置及びその製造方法
US6576963B2 (en) Semiconductor device having transistor
KR102253144B1 (ko) 반도체 메모리 장치의 제조 방법
KR102290382B1 (ko) 반도체 메모리 장치의 제조 방법
KR100597594B1 (ko) 반도체 소자의 콘택플러그 형성방법
TW201644005A (zh) 半導體元件及其製造方法
JP2528608B2 (ja) 記憶セルの埋込ビット線アレイを形成する方法
US20230209813A1 (en) Method of fabricating a semiconductor device including contact plug and semiconductor device
KR100825814B1 (ko) 콘택 배리어를 구비한 반도체 소자 및 그 제조 방법
KR20080100548A (ko) 반도체 소자의 콘택 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant