CN108630271A - 存储器设备和存储器系统 - Google Patents

Abstract

根据一个实施例，存储器设备包括：存储器单元；读取驱动器，被配置为在针对存储器单元的读取操作时向存储器单元供给读取脉冲；滤波器电路，被配置为从第一信号输出第一频域中的第二信号，该第一信号通过读取脉冲从存储器单元输出；保持电路，被配置为保持第二信号的峰值；以及感测放大器电路，被配置为基于峰值从存储器单元读取数据。

Description

存储器设备和存储器系统

相关申请的交叉引用

本申请基于并要求于2017年3月22日提交的日本专利申请No.2017-056070的优先权的权益，该申请全部内容通过引用并入本文。

技术领域

本文所描述的实施例一般而言涉及存储器设备和存储器系统。

背景技术

近年来，对于主存储器和高速缓存存储器，建议使用电阻变化型存储器作为替代易失性存储器(例如，DRAM或SRAM)的存储器设备。

关于电阻变化型存储器的读取操作，需要执行高速操作并减少读取错误。

附图说明

图1是示出包括根据实施例的存储器设备的存储器系统的配置的示例的框图；

图2是示出根据该实施例的存储器设备的配置的示例的框图；

图3是示出根据该实施例的存储器设备的配置的等效电路图；

图4是示出根据该实施例的存储器设备的存储器元件的示例的图；

图5是示出根据该实施例的存储器设备的基本配置的示例的电路图；

图6是用于解释示出根据该实施例的存储器设备的基本配置的图；

图7是示出根据第一实施例的存储器设备的配置的示例的电路图；

图8是示出根据第一实施例的存储器设备的操作的示例的时序图；

图9是示出根据第二实施例的存储器设备的配置的示例的电路图；

图10是示出根据第二实施例的存储器设备的操作的示例的时序图；以及

图11是示出根据该实施例的存储器设备的修改的电路图。

具体实施方式

一般而言，根据一个实施例，存储器设备包括：存储器单元；读取驱动器，被配置为在针对存储器单元的读取操作时向存储器单元供给读取脉冲；滤波器电路，被配置为从第一信号输出第一频域中的第二信号，该第一信号通过读取脉冲从存储器单元输出；保持电路，被配置为保持第二信号的峰值；以及感测放大器电路，被配置为基于峰值从存储器单元读取数据。

[实施例]

参考图1、2、3、4、5、6、7、8、9、10和11描述根据每个实施例的存储器设备。

在下面的描述中，相同的标号表示具有相同功能和配置的元件。在以下的实施例中，当不区分由具有作为后缀以便区分的数字/字母的标号表示的构成要素(例如，字线WL、位线BL、各种电压和信号等等)时，使用通过省略这些作为后缀的数字/字母的标号。

[A]基本形式

参考图1、2、3、4、5和6描述根据实施例的存储器设备的基本形式。

(1)配置

参考图1、2、3、4和5解释根据实施例的存储器设备的基本形式。

<整体配置>

图1是用于解释根据这个实施例的存储器设备的配置的示例的示意图。

如图1中所示，在存储器系统中设置根据这个实施例的存储器设备1。

存储器系统包括存储器设备1和处理器9。

处理器9执行计算处理。

例如，处理器9包括存储器控制器90、CPU(计算电路)91和内部存储器99。

存储器控制器90使存储器设备1执行各种指令(请求)。例如，响应于来自处理器9的请求，存储器控制器90指示存储器设备1写入数据。响应于来自处理器9的请求，存储器控制器90指示存储器设备1从存储器设备1读取数据。

CPU 91执行各种计算处理。例如，CPU 91将给定的计算处理的结果或程序的一部分作为要写入存储器设备1中的数据传送到存储器控制器90。CPU 91使用从存储器设备1读取的数据执行计算处理。

内部存储器99保持各种信息，诸如存储器设备1的管理表和访问历史。内部存储器99可以暂时保持在存储器控制器90和存储器设备1之间传送的数据。内部存储器99可以暂时保持要用于计算处理的数据和程序、计算处理的结果等。

存储器设备1包括用于保持数据的存储器区域。存储器区域包括存储器单元阵列100。在存储器单元阵列100中设置多个存储器单元MC。

存储器设备1基于来自处理器9(存储器控制器90)的指令执行各种操作，诸如数据写入操作和数据读取操作。

<存储器设备的内部配置>

参考图2描述根据这个实施例的存储器设备的内部配置。

存储器设备1从处理器9接收命令CMD、地址ADR、输入数据DIN以及各种控制信号CNT。存储器设备1将输出数据DOUT发送到存储器控制器90或处理器9。

存储器设备1至少包括存储器单元阵列100、行解码器120、字线驱动器(行控制电路)121、列解码器122、位线驱动器(列控制电路)123、开关电路124、写入电路(写入控制电路)125、读取电路(读取控制电路)126和定序器127。

存储器单元阵列100包括多个存储器单元MC。

行解码器120对包含在地址ADR中的行地址进行解码。

字线驱动器121基于行地址的解码结果来选择存储器单元阵列100的行(例如，字线)。字线驱动器121可以向字线供给预定电压。

列解码器122对包含在地址ADR中的列地址进行解码。

位线驱动器123基于列地址的解码结果来选择存储器单元阵列100的列(例如，位线)。位线驱动器123经由开关电路124连接到存储器单元阵列100。位线驱动器123可以向位线供给预定电压。

开关电路124将写入电路125和读取电路126中的一个连接到存储器单元阵列100和位线驱动器123。这使得MRAM 1执行与命令对应的操作。

在写入操作时，写入电路125向基于地址ADR选择的单元供给用于写入数据的各种电压和电流。例如，数据DIN被供给开关电路124作为要写入存储器单元阵列100中的数据。这使得写入电路125将数据DIN写入存储器单元MC中。写入电路125包括例如写入驱动器/汇集器(sinker)。

在读取操作时，读取电路126向基于地址ADR选择的存储器单元(被选的单元)供给用于读取数据的各种电压或电流。这读取存储在存储器单元MC中的数据。

读取电路126向电阻变化型存储器1的外部输出从存储器单元阵列100读出的数据，作为输出数据DOUT。

读取电路126包括例如读取驱动器和感测放大器电路。稍后将详细描述读取电路126。

定序器127接收命令CMD和各种控制信号CNT。定序器127基于命令CMD和控制信号CNT控制存储器设备1中的相应电路120至126的操作。根据存储器设备1中的操作状态，定序器127可以将控制信号CNT发送到存储器控制器90。

例如，定序器127保持关于写入操作和读取操作的各种信息作为设置信息。

要注意的是，各种信号可以经由与存储器设备1的芯片(封装)分开设置的接口电路供给到存储器设备1中的预定电路，或者从存储器设备1中的输入/输出电路(未示出)供给到相应设备120至127。

例如，根据这个实施例的存储器设备1是电阻变化型存储器。电阻变化型存储器1使用可变电阻元件(电阻变化型存储器元件)作为存储器单元MC中的存储器元件。

<存储器单元阵列的内部配置>

图3是示出根据这个实施例的电阻变化型存储器的存储器单元阵列的内部配置的示例的等效电路图。

如图3中所示，在存储器单元阵列100中设置多条(n条)字线WL(WL<0>、WL<1>、...、WL<n-1>)。在存储器单元阵列100中设置多条(m条)位线BL(BL<0>、BL<1>、...、BL<m-1>)和多条(m条)位线bBL(bBL<0>、bBL<1>、...、bBL<m-1>)。一条位线BL和一条位线bBL形成一个位线对。为了描述清晰，以下可以将位线bBL称为源极线。

多个存储器单元MC以矩阵布置在存储器单元阵列100中。

布置在x方向(行方向)上的多个存储器单元MC连接到公共字线WL。字线WL连接到字线驱动器121。字线驱动器121基于行地址来控制字线WL的电位。由此，由行地址指示的字线WL(行)被选择并激活。

布置在y方向(列方向)上的多个存储器单元MC共同连接到属于一个位线对的两条位线BL和bBL。位线BL和bBL经由开关电路124连接到位线驱动器123。

开关电路124将与列地址对应的位线BL和bBL连接到位线驱动器123。位线驱动器123控制位线BL和bBL的电位。由此，由列地址指示的位线BL和bBL(列)被选择并激活。

开关电路124根据对存储器单元MC请求的操作将所选择的位线BL和bBL连接到写入电路125或读取电路126。

例如，每个存储器单元MC包括一个可变电阻元件400和一个单元晶体管410。可变电阻元件400充当存储器元件。单元晶体管410充当存储器单元MC的选择元件。

可变电阻元件400的一端连接到位线BL。可变电阻元件400的另一端连接到单元晶体管410的一端(源极/漏极之一)。单元晶体管410的另一端(源极/漏极的另一端)连接到位线bBL。字线WL连接到单元晶体管410的栅极。

每个存储器单元MC可以包括两个或更多个可变电阻元件400，并且包括两个或更多个单元晶体管410。

存储器单元阵列100可以具有分层的位线结构。在这种情况下，在存储器单元阵列100中设置多条全局位线。每条位线BL经由对应的开关元件连接到一条全局位线。每条源极线bBL经由对应的开关元件连接到另一条全局位线。全局位线经由开关电路124连接到写入电路125和读取电路126。

当给定量值的电压或电流供给到可变电阻元件400时，可变电阻元件400的电阻状态改变。这允许可变电阻元件400采取多个电阻状态(电阻值)。一个或多个位的数据与可变电阻元件400可以采取的多个电阻状态相关联。以这种方式，可变电阻元件400被用作存储器元件。

可变电阻元件400的电阻状态是否通过电压或电流的供给而改变依赖于可变电阻元件400的类型或特点。

在这个实施例中，电阻变化型存储器1是例如MRAM(磁阻随机存取存储器)。在MRAM1中，使用磁阻效应元件作为可变电阻元件(存储器元件)400。

<存储器元件的基本操作>

参考图4描述作为存储器元件的磁阻效应元件的操作原理。

如图4中所示，磁阻效应元件400至少包括两个磁性层401和402以及非磁性层403。

两个磁性层401和402中的每一个具有磁化。磁性层401的磁化方向是可变的。磁性层402的磁化方向是不变的(固定状态)。

在这个实施例中，其中磁化方向可变的磁性层401在下文中将被称为存储层401，其中磁化方向不变的磁性层402在下文中将被称为参考层402。

要注意的是，在这个实施例中，参考层的磁化方向不变的事实意味着，如果供给用于改变存储层的磁化方向的电流或电压，那么参考层的磁化方向依据所供给的电流或电压保持不变。

在两个磁性层401和402之间设置非磁性层403。非磁性层403充当隧道势垒层403。例如，隧道势垒层403是包含氧化镁的绝缘层。

例如，两个磁性层401和402以及隧道势垒层403形成磁性隧道结。在这个实施例中，包含磁性隧道结的磁阻效应元件400在下文中被称为MTJ元件400。

例如，磁性层401和402具有垂直的磁各向异性。磁性层401和402的磁化方向(易磁化轴)基本上垂直于它们的层表面。磁性层401和402的磁化方向基本上平行于多个层401、402和403的堆叠方向。磁性层401和402的垂直磁各向异性是使用磁性层等的界面磁各向异性等生成的。使用磁性层的垂直磁各向异性的MTJ元件称为垂直磁化型MTJ元件。

MTJ元件(磁阻效应元件)400的电阻状态根据存储层401的磁化方向与参考层402的磁化方向之间的相对关系(磁化对准)而改变。

如果存储层401的磁化方向与参考层402的磁化方向相同，那么MTJ元件400具有第一电阻状态(第一磁化对准状态)。

如果存储层401的磁化方向与参考层402的磁化方向相反，那么MTJ元件400具有第二电阻状态(第二磁化对准状态)。具有第二电阻状态的MTJ元件400的电阻值Rap高于具有第一电阻状态的MTJ元件400的电阻值Rp。

如上所述，MTJ元件400可以根据两个磁性层401和402的磁化对准来采取低电阻状态和高电阻状态之一。

例如，MTJ元件400保持1位数据(“0”数据和“1”数据)。在这种情况下，当MTJ元件400的电阻状态被设置为第一电阻状态时，存储器单元MC被设置在第一数据保持状态中(例如，“0”数据保持状态)。当MTJ元件400的电阻状态被设置为第二电阻状态时，存储器单元MC被设置在第二数据保持状态中(例如，“1”数据保持状态)。

在这个实施例中，MTJ元件400中存储层401的磁化方向与参考层402的磁化方向相同的磁化对准状态在下文中将被称为平行状态(或P状态)。MTJ元件400中存储层401的磁化方向与参考层402的磁化方向相反的磁化对准状态在下文中将被称为反平行状态(或AP状态)。

例如，使用自旋转移(transfer)磁化切换方法将数据写入MTJ元件400中。自旋转移磁化切换方法是一种写入方法，该方法通过在写入电流IW1或IW2在MTJ元件400中流动时生成的自旋扭矩来控制存储层401的磁化方向。

如果MTJ元件400的磁化对准状态从AP状态变为P状态，那么从存储层401流向参考层402的写入电流IW1被供给到MTJ元件400。

在这种情况下，在与参考层402的磁化方向相同的方向上具有自旋的电子的自旋扭矩被施加到存储层401的磁化。

如果存储层401的磁化方向与参考层402的磁化方向相反，那么存储层401的磁化方向被所施加的自旋扭矩设置为与参考层402的磁化方向相同的方向。

因此，MTJ元件400被设置在P状态中。以这种方式，“0”数据被写入存储器单元MC中。

要注意的是，如果在P状态下将写入电流IW1供给到MTJ元件400，那么存储层401的磁化方向保持不变。因此，MTJ元件400维持在P状态中。

如果MTJ元件400的磁化对准状态从P状态变为AP状态，那么从参考层402流向存储层401的写入电流IW2被供给到MTJ元件400。

在这种情况下，在与参考层402的磁化方向相反的方向上具有自旋的电子的自旋扭矩被施加到存储层401的磁化。

如果存储层401的磁化方向与参考层402的磁化方向相同，那么存储层401的磁化方向被所施加的自旋扭矩设置为与参考层402的磁化方向相反的方向。

因此，MTJ元件400被设置在AP状态中。以这种方式，“1”数据被写入存储器单元MC中。

要注意的是，如果在AP状态下写入电流IW2被供给到MTJ元件400，那么存储层401的磁化方向保持不变。因此，MTJ元件400维持在AP状态中。

当从MTJ元件400读取数据(确定MTJ元件400的电阻状态)时，读取电流IRD在MTJ元件400中流动。读取电流IRD的电流值小于存储层401的磁化切换阈值。

基于感测结果(诸如读取电流IRD的电流值、由读取电流IRD造成的给定节点的电位的波动或者由读取电流IRD产生的累积电荷量)来执行数据读取操作。

例如，从处于高电阻状态(AP状态)的MTJ元件400输出的读取电流IRD的电流值小于从处于低电阻状态(P状态)的MTJ元件400输出的读取电流IRD的电流值。

基于电流IRD的波动连同MTJ元件400的电阻状态的差异，确定MTJ元件400中保持的数据。

<读取电路的配置的示例>

图5是用于解释根据这个实施例的MRAM中的读取电路的基本配置的电路图。

图5适当地示出除读取电路126之外在数据读取时还使用的其它电路。为了简单起见，图5示出了从存储器单元阵列100中的多个存储器单元MC中提取的作为操作目标的存储器单元(以下称为被选的单元)。

如图5中所示，在数据读取时，读取驱动器500经由开关元件SW0连接到位线BL。电压VREAD作为驱动电压(电源电压)被供给到读取驱动器500。

在数据读取时，读取驱动器500根据控制信号RD向位线BL供给读取脉冲RP。根据应用于读取操作的数据读取方法，读取脉冲RP可以是电流脉冲或电压脉冲。读取脉冲RP是例如方波(矩形电压脉冲或电流脉冲)。

要注意的是，读取驱动器500可以是位线驱动器123中的部件或读取电路126的部件。

开关元件SW0控制位线BL和读取驱动器500之间的电连接。控制信号SS被用来控制开关元件SW0的接通/断开(ON/OFF)。开关元件SW0基于在读取操作时所选择的地址而被设置为接通(ON)状态。

例如，开关元件SW1连接到位线BL。开关元件SW2连接到源极线SL。开关元件SW1或SW2控制位线BL或源极线SL与向其施加了地电压VSS的端子(互连)之间的连接。向其施加了地电压VSS的端子在下文中将被称为地端子VSS。

控制信号SX被用来控制开关元件SW1的接通/断开。使用控制信号(以下也被称为例如预放电使能信号)PDE来控制开关元件SW2的接通/断开。

分别根据位线BL和源极线SL的充电/放电的控制，开关元件SW1和SW2被设置在接通或断开状态中。

要注意的是，开关元件SW0、SW1和SW2可以是读取电路126的部件或者开关电路124的部件。

例如，电容60A和60B以及电阻65连接到源极线SL。

电容60A和60B中的每一个的一端连接到源极线SL。电容60A和60B中的每一个的另一端连接到地端子VSS。电容60A具有电容值CSL。电容60B具有电容值CSL。

电阻65的一端连接到电容60A的一端。电阻65的另一端连接到电容60B的另一端。电阻65具有电阻值RSL。例如，电容60A和60B是包括在源极线SL中的电容分量(寄生电容)。电阻65是包括在源极线SL中的电阻分量(寄生电阻)。要注意的是，图5仅示出了源极线SL的寄生分量，但是位线BL也包括电阻分量和电容分量。

例如，由来自被选的单元的输出(电压或电流)生成的电荷被累积在电容60A和60B中。源极线SL的电荷波形作为被选的单元的输出信号供给到读取电路126。

开关元件SW3连接在读取电路126和源极线SL之间。开关元件SW3的一端连接到源极线SL的节点ND1。开关元件SW3的另一端连接到读电路126的输入端子(节点NSEN)。控制信号(以下也例如被称为读取使能信号)RE被用来控制开关元件SW3的接通/断开。读取电路126和源极线SL之间的电连接由开关元件SW3的接通/断开控制。

开关元件SW3可以是读取电路126的部件或开关电路124的部件。

读取电路126经由开关元件SW3连接到源极线SL。

在根据这个实施例的MRAM中，读取电路126包括滤波器电路21、保持电路(采样电路)22和感测放大器电路23。

滤波器电路21的输入端子经由节点NSEN和开关元件SW3连接到源极线SL的节点ND1。滤波器电路21的输出端子经由节点NHPF连接到峰保持电路22的输入端子。

保持电路22的输出端子经由节点NHD连接到感测放大器电路23的输入端子。

感测放大器电路23的输出端子连接到用于输出数据DOUT的端子。数据DOUT的输出端子在下文中也被称为数据输出端子DOUT。

控制信号(以下也例如被称为感测使能信号)SE被供给到感测放大器电路23的控制端子。控制信号SE被用来控制感测放大器电路23的操作。

滤波器电路21从输出到源极线SL的被选的单元MC的输出信号中提取给定频率分量的信号(或者从被选的单元MC的输出信号生成的信号)。

例如，滤波器电路21充当高通滤波器。在这种情况下，滤波器电路21通过所供给的信号的高频分量。通过滤波器电路21的信号被供给到后续阶段的电路(在这个示例中是保持电路22)。

充当高通滤波器的滤波器电路21以下也将被称为高通滤波器电路21。存储器单元MC的输出信号和在其上反映存储器单元MC的输出信号的互连(节点)上的信号在下文中也将被称为单元信号。

保持电路22对滤波器电路21的输出信号进行采样，并保持采样值。保持电路22在用于对信号进行采样的时段(采样时段)期间检测滤波器电路21的输出信号的最大值(或最小值)，并保持检测到的值(采样值)。保持电路22将检测到的最大值(或最小值)输出到感测放大器电路23。

在这个实施例中，保持电路22在下文中也将被称为峰保持电路22。

感测放大器电路23基于保持电路22的输出信号确定被选的单元MC中的数据。感测放大器电路23的输出信号作为被选的单元MC中的数据被输出。

要注意的是，感测放大器电路23的内部配置是根据应用于MRAM 1的读取方法(例如，选自DC方法、参考单元方法、自参考方法等的至少一种方法)适当地改变的。

例如，在采用DC方法的读取操作中，感测放大器电路23将保持电路22的输出电压与给定的参考电压(DC电压)进行比较。在这种情况下，来自保持电路22的输出被供给到感测放大器电路23的一个输入端子，并且DC电压被供给到感测放大器电路23的另一个输入端子。

例如，在采用参考单元方法的读取操作中，感测放大器电路23将保持电路22的输出电压与参考单元的输出电压进行比较。在这种情况下，来自保持电路22的输出被供给到感测放大器电路23的一个输入端子，并且参考单元的输出电压被供给到感测放大器电路23的另一个输入端子。

例如，在采用自参考方法的读取操作中，感测放大器电路23将给定的参考数据写入被选的单元之前保持电路22的输出电压与给定的参考数据写入被选的单元之后保持电路22的输出电压进行比较。例如，在向其应用采用自参考方法的读取操作的MRAM的感测放大器电路23中，保持在写入参考数据之前保持电路22的输出电压的电容元件被连接到感测放大器电路23的一个输入端子，并且保持在写入参考数据之后保持电路22的输出电压的电容元件被连接到感测放大器电路23的另一个输入端子。

(2)操作与效果

参考图6描述根据这个实施例的电阻变化型存储器的操作和效果。

在电阻变化型存储器的读取操作时，读取驱动器将读取脉冲供给到位线(或源极线)。读取脉冲是近似于方波的电压脉冲(或电流脉冲)。

当注意读取脉冲的频域时，读取脉冲包括许多频率分量。

在经由被选的单元从读取驱动器到感测放大器电路的路径中，读取脉冲受存储器元件的电阻值和由位线/源极线的寄生分量(寄生电阻和寄生电容)生成的阻抗的影响。

读取脉冲的高频域侧的分量趋于由于读取驱动器和感测放大器电路之间的阻抗的影响而衰减。读取脉冲的衰减将读取脉冲的电压波形形成为其中方波的拐角是钝的形状(其中在每个拐角处形成给定角度的形状或者其中每个拐角变圆的形状)。

在读取脉冲的传播期间衰减的频率分量及其衰减因子趋于依赖于包括在读取脉冲的信号路径上的阻抗中的存储器元件的电阻值而发生很大的改变。

因此，在电阻变化型存储器的读取操作时，如果有可能基于提取出的单元信号的高频分量确定处于低电阻状态下的存储器元件中的读取脉冲的高频分量的量值与处于高电阻状态下的存储器元件中的读取脉冲的高频分量的量值之间的差异，那么电阻变化型存储器可以执行高准确度读取操作。

如上所述，在根据这个实施例的电阻变化型存储器(例如，MRAM)中，读取电路126包括高通滤波器电路21和峰保持电路22。高通滤波器电路21和峰保持电路22连接在读取驱动器500和感测放大器电路23之间。

在这个实施例中，高通滤波器电路21从被选的单元中提取信号的高频分量。

峰保持电路22从高通滤波器电路21检测输出信号的峰值(单元信号的高频分量)，并保持该峰值。峰保持电路22将所保持的峰值作为输出信号输出到感测放大器电路23。因此，包括在单元信号中的高频分量被转换成DC信号。

感测放大器电路23使用来自峰保持电路22的信号确定被选的单元中的数据。

图6是示出在根据这个实施例的电阻变化型存储器的读取动作时来自读取电路中的信号路径上的存储器单元的信号的状态的图。

图6的(a)、(b)和(c)中的每一个示出读取电路126的每个节点中的电压值的时间变化。在图6的(a)、(b)和(c)中，每个图的横坐标表示时间，并且每个图的纵坐标表示电压值。

在图6中，(a)示出了从被选的单元向其输入信号的节点NSEN的电位VSEN的时间变化。在图6中，(b)示出了高通滤波器电路21和峰保持电路22之间的节点NHPF的电位(高通滤波器电路21的输出信号)VHPF的时间变化。在图6中，(c)示出了峰保持电路22和感测放大器电路23之间的节点NHD的电位(峰保持电路22的输出信号)VHD的时间变化。

在图6的(a)、(b)和(c)中，线(波形)X1、X2和X3分别表示当MTJ元件400的磁化对准状态为P状态时相应节点的电位的时间变化。线(波形)Z1、Z2和Z3分别表示当MTJ元件400的磁化对准状态是AP状态时相应节点的电位的时间变化。

在根据这个实施例的MRAM的读取操作时，从读取驱动器500供给的读取脉冲RP使被选的单元MC向源极线SL输出与MTJ元件的电阻状态对应的输出信号(电流或电位)。根据MTJ元件的电阻状态，被选的单元输出与处于P状态的MTJ元件的电阻值Rp对应的波形的信号或者与处于AP状态的MTJ元件的电阻值Rap对应的波形的信号。

如图6的(a)中所示，单元信号(来自被选的单元MC的输出信号或者源极线SL的充电电位)被供给到节点NSEN。

如图6的(a)中的线X1和Z1所示出的，节点NSEN的电位根据被选的单元MC中的MTJ元件400的磁化对准状态(电阻状态)而改变。

当单元信号由处于P状态的MTJ元件400供给时节点NSEN的电位(线X1)高于当单元信号由处于AP状态的MTJ元件400供给时节点NSEN的电位(线Z1)。

由处于P状态的MTJ元件400的单元信号造成的节点NSEN的电位的时间变化比由处于AP状态的MTJ元件400的单元信号造成的节点NSEN的电位的时间变化更尖锐。

要注意的是，在电荷累积型读取方法中，如果被选的单元MC的输出信号被供给到读取电路126，那么在源极线SL(或位线BL)的电容60A和60B中累积的电荷被供给到节点NSEN。与源极线SL的电容60A和60B中累积的电荷量对应的电位反映在节点NSEN的电位上。

在根据这个实施例的电阻变化型存储器的读取电路中，高通滤波器电路21提取在施加读取脉冲时单元信号(例如，位线BL和源极线SL的电荷波形)的高频分量。

当节点NSEN的电位VSEN通过高通滤波器电路21时，只有包含在单元信号中的高频分量通过。这使得高通滤波器电路21输出在高于给定频率的高频域中的信号(电压)。

如图6的(b)中所示，在电荷累积型读取方法中，节点NHPF的电位(高通滤波器电路的输出波形)VHPF具有山形(凸形)波形，其中线(波形)X2和Z2的给定部分(例如，中央部分)高。

例如，节点NHPF的电位VHPF在时间ta具有包括在单元信号中的高频分量的电位的峰值PKx和PKz。

与处于P状态的MTJ元件400对应的节点NHPF的电位(峰值)PKx高于与处于AP状态的MTJ元件400对应的节点NHPF的电位(峰值)PKz。

基于节点NSEN中的高频分量的电位的量值来确定节点NHPF的电位VHPF的峰值PKx和PKz。MTJ元件400的电阻值的量值、位线/源极线的寄生电阻以及位线/源极线的寄生电容反映在单元信号的高频分量的电位上。

不管MTJ元件的磁化对准状态是P状态还是AP状态，位线/源极线的寄生电阻和寄生电容的量值基本上都是恒定的。

因此，峰值PKx和PKz的量值依赖于MTJ元件400的电阻值(磁化对准状态)而改变。

峰保持电路22在节点NHPF中检测(采样)来自被选的单元的信号中所包含的高频分量的峰值(例如，最大电位)PKx和PKz，并且保持峰值PKx和PKz。

如图6的(c)中所示，峰保持电路22向感测放大器电路23输出处于维持所保持的峰值PKx或PKz的状态下的信号，作为输出信号VHD。

利用这种配置，在根据这个实施例的MRAM中，读取电路126可以将来自被选的单元MC的信号中所包含的高频分量的峰值转换成DC信号。

当图6的(a)与(c)相互比较时，波形X3与Z3之间的电位差大于波形X1与Z1之间的电位差。

单元信号的高频分量的DC转换允许这个实施例的MRAM使读取余量(margin)大。

DC转换之后的单元信号中的高频分量的值被输入到感测放大器电路23。

感测放大器电路23在时间tx感测节点NHD的电位VHD。

感测放大器电路23使用感测到的电位VHD来确定被选的单元中的数据。感测放大器电路23基于确定结果输出信号。

来自感测放大器电路23的输出信号DOUT作为从被选的单元MC读取的数据DOUT被传送到存储器控制器90(和处理器9)。

如果使用电阻变化型存储器作为DRAM或SRAM的替代，那么需要执行高速读取操作。

在一般的电阻变化型存储器中，存储器元件的电阻值的变化会增加读取误差并降低读取操作的速度。

例如，基于MTJ元件的特点，MRAM在MTJ元件的高电阻状态与MTJ元件的低电阻状态之间具有低电阻比(MR比)。制造变化连同元件的小型化会使得MRAM难以在维持高速操作的同时确保足够的操作余量。

根据应用于电阻变化型存储器的读取操作的读取方法，可能难以控制信号的感测定时，并且读取余量可能由于感测定时的偏移而减小。

充当根据这个实施例的存储器设备的电阻变化型存储器从来自被选的单元的信号中提取高频分量，并使用提取出的高频分量的峰值将来自被选的单元的信号转换成DC信号。

当单元信号的高频分量被转换成DC值时，根据这个实施例的电阻变化型存储器可以增加包括处于P状态的MTJ元件的存储器单元的输出信号与包括处于AP状态的MTJ元件的存储器单元的输出信号之间的差。根据这个实施例的电阻变化型存储器可以使供给到感测放大器电路的信号具有恒定的值(具有小波动的值)。

这允许根据这个实施例的电阻变化型存储器消除读取电路中来自被选的单元的信号的感测余量和感测定时之间的依赖性。

因此，根据这个实施例的电阻变化型存储器可以降低读取操作的错误率。

在根据这个实施例的电阻变化型存储器中，在保持峰值PKx或PKz之后直到电位饱和的时段短于在通过高通滤波器电路21之前直到位线BL和源极线LS的电位波动饱和的时段。

因此，根据这个实施例的电阻变化型存储器可以在维持高感测余量的同时将信号的感测定时设置在较早的阶段(时间)。

因此，即使经由滤波器电路21和保持电路22将单元信号供给到感测放大器电路23，根据这个实施例的电阻变化型存储器也可以提高读取操作的速度。

如上所述，根据这个实施例的电阻变化型存储器可以扩大读取余量并降低错误率。根据这个实施例的电阻变化型存储器还可以增加读取操作的速度。

因此，根据这个实施例的存储器设备可以改进操作特点。

(B)第一实施例

参考图7和8描述根据第一实施例的存储器设备。

(1)配置示例

参考图7描述根据这个实施例的存储器设备的配置的示例。

图7是用于解释根据这个实施例的存储器设备(例如，电阻变化型存储器，诸如MRAM)中的读取电路的内部配置的示意性电路图。

如图7中所示，在节点NSEN和NHPF之间设置高通滤波器电路21。高通滤波器电路21的输入端子连接到节点NSEN。高通滤波器电路21的输出端子连接到节点NHPF。

高通滤波器电路21包括电容元件210和电阻元件212。

电容元件210的一个端子(一端)连接到开关元件SW3。电容元件210的另一个端子(另一端)连接到电阻元件212的一个端子。电容元件210与信号路径串联地插入在节点NSEN和NHPF之间。

电阻元件212的一个端子连接到节点NHPF。电阻元件212的另一个端子连接到向其施加电压VREF的端子(互连)。电阻元件212的一个端子的电位被设置为固定电位(电压VREF)。向其施加电压VREF的端子在下文中将被称为电压端子VREF。

电容元件210的一个端子充当高通滤波器电路21的输入端子。电容元件210和电阻元件212的连接节点充当高通滤波器电路21的输出端子。

电容元件210具有电容值CHPF。电阻元件212具有电阻值RHPF。

通过高通滤波器电路21的信号(被选的单元的输出信号或者源极线的充电电位)的频带由基于电容元件210的电容值CHPF和电阻元件212的电阻值RHPF的截止频率fc设置。高通滤波器电路21中的截止频率fc由下式(式1)给出：

fc＝1/(2π×RHPF×CHPF)...(式1)

例如，电阻值RHPF被设置为10kΩ，并且电容值CHPF被设置为100fF。在这种情况下，基于等式(式1)，截止频率fc被设置为大约160MHz。

单元信号(例如，电压脉冲)中高于截止频率fc的频率分量通过高通滤波器电路21。单元信号中等于或低于截止频率fc的频率分量被高通滤波器电路21截断。

以这种方式，高通滤波器电路21可以提取单元信号的高频分量。高通滤波器电路21输出频域中高于截止频率fc的信号。

峰保持电路22设置在节点NHPF和节点NHD之间。峰保持电路22的输入端子连接到节点NHPF。峰保持电路22的输出端子连接到节点NHD。

峰保持电路22包括运算放大电路(比较器)221、开关元件222、电容元件223和晶体管224。

运算放大电路221的一个输入端子(反相输入端子)连接到节点NHPF(高通滤波器电路21的输出端子)。运算放大电路221的另一个输入端子(非反相输入端子)连接到节点NHD。运算放大电路221的输出端子连接到节点NGT。

运算放大电路221在供给到非反相输入端子的信号(电压)与供给到反相输入端子的信号之间执行比较(例如，差分放大)。在这个实施例中，滤波器电路21的输出端子NHPF的电压VHPF被供给到运算放大电路221的反相输入端子。节点NHD的电压VHD被供给到运算放大电路221的非反相输入端子。例如，运算放大电路221的输出信号具有基于电压VHD与VHPF之间的差(VHD-VHPF)的值。例如，差值(VHD-VHPF)可以乘以在运算放大电路221中设置的放大因子(Az)。

开关元件222的一个端子连接到节点(电路221的另一个输入端子)NHD。开关元件222的另一个端子连接到电压端子VREF。

控制信号RST被供给到开关元件222的控制端子。控制信号RST被用来控制开关元件222的接通/断开。

开关元件222可以复位节点NHD的电位状态。处于接通状态的开关元件222将节点NHD连接到电压端子VREF。这将节点NHD设置成复位状态。处于复位状态的节点NHD的电位被设置成大约参考电压VREF。可以使用具体的固定电位(例如，0.4V至0.8V)或地电压VSS作为参考电压VREF。

例如，在读操作开始时(或者在读操作结束时)，开关元件222将节点NHD的电位设置成复位状态。

电容元件223的一端连接到节点(电路221的另一个输入端子)NHD。电容元件223的另一端连接到地端子VSS。

电容元件223具有电容值CHD。根据由电容元件223保持的电位，设置节点NHD的电位。

晶体管224的栅极连接到节点(电路221的输出端子)NGT。晶体管224的电流路径的一端(源极/漏极中的一个)连接到向其施加电压VDD的端子(互连)。晶体管224的电流路径的另一端(源极/漏极中的另一个)连接到节点NHD。向其施加电压VDD的端子在下文中将被称为电压端子VDD。

晶体管224根据运算放大电路221的输出信号(节点NGT的电位)操作。

在这个实施例中，晶体管224充当p型场效应晶体管。晶体管224充当电流源。

如果节点NGT的电位处于“L”电平，那么晶体管224导通。如果晶体管224导通，那么节点NHD经由处于接通状态的晶体管224连接到电压端子VDD。如果节点NGT的电位处于“高”(“H”)电平，那么晶体管224关断。如果晶体管224关断，那么节点NHD由于处于断开状态的晶体管224而与电压端子VDD电隔离。

晶体管224通过与节点NGT的电位对应的驱动力向节点NHD输出电流。

电流源(晶体管)224串联连接到电压端子VDD和地端子VSS之间的电容元件223。

峰保持电路22基于从高通滤波器电路21供给的电压(高频电压)的峰值将单元信号的高频分量的电压转换成DC电压。

假设在给定时段(以下也称为采样时段)期间的给定时间节点NHD的电压VHD由电容元件223保持。

电流源(晶体管)224向电容元件223供给与运算放大电路221的输出电位VGT的量值对应的电流。

运算放大电路221将节点NHD的电压VHD与通过高通滤波器电路21的电压VHPF进行比较。

在采样时段期间，如果电压VHPF高于被保持的电压VHD，那么运算放大电路221的输出电压VGT减小。例如，运算放大电路221将具有负电压值的电压VGT输出到p型晶体管224的栅极。因此，p型晶体管224的输出电流增加。

如果满足VHPF>VHD的关系(节点NHD的电位尚未达到单元信号的高频分量的峰值)，那么充当电流源的晶体管224的操作起作用，以增加流入电容元件223的电流。因此，电容元件223被充电。因此，电压VHD的值增加。

在采样时段期间，如果电压VHPF等于或低于被保持的电压VHD，那么运算放大电路221的输出电压VGT上升。例如，运算放大电路221将具有正电压值(或0V)的电压VGT输出到p型晶体管224的栅极。因此，p型晶体管224的输出电流减小。

因此，如果满足VHPF≤HHD的关系(节点NHD的电位已达到单元信号的高频分量的峰值)，那么电流源(晶体管)224的操作起作用，以减小流入电容元件223的电流。因此，电容元件223的充电被抑制。因此，电压VHD的值保持不变。

利用运算放大电路221和电流源224的操作，获得节点NHPF的电位的最大值(峰值)，作为电压VHD。

峰保持电路22向感测放大器电路23输出设置(固定)到所获得的峰值的电压。这基于包括在单元信号中的高频分量的峰值将单元信号改变为DC信号。

如上所述，峰保持电路22可以向感测放大器电路23供给基于单元信号的高频分量(具有高于截止频率的频域的信号)的峰值的DC电压。

感测放大器电路23设置在节点NHD和数据输出端子DOUT之间。感测放大器电路23的一个输入端子连接到节点NHD。

感测放大器电路23使用节点NHD的电压VHD来确定被选的单元MC中的数据。感测放大器电路23将电压VHD与参考值进行比较以确定数据。

如果例如将DC方法应用于MRAM的读取操作，那么感测放大器电路23将电压VHD与采用DC方法的读取操作中的参考电压进行比较。

如果例如将参考单元方法应用于MRAM的读取操作，那么感测放大器电路23将电压VHD与采用参考单元方法的读取操作中来自参考单元的电位进行比较。

如果例如将自参考读取方法应用于MRAM的读取操作，那么感测放大器电路23在采用自参考读取方法的读取操作中将由在被选的单元中写入参考数据(例如，“0”数据)之前的第一次读取获得的节点NHD的电位与由在被选的单元中写入参考数据之后的第二次读取获得的节点NHD的电位进行比较。

感测放大器电路23接收由峰保持电路22保持的峰电位VHD。

峰值被保持之后的峰值保持电路22的输出信号VHD被认为是DC信号(DC电压)。由于DC信号被输入到感测放大器电路23，因此感测放大器电路23可以在任意定时感测并锁存转换成DC信号的单元信号。

(2)操作示例

参考图8描述根据这个实施例的MRAM的操作的示例。

图8是用于解释根据这个实施例的MRAM的读取操作的操作例的时序图。除了图8，图1、2、3、4、5、6和7也适当地被用来解释根据这个实施例的MRAM的读取操作。

如果处理器9请求给定的数据，那么存储器控制器90向MRAM 1发送读取命令和各种控制信号。

基于命令和控制信号，MRAM 1开始从被选的地址ADR读取数据。

在时间t1a，字线驱动器121将被选的字线WL的电位从“L”电平改变为“H”电平。

处于“H”电平的电压(单元晶体管410的接通电压)导通被选的单元MC的单元晶体管410。这激活被选的单元。

要注意的是，在读取操作开始时，节点NSEN的初始电位被设置为电压值V1a。节点NHPF的初始电位被设置为电压值V2a。节点NHD的初始电位被设置为电压值V3a(例如，参考电压VREF或地电压VSS)。

在时间t2a，读取电路126将控制信号RE的信号电平从“L”电平改变为“H”电平。这将开关元件SW3置于接通状态。感测放大器电路23经由处于接通状态的开关元件SW3电连接到源极线SL。

在时间t3a，读取电路126将控制信号RST的信号电平从“L”电平改变为“H”电平。处于“H”电平的信号RST导通开关元件222。

这经由处于接通状态的开关元件222将节点NHD连接到地端子VSS。节点NHD被放电。节点NHD的电位被设置在复位状态(电压VREF或VSS)。

与节点NHD的复位同时，读取电路126将控制信号PDE的信号电平从“L”电平改变为“H”电平。处于“H”电平的信号PDE将开关元件SW2设置在接通状态。

这经由处于接通状态的开关元件222将源极线SL连接到地端子VSS。源极线SL被放电。源极线SL的电位被设置在复位状态。

在时间t4a，读取电路126将控制信号RST的信号电平从“H”电平改变为“L”电平。读取电路126将控制信号PDE的信号电平从“H”电平改变为“L”电平。这使得节点NHD和源极线SL与地端子VSS电隔离。

在时间t5a，读取电路126将控制信号RD的信号电平从“L”电平改变为“H”电平。这激活读取驱动器500。处于“H”电平的信号将开关元件SW0设置在接通状态。

读取驱动器500经由处于接通状态的开关元件SW0将读取脉冲RP输出到位线BL。

从读取驱动器500供给到位线BL的读取脉冲(电压或电流)RP使单元电流流入被选的单元MC。例如，从单元电流生成的电荷被累积在源极线SL的电容60A和60B中。

如上所述，在施加读取电压时节点NSEN的充电波形(被选的单元的输出信号)VSEN在MTJ元件400处于低电阻状态(P状态)的情况(图8中的波形X1)与MTJ元件400处于高电阻状态(AP状态)的情况(图8中的波形Z1)之间是不同的。

电压VSEN被供给到高通滤波器电路21。

高通滤波器电路21使所供给的电压VSEN的、具有高于截止频率fc的频率的高频分量通过。

如由图8中所示的波形X2和Z2所表示的，这反映了单元信号在节点NHPF的电压(电位)VHPF上的高频分量(高于截止频率的频域)的电位。

节点NHPF的电位VHPF被供给到峰保持电路22。

峰保持电路22通过运算放大电路221和电流源224的上述操作来检测电位VHPF的峰值(高频分量的最大值)，并保持检测到的峰值。

峰保持电路22将所保持的峰值输出到节点NHD。这将节点NHD的电位VHD设置到峰值，如由图8中所示的波形X3和Z3所示。以这种方式，基于高频分量的电位的峰值，单元信号被转换成DC电压，并被输出到节点NHD。

要注意的是，如上所述，节点NHPF和NHD中的每一个的电位在MTJ元件处于P状态的情况与MTJ元件处于AP状态的情况之间是不同的。因此，同样在从峰保持电路22输出的信号中，与来自处于P状态的MTJ元件的输出信号对应的峰值不同于与来自处于AP状态的MTJ元件的输出信号对应的峰值。

在时间t6a，读取电路126将控制信号SE的信号电平从“L”电平改变为“H”电平。这激活感测放大器电路23。

感测放大器电路23在信号SE被设置为“H”电平的定时感测并锁存来自峰保持电路22的输出信号(节点NHD的电位)VHD。

感测放大器电路23将感测到的值与参考值(例如，DC电压、参考单元的输出电位、或通过对于被选的单元的第一次读取所获得的电位)进行比较。

将基于比较结果的值(电位)设置为感测放大器电路23的输出信号。

在时间t7a，将MRAM 1的数据输出端子DOUT的信号设置为处于使能状态。感测放大器电路23的输出信号被输出到MRAM 1的外部，作为从被选的单元读取的数据DOUT。

在时间t8a，读取电路126将控制信号RE的信号电平从“H”电平改变为“L”电平。开关元件SW3被处于“L”电平的信号RE设置在断开状态。读取电路126被处于断开状态的开关元件SW3与源极线SL电隔离。

在时间t9a，读取电路126将控制信号SE和RD的信号电平从“H”电平改变为“L”电平。

处于“L”电平的信号SE停用感测放大器电路23。

处于“L”电平的信号RD停用读取驱动器500。停止读取脉冲RP从读取驱动器500到位线BL的供给。

例如，控制信号SS的信号电平被设置为“L”电平。开关元件SW0被设置在断开状态。这将读取驱动器500与位线BL电隔离。

在时间t10a，字线驱动器121将被选的字线WL的电位从“H”电平改变为“L”电平。单元晶体管410被设置在断开状态。这停用被选的单元。

数据DOUT被从MRAM 1传送到存储器控制器90。来自MRAM 1的数据被CPU 91用于计算处理。

如上所述，根据这个实施例的MRAM的读取操作完成。

要注意的是，定序器127可以控制相应信号RE、RST、PDE、SE和RD的信号电平。

(3)总结

在根据作为这个实施例的存储器设备的电阻变化型存储器中，读取电路的高通滤波器电路具有由电容元件和电阻元件设置的截止频率。

高通滤波器电路使来自被选的单元的输出信号的高于截止频率的频率分量(或者在其上反映输出信号的电量)通过。

在根据这个实施例的电阻变化型存储器中，峰保持电路检测来自被选的单元的输出信号的高频分量的峰值，并且基于检测到的峰值生成与来自被选的单元的输出信号对应的DC信号。

在根据这个实施例的电阻变化型存储器中，感测放大器电路使用DC信号确定被选的单元中的数据。感测放大器电路基于确定结果输出数据。

如上所述，根据这个实施例的存储器设备可以通过相对简单的电路来改进读取准确度和读取速度。

因此，根据这个实施例的存储器设备可以改进操作特点。

[C]第二实施例

参考图9和10描述根据第二实施例的存储器设备。

(1)配置示例

参考图9描述作为根据这个实施例的存储器设备的电阻变化型存储器(例如，MRAM)的配置的示例。

图9是用于解释根据这个实施例的MRAM中的读取电路的内部配置的示意性电路图。

在这个实施例中，有源滤波器被用作读取电路中的高通滤波器电路。这允许这个实施例的MRAM扩展读取余量。

如图9中所示，在根据这个实施例的MRAM的读取电路中，有源高通滤波器电路21A包括电容元件213、电阻元件214A和214B以及运算放大电路215。

电容元件213的一个端子连接到开关元件SW3。电容元件213的另一个端子连接到电阻元件214A的一端。

电阻元件214A的另一个端子连接到运算放大电路215的一个输入端子(非反相输入端子)。

电阻元件214B的一个输入端子连接到运算放大电路215的一个输入端子。电阻元件214B的另一个端子连接到运算放大电路215的输出端子。

运算放大电路215的一个输入端子连接到电阻元件214A的另一个端子和电阻元件214B的一个端子。运算放大电路215的另一个输入端子(非反相输入端子)连接到电压端子VREF。

运算放大电路215的输出端子连接到电阻元件214B的另一端和节点NHPF。

电容元件213的一个端子充当有源高通滤波器电路21A的输入端子。

在运算放大电路215的一个输入端子和输出端子之间，电阻元件214B并联连接到运算放大电路215。

电容元件213具有电容值CHPF。电阻元件214A具有电阻值RHPFa。电阻元件214B具有电阻值RHPFb。

有源高通滤波器电路21A中的截止频率fc由下式(式2)给出：

fc＝1/(2π×RHPFa×CHPF)...(式2)

以这种方式，有源高通滤波器电路21A可以提取单元信号的高频分量。有源高通滤波器电路21A输出在高于截止频率fc的高频域中的信号。

通过有源高通滤波器电路21A的信号分量(在这个示例中是节点NSEN中的信号)被放大基于电路21A中的两个电阻元件214A与214B之间的电阻比的放大倍数Amp。放大倍数Amp由下式(式3)给出：

Amp＝-RHPFb/RHPFa...(式3)

以这种方式，有源滤波器被用于单元信号通过的高通滤波器电路21A。

利用这种配置，在根据这个实施例的MRAM中，读取电路126可以放大通过高通滤波器电路21A的高频分量的信号。

因此，在这个实施例中，读取电路126可以增加当MTJ元件400处于高电阻状态时在通过滤波器电路21A之后的信号的峰值与当MTJ元件400处于低电阻状态时在通过滤波器电路21A之后的峰值之间的差。

由于运算放大电路215被用于滤波器电路21A，因此滤波器电路21A的输出信号的极性相对于输入到滤波器电路21A的信号的极性反转。

峰保持电路22A的内部配置被设置为处理极性的反转。

峰保持电路22A包括运算放大电路(比较器)221A、开关元件222A、电容元件223A和晶体管224A。

运算放大电路221A的一个输入端子(反相输入端子)连接到节点NHPF(高通滤波器电路21A的输出端子)。运算放大电路221A的另一个输入端子(非反相输入端子)连接到节点NHD。运算放大电路221A的输出端子连接到节点NGT。

运算放大电路221A将节点NHPF的电位VHPF与节点NHD的电位VHD进行比较。运算放大电路221A向节点NGT输出基于输入电压VHD与VHPF的比较结果的值(例如，差值“VHD-VHPF”)。

开关元件222A的一个端子连接到节点(电路221A的另一个输入端子)NHD。开关元件222A的另一个端子连接到电压端子VREF。控制信号RST被供给到开关元件222A的控制端子。控制信号RST被用来控制开关元件222A的接通/断开。

开关元件222A可以基于控制信号RST来复位节点NHD的电位状态。在这个实施例中，处于复位状态的节点NHD的电位被设置为大约电压VREF。

电容元件223A的一个端子连接到节点(电路221A的另一个输入端子)NHD。电容元件223A的另一个端子连接到电压端子VDD。

电容元件223A具有电容值CHD。节点NHD的电位根据由电容元件223A保持的电位来设置。

晶体管224A的栅极连接到节点(电路221A的输出端子)NGT。晶体管224A的电流路径的一个端子连接到节点NHD。晶体管224A的电流路径的另一个端子连接到地端子VSS。

晶体管224A根据运算放大电路221A的输出信号(节点NGT的电位)被驱动。

晶体管224A充当电流源。

在这个实施例中，晶体管224A充当n型场效应晶体管。充当电流源的晶体管224A从节点NHD到地端子VSS吸入(draw)电流。

如上所述，来自有源高通滤波器电路21A的输出信号VHPF的极性相对于单元信号的极性反转。

因此，在这个实施例中，峰保持电路22A被配置为保持节点NHPF的电位VHPF的最小值。

在根据这个实施例的MRAM的读取电路126中，电压端子VDD、VREF和VSS到峰保持电路22A的部件的连接相对于根据第一实施例的电压端子到峰保持电路22的部件的连接反转。在峰保持电路22A中，n型场效应晶体管224A被用作电路22A中的电流源。

要注意的是，根据这个实施例的峰保持电路22A的操作(功能和动作)与根据第一实施例的峰保持电路22的操作基本相同。

在采样时段期间，如果向峰保持电路22A的输入信号(高通滤波器电路的输出信号)VHPF低于保持状态下的电压VHD，那么运算放大电路221A的输出电压VGT上升。在这种情况下，例如，运算放大电路221A向n型晶体管224A的栅极输出具有正电压值的电压VGT。

如果满足VHPF<VHD的关系(保持电压VHD未达到最小值)，那么充当电流源的晶体管224A进行操作，以增加从电容元件223A流向节点NHD和地端子VSS的电流。因此，电容元件223A被放电。因此，节点NHD的电压VHD减小。

在采样时段期间，如果向峰保持电路22A的输入信号VHPF等于或高于保持状态下的电压VHD，那么运算放大电路221A的输出电位VGT降低。在这种情况下，例如，运算放大电路221A向n型晶体管224A的栅极输出具有负电压值(或0V)的电压VGT。

因此，如果满足VHPF≥VHD的关系(保持电压VHD已经达到最小值)，那么晶体管224A进行操作，以减小从电容元件223A流向节点NHD的电流。因此，电容元件223A的放电被抑制。因此，节点NHD的电位VHD基本保持不变。

利用峰保持电路22A的操作，可以获取电压VHPF的最小电位作为电压VHD。

通过峰保持电路22A的操作被保持的电压VHD作为DC信号被供给到感测放大器电路23。

要注意的是，在这个实施例中，当上述信号的极性反转时，基于来自包含处于AP状态的MTJ元件的被选的单元的单元信号的电压VHD的电压值高于基于来自包含处于P状态的MTJ元件的被选的单元的单元信号的电压VHD的电压值。

(2)操作示例

参考图10描述根据这个实施例的MRAM的操作的示例。

图10是用于解释根据这个实施例的MRAM的操作的示例的时序图。

如图10中所示，在从时间t1b到时间t4b的时段期间，相应信号WL、RE、RST和PDE的信号电平以与图8中从时间t1a到时间t4a的时段期间相应信号的控制基本相同的方式被控制。

在这个实施例中，例如，在读取操作时，节点NSEN的初始电位被设置为电压值V1b(例如，地端子VSS)。节点NHPF的初始电位被设置为电压值V2b。节点NHD的初始电位被设置为电压值V1b(例如，电压值VREF)。

关于节点的电位VSEN、VHPF和VHD，线(波形)X1A、X2A和X3A与MTJ元件400的磁化对准状态为P状态的情况对应。关于节点的电位VSEN、VHPF和VHD，线(波形)Z1A、Z2A和Z3A与MTJ元件400的磁化对准状态为AP状态的情况对应。

在时间t5b，读取电路126将控制信号RD的信号电平从“L”电平改变为“H”电平。处于“H”电平的信号SS被供给到开关元件SW0。

这使得读取驱动器500经由处于接通状态的开关元件SW0将读取脉冲RP供给到位线BL。

在读取电路126中，节点NSEN、NHPF和NHD的电位VNSEN、VNHPF和VNHD根据来自被选的单元的输出信号而发生波动，如由图10中所示的波形X1A、X2A、X3A、Z1A、Z2A和Z3A所示。

在这个实施例中，节点NSEN被来自被选的单元的输出充电。节点NSEN的电位从初始状态下的电位V1b以根据被选的单元中的MTJ元件的电阻状态的趋势上升。相对于已经通过有源高通滤波器电路21A的信号电压，节点NHPF和NHD的电位VHPF和VHD分别从初始状态下的电位V2b和V3b以根据被选的单元中的MTJ元件的电阻状态的趋势降低。

有源高通滤波器电路21A放大节点NSEN中的电压(单元信号)VSEN的高频分量，并将高频分量的放大信号输出到峰保持电路22A。

在峰保持电路22A中，根据电压VHPF和VHD之间的上述量值关系，由运算放大电路221A和电流源224A的操作来控制电容元件223A的放电。这使得峰保持电路22A对节点NHPF的电压VHPF的最小值进行采样。

峰保持电路22A将具有采样峰值(最小值)的信号输出到节点NHD。

这将基于单元信号的高频分量的DC信号供给到感测放大器电路23。

在时间t6b，读取电路126将控制信号SE的信号电平从“L”电平改变为“H”电平。

这使得感测放大器电路23感测并锁存节点NHD的电位。感测放大器电路23将所供给的信号(峰保持电路的输出信号)与参考值进行比较。因此，确定被选的单元中的数据。

如图10中所示，在时间t6b，基于来自包含处于AP状态的MTJ元件的被选的单元的单元信号的电压(波形Z3A)VHD的电压值高于基于来自包含处于P状态的MTJ元件的被选的单元的单元信号的电压(波形Z3A)VHD的电压值。

之后，在从时间t7b到时间t10b的时段期间，信号WL、RE、RST和PDE的信号电平以与用于图8中从时间t7a到t10a的时段期间的信号的控制基本相同的方式被控制。

在时间t7b，数据DOUT被设置在使能状态，并将其输出到存储器控制器90(处理器9)。

在时间t8b，读取电路126通过处于“L”电平的控制信号RE与源极线SL电隔离。

在从时间t9b到时间t10b的时段期间，处于“L”电平的控制信号SE和RD分别停用感测放大器电路23和读取驱动器500。

在时间t10b，被选的字线WL的电位被设置为“L”电平，并且被选的单元被停用。

因此，根据这个实施例的MRAM的读取操作完成。

(3)总结

在根据这个实施例的存储器设备中，使用有源高通滤波器电路作为读取电路的滤波器电路。

利用这种配置，根据这个实施例的存储器设备可以增加来自包含处于低电阻状态的存储器元件的存储器单元的信号(电压值)与来自包含处于高电阻状态的存储器元件的存储器单元的信号之间的差。

因此，根据这个实施例的存储器设备可以增加读取余量。

因此，根据这个实施例的存储器设备还可以改进上述其它实施例的效果。

[D]修改例

参考图11描述根据实施例的存储器设备的修改例。

图11是用于解释根据该实施例的存储器设备(电阻变化型存储器)的修改例的电路图。

如图11中所示，在作为根据修改例的电阻变化型存储器的MRAM的读取电路126中，高通滤波器电路21、峰保持电路22和感测放大器电路23可以设置在位线BL一侧。

高通滤波器电路21连接到位线BL的节点ND1z。

峰保持电路22连接到高通滤波器电路21的输出端子(节点)NHPF。

感测放大器电路23连接到峰保持电路22的输出端子(节点)NHD。

开关元件SW1z连接到位线BL。控制信号PDE连接到开关元件SW1z的控制端子。控制信号PDE被用来控制开关元件SW1z的接通/断开。

开关元件SW2z连接到源极线SL。控制信号SXX连接到开关元件SW2z的控制端子。控制信号SXX被用来控制开关元件SW2z的接通/断开。

例如，读取驱动器500经由开关元件SW0z连接到源极线SL。控制信号SSX连接到开关元件SW0z的控制端子。控制信号SSX被用来控制开关元件SW0z的接通/断开。

位线BL包括电容(例如，寄生电容)60Az和60Bz以及电阻(例如，寄生电阻)65z。电容60Az和60Bz各自具有电容值CBL。电阻65z具有电阻值RBL。

如果读取电路126连接到位线BL，那么读取电路126基于位线BL的电位波动(位线的充电或放电的量值)来确定被选的单元中的数据，并读取该数据。

位线BL的电位改变与被选的单元中的MTJ元件的电阻值对应的波动量。例如，当被选的单元包括处于P状态的MTJ元件时位线的电位的波动量大于当被选的单元包括处于AP状态的MTJ元件时位线的电位的波动量。

高通滤波器电路21基于截止频率fc使位线BL的电位的高频分量通过。

峰保持电路22检测来自高通滤波器电路21的高频分量的电位的峰值(采样时段期间的最大值或最小值)，并保持检测到的值。

峰保持电路22基于所保持的峰值输出DC电压。

感测放大器电路23使用来自峰保持电路22的输出信号来确定被选的单元中的数据。

感测放大器电路23的确定结果作为被选的单元中的数据从MRAM 1输出到存储器控制器90(或处理器9)。

根据上述每个实施例的MRAM中的滤波器电路和峰保持电路的内部配置和操作可以适当地应用于根据修改例的MRAM 1。

即使MRAM具有其中读取电路126中的相应电路21、22和23连接到位线BL的电路配置，如这个修改例中那样，根据这个修改例的MRAM也可以获得与上述每个实施例相同的效果。

[E]其它

在根据这个实施例的充当存储器设备的MRAM中，可以使用平行磁化型MTJ元件作为MTJ元件400。在平行磁化型MTJ元件中，磁性层401和402的磁化方向基本上平行于它们的层表面。在平行磁化型MTJ元件中，相对于磁性层401和402的磁各向异性，使用磁性层的形状磁各向异性，使得磁性层401和402的磁化方向基本上平行于它们的层表面。

根据这个实施例的充当存储器设备的MRAM可以安装在处理器9中。根据这个实施例的MRAM可以被用作存储器控制器90中的存储器或CPU 91中的存储器。

该实施例已经解释了其中使用MRAM作为存储器设备的示例。但是，可以使用除MRAM之外的其它磁存储器(使用磁阻效应元件(例如，MTJ元件)的存储器设备)作为根据这个实施例的存储器设备。

根据这个实施例的存储器设备可以是除MRAM(磁存储器)之外的其它存储器设备。例如，可以将选自ReRAM、PCRAM、离子存储器、DRAM、SRAM和闪速存储器的一种存储器设备应用于根据这个实施例的存储器设备。

虽然已经描述了某些实施例，但这些实施例仅仅是作为示例给出的，而不是意在限制本发明的范围。实际上，本文所描述的新颖实施例可以以各种其它形式来体现；此外，在不背离本发明的精神的情况下，可以对本文所述的实施例的形式进行各种省略、替换和改变。所附权利要求及其等同物意在覆盖落入本发明的范围和精神之内的此类形式或修改。

Claims (18)

1.一种存储器设备，包括：

存储器单元；

读取驱动器，被配置为在针对所述存储器单元的读取操作时向所述存储器单元供给读取脉冲；

滤波器电路，被配置为从第一信号输出第一频域中的第二信号，该第一信号通过所述读取脉冲从所述存储器单元输出；

保持电路，被配置为保持所述第二信号的峰值；以及

感测放大器电路，被配置为基于所述峰值从所述存储器单元读取数据。

2.如权利要求1所述的设备，其中

所述滤波器电路包括高通滤波器电路，

在所述第一信号中所述第一频域高于所述滤波器电路的截止频率。

3.如权利要求2所述的设备，其中所述滤波器电路包括：

第一电容元件，具有电连接到所述存储器单元的第一端子和电连接到所述保持电路的第二端子，以及

电阻元件，具有电连接到所述第二端子的第三端子和电连接到第一电压端子的第四端子。

4.如权利要求1所述的设备，其中

所述滤波器电路包括有源高通滤波器电路，

所述第二信号是在第一信号中具有高于所述滤波器电路的截止频率的第一频域的信号，并且是通过放大所述第一信号的信号电平而获得的。

5.如权利要求4所述的设备，其中所述滤波器电路包括：

电容元件，具有电连接到所述存储器单元的第一端子、以及第二端子；

第一电阻元件，具有电连接到所述第二端子的第三端子、以及第四端子；

运算放大器，具有电连接到所述第四端子的第一输入端子、电连接到第二电压端子的第二输入端子以及连接到所述保持电路的输出端子；以及

第二电阻元件，具有电连接到所述第一输入端子的第五端子和电连接到所述输出端子的第六端子。

6.如权利要求1所述的设备，其中

所述保持电路包括：

运算放大器，具有电连接到所述滤波器电路的第一输出端子的第一输入端子、电连接到第一节点的第二输入端子、以及第二输出端子；

电容元件，具有电连接到所述第一节点的第一端子和电连接到第一电压端子的第二端子；

开关元件，具有电连接到所述第一节点的第三端子和电连接到第二电压端子的第四端子；以及

晶体管，具有电连接到所述运算放大器的所述第二输出端子的栅极、电连接到所述第一节点的第五端子和电连接到第三电压端子的第六端子。

7.如权利要求1所述的设备，其中

所述保持电路基于所述峰值输出DC信号，

所述感测放大器电路使用所述DC信号来读取所述数据。

8.如权利要求1所述的设备，其中所述存储器单元包括可变电阻元件。

9.如权利要求1所述的设备，其中所述存储器单元包括磁阻效应元件。

10.一种存储器系统，包括：

存储器设备，被配置为存储数据；以及

处理器，被配置为向所述存储器设备发送命令以读取所述数据，其中所述存储器设备包括：

存储器单元；

读取驱动器，被配置为在基于命令针对所述存储器单元的读取操作时向所述存储器单元供给读取脉冲；

滤波器电路，被配置为从第一信号输出第一频域中的第二信号，该第一信号通过读取脉冲从所述存储器单元输出；

保持电路，被配置为保持所述第二信号的峰值；以及

感测放大器电路，被配置为基于所述峰值从所述存储器单元读取数据。

11.如权利要求10所述的系统，其中

所述滤波器电路包括高通滤波器电路，

在所述第一信号中所述第一频域高于所述滤波器电路的截止频率。

12.如权利要求11所述的系统，其中所述滤波器电路包括：

第一电容元件，具有电连接到所述存储器单元的第一端子和电连接到所述保持电路的第二端子；以及

电阻元件，具有电连接到所述第二端子的第三端子和电连接到第一电压端子的第四端子。

13.如权利要求10所述的系统，其中

所述滤波器电路包括有源高通滤波器电路，

所述第二信号是在所述第一信号中具有高于所述滤波器电路的截止频率的第一频域的信号，并且是通过放大所述第一信号的信号电平而获得的。

14.如权利要求13所述的系统，其中所述滤波器电路包括：

电容元件，具有电连接到所述存储器单元的第一端子、以及第二端子；

第一电阻元件，具有电连接到所述第二端子的第三端子、以及第四端子；

运算放大器，具有电连接到所述第四端子的第一输入端子、电连接到第二电压端子的第二输入端子和电连接到所述保持电路的输出端子；以及

第二电阻元件，具有电连接到所述第一输入端子的第五端子和电连接到所述输出端子的第六端子。

15.如权利要求10所述的系统，其中

所述保持电路包括：

运算放大器，具有电连接到所述滤波器电路的第一输出端子的第一输入端子、电连接到第一节点的第二输入端子以及第二输出端子；

电容元件，具有连接到所述第一节点的第一端子和连接到第一电压端子的第二端子；

开关元件，具有电连接到所述第一节点的第三端子和电连接到第二电压端子的第四端子；以及

晶体管，具有电连接到所述运算放大器的所述第二输出端子的栅极、电连接到所述第一节点的第五端子和电连接到第三电压端子的第六端子。

16.如权利要求10所述的系统，其中

所述保持电路基于所述峰值输出DC信号，

所述感测放大器电路使用所述DC信号来读取数据。

17.如权利要求10所述的系统，其中所述存储器单元包括可变电阻元件。

18.如权利要求10所述的系统，其中所述存储器单元包括磁阻效应元件。