CN108493114A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN108493114A
CN108493114A CN201810146168.1A CN201810146168A CN108493114A CN 108493114 A CN108493114 A CN 108493114A CN 201810146168 A CN201810146168 A CN 201810146168A CN 108493114 A CN108493114 A CN 108493114A
Authority
CN
China
Prior art keywords
layer
range
semiconductor substrate
drift layer
ohmic contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810146168.1A
Other languages
English (en)
Inventor
永冈达司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN108493114A publication Critical patent/CN108493114A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体装置的制造方法，包括：准备半导体基板的工序，该半导体基板具有欧姆接触层、漂移层及高比电阻层；形成上表面电极的工序，该上表面电极与漂移层及高比电阻层的各上表面接触并且其接触范围的外周缘位于高比电阻层上，该上表面电极至少与所述漂移层进行肖特基接触；及形成下表面电极的工序，该下表面电极与欧姆接触层的下表面进行欧姆接触。在半导体基板中，漂移层位于欧姆接触层的上表面的第一范围上，高比电阻层位于欧姆接触层的上表面的包围第一范围的第二范围上。

Description

半导体装置的制造方法
技术领域
本说明书公开的技术涉及半导体装置的制造方法。
背景技术
日本特开2013-102081号公报公开了一种半导体装置。该半导体装置具备半导体基板、上表面电极及下表面电极。半导体基板具有欧姆接触层、位于欧姆接触层上的漂移层及在漂移层的表层形成的高比电阻层。上表面电极与漂移层进行肖特基接触，下表面电极与欧姆接触层的下表面进行欧姆接触。上表面电极与漂移层及高比电阻层的各上表面接触，其接触范围的外周缘位于高比电阻层上。根据这样的构造，在上表面电极与半导体基板之间的接触范围的外周缘处耗尽层容易延伸，其附近的电场集中得以缓和，由此能改善半导体装置的耐压性。
发明内容
在上述的半导体装置中，高比电阻层仅设置在漂移层的表层。根据这样的构造，在位于欧姆接触层与高比电阻层之间的漂移层中电场分布变得不规则，例如在高比电阻层与漂移层的交界附近可能局部性地产生强电场。本说明书解决该问题，提供一种能进一步提高半导体装置的耐压性的新的构造及其制造方法。
在本说明书公开的半导体装置的构造中，半导体基板具有n型的欧姆接触层、n型的漂移层及n型的高比电阻层，漂移层位于欧姆接触层的上表面的第一范围上，并且载流子浓度比欧姆接触层低，高比电阻层位于欧姆接触层的上表面的包围第一范围的第二范围上，并且载流子浓度比漂移层低。上表面电极与漂移层及高比电阻层的各上表面接触，其接触范围的外周缘位于高比电阻层上，并且，上表面电极至少与漂移层进行肖特基接触。下表面电极与欧姆接触层的下表面进行欧姆接触。
在上述的构造中，高比电阻层不仅存在于漂移层的表层，还延伸至欧姆接触层。根据这样的构造，在高比电阻层的周边，电场分布难以变得不规则，能抑制局部性地产生强电场的情况。由此，半导体装置的耐压性进一步提高。
本说明书还公开上述的半导体装置的制造方法。该制造方法包括：准备半导体基板的工序，该半导体基板具有n型的欧姆接触层、n型的漂移层及n型的高比电阻层，漂移层位于欧姆接触层的上表面的第一范围上，并且载流子浓度比欧姆接触层低，高比电阻层位于欧姆接触层的上表面的包围第一范围的第二范围上，并且载流子浓度比漂移层低；形成上表面电极的工序，该上表面电极与漂移层及高比电阻层的各上表面接触并且其接触范围的外周缘位于高比电阻层上，该上表面电极至少与漂移层进行肖特基接触；及形成下表面电极的工序，该下表面电极与欧姆接触层的下表面进行欧姆接触。根据该制造方法，能够制造出上述的耐压性优异的半导体装置。
附图说明
图1是半导体装置10的俯视图。
图2是图1中的II-II线处的剖视图，示意性地示出半导体装置10的耐压性所涉及的构造。
图3是表示实施例1的半导体装置10的制造方法的流程的流程图。
图4是说明准备半导体基板12的工序(S12)的一个工步的图，示出半导体基板12的最初的状态。
图5是说明准备半导体基板12的工序(S12)的一个工步的图，示出形成有漂移层34的半导体基板12。
图6是说明准备半导体基板12的工序(S12)的一个工步的图，示出将第二范围Y上的漂移层除去后的半导体基板12。
图7是说明准备半导体基板12的工序(S12)的一个工步的图，示出通过外延生长而形成有高比电阻层36的半导体基板12。
图8是说明准备半导体基板12的工序(S12)的一个工步的图，示出将多余的高比电阻层36除去后的半导体基板12。
图9是说明形成绝缘膜20的工序(S14)的一个工步的图，示出在上表面12a的整个区域形成有绝缘膜20的半导体基板12。
图10是说明形成绝缘膜20的工序(S14)的一个工步的图，示出进行了绝缘膜20的图案化的半导体基板12。
图11是说明形成上表面电极14的工序(S16)的一个工步的图，示出在上表面12a的整个区域形成有上表面电极14的半导体基板12。
图12是说明形成上表面电极14的工序(S16)的一个工步的图，示出进行了上表面电极14的图案化的半导体基板12。
图13是说明形成保护膜22的工序(S18)的一个工步的图，示出在上表面12a的整个区域形成有保护膜22的半导体基板12。
图14是说明形成保护膜22的工序(S18)的一个工步的图，示出进行了保护膜22的图案化的半导体基板12。
图15是说明实施例2中的准备半导体基板12的工序(S12)的一个工步的图，示出形成有漂移层34的半导体基板12。
图16是说明实施例2中的准备半导体基板12的工序(S12)的一个工步的图，示出向第二范围Y上的漂移层34进行杂质的离子注入的半导体基板12。
图17是说明实施例2中的准备半导体基板12的工序(S12)的一个工步的图，示出形成有新的漂移层34的半导体基板12。
图18是说明实施例2中的准备半导体基板12的工序(S12)的一个工步的图，示出向第二范围Y上的漂移层34进行杂质的离子注入的半导体基板12。
图19是说明实施例2中的准备半导体基板12的工序(S12)的一个工步的图，示出形成有另一漂移层34的半导体基板12。
图20是说明实施例2中的准备半导体基板12的工序(S12)的一个工步的图，示出向第二范围Y上的漂移层34进行杂质的离子注入的半导体基板12。
具体实施方式
本公开的构造及其的制造方法能够应用于使用了难以形成p型区域的半导体的半导体装置。通常，作为提高半导体装置的耐压性的一个构造，已知有具有p型的保护环区域的保护环构造。然而，在难以形成p型区域的半导体中，也难以采用保护环构造。关于这一点，本公开的构造及制造方法不需要形成p型区域，因此可以说在难以形成p型区域的半导体中是有效的。作为难以形成p型区域的半导体，例如可举出氧化镓(Ga2O3)这样的氧化物半导体。尤其是，以真空能级为基准而导带底比-4.0eV低且价带顶比-6.0eV低的氧化物半导体难以形成p型区域。然而，本公开的构造及其制造方法在例如使用了氮化镓(GaN)这样的其他半导体的半导体装置中也能够应用。
在一个实施方式中，半导体装置的制造方法可以在准备半导体基板的工序与形成上表面电极的工序之间还包括在高比电阻层的上表面中的包围接触范围的范围上形成绝缘膜的工序。这种情况下，在形成上表面电极的工序中，可以将上表面电极的一部分形成在绝缘膜上。根据这样的结构，上表面电极的一部分隔着绝缘膜与高比电阻层对向，通过场板效果而进一步缓和电场集中。即，上表面电极的一部分能够作为场板电极发挥功能。
在上述的实施方式中，绝缘膜的形成可以通过雾化CVD(Chemical VaporDeposition：化学气相沉积)来进行。在雾化CVD中，绝缘膜的材料(例如氧化铝)以雾的状态被运送，因此能够在比较短的时间内形成绝缘膜。
在一个实施方式中，准备半导体基板的工序可以包括：在欧姆接触层的上表面的第一范围及第二范围上通过外延生长来形成漂移层的工序；通过蚀刻将漂移层中的形成在第二范围上的部分除去的工序；及在除去了漂移层后的欧姆接触层的上表面的第二范围上通过外延生长来形成高比电阻层的工序。这种情况下，虽然没有特别的限定，但高比电阻层的外延生长可以通过雾化CVD(Chemical Vapor Deposition：化学气相沉积)来进行。根据雾化CVD，即使在蚀刻后的具有拐角部的非平坦的表面上也能形成没有空孔的外延生长层。
或者，在另一实施方式中，准备半导体基板的工序可以包括：在欧姆接触层的上表面的第一范围及第二范围上通过外延生长来形成漂移层的工序；及向漂移层中的形成在第二范围上的部分进行使载流子浓度减小的杂质的离子注入的工序。由此，漂移层中的形成在第二范围上的部分被变更为高比电阻层。由于漂移层与高比电阻层由相同的外延生长层构成，因此例如能够避免异物混入漂移层与高比电阻层之间。
在上述的实施方式中，在准备半导体基板的工序中，可以反复进行形成漂移层的工序和进行杂质的离子注入的工序。由此，能够将漂移层和高比电阻层形成得比较厚，能够提高半导体装置的耐压性。
以下，关于本发明的代表性且非限定性的具体例，参照附图进行详细说明。该详细说明的意图单纯是向本领域技术人员展示用于实施本发明的优选例的详情，而并非意在限定本发明的范围。而且，以下公开的追加性的特征及发明能够为了提供进一步改善后的半导体装置以及其使用方法及制造方法而与其他的特征或发明相独立地使用或一起使用。
另外，在以下的详细说明中公开的特征或工序的组合并非在最广泛的含义下实施本发明时所必须的，仅是特别为了说明本发明的代表性的具体例而记载。此外，上述及下述的代表性的具体例的各种特征以及独立及从属权利要求所记载的各种特征在提供本发明的追加性的且有用的实施方式时并非必须按照在此记载的具体例那样或者按照列举的顺序那样进行组合。
本说明书和/或权利要求书所记载的全部特征意在与实施例和/或权利要求所记载的特征的结构相独立地作为申请当初的公开以及对于权利要求的特定事项的限定而单独且相互独立地公开。此外，所有与数值范围及组或集合相关的记载意在作为申请当初的公开以及对于权利要求的特定事项的限定而公开其中间的结构。
(实施例1)
参照附图，说明实施例1的半导体装置10及其制造方法。半导体装置10是功率半导体装置的一种，例如在电动汽车、混合动力车、燃料电池车这样的电动车辆中，能够在向驱动车轮的电动机供给电力的电路中采用半导体装置10。需要说明的是，本实施例中说明的技术要素不限定于在此公开的半导体装置10或其制造方法，也能够应用于其他的各种半导体装置或其制造方法。以下，首先说明半导体装置10的结构，接下来说明半导体装置10的制造方法。
如图1、图2所示，半导体装置10具备半导体基板12、上表面电极14、绝缘膜20、保护膜22及下表面电极24。上表面电极14、绝缘膜20及保护膜22设置在半导体基板12的上表面12a上，下表面电极24设置在半导体基板12的下表面12b上。上表面电极14的外周部分14f隔着绝缘膜20与半导体基板12对向，作为场板电极发挥功能。
半导体基板12是n型的半导体基板。虽然没有特别的限定，但本实施例的半导体基板12是氧化镓(Ga2O3)的基板。半导体基板12具备n型的欧姆接触层32、载流子浓度比欧姆接触层32低的漂移层34及载流子浓度比漂移层34低的高比电阻层36。欧姆接触层32位于半导体基板12的下层，向半导体基板12的下表面12b露出。漂移层34及高比电阻层36设置在欧姆接触层32上，向半导体基板12的上表面12a露出。
详细而言，漂移层34设置在欧姆接触层32的上表面32a的第一范围X上，延伸至半导体基板12的上表面12a。高比电阻层36设置在欧姆接触层32的上表面32a的第二范围Y上，延伸至半导体基板12的上表面12a。在俯视时，第一范围X位于半导体基板12的中央部，并且第二范围Y位于半导体基板12的周边部，第一范围X由第二范围Y包围。即，漂移层34由高比电阻层36包围。需要说明的是，在本实施例中，欧姆接触层32的上表面32a在第一范围X与第二范围Y的交界处具有台阶，但是这样的台阶不是一定需要。
上表面电极14在半导体基板12的上表面12a处与漂移层34及高比电阻层36这两者接触，其接触范围S的外周缘位于高比电阻层36上。即，上表面电极14与半导体基板12之间的接触范围S包含漂移层34的上表面34a和高比电阻层36的上表面36a，漂移层34的上表面34a由高比电阻层36的上表面36a包围。上表面电极14至少与漂移层34的上表面34a进行肖特基接触。作为一例，上表面电极14具有肖特基电极16和接触电极18。接触电极18设置在肖特基电极16上，与肖特基电极16电连接。肖特基电极16的材料只要是能与漂移层34进行肖特基接触的导电性材料即可，没有的特别限定，但例如可以是铂(Pt)。另一方面，例如，接触电极18的材料只要是导电性材料即可，没有特别的限定，但例如可以设为金(Au)。或者，接触电极18也可以具有包含钛(Ti)、镍(Ni)、金的各层的层叠构造。
绝缘膜20设置在高比电阻层36上，沿着半导体基板12的周缘呈环状延伸。详细而言，在高比电阻层36的上表面36a中的包围上述的接触范围S的范围T上设置有绝缘膜20。即，绝缘膜20的内周缘20c也是半导体基板12与上表面电极14之间的接触范围S的外周缘。如前所述，作为上表面电极14的外周部分的场板电极14f位于绝缘膜20上，隔着绝缘膜20与半导体基板12对向。详细而言，场板电极14f隔着绝缘膜20与高比电阻层36对向。绝缘膜20的材料只要是具有所希望的绝缘性的材料即可，没有特别的限定，但例如可以是氧化铝(Al2O3)。
保护膜22沿着半导体基板12的周缘呈环状延伸，覆盖包含场板电极14f在内的上表面电极14的外周部分和绝缘膜20。保护膜22的内周缘22c划定使上表面电极14露出的开口。保护膜22的材料只要是绝缘性材料即可，没有特别的限定，但例如可以是聚酰亚胺这样的高分子材料。
下表面电极24在半导体基板12的下表面12b处与欧姆接触层32的下表面32b进行欧姆接触。下表面电极24的材料只要是能与欧姆接触层32进行欧姆接触的材料即可，没有特别的限定。本实施例的下表面电极24与半导体基板12的下表面12b的整个区域相接，但作为其他实施方式，下表面电极24也可以仅与半导体基板12的下表面12b的一部分相接。
通过上述的构造，本实施例的半导体装置10内置有将上表面电极14作为阳极并将下表面电极24作为阴极的肖特基势垒二极管(以下，简称为二极管)。在该二极管中，半导体基板12与上表面电极14之间的接触范围S的外周缘位于高比电阻层36上。由于高比电阻层36与漂移层34相比载流子浓度低，所以在向半导体基板12与上表面电极14之间施加了反向偏压时，在高比电阻层36中耗尽层容易延伸。而且，高比电阻层36延伸至欧姆接触层32。根据这样的构造，与在高比电阻层36与欧姆接触层32之间存在漂移层34的构造相比，在高比电阻层36的附近，电场分布难以变得不规则，能抑制局部性地产生强电场的情况。由此，半导体装置10的耐压性进一步提高。
此外，半导体装置10具有场板电极14f。场板电极14f隔着绝缘膜20与半导体基板12的高比电阻层36对向。根据这样的构造，由于场板效应而耗尽层容易延伸，能进一步缓和接触范围S的外周缘的电场集中。
接下来，说明半导体装置10的制造方法。图3是表示本实施例的制造方法的流程的流程图。首先，在步骤S12中，准备半导体基板12。在该步骤中，虽然没有特别的限定，但顺着图4～图8所示的工步来准备如图8所示的具有欧姆接触层32、漂移层34及高比电阻层36的半导体基板12。在该半导体基板12中，漂移层34位于欧姆接触层32的上表面32a的第一范围X上，高比电阻层36位于欧姆接触层32的上表面32a的包围第一范围X的第二范围Y上。漂移层34及高比电阻层36与欧姆接触层32的上表面32a分别直接相接，在欧姆接触层32与高比电阻层36之间不存在漂移层34。
首先，如图4所示，准备仅具有欧姆接触层32的半导体基板12。如前所述，半导体基板12可以是氧化镓的基板。根据需要而对半导体基板12实施清洗/和或其他处理。接下来，如图5所示，在欧姆接触层32上形成漂移层34。漂移层34形成于欧姆接触层32上的整个区域。即，漂移层34不仅形成在第一范围X上，也形成在第二范围Y上。虽然没有特别的限定，但该漂移层34可以通过氧化镓的外延生长来形成。而且，该外延生长例如可以通过MOCVD(Metal Organic Chemical Vapor Deposition：金属有机气相沉积)或HVPE(HydrideVapor Phase Epitaxy：氢化物气相外延)来进行。或者，漂移层34的外延生长可以通过雾化CVD进行。
接下来，如图6所示，通过蚀刻来除去漂移层34中的形成在第二范围Y上的部分。由此，在第二范围Y中，欧姆接触层32的上表面32a露出。接下来，如图7所示，在欧姆接触层32的上表面32a的第二范围Y上形成高比电阻层36。在该阶段，可以在也包含漂移层34上的半导体基板12的上表面12a的整个区域形成高比电阻层36。高比电阻层36的形成可以通过氧化镓的外延生长形成。虽然没有特别的限定，但该外延生长可以通过雾化CVD来进行。根据雾化CVD，原料(在此为氧化镓)以雾的状态被运送，因此，即使在由于先前的蚀刻而具有台阶的半导体基板12上也能够在短时间内形成没有空孔的外延生长层。
在高比电阻层36的外延生长中，与漂移层34的外延生长相比，例如可以添加铁(Fe)或镁(Mg)作为杂质。通过添加这些杂质，高比电阻层36的载流子浓度变得比漂移层34低，其比电阻上升。需要说明的是，杂质不限定于特定的物质，只要是能使n型的漂移层34的载流子浓度下降的物质即可。或者，也可以仅使添加的n型杂质的浓度下降。接下来，如图8所示，将多余的高比电阻层36除去，实现半导体基板12的上表面12a的平坦化。虽然没有特别的限定，但该平坦化可以通过CMP(Chemical Mechanical Polishing：化学机械研磨)来进行。漂移层34和高比电阻层36在半导体基板12的平坦的上表面12a露出，高比电阻层36包围漂移层34。通过以上所述，准备出具有欧姆接触层32、漂移层34及高比电阻层36的半导体基板12。
返回图3，在步骤S14中，在半导体基板12的上表面12a形成绝缘膜20。虽然没有特别的限定，但绝缘膜20的形成通过图9、图10所示的工步来进行。首先，如图9所示，在半导体基板12的上表面12a的整个区域形成绝缘膜20。即，绝缘膜20形成于先前说明的接触范围S及将其包围的范围T(参照图2)这两者。绝缘膜20的形成例如可以通过雾化CVD来进行。根据雾化CVD，由于绝缘膜20的材料(例如氧化铝)以雾的状态被运送，所以能够在短时间内形成没有空孔的绝缘膜20。接下来，如图10所示，通过蚀刻将位于接触范围S的绝缘膜20的中央部分除去，将绝缘膜20图案化成环状。由此，在绝缘膜20上形成使半导体基板12的漂移层34及高比电阻层36露出的开口。
在图3的步骤S16中，在半导体基板12的上表面12a形成上表面电极14。虽然没有特别的限定，但上表面电极14的形成通过图11、图12所示的工步来进行。首先，如图11所示，在半导体基板12的上表面12a的整个区域形成上表面电极14。即，上表面电极14与漂移层34、高比电阻层36及绝缘膜20接触。如前所述，本实施例的上表面电极14具有肖特基电极16和接触电极18。这种情况下，首先形成肖特基电极16，然后在肖特基电极16上形成接触电极18。作为一例，肖特基电极16的材料可以为铂，接触电极18的材料可以为金。接下来，如图12所示，通过蚀刻将上表面电极14的外周部分除去，将上表面电极14图案化成所希望的形状。上表面电极14的一部分位于绝缘膜20上，成为场板电极14f。
在图3的步骤S18中，在半导体基板12的上表面12a形成保护膜22。虽然没有特别的限定，但保护膜22的形成通过图13、图14所示的工步来进行。首先，如图13所示，在半导体基板12的上表面12a的整个区域形成保护膜22。如前所述，保护膜22的材料是绝缘性材料，例如可以为聚酰亚胺。接下来，如图14所示，通过蚀刻将保护膜22的中央部分除去。由此，将保护膜22图案化成环状，保护膜22的内周缘22c划定使上表面电极14露出的开口。
在图3的步骤S20中，在半导体基板12的下表面12b形成下表面电极24。由此，图1、图2所示的半导体装置10的构造完成。通常，在一片半导体晶圆上同时制造多个半导体装置10，并进行将半导体晶圆分割成多个半导体装置10的切割。
本实施例中说明的半导体装置10的构造及其制造方法并不局限于氧化镓，在使用了其他种类的半导体材料的半导体装置中也能够良好地采用。但是，氧化镓被认为难以形成p型区域，在具有氧化镓的半导体基板12的半导体装置10中，难以采用需要p型的保护环区域的保护环构造。关于这一点，根据本实施例的构造及其制造方法，不需要形成p型区域就能够提高半导体装置10的耐压性。因此，本实施例的构造及其制造方法尤其能够对使用了难以形成p型区域的半导体材料的半导体装置良好地采用。作为这样的半导体材料，可举出以真空能级为基准而导带底(Conduction Band Minimum：CBM)比-4.0eV低且价带顶(Valence Band Maximum：VBM)比-6.0eV低的氧化物半导体。
(实施例2)
参照附图，说明半导体装置10的制造方法的另一实施例。本实施例的制造方法与实施例1中说明的制造方法相比，准备半导体基板12的工序(图3的S12)的工步不同。即，在本实施例中，取代图5～图8所示的工步，通过图15～图20的工步来准备具有欧姆接触层32、漂移层34及高比电阻层36的半导体基板12。其他工序与实施例1是同样的，因此，在此省略再次的说明。
首先，如图15所示，准备仅具有欧姆接触层32的半导体基板12，在欧姆接触层32的上表面32a上形成漂移层34。漂移层34形成于欧姆接触层32上的整个区域。即，不仅在欧姆接触层32的上表面32a的第一范围X，也在第二范围Y上形成漂移层34。如后所述，在本实施例的制造方法中，漂移层34的形成分为多次来实施。因此，该阶段下的漂移层34的厚度比最终所需的漂移层34的厚度薄。虽然没有特别的限定，但该漂移层34可以通过氧化镓的外延生长来形成。而且，该外延生长与实施例1相同，例如可以通过MOCVD、HVPE或雾化CVD来进行。
接下来，如图16所示，向漂移层34中的形成在第二范围Y上的部分进行使载流子浓度减小的杂质的离子注入。图中的多个箭头ION示意性地表示杂质的离子注入。注入的杂质是使n型的漂移层34的载流子浓度减小的杂质，如在实施例1中说明那样，例如是铁或镁。在该离子注入中，可以在位于第一范围X的漂移层34的上表面34a暂时形成抗蚀剂掩模40，以避免向第一范围X上的漂移层34导入杂质。由此，在欧姆接触层32的上表面32a形成位于第一范围X的漂移层34和位于第二范围Y的高比电阻层36。
接下来，如图17所示，在漂移层34及高比电阻层36上形成新的漂移层34。该漂移层34也形成于第一范围X和第二范围Y这两者。然后，如图18所示，向漂移层34中的形成在第二范围Y上的部分进行使载流子浓度减小的杂质的离子注入。在该离子注入中，也可以在位于第一范围X的漂移层34的上表面34a暂时形成抗蚀剂掩模42，以避免向第一范围X上的漂移层34导入杂质。由此，在第一范围X上更厚地形成漂移层34，在第二范围Y上更厚地形成高比电阻层36。
接下来，如图19所示，在漂移层34及高比电阻层36上形成另一漂移层34。该漂移层34也形成于第一范围X和第二范围Y这两者。然后，如图20所示，向漂移层34中的形成在第二范围Y上的部分进行使载流子浓度减小的杂质的离子注入。在该离子注入中，也可以在位于第一范围X的漂移层34的上表面34a暂时形成抗蚀剂掩模44，以避免向第一范围X上的漂移层34导入杂质。由此，在第一范围X上进一步厚地形成漂移层34，在第二范围Y上进一步厚地形成高比电阻层36。在第一范围X上更厚地形成漂移层34，在第二范围Y上更厚地形成高比电阻层36。通过以上的工步，准备出具有欧姆接触层32、漂移层34及高比电阻层36的半导体基板12。
在本实施例的制造方法中，通过反复进行漂移层34的形成和杂质的离子注入来准备半导体基板12。由此，能够使漂移层34和高比电阻层36分别变厚，能够提高半导体装置10的耐压性。需要说明的是，漂移层34的形成和杂质的离子注入的循环的反复次数没有特别的限定。例如，可以根据漂移层34和高比电阻层36所需的厚度来决定反复实施的循环数。需要说明的是，在其他实施方式中，漂移层34的形成和杂质的离子注入也可以分别仅实施各一次，可以不反复进行该循环。

Claims (9)

1.一种制造方法，是半导体装置的制造方法，其中，包括：
准备半导体基板的工序，所述半导体基板具有n型的欧姆接触层、n型的漂移层及n型的高比电阻层，所述漂移层位于所述欧姆接触层的上表面的第一范围上，并且载流子浓度比所述欧姆接触层低，所述高比电阻层位于所述欧姆接触层的所述上表面的包围所述第一范围的第二范围上，并且载流子浓度比所述漂移层低；
形成上表面电极的工序，所述上表面电极与所述漂移层及所述高比电阻层的各上表面接触并且其接触范围的外周缘位于所述高比电阻层上，所述上表面电极至少与所述漂移层进行肖特基接触；及
形成下表面电极的工序，所述下表面电极与所述欧姆接触层的下表面进行欧姆接触。
2.根据权利要求1所述的制造方法，
半导体基板是氧化物半导体的基板，
以真空能级为基准，所述氧化物半导体的导带底比-4.0eV低且价带顶比-6.0eV低。
3.根据权利要求1或2所述的制造方法，
所述半导体基板是氧化镓的基板。
4.根据权利要求1～3中任一项所述的制造方法，
在准备所述半导体基板的工序与形成所述上表面电极的工序之间还包括在所述高比电阻层的上表面中的包围所述接触范围的范围上形成绝缘膜的工序，
在形成所述上表面电极的工序中，将所述上表面电极的一部分形成在所述绝缘膜上。
5.根据权利要求4所述的制造方法，
所述绝缘膜的形成通过雾化CVD来进行。
6.根据权利要求1～5中任一项所述的制造方法，
准备所述半导体基板的工序包括：
在所述欧姆接触层的所述上表面的所述第一范围及所述第二范围上通过外延生长来形成所述漂移层的工序；
通过蚀刻将所述漂移层中的形成在所述第二范围上的部分除去的工序；及
在除去了所述漂移层后的所述欧姆接触层的所述上表面的所述第二范围上通过外延生长来形成所述高比电阻层的工序。
7.根据权利要求6所述的制造方法，
所述高比电阻层的所述外延生长通过雾化CVD来进行。
8.根据权利要求1～5中任一项所述的制造方法，其中，
准备所述半导体基板的工序包括：
在所述欧姆接触层的所述上表面的所述第一范围及所述第二范围上通过外延生长来形成所述漂移层的工序；及
向所述漂移层中的形成在所述第二范围上的部分进行使载流子浓度减小的杂质的离子注入的工序。
9.根据权利要求8所述的制造方法，
在准备所述半导体基板的工序中，反复进行形成所述漂移层的工序和进行所述杂质的离子注入的工序。
CN201810146168.1A 2017-02-23 2018-02-12 半导体装置的制造方法 Pending CN108493114A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-032314 2017-02-23
JP2017032314A JP2018137394A (ja) 2017-02-23 2017-02-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN108493114A true CN108493114A (zh) 2018-09-04

Family

ID=63045822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810146168.1A Pending CN108493114A (zh) 2017-02-23 2018-02-12 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20180240864A1 (zh)
JP (1) JP2018137394A (zh)
CN (1) CN108493114A (zh)
DE (1) DE102018104064A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6558385B2 (ja) 2017-02-23 2019-08-14 トヨタ自動車株式会社 半導体装置の製造方法
JP7212890B2 (ja) * 2019-06-05 2023-01-26 株式会社デンソー 酸化物膜の成膜方法、半導体装置の製造方法、及び、酸化物膜の成膜装置
JP7216371B2 (ja) * 2019-06-05 2023-02-01 株式会社デンソー 酸化物膜の成膜方法、半導体装置の製造方法、及び、酸化物膜の成膜装置
JP7442428B2 (ja) 2020-12-11 2024-03-04 株式会社デンソー 半導体装置の製造方法
TW202315140A (zh) * 2021-06-07 2023-04-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
TW202306179A (zh) * 2021-06-07 2023-02-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646411A (en) * 1968-12-20 1972-02-29 Nippon Electric Co Surface barrier junction diode
US6184563B1 (en) * 1998-07-27 2001-02-06 Ho-Yuan Yu Device structure for providing improved Schottky barrier rectifier
CN102005452A (zh) * 2009-08-31 2011-04-06 万国半导体股份有限公司 高电压半导体器件中的集成肖特基二极管
WO2016071969A1 (ja) * 2014-11-05 2016-05-12 新電元工業株式会社 半導体素子
JP2017139289A (ja) * 2016-02-02 2017-08-10 トヨタ自動車株式会社 ダイオード

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4621708B2 (ja) * 2007-05-24 2011-01-26 株式会社東芝 半導体装置及びその製造方法
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
CN105453272B (zh) * 2013-08-19 2020-08-21 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管元件
EP2942804B1 (en) * 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
KR102358054B1 (ko) * 2014-09-29 2022-02-04 삼성전자주식회사 일회적 프로그램 가능 메모리 셀들을 구비하는 메모리 장치
JP2017139293A (ja) * 2016-02-02 2017-08-10 トヨタ自動車株式会社 ダイオード
JP6558385B2 (ja) * 2017-02-23 2019-08-14 トヨタ自動車株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646411A (en) * 1968-12-20 1972-02-29 Nippon Electric Co Surface barrier junction diode
US6184563B1 (en) * 1998-07-27 2001-02-06 Ho-Yuan Yu Device structure for providing improved Schottky barrier rectifier
CN102005452A (zh) * 2009-08-31 2011-04-06 万国半导体股份有限公司 高电压半导体器件中的集成肖特基二极管
WO2016071969A1 (ja) * 2014-11-05 2016-05-12 新電元工業株式会社 半導体素子
JP2017139289A (ja) * 2016-02-02 2017-08-10 トヨタ自動車株式会社 ダイオード

Also Published As

Publication number Publication date
US20180240864A1 (en) 2018-08-23
JP2018137394A (ja) 2018-08-30
DE102018104064A1 (de) 2018-08-23

Similar Documents

Publication Publication Date Title
CN108493114A (zh) 半导体装置的制造方法
TWI514591B (zh) 垂直氮化鎵肖特基二極體
US8927402B2 (en) Method for forming termination structure for gallium nitride Schottky diode
JP6580267B2 (ja) 半導体装置および半導体装置の製造方法
US9608100B2 (en) High electron mobility transistor and method of manufacturing the same
US8319308B2 (en) Semiconductor device and method for manufacturing of the same
CN108538711B (zh) 用于使用工程化衬底的氮化镓电子器件的方法和系统
EP1705696A2 (en) SiC semiconductor device
TW201338134A (zh) 氮化鎵半導體裝置
US8643065B2 (en) Semiconductor device and method for manufacturing the same
CN108470775A (zh) 半导体装置的制造方法
US7553747B2 (en) Schottky diode having a nitride semiconductor material and method for fabricating the same
JP2008544548A (ja) 非均一なゲートピッチを可能にするために変動する電極幅を有する半導体デバイス及びその製造方法
CN111656498A (zh) 半导体装置及其制造方法
US10854734B1 (en) Manufacturing method of semiconductor device
CN116230535A (zh) 一种防止AlGaN过刻蚀的GaN-HEMT器件的制备方法
CN114078965B (zh) 高电子迁移率晶体管及其制作方法
CN219513047U (zh) 减小高频电流崩塌效应的GaN-HEMT器件
CN114823888A (zh) 高电子迁移率晶体管及其制作方法
US11688800B2 (en) High electron mobility transistor and method for fabricating the same
JP2016058660A (ja) 半導体装置
JP2010050315A (ja) ショットキーバリアダイオード
JP2004022796A (ja) 炭化珪素半導体素子およびその形成方法
CN112928161A (zh) 高电子迁移率晶体管及其制作方法
CN114450804B (zh) 氮化物基半导体电路及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180904