CN114450804B - 氮化物基半导体电路及其制造方法 - Google Patents

氮化物基半导体电路及其制造方法 Download PDF

Info

Publication number
CN114450804B
CN114450804B CN202280000195.2A CN202280000195A CN114450804B CN 114450804 B CN114450804 B CN 114450804B CN 202280000195 A CN202280000195 A CN 202280000195A CN 114450804 B CN114450804 B CN 114450804B
Authority
CN
China
Prior art keywords
nitride
connector
semiconductor substrate
substrate
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202280000195.2A
Other languages
English (en)
Other versions
CN114450804A (zh
Inventor
高吴昊
赵起越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Technology Co Ltd
Original Assignee
Innoscience Suzhou Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Technology Co Ltd filed Critical Innoscience Suzhou Technology Co Ltd
Publication of CN114450804A publication Critical patent/CN114450804A/zh
Application granted granted Critical
Publication of CN114450804B publication Critical patent/CN114450804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供一种氮化物基半导体电路，其包含衬底结构、氮化物基异质结构、连接器以及连接通孔。衬底结构包括第一型半导体衬底以及第二型半导体衬底。第二型半导体衬底嵌入在第一型半导体衬底的一区中。第一型半导体衬底具有第一掺杂剂，且第二型半导体衬底具有第二掺杂剂以在第一型半导体衬底和第二型半导体衬底之间形成pn结。氮化物基异质结构配置在衬底结构上。连接器配置在氮化物基异质结构上。连接通孔包括第一互连件以及第二互连件。第一互连件电连接第一型半导体衬底的第一区至连接器中的一个。第二互连件电连接第二型半导体衬底至连接器中的另一个。

Description

氮化物基半导体电路及其制造方法
技术领域
本公开总体上涉及一种氮化物基半导体电路。更确切地说，本公开涉及一种具有pn结形成于其衬底中的氮化物基半导体电路。
背景技术
近年来，对高电子迁移率晶体管(HEMT)的深入研究已经很普遍，特别是对于高功率开关和高频应用来说。III族氮化物基HEMT利用两种不同带隙材料之间的异质结界面形成量子阱状结构，用于容纳二维电子气体(2DEG)区，满足高功率/高频率装置的需求。除了HEMT之外，具有异质结构的装置的实例进一步包含异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)和调制掺杂的FET(MODFET)。
由于氮化镓(GaN)的特性，GaN基装置可以应用于半桥电路。半桥电路需要上部晶体管和下部晶体管。这些晶体管需要交替接通。然而，当其中一个晶体管接通时，电压泄漏会影响另一个晶体管。因此，需要一种具有晶体管的电子电路，且此晶体管可以在不影响其他晶体管的情况下接通。
发明内容
根据本公开的一个方面，提供一种氮化物基半导体电路。所述氮化物基半导体电路包含：衬底结构、氮化物基异质结构、多个连接器以及多个连接通孔。衬底结构包括第一型半导体衬底以及第二型半导体衬底。第一型半导体衬底具有第一区以及第二区，且第二区相邻第一区。第二型半导体衬底嵌入第一型半导体衬底的第二区。第一型半导体衬底的顶表面和第二型半导体衬底的顶表面实质上共平面。第一型半导体衬底具有第一掺杂剂，且第二型半导体衬底具有第二掺杂剂以在第一型半导体衬底和第二型半导体衬底之间形成pn结。氮化物基异质结构配置在衬底结构上。这些连接器配置在氮化物基异质结构上。这些连接通孔穿过氮化物基异质结构。这些连接通孔包括第一互连件以及第二互连件。第一互连件电连接第一型半导体衬底的第一区至这些连接器中的一个。第二互连件电连接第二型半导体衬底至这些连接器中的另一个。
根据本公开的一个方面，提供一种氮化物基半导体电路。所述氮化物基半导体电路包含：第一型半导体衬底、第二型半导体衬底、氮化物基异质结构、第一漏极连接器、第一源极连接器、第一栅极连接器、第二漏极连接器、第二源极连接器以及第二栅极连接器。第一型半导体衬底具有第一区以及相邻第一区的第二区。第二型半导体衬底嵌入第一型半导体衬底的第二区。第一型半导体衬底的顶表面和第二型半导体衬底的顶表面共平面。第一型半导体衬底具有第一掺杂剂，且第二型半导体衬底具有第二掺杂剂以形成第一型半导体衬底和第二型半导体衬底之间的pn结。氮化物基异质结构同时配置在第一型半导体衬底和第二型半导体衬底上。第一栅极连接器配置在第一漏极连接器和第一源极连接器之间。第二栅极连接器配置在第二漏极连接器和第二源极连接器之间。第一源极连接器和这些半导体衬底中的一个共享相同电压。第二源极连接器和这些半导体衬底中的另一个共享相同电压。第一和第二型半导体衬底的这些电压可以加反向偏压在两者之间的pn结。
根据本公开的一个方面，提供一种氮化物基半导体电路制造方法。所述制造方法包含：提供衬底结构，其中衬底结构包括具有第一掺杂剂的第一型半导体衬底，且第一型半导体衬底具有第一区以及相邻第一区的第二区；且衬底结构包括嵌入第一型半导体衬底的第二区的第二型半导体衬底，其中第一型半导体衬底的顶表面和第二型半导体衬底的顶表面共面，且第一型半导体衬底具有第一掺杂剂，且第二型半导体衬底具有第二掺杂剂以在第一型半导体衬底和第二型半导体衬底之间形成pn结；在衬底结构上形成氮化物基异质结构；在氮化物基异质结构上形成多个连接器；蚀刻穿过氮化物基异质结构；形成多个连接通孔。这些连接通孔包括第一互连件以及第二互连件。第一互连件电连接第一型半导体衬底的第一区至这些连接器中的一个。第二互连件电连接第二型半导体衬底至这些连接器中的另一个。
通过上述配置，氮化物基半导体电路具有带pn结的衬底结构，且可以通过多个连接器施加电压，以便对衬底结构的pn结加偏压，并且可以防止电压泄漏。
附图说明
当结合附图阅读时，根据以下详细描述可以很容易理解本公开的各方面。应注意，各种特征可以不按比例绘制。也就是说，为了讨论清楚起见，各种特征的尺寸可以任意增大或减小。在下文中参考图式更详细地描述本公开的实施例，在图式中：
图1是根据本公开的一些实施例的氮化物基半导体电路的俯视图；
图2是根据图1中的剖切线I1的氮化物基半导体电路的横截面视图；
图3-16是根据本公开的一些实施例的氮化物基半导体电路的制造方法的步骤的横截面视图；
图17是根据本公开的另一实施例的氮化物基半导体电路的俯视图；
图18是根据图17中的剖切线I2的半导体电路的横截面视图；
图19是根据本公开的另一实施例的氮化物基半导体电路的俯视图；
图20是根据图19中的剖切线I3的氮化物基半导体电路的；
图21是根据本公开的另一实施例的氮化物基半导体电路的横截面视图；
图22是根据本公开的一些实施例的氮化物基半导体电路的横截面视图；
图23是根据本公开的一些实施例的氮化物基半导体电路的横截面视图；
图24是根据本公开的一些实施例的氮化物基半导体电路的横截面视图；
图25-28是根据本公开的一些实施例的制造氮化物基半导体电路的步骤的横截面视图；
图29是根据本公开的一些实施例的氮化物基半导体电路的横截面视图；
图30是根据本公开的一些实施例的氮化物基半导体电路的横截面视图；
图31是根据本公开的一些实施例的氮化物基半导体电路的横截面视图；
图32是根据本公开的一些实施例的氮化物基半导体电路的横截面视图；
图33是根据本公开的一些实施例的氮化物基半导体电路的横截面视图；
图34是根据本公开的一些实施例的氮化物基半导体电路的横截面视图；
图35是根据本公开的一些实施例的氮化物基半导体电路的俯视图；
图36是根据图35中的剖切线I4的氮化物基半导体电路的横截面视图；
图37-45是氮化物基半导体电路的制造方法的步骤的横截面视图；
图46是根据本公开的一些实施例的氮化物基半导体电路的俯视图；
图47是根据图46中的剖切线I5的氮化物基半导体电路的横截面视图；
图48是根据本公开的一些实施例的氮化物基半导体电路的俯视图；
图49是根据图48中的剖切线I6的氮化物基半导体电路的横截面视图；且
图50是根据本公开的一些实施例的氮化物基半导体电路的横截面视图。
具体实施方式
在整个附图和详细描述中使用共同参考标号来指示相同或相似的组件。通过结合附图进行的以下详细描述，可以很容易理解本公开的实施例。
相对于某一组件或组件群组或组件或组件群组的某一平面为相关联图中所示的组件的定向指定空间描述，例如“上”、“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“之上”、“之下”等等。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式进行空间布置，前提为本公开的实施例的优点是不会因此布置而有偏差。
此外，应注意，在实际装置中，由于装置制造条件，描绘为近似矩形的各种结构的实际形状可能是弯曲的、具有圆形边缘、具有略微不均匀的厚度等。使用直线和直角只是为了方便表示层和特征。
在以下描述中，半导体电路/装置/裸片/封装及其制造方法等作为优选实例进行阐述。所属领域的技术人员将清楚，可在不脱离本公开的范围和精神的情况下进行包含添加和/或替代在内的修改。可省略特定细节以免使本公开模糊不清；然而，编写本公开是为了使所属领域的技术人员能够在不进行不当实验的情况下实践本文中的教示。
图1是根据本公开的一些实施例的氮化物基半导体电路的俯视图，图2是根据图1中的剖切线I1的氮化物基半导体电路的横截面视图，并且为了清楚起见，在俯视图中省略了氮化物基半导体电路的部分层。氮化物基半导体电路1A包括半导体衬底12、半导体衬底13和氮化物基异质结构14。衬底13配置在衬底12上，且氮化物基异质结构14配置在衬底13上。
在此实施例中，衬底12具有掺杂剂，且衬底13具有掺杂剂。衬底12的掺杂剂不同于衬底13的掺杂剂，且衬底12、13之间形成pn结121。换句话说，衬底12和衬底13之间形成界面，其中pn结121跨所述界面。
例如，半导体衬底12、13可包含硅(Si)。
氮化物基半导体电路1A进一步包括多个连接器15、图案化导电层20、图案化导电层21和多个连接通孔19。连接器15配置在氮化物基异质结构14上，且图案化导电层20、21配置在连接器15上。
连接通孔19穿过氮化物基异质结构14。具体来说，多个孔穿过氮化物基异质结构14，且在氮化物基异质结构14上方的层和在氮化物基异质结构14下方的层之间通过这些孔形成多个连接。
在此实施例中，连接通孔19包括：互连件190和互连件191。互连件190通过图案化导电层21将衬底12电连接到这些连接器15中的一个。互连件191通过图案化导电层21将衬底13电连接到这些连接器15中的另一个。因此，衬底12的电压和衬底13的电压可通过向这些连接器15施加电信号来控制，并且可加偏压于pn结121。
互连件190将这些连接器15中的一组与这些连接器15中的另一组分开。当pn结121被加零偏压或反向偏压时，各组连接器15之间不会出现电压泄漏。
在一些实施例中，这些连接器15和连接通孔19可包含例如但不限于：金属、合金、掺杂半导体材料(例如掺杂结晶硅)、硅化物和氮化物等化合物、其它导体材料或其组合。这些连接器15和连接通孔19的示例性材料可包含例如但不限于：W、Au、Pd、Ta、Co、Ni、Pt、Mo、Ti、AlSi、TiN或其组合。这些连接器15和连接通孔19可以是单层或具有相同或不同组成的单层或多层。在一些实施例中，这些连接器15和连接通孔19与氮化物基异质结构14或衬底12、13形成欧姆接触。欧姆接触可通过向这些连接器15和连接通孔19施加Ti、Al或其它合适的材料来实现。在一些实施例中，这些连接器15和连接通孔19中的每一个由至少一个共形层和导电填充物形成。共形层可包裹导电填充物。共形层的示例性材料例如但不限于Ti、Ta、TiN、Al、Au、AlSi、Ni、Pt或其组合。导电填充物的示例性材料可包含例如但不限于AlSi、AlCu或其组合。
参考图2，连接器15包括源极连接器151、153、漏极连接器150、154和栅极连接器152、155。栅极连接器152位于漏极连接器150和源极连接器151之间，且栅极连接器155位于漏极连接器154和源极连接器153之间。
源极连接器151、漏极连接器150、栅极连接器152及氮化物基异质结构14的一部分是用于构成高电子迁移率晶体管(HEMT)结构1a。源极连接器153、漏极连接器154、栅极连接器155及氮化物基异质结构14的另一部分是用于构成另一HEMT结构1b。HEMT结构1a位于HEMT结构1b旁侧。HEMT结构1a和HEMT结构1b相邻。
在此实施例中，HEMT结构1b的阈值电压不同于HEMT结构1a的阈值电压。具体来说，HEMT结构1b的阈值电压高于HEMT结构1a的阈值电压。因此，在HEMT结构1b开启时，HEMT结构1a不会开启。换句话说，HEMT结构1a、1b不会因为电压尖脉冲或电压泄漏意外接通。
并且，HEMT结构1a连接到HEMT结构1b。具体来说，图案化导电层21将源极连接器151连接到漏极连接器154，任选地，HEMT结构1a和1b可形成半桥电路。
HEMT结构1b的阈值电压高于HEMT结构1a，并且在操作期间，HEMT结构1b不会受到HEMT结构1a的电压的影响。换句话说，HEMT结构1a、1b不会因为电压尖脉冲或电压泄漏意外开启。
此外，栅极连接器152具有栅电极1521和经掺杂氮化物基半导体层1522，且栅极连接器155具有栅电极1551和经掺杂氮化物基半导体层1552。经掺杂氮化物基半导体层1522、1552配置在氮化物基异质结构14上，且栅电极1521配置在经掺杂氮化物基半导体层1522上，栅电极1551配置在经掺杂氮化物基半导体层1552上。因此，这些HEMT结构1a、1b是增强型HEMT。例如，这些经掺杂氮化物基半导体层1522、1552是p型掺杂氮化镓层。在阈值电压较高的情况下，在源极连接器151的电压正在改变时，HEMT结构1b不会意外接通。在HEMT结构1b开启时，HEMT结构1a不会开启。换句话说，HEMT结构1a、1b不会因为电压尖脉冲或电压泄漏意外接通。
一方面，互连件190将漏极连接器150电连接到衬底12，且互连件191将源极连接器151、153电连接到衬底13。pn结121可以通过互连件190、191加偏压。
例如，衬底12具有n型掺杂剂，且衬底13具有p型掺杂剂。衬底12通过互连件190连接到漏极连接器150，且衬底13通过互连件191连接到源极连接器151和源极连接器153。
衬底13具有与源极连接器151或源极连接器153相同的电压。衬底12具有与漏极连接器150相同的电压。因此，n型掺杂衬底12连接到HEMT结构1a的漏极或氮化物基半导体电路1A的Vdd，p型掺杂衬底13连接到HEMT结构1a和1b的源极。pn结121通过衬底12、13的电压加反向偏压，且形成耗尽区，使HEMT结构1a的衬底电压与HEMT结构1b的衬底电压隔离。换句话说，HEMT结构1a的衬底电压和HEMT结构1b的衬底电压可以是不同的。
此外，衬底12具有重掺杂区域120，且互连件190连接到重掺杂区域120。
为了清楚起见，图1仅示出衬底12、重掺杂区域120和衬底上部分的图案化导电层21的俯视图。因此，HEMT结构1a的衬底电压和HEMT结构1b的衬底电压可以通过互连件190恰当地分开。
此外，重掺杂区域120环绕HEMT结构1a在衬底12上的投影1c，但HEMT结构1b在衬底12上的投影1d不被重掺杂区域120环绕。因此，HEMT结构1a的衬底电压与HEMT结构1b的衬底电压隔离。换句话说，衬底12和衬底13形成多个二极管结构，并且被重掺杂区域120环绕的二极管结构与不被重掺杂区域120环绕的二极管结构隔离。
例如，当HEMT结构1a开启且HEMT结构1b关闭时，HEMT结构1a下的衬底12、13之间的pn结121被加零偏压，HEMT结构1b下的pn结121被加反向偏压，且形成耗尽区。在HEMT结构1a下的衬底13的电压正在改变时，HEMT结构1b下的衬底13的电压被隔离。
当HEMT结构1a关闭且HEMT结构1b开启时，HEMT结构1a、1b下的pn结121都被加反向偏压，且耗尽区形成。在HEMT结构1b下的衬底13的电压正在改变时，HEMT结构1a下的衬底13的电压被隔离。
一方面，氮化物基半导体电路1A包括钝化层16，且HEMT结构1b的栅极连接器155被多个钝化层16覆盖，而HEMT结构1a的栅极连接器152被单个钝化层覆盖。
具体来说，氮化物基半导体电路1A包括氧化物层160和氮化物层161。氧化物层160与栅极连接器155接触，且氧化物层160与栅极连接器152隔离。氧化物层160邻接栅极连接器155，且没有氧化物层160与被互连件190环绕的栅极连接器152接触。
换句话说，互连件190配置在重掺杂区域120上，且互连件190环绕氮化物基半导体电路1A中的一区域。漏极连接器150、源极连接器151和栅极连接器152位于被互连件190环绕的区域中，且栅极连接器152上没有氧化物层160。氮化物层161与栅极连接器152接触，且没有其它钝化层与栅极连接器152接触。
例如，在此实施例中，氧化物层160包括二氧化硅，且氧化物层160通过等离子体增强化学气相沉积(PECVD)施加。氮化物层161包括氮化硅，且氮化物层161通过低压化学气相沉积(LPCVD)施加。氧化物层160的氢浓度不同于氮化物层161的氢浓度，且经掺杂氮化物基半导体层1552与氧化物层160直接接触。经掺杂氮化物基半导体层1522、1552是用p型掺杂剂掺杂的，经掺杂氮化物基半导体层1522中镁的激活和经掺杂氮化物基半导体层1552中镁的激活在高温热环境中可为不同的。因此，HEMT结构1a的阈值电压不同于HEMT结构1b的阈值电压。在HEMT结构1b开启时，HEMT结构1a不会开启。换句话说，HEMT结构1a、1b不会因为电压尖脉冲或泄漏电压意外接通。
一方面，氮化物基半导体电路1A进一步包括半导体衬底11。衬底12配置在衬底11上，且这些衬底11、13具有相同类型的掺杂剂。例如，当衬底11、13具有p型掺杂剂且衬底12具有n型掺杂剂时，衬底11-13一起形成p-n-p结构。衬底11和衬底12还形成pn结111。
具体来说，互连件190的底侧位于pn结111和pn结121之间，且互连件191的底侧位于pn结121上方。因此，pn结121可通过互连件190、191加反向偏压或零偏压。
一方面，氮化物基异质结构14包含氮化物基半导体层140和氮化物基半导体层141。
氮化物基半导体层141配置在衬底13上，且氮化物基半导体层140配置在氮化物基半导体层141上。
在此实施例中，氮化物基半导体层140的带隙不同于氮化物基半导体层141的带隙，且在这两者之间形成异质结142。换句话说，氮化物基半导体层140、141之间形成界面，且形成异质结142。氮化物基半导体层140、141之间的界面平行于衬底12、13之间的界面。
例如，氮化物基半导体层140可包括AlGaN，且氮化物基半导体层141可包括GaN。氮化物基半导体层140的带隙大于氮化物基半导体层141的带隙。因此，形成2DEG区143。
一方面，氮化物基半导体电路1A包括层间电介质(ILD)层17和金属间电介质(IMD)层18。ILD层17配置在氮化物基异质结构14上方，且IMD层18配置在ILD层17上。具体来说，ILD层17配置在钝化层16和这些连接器15上。
在此实施例中，互连件190、191均通过ILD层17，且ILD层17覆盖连接器15和氮化物层161的部分。例如，ILD层17可包含氧化硅。
并且，互连件190被IMD层18及图案化导电层20覆盖，且仅有互连件191通过IMD层18。例如，IMD层18可包含氧化硅。
一方面，氮化物基半导体电路1A包括多个通孔22和多个通孔23。通孔22通过ILD层17，且通孔22连接连接器15和图案化导电层20。
通孔23通过IMD层18，且通孔23连接图案化导电层20和图案化导电层21。
通孔22、23可包含钨，但是本公开不限于此。通孔22、23可包含例如但不限于：金属、合金、掺杂半导体材料(例如掺杂结晶硅)、硅化物和氮化物等化合物、其它导体材料或其组合。通孔的示例性材料可包含例如但不限于Ti、AlSi、TiN或其组合。通孔可以是单层或具有相同或不同组成的多层。在一些实施例中，通孔与连接器15或图案化导电层20、21形成欧姆接触。欧姆接触可通过向通孔22、23施加Ti、Al或其它合适的材料来实现。在一些实施例中，通孔22、23中的每一个由至少一个共形层和导电填充物形成。共形层可包裹导电填充物。共形层的示例性材料例如但不限于Ti、Ta、TiN、Al、Au、AlSi、Ni、Pt或其组合。导电填充物的示例性材料可包含例如但不限于AlSi、AlCu或其组合。
一方面，氮化物基半导体电路1A包括钝化层24，且钝化层24覆盖部分图案化导电层21。
钝化层24的示例性材料可包含例如但不限于：SiNx、SiOx、SiON、SiC、SiBN、SiCBN、氧化物、氮化物或其组合。在一些实施例中，钝化层24是多层结构，例如Al2O3/SiN、Al2O3/SiO2、AlN/SiN、AlN/SiO2或其组合的复合电介质层。
图3-16是氮化物基半导体电路1A的制造方法的步骤的横截面视图。参考图3，氮化物基半导体电路1A的制造方法包含：提供具有掺杂剂的半导体衬底12。具体来说，在任选的半导体衬底11上配置衬底12，但是本公开不限于此。在一些实施例中，可以提供衬底12，但无需将其配置在任选的衬底11上。
参考图5，制造方法可包含：配置具有不同于半导体衬底12的掺杂剂的掺杂剂的半导体衬底13。衬底12、13之间形成pn结121。
此外，参考图4，在此实施例中，在配置衬底13的步骤之前，通过掺杂选定类型的离子来形成重掺杂区域120。例如，如果衬底12具有n型掺杂剂，那么重掺杂区域120可通过掺杂n型离子形成，例如借助离子植入来进行。
在一些实施例中，可以配置衬底13，但无需形成重掺杂区域120。
此外，参考图5，衬底11、13可包含p型掺杂剂，而衬底12具有n型掺杂剂，并且衬底11-13形成p-n-p结构(应理解，衬底11和13可替代地包含n型掺杂剂，衬底12包含p型掺杂剂，从而形成n-p-n结构)。
参考图6，在配置衬底13之后，制造方法包含：在半导体衬底13上配置氮化物基异质结构14。
图7-11描绘源电极、栅电极和漏电极及相关联的共形层的形成。这些图将在下文进一步详细论述。
参考图12，在配置氮化物基异质结构14之后，制造方法包含：在氮化物基异质结构14上配置连接器15。连接器15配置在两个相邻区域中。
具体来说，漏极连接器150、栅极连接器152和源极连接器151配置在HEMT结构1a的区域上，且漏极连接器154、栅极连接器155和源极连接器153配置在HEMT结构1b的区域上。HEMT结构1a、1b的区域相邻。
参考图13，在配置连接器15之后，制造方法包含：蚀刻穿过氮化物基异质结构14的部分。蚀刻氮化物基异质结构14中不被连接器15覆盖的部分。蚀刻的开口将暴露衬底12的部分。具体来说，重掺杂区域120通过所述开口暴露。
参考图14，在蚀刻氮化物基异质结构14之后，制造方法包含：配置互连件190；以及配置图案化导电层20。互连件190配置在通过氮化物基异质结构14的蚀刻开口中。部分的图案化导电层20连接到互连件190，且互连件190通过图案化导电层20将衬底12电连接到这些连接器15中的一个。例如，互连件190将衬底12电连接到漏极连接器150。
参考图15，在配置互连件190和图案化导电层20之后，制造方法包含：蚀刻氮化物基异质结构14的另一部分。蚀刻氮化物基异质结构14中不被连接器15覆盖或未填充有互连件190的另一部分。蚀刻的开口将暴露衬底13的部分。
参考图16，在第二次蚀刻氮化物基异质结构14之后，制造方法包含：配置互连件191；以及在氮化物基异质结构14上配置图案化导电层21。互连件191配置在通过氮化物基异质结构14并暴露衬底13的蚀刻开口中。部分图案化导电层21连接到互连件191，且互连件191通过图案化导电层21将衬底13电连接到连接器15中的另一个。例如，互连件191将衬底13电连接到源极连接器151、153。
制造方法在衬底12、13之间形成pn结121，且互连件190、191分别电连接到衬底12、13。pn结121可通过电连接到衬底12、13的连接器15加反向偏压或零偏压，使不同区域的衬底电压可被隔离。
在一些实施例中，互连件190、191电连接到外部电源，且pn结121可通过所述外部电源加反向偏压或零偏压。
参考图3，衬底12可通过外延生长技术配置在衬底11上，且衬底12的掺杂剂可不同于衬底11的掺杂剂。在实施例中，在衬底12上设置衬底13之前，制造方法提供衬底11并在衬底11上生长衬底12，且衬底11的掺杂剂与如图5中所示的衬底13的掺杂剂相同。
参考图4，重掺杂区域120可以通过离子植入形成。例如，n型离子是重掺杂区域120中的植入物。此外，重掺杂区域120在高温下通过离子植入和扩散形成。例如，离子可包含硅、磷、砷和锑。并且，“重掺杂”是指p型或n型掺杂剂的掺杂水平是至少1016cm-3或更大的浓度。
参考图5，衬底13可通过另一外延生长技术设置在衬底12上。在此实施例中，衬底11和衬底12之间的界面及衬底12和衬底13之间的界面是平行的。
参考图6，氮化物基异质结构14配置在衬底13上，且在氮化物基异质结构14上形成经掺杂氮化物基半导体层156。
具体来说，在衬底13上配置氮化物基异质结构14的步骤包含：在衬底13上生长氮化物基半导体层141；以及在氮化物基半导体层141上生长氮化物基半导体层140。这些氮化物基半导体层140、141的带隙不同，且形成异质结142与2DEG区143。
经掺杂氮化物基半导体层156通过外延生长技术形成。换句话说，氮化物基半导体层141、氮化物基半导体层140和经掺杂氮化物基半导体层156分别通过外延生长技术形成。
参考图7，在经掺杂氮化物基半导体层156上通过沉积形成导电层157。导电层157可包含例如但不限于：金属、合金、掺杂半导体材料(例如掺杂结晶硅)、硅化物和氮化物等化合物、其它导体材料或其组合。导电层157的示例性材料可包含例如但不限于Ti、AlSi、TiN或其组合。
在氮化物基半导体电路1A的这一制造方法中，配置这些连接器15的步骤包括：在氮化物基异质结构14上配置栅极连接器152和栅极连接器155。参考图8，蚀刻导电层157和经掺杂氮化物基半导体层156，并且形成这些栅极连接器152、155。栅极连接器152包含栅电极1521和经掺杂氮化物基半导体层1522，且栅极连接器155包含栅电极1551和经掺杂氮化物基半导体层1552。换句话说，制造方法将导电层157和经掺杂氮化物基半导体层156蚀刻为这些栅极连接器152、155。
参考图9，氧化物层160配置在栅极连接器155上。具体来说，氧化物层160覆盖栅极连接器155的栅电极1551的顶表面，且氧化物层160覆盖栅电极1551的侧表面和经掺杂氮化物基半导体层1552的侧表面。此外，氧化物层160覆盖相邻栅极连接器155的部分氮化物基半导体层140。
在氮化物基半导体电路1A的这一制造方法中，在配置栅极连接器152、155之后，配置连接器15的步骤包括：在栅极连接器152、155及氮化物基异质结构14上配置氧化物层；以及蚀刻与栅极连接器152接触的部分氧化物层。在此实施例中，配置氧化物层160的步骤可包含：配置一层氧化物，所述层覆盖氮化物基异质结构14和栅极连接器152、155；利用光致抗蚀剂决定覆盖栅极连接器155的图案；蚀刻所述氧化物层中不被光致抗蚀剂覆盖的其余部分；以及移除栅极连接器155上的光致抗蚀剂。
在此氮化物基半导体电路1A的制造方法中，在蚀刻氧化物层之后，配置连接器15的步骤包括：在栅极连接器152和栅极连接器155及氧化物层160上配置氮化物层161。参考图10，氮化物层161配置在栅极连接器152、155和氮化物基半导体层140上。氮化物层161将氧化物层160包封在栅极连接器155上，并且氧化物层160仅直接接触栅电极1551、经掺杂氮化物基半导体层1552和氮化物层161。栅极连接器152上没有氧化物层160。
在此实施例中，氧化物层160升高了栅极连接器155上的氮化物层161的高度，并且栅极连接器155上的氮化物层161的顶表面高于栅极连接器152上的氮化物层161的顶表面。在栅极连接器155上，氧化物层160和氮化物层161重叠，且氧化物层160和氮化物层161中的氢浓度不同。
参考图11，制造方法蚀刻氮化物层161。形成多个开口162，并且这些开口162暴露氮化物基半导体层140。氮化物层161的蚀刻图案可由光致抗蚀剂决定。
参考图12，制造方法形成漏极连接器150、源极连接器151、漏极连接器154和源极连接器153。漏极连接器150、154及源极连接器151、153包含导电金属并与氮化物基半导体层140形成欧姆接触，并且形成HEMT结构1a和HEMT结构1b。
HEMT结构1a的栅极连接器152上没有氧化物层160，HEMT结构1b的栅极连接器155直接接触氧化物层160。因为氧化物层160和氮化物层161中的氢浓度不同，所以HEMT结构1b的阈值电压高于HEMT结构1a的阈值电压。因此，在HEMT结构1b开启时，HEMT结构1a不会开启。换句话说，HEMT结构1a、1b不会因为电压尖脉冲或电压泄漏意外开启。
参考图13，ILD层17配置在连接器15和氮化物层161上，再蚀刻ILD层。具体来说，首先，蚀刻ILD层17、氮化物层161、氮化物基异质结构14、衬底13及部分的衬底12，并形成开口170。开口170暴露衬底12，并且开口170暴露衬底12的重掺杂区域120。蚀刻ILD层17、氮化物层和氧化物层的其余部分，并形成开口171、172、173。开口171通过ILD层17，并且开口171暴露漏极连接器150、154。开口172通过ILD层17和钝化层16，并且开口172暴露栅极连接器152、155。开口173通过ILD层17，并且开口173暴露源极连接器151、153。此外，制造方法在蚀刻这些开口171、172、173之前在开口170的侧壁上配置了电介质层192。例如，电介质层192可包含氧化物或氮化硅。
参考图14，制造方法在图13中所示的这些开口170、171、172、173中沉积导电材料，形成互连件190和通孔22，并且互连件190连接重掺杂区域120。例如，导电材料可包含钨，但是本公开不限于此。
在互连件190和通孔22形成之后，将图案化导电层20配置在ILD层17上，并且图案化导电层20电连接通孔22和互连件190。一方面，漏极连接器150通过互连件190和图案化导电层20的导电材料电连接到衬底12。
参考图15，制造方法在ILD层17和图案化导电层20上沉积IMD层18。在配置IMD层18之后，第一次蚀刻IMD层18，且蚀刻的开口暴露部分的图案化导电层20。制造方法在开口中配置导电材料，并且形成通孔23。
在通孔23形成之后，制造方法涉及再次蚀刻IMD层18。蚀刻IMD层18、ILD层17、氮化物层161、氮化物基异质结构14及部分的衬底13，并形成开口180。开口180通过氮化物基异质结构14并暴露衬底13。
参考图16，制造方法在图15中所示的开口180中沉积导电材料，并且形成互连件191。此外，图案化导电层21配置在IMD层18上，图案化导电层21电连接通孔23和互连件191。
一方面，源极连接器151和漏极连接器154通过互连件191中的一个电连接到衬底13的被互连件190环绕的区域，且源极连接器153通过互连件191中的另一个电连接到衬底13的另一区域。并且，图案化导电层21将HEMT结构1a连接到HEMT结构1b，且HEMT结构1a、1b可形成半桥电路。
在配置图案化导电层21之后，制造方法形成钝化层24，如图2所示。钝化层24包含电介质材料，且钝化层24仅暴露部分的图案化导电层21用于外部连接。
图17是根据本公开的另一实施例的氮化物基半导体电路的俯视图，图18是根据图17中的剖切线I2的半导体电路的横截面视图，并且为了清楚起见，在俯视图中省略了半导体电路的部分层。具体来说，为了清楚起见，图17仅示出衬底12、重掺杂区域120及衬底上图案化导电层21的部分的俯视图。氮化物基半导体电路1B类似于氮化物基半导体电路1A，并且氮化物基半导体电路1B具有氮化物基异质结构14和连接器15，连接器15配置在氮化物基异质结构14上，关于这些类似组件的详细描述将不再重复。
在此实施例中，氮化物基半导体电路1B包含衬底13和衬底12，衬底13配置在衬底12上，且形成pn结121。例如，衬底12具有p型掺杂剂，衬底13具有n型掺杂剂，且pn结121在这些衬底12、13之间形成。重掺杂区域120通过掺杂某一类型的离子形成。例如，衬底12具有p型掺杂剂，重掺杂区域120通过掺杂p型离子形成。例如，p型离子包含镁。
氮化物基异质结构14配置在衬底13上。氮化物基异质结构14具有氮化物基半导体层140和氮化物基半导体层141，氮化物基半导体层140配置在氮化物基半导体层141上，且形成异质结142与2DEG区143。
连接器15配置在氮化物基异质结构14上，并且连接器15具有漏极连接器150、154、栅极连接器152、155、源极连接器151、153。漏极连接器150、栅极连接器152和源极连接器151配置在HEMT结构1a的区上，漏极连接器154、栅极连接器155和源极连接器153配置在HEMT结构1b的区上。
氮化物基半导体电路1B具有多个连接通孔19，连接通孔19包含互连件190和互连件191。互连件190将衬底12电连接到源极连接器153，且互连件191中的一个将衬底13电连接到源极连接器151和漏极连接器154，互连件191中的另一个将衬底13电连接到源极连接器153。此外，此实施例的互连件190电连接到衬底12的重掺杂区域120。因此，pn结121可通过连接通孔19加反向偏压或零偏压，并且HEMT结构1a的衬底电压不会影响到HEMT结构1b的衬底电压。
在此实施例中，重掺杂区域120环绕HEMT结构1b在衬底12上的投影1d，但HEMT结构1a在衬底12上的投影1c不被重掺杂区域120环绕。因此，HEMT结构1a的衬底电压与HEMT结构1b的衬底电压隔离。换句话说，衬底12和衬底13形成多个二极管结构，并且被重掺杂区域120环绕的二极管结构与不被重掺杂区域120环绕的二极管结构隔离。
例如，当HEMT结构1a开启且HEMT结构1b关闭时，HEMT结构1a下的衬底12、13之间的pn结121被加反向偏压，HEMT结构1b下的衬底12、13之间的pn结121被加零偏压，且耗尽区在HEMT结构1a的衬底12、13中形成。在HEMT结构1a下的衬底13的电压正在改变时，HEMT结构1b下的衬底13的电压被隔离。
当HEMT结构1a关闭且HEMT结构1b开启时，HEMT结构1a下的衬底12、13之间的pn结121被加反向偏压，HEMT结构1b下的衬底12、13之间的pn结121被加零偏压，且耗尽区在HEMT结构1a的衬底12、13中形成。在HEMT结构1b下的衬底13的电压正在改变时，HEMT结构1a下的衬底13的电压被隔离。
换句话说，衬底13与源极连接器151或源极连接器153共享相同电压，衬底12与源极连接器153共享相同电压，且衬底12、13的电压可在它们之间的部分pn结121加反向偏压。
并且，氮化物基半导体电路1B包含覆盖栅极连接器152、155的钝化层16，但是仅栅极连接器155与氧化物层160直接接触。栅极连接器152仅被氮化物层161覆盖。因此，HEMT结构1a、1b的阈值电压不同。HEMT结构1a可以避免在HEMT结构1b开启时开启。换句话说，这些HEMT结构1a、1b不会因为电压尖脉冲或电压泄漏意外开启。
图19是根据本公开的另一实施例的氮化物基半导体电路的俯视图，图20是根据图19中的剖切线I3的氮化物基半导体电路的横截面视图，并且为了清楚起见，在俯视图中省略了半导体电路的部分层。具体来说，图19仅示出衬底12、重掺杂区域120及衬底上部分图案化导电层21的俯视图。氮化物基半导体电路1C类似于氮化物基半导体电路1A，并且氮化物基半导体电路1C具有衬底11-13、氮化物基异质结构14和连接器15，关于这些类似组件的详细描述将不再重复。氮化物基异质结构14配置在衬底13上，且连接器15配置在氮化物基异质结构14上。
在此实施例中，衬底12设置于衬底11上，衬底13设置于衬底12上，且形成pn结121。例如，衬底11具有p型掺杂剂，衬底12具有n型掺杂剂，且衬底13具有p型掺杂剂。衬底11-13形成p-n-p结构，pn结121位于衬底12和衬底13之间，且重掺杂区域120在衬底12上形成。
氮化物基异质结构14配置在衬底13上。氮化物基异质结构14具有氮化物基半导体层140和氮化物基半导体层141，氮化物基半导体层140配置在氮化物基半导体层141上，且形成异质结142与2DEG区143。
连接器15配置在氮化物基异质结构14上，并且连接器15具有漏极连接器150、154、栅极连接器152、155、源极连接器151、153。漏极连接器150、栅极连接器152和源极连接器151配置在HEMT结构1a的区上，漏极连接器154、栅极连接器155和源极连接器153配置在HEMT结构1b的区上。
氮化物基半导体电路1C具有多个连接通孔19，且连接通孔19包含互连件190和互连件191。互连件190将衬底12电连接到漏极连接器150，互连件191中的一个将衬底13电连接到源极连接器151和漏极连接器154，且互连件191中的另一个将衬底13电连接到源极连接器153。此外，此实施例的互连件190电连接到衬底12的重掺杂区域120。因此，pn结121可通过连接通孔19加反向偏压或零偏压，且HEMT结构1a的衬底电压不影响HEMT结构1b的衬底电压。
在此实施例中，重掺杂区域120环绕HEMT结构1a、1b在衬底12上的投影1c、1d。因此，HEMT结构1a的衬底电压与HEMT结构1b的衬底电压隔离。换句话说，衬底12和衬底13形成多个二极管结构，HEMT结构1a、1b下的所有二极管结构都被重掺杂区域120环绕，并且这些二极管结构被分成两个群组。
例如，当HEMT结构1a开启且HEMT结构1b关闭时，HEMT结构1a下的衬底12、13之间的pn结121加零偏压，HEMT结构1b下的衬底12、13之间的pn结121加反向偏压，且耗尽区在HEMT结构1b的衬底12、13中形成。在HEMT结构1a下的衬底13的电压正在改变时，HEMT结构1b下的衬底13的电压被隔离。
当HEMT结构1a关闭且HEMT结构1b开启时，HEMT结构1a、1b下的衬底12、13之间的pn结121均被加反向偏压，且耗尽区在HEMT结构1a、1b的衬底12、13中形成。在HEMT结构1b下的衬底13的电压正在改变时，HEMT结构1a下的衬底13的电压被隔离。
换句话说，衬底12与漏极连接器150共享相同电压，衬底13与源极连接器151或源极连接器153共享相同电压，且衬底12、13的电压可加逆向偏压在它们之间的pn结121。
并且，氮化物基半导体电路1C包含覆盖栅极连接器152、155的钝化层16，但是仅栅极连接器155与氧化物层160直接接触。栅极连接器152仅被氮化物层161覆盖。因此，HEMT结构1a、1b的阈值电压不同。在HEMT结构1b开启时，HEMT结构1a不会开启。换句话说，HEMT结构1a、1b不会因为电压尖脉冲或电压泄漏意外开启。
图21是根据本公开的另一实施例的氮化物基半导体电路的横截面视图。氮化物基半导体电路1D类似于氮化物基半导体电路1C，有关这些类似组件的详细描述将不再重复。这两个电路之间的差别在于：氮化物基半导体电路1C仅具有衬底12和配置在衬底12上的衬底13。并且，互连件190将衬底12的重掺杂区域120电连接到源极连接器153，且互连件191将衬底13电连接到源极连接器151和漏极连接器154。
例如，衬底12具有p型掺杂剂，衬底13具有n型掺杂剂，且源极连接器153接地。因此，HEMT结构1a下的pn结121始终被加反向偏压，且HEMT结构1a、1b的衬底电压单独隔离。
图22是根据本公开的实施例的氮化物基半导体电路的横截面视图。氮化物基半导体电路1E具有氮化物基异质结构14、连接器15、钝化层16和图案化导电层20、21，它们与氮化物基半导体电路1A类似，有关这些类似组件的详细描述将不再重复。
在此实施例中，氮化物基半导体电路1E具有衬底11-13，并且衬底12配置在衬底11上，衬底13配置在衬底12上。重掺杂区域120形成，且重掺杂区域120跨衬底12、13形成。重掺杂区域120从衬底13的顶表面延伸到衬底12的内部。换句话说，衬底12的部分和它上面的衬底13的部分一起形成重掺杂区域120，并且重掺杂区域120在衬底13配置于衬底12上之后形成。
例如，衬底13具有p型掺杂剂，衬底12具有n型掺杂剂，且重掺杂区域120通过植入n型离子形成。因此，衬底13和重掺杂区域120之间形成pn结，且没有电流会在重掺杂区域120和衬底13之间传输。
互连件190电连接到重掺杂区域120，衬底13中的互连件190被衬底13和重掺杂区域120之间的pn结环绕，且来自互连件190的电流可被传输到衬底12且在衬底13中不具有泄漏。
电介质层192配置在其中配置了互连件190的开口的侧壁上。在一些实施例中，互连件190可以直接配置在氮化物基半导体电路1E中且不被电介质层192环绕。
图23是根据本公开的实施例的氮化物基半导体电路的横截面视图。氮化物基半导体电路1F具有氮化物基异质结构14、连接器15、钝化层16和图案化导电层20、21，它们与氮化物基半导体电路1B类似，有关这些类似组件的详细描述将不再重复。
在此实施例中，氮化物基半导体电路1F具有衬底12、13，且衬底13配置在衬底12上。重掺杂区域120形成，且重掺杂区域120跨衬底12、13形成。重掺杂区域120从衬底13的顶表面延伸到衬底12的内部。换句话说，衬底12的部分和它上面的衬底13的部分一起形成重掺杂区域120，并且重掺杂区域120在衬底13配置于衬底12上之后形成。
例如，衬底13具有n型掺杂剂，衬底12具有p型掺杂剂，且重掺杂区域120通过植入p型离子形成。因此，衬底13和重掺杂区域120之间形成pn结，且没有电流会在重掺杂区域120和衬底13之间传输。
互连件190电连接到重掺杂区域120，衬底13中的互连件190被衬底13和重掺杂区域120之间的pn结环绕，且来自互连件190的电流可被传输到衬底12且在衬底13中不具有泄漏。
电介质层192配置在其中配置了互连件190的开口的侧壁上。在一些实施例中，互连件190可以直接配置在氮化物基半导体电路1F中且不被电介质层192环绕。
图24是根据本公开的实施例的氮化物基半导体电路的横截面视图。氮化物基半导体电路1G具有衬底11-13、氮化物基异质结构14、连接器15和图案化导电层20、21，它们与氮化物基半导体电路1A类似，有关这些类似组件的详细描述将不再重复。
在此实施例中，氮化物基半导体电路1G具有钝化层16，且钝化层16包含氧化物层160和氮化物层161。氧化物层160与栅极连接器155接触且与栅极连接器152隔离，氮化物层161与栅极连接器152接触。
具体来说，栅极连接器155具有经掺杂氮化物基半导体层1552和栅电极1551，且栅电极1551配置在经掺杂氮化物基半导体层1552上。氧化物层160覆盖经掺杂氮化物基半导体层1552的侧表面，且经掺杂氮化物基半导体层1552与氧化物层160接触。氧化物层160的顶表面不被氮化物层161覆盖，氮化物层161仅覆盖氧化物层160的侧表面的下部。ILD层17与氧化物层160和氮化物层161接触。因此，HEMT结构1a、1b可具有不同阈值电压。在HEMT结构1b开启时，HEMT结构1a不会开启。换句话说，HEMT结构1a、1b不会因为电压尖脉冲或电压泄漏意外开启。
图25-28是制造氮化物基半导体电路1G的步骤的横截面视图，图25-28示出了氮化物基半导体电路1G的钝化层16的制造方法，制造方法的其余步骤大体上类似于图3-16中所示的在上文详细论述的实施例。
参考图25，衬底12配置在衬底11上，且衬底12具有重掺杂区域120。衬底13配置在衬底12上，且衬底12、13之间形成pn结121。
氮化物基异质结构14配置在衬底13上，且氮化物基异质结构14具有氮化物基半导体层140、141。氮化物基半导体层140、141之间形成异质结142与2DEG区143。
栅极连接器152、155配置在氮化物基异质结构14上，且氮化物层161配置在栅极连接器152、155和氮化物基异质结构14上。例如，氮化物层161可包括氮化硅，氮化物层161可通过LPCVD形成。在此步骤中，栅极连接器152、155均与氮化物层161接触。
参考图26，蚀刻氮化物层161。此步骤蚀刻与栅极连接器155接触的氮化物层，并且暴露栅极连接器155的侧表面和顶表面。此外，开口1610在栅极连接器155周围形成，且开口1610暴露氮化物基半导体层140的顶表面。在此步骤处，蚀刻覆盖了经掺杂氮化物基半导体层1552的表面的氮化物层161。
参考图27，氧化物层160配置在氮化物层161和栅极连接器155上，且氧化物层160填充如图26中所示的开口1610。氧化物层160通过PECVD施加，且氧化物层160与栅极连接器155接触。
参考图28，蚀刻氧化物层160，并且仅留下与栅极连接器155接触的氧化物层160。蚀刻靠近栅极连接器152的氧化物层160。在此实施例中，栅极连接器155仅被氧化物层160覆盖。
氧化物层160的氢浓度不同于氮化物层161的氢浓度，且经掺杂氮化物基半导体层1552与氧化物层160直接接触。经掺杂氮化物基半导体层1522、1552是用p型掺杂剂掺杂的，经掺杂氮化物基半导体层1522中镁的激活和经掺杂氮化物基半导体层1552中镁的激活在暴露于高温热环境时可为不同的。因此，图24中所示的HEMT结构1a的阈值电压不同于HEMT结构1b的阈值电压。在HEMT结构1b开启时，HEMT结构1a不会开启。换句话说，HEMT结构1a、1b不会因为电压尖脉冲或电压泄漏意外开启。
换句话说，在本公开的一些实施例中，氧化物层160可在氮化物层161的沉积之前形成。在本公开的一些其它实施例中，氧化物层160可在氮化物层161的沉积之后形成。
图29是根据本公开的一些实施例的氮化物基半导体电路的横截面视图。氮化物基半导体电路1H具有衬底11-13、氮化物基异质结构14、连接器15、图案化导电层20、21和连接通孔19，它们与氮化物基半导体电路1A类似，有关这些类似组件的详细描述将不再重复。
在此实施例中，蚀刻栅极连接器155上的部分氧化物层160。具体来说，栅极连接器155的栅电极1551的部分侧表面和部分顶表面不被氧化物层160覆盖。经掺杂氮化物基半导体层1552的部分侧表面不被氧化物层160覆盖，且经掺杂氮化物基半导体层1552的侧表面的其余部分与氧化物层160接触。因此，氧化物层160的大小可以减小，且HEMT结构1b的阈值电压和HEMT结构1a的阈值电压不同。例如，HEMT结构1b的阈值电压高于HEMT结构1a的阈值电压，并且在HEMT结构1b接通时HEMT结构1a不会开启。
图30是根据本公开的实施例的氮化物基半导体电路的横截面视图。氮化物基半导体电路1J具有衬底11-13、氮化物基异质结构14、连接器15、图案化导电层20、21和连接通孔19，它们与氮化物基半导体电路1A类似，有关这些类似组件的详细描述将不再重复。
在此实施例中，蚀刻栅极连接器155上的部分氧化物层160。具体来说，栅极连接器155的栅电极1551的顶表面及部分侧表面不被氧化物层160覆盖。经掺杂氮化物基半导体层1552的部分侧表面不被氧化物层160覆盖，且经掺杂氮化物基半导体层1552的侧表面的其余部分与氧化物层160接触。因此，氧化物层160的大小可以减小，且HEMT结构1b的阈值电压和HEMT结构1a的阈值电压不同。例如，HEMT结构1b的阈值电压高于HEMT结构1a的阈值电压，并且在HEMT结构1b接通时HEMT结构1a不会开启。
图31是根据本公开的实施例的氮化物基半导体电路的横截面视图。氮化物基半导体电路1K具有衬底11-13、氮化物基异质结构14、连接器15、图案化导电层20、21和连接通孔19，它们与氮化物基半导体电路1A类似，有关这些类似组件的详细描述将不再重复。
在此实施例中，蚀刻栅极连接器155上的部分氧化物层160。具体来说，栅极连接器155的栅电极1551的侧表面和顶表面不被氧化物层160覆盖。经掺杂氮化物基半导体层1552的部分侧表面不被氧化物层160覆盖，且经掺杂氮化物基半导体层1552的侧表面的其余部分与氧化物层160接触。因此，氧化物层160的大小可以减小，且HEMT结构1b的阈值电压和HEMT结构1a的阈值电压不同。例如，HEMT结构1b的阈值电压高于HEMT结构1a的阈值电压，并且在HEMT结构1b接通时HEMT结构1a不会开启。
图32是根据本公开的一些实施例的氮化物基半导体电路的横截面视图。氮化物基半导体电路1L具有衬底11-13、氮化物基异质结构14、连接器15、图案化导电层20、21和连接通孔19，它们与氮化物基半导体电路1G类似，有关这些类似组件的详细描述将不再重复。
在此实施例中，氧化物层160在氮化物层161的沉积和蚀刻之后配置。蚀刻栅极连接器155上的部分氧化物层160。具体来说，栅极连接器155的栅电极1551的部分顶表面和侧表面不被氧化物层160覆盖。经掺杂氮化物基半导体层1552的部分侧表面不被氧化物层160覆盖，且经掺杂氮化物基半导体层1552的侧表面的其余部分与氧化物层160接触。因此，氧化物层160的大小可以减小，且HEMT结构1b的阈值电压和HEMT结构1a的阈值电压不同。例如，HEMT结构1b的阈值电压高于HEMT结构1a的阈值电压，并且在HEMT结构1b接通时HEMT结构1a不会开启。
图33是根据本公开的一些实施例的氮化物基半导体电路的横截面视图。氮化物基半导体电路1M具有衬底11-13、氮化物基异质结构14、连接器15、图案化导电层20、21和连接通孔19，它们与氮化物基半导体电路1G类似，有关这些类似组件的详细描述将不再重复。
在此实施例中，氧化物层160在氮化物层161的沉积和蚀刻之后配置。蚀刻栅极连接器155上的部分氧化物层160。具体来说，栅极连接器155的栅电极1551的顶表面及部分侧表面不被氧化物层160覆盖。经掺杂氮化物基半导体层1552的部分侧表面不被氧化物层160覆盖，且经掺杂氮化物基半导体层1552的侧表面的其余部分与氧化物层160接触。因此，氧化物层160的大小可以减小，且HEMT结构1b的阈值电压和HEMT结构1a的阈值电压不同。例如，HEMT结构1b的阈值电压高于HEMT结构1a的阈值电压，并且在HEMT结构1b接通时HEMT结构1a不会开启。
图34是根据本公开的一些实施例的氮化物基半导体电路的横截面视图。氮化物基半导体电路1N具有衬底11-13、氮化物基异质结构14、连接器15、图案化导电层20、21和连接通孔19，它们与氮化物基半导体电路1G类似，有关这些类似组件的详细描述将不再重复。
在此实施例中，氧化物层160在氮化物层161的沉积和蚀刻之后配置。蚀刻栅极连接器155上的部分氧化物层160。具体来说，栅电极1551与氧化物层160隔离，且栅极连接器155的栅电极1551的侧表面和顶表面不被氧化物层160覆盖。经掺杂氮化物基半导体层1552的部分侧表面不被氧化物层160覆盖，且经掺杂氮化物基半导体层1552的侧表面的其余部分与氧化物层160接触。因此，氧化物层160的大小可以减小，且HEMT结构1b的阈值电压和HEMT结构1a的阈值电压不同。例如，HEMT结构1b的阈值电压高于HEMT结构1a的阈值电压，并且在HEMT结构1b接通时HEMT结构1a不会开启。
图35是根据本公开的一些实施例的氮化物基半导体电路3A的俯视图，图36是根据图35中的剖切线I4的氮化物基半导体电路3A的横截面视图，并且为了清楚起见，在俯视图中省略了氮化物基半导体电路3A的部分层。图35仅示出衬底结构30和图案化导电层35的俯视图。
氮化物基半导体电路3A包含衬底结构30、氮化物基异质结构31、多个连接器32和多个通孔38。衬底结构30包含半导体衬底300和半导体衬底301。半导体衬底300具有区3a和区3b。区3a与区3b相邻。半导体衬底301嵌入在半导体衬底300的区3b中。半导体衬底300的顶表面3000和半导体衬底301的顶表面3010共平面。半导体衬底300具有掺杂剂，半导体衬底301具有不同于半导体衬底300的掺杂剂的掺杂剂，且半导体衬底300、301之间形成pn结302。例如，半导体衬底300、301可包含硅。
氮化物基异质结构31配置在衬底结构30上，且氮化物基异质结构31配置在半导体衬底300和半导体衬底301两者上。连接器32配置在氮化物基异质结构31上。连接通孔38穿过氮化物基异质结构31。连接通孔38包含互连件380和互连件381。互连件380将半导体衬底300的区3a电连接到连接器32中的一个，且互连件381将半导体衬底301电连接到连接器32中的另一个。
在一些实施例中，连接器32和连接通孔38可包含例如但不限于：金属、合金、掺杂半导体材料(例如掺杂结晶硅)、硅化物和氮化物等化合物、其它导体材料或其组合。连接器32和连接通孔38的示例性材料可包含例如但不限于：W、Au、Pd、Ta、Co、Ni、Pt、Mo、Ti、AlSi、TiN或其组合。连接器32和连接通孔38可以是单层或具有相同或不同组成的多层。在一些实施例中，连接器32和连接通孔38与氮化物基异质结构31或半导体衬底300、301形成欧姆接触。欧姆接触可通过向连接器32和连接通孔38施加Ti、Al或其它合适的材料来实现。在一些实施例中，连接器32和连接通孔38中的每一个由至少一个共形层和导电填充物形成。共形层可包裹导电填充物。共形层的示例性材料例如但不限于Ti、Ta、TiN、Al、Au、AlSi、Ni、Pt或其组合。导电填充物的示例性材料可包含例如但不限于AlSi、AlCu或其组合。
在此实施例中，pn结302将衬底结构30分成两个部分，并且一些连接器32配置在半导体衬底301上方，一些连接器32配置在半导体衬底300的区3a上方。半导体衬底301的衬底电压不影响半导体衬底300的衬底电压。此外，互连件381电连接到半导体衬底301，且互连件380电连接到半导体衬底300。因此，连接通孔38可对pn结302加反向偏压，耗尽区形成，并且半导体衬底300的电压可与半导体衬底301的电压隔离。
半导体衬底301嵌入在半导体衬底300中，且半导体衬底300和半导体衬底301之间的界面从横截面来看是凹形或凹状的。此外，pn结302沿着界面形成，界面是凹形或凹状的。因此，半导体衬底301可具有足以沉积一些连接器32的面积和厚度。
具体来说，连接器32包含漏极连接器320、324、栅极连接器322、325和源极连接器321、323。栅极连接器322位于漏极连接器320和源极连接器321之间，且栅极连接器325位于漏极连接器324和源极连接器323之间。
氮化物基异质结构31包含氮化物基半导体层310和氮化物基半导体层311。氮化物基半导体层310配置在氮化物基半导体层311上，氮化物基半导体层310的材料不同于氮化物基半导体层311的材料，且形成异质结312。此外，氮化物基半导体层310的带隙不同于氮化物基半导体层311的带隙，且形成2DEG区313。
漏极连接器320、栅极连接器322和源极连接器321位于半导体衬底300的区3b上方，且连接器320-322与部分的氮化物基异质结构31形成HEMT结构。具体来说，漏极连接器320、栅极连接器322和源极连接器321配置在半导体衬底301上。
漏极连接器324、栅极连接器325和源极连接器323位于半导体衬底300的区3a上方，且连接器323-325与另一部分的氮化物基异质结构31形成HEMT结构。
pn结形成302在半导体衬底301和半导体衬底300之间，且pn结302可加反向偏压或零偏压。因此，区3b上方的HEMT结构的衬底电压可与区3a上方的HEMT结构的衬底电压隔离。
一方面，氮化物基半导体电路3A包含图案化导电层35。图案化导电层35配置在连接器32上，且图案化导电层35电连接连接器32。图案化导电层35具有多个垫，且垫350电连接源极连接器321和漏极连接器324。换句话说，图案化导电层35将区3b上方的HEMT结构电连接到区3a上方的HEMT结构。
在实施例中，氮化物基半导体电路3A可形成半桥电路，且区3b上方的HEMT结构在上部处连接，区3a上方的HEMT结构在下部处连接。
此外，垫350电连接到源极连接器321和漏极连接器324，且垫350覆盖部分pn结302且电连接到半导体衬底301。因此，图案化导电层35电连接这些HEMT结构，并且氮化物基半导体电路3A的这些HEMT结构彼此电连接时，这些HEMT结构的衬底电压可以是单独的。
一方面，将源极连接器321电连接到漏极连接器324的垫350覆盖区3a和区3b。因此，氮化物基半导体电路3A的这些HEMT结构彼此电连接时，这些HEMT结构的衬底电压可以是分别独立的。
一方面，氮化物基半导体电路3A包含图案化导电层34。图案化导电层34配置在连接器32和图案化导电层35之间。图案化导电层34将连接器32电连接到图案化导电层35。因此，图案化导电层34可提供图案化导电层35和连接器32之间的正确连接。
在此实施例中，互连件380将半导体衬底300电连接到源极连接器323，且互连件381将半导体衬底301电连接到源极连接器321。源极连接器321与半导体衬底301共享相同电压，且源极连接器323与半导体衬底300共享相同电压。
在此实施例中，源极连接器323接地，且源极连接器321和源极连接器323的电压可加反向偏压到半导体衬底300和半导体衬底301之间的pn结302。
例如，半导体衬底300具有p型掺杂剂，且半导体衬底301具有n型掺杂剂。当半导体衬底301上的HEMT结构开启时，源极连接器321和互连件381将具有高电压，且pn结302加反向偏压。当半导体衬底300的区3a上的HEMT结构开启时，漏极连接器324和互连件381将具有高电压，且pn结302加反向偏压。当pn结302加反向偏压时，衬底结构30中形成耗尽区，且半导体衬底301的衬底电压与半导体衬底300的区3a的衬底电压隔离。
一方面，互连件381通过在氮化物基异质结构31和半导体衬底301之间形成的界面，使其端部部分嵌入在半导体衬底301中。因此，互连件381可提供半导体衬底301和源极连接器321之间的正确电连接。
一方面，半导体衬底301在衬底结构30的顶表面上的投影形状是矩形。因此，半导体衬底301可载有形成HEMT结构的连接器320-322。
图37-45是氮化物基半导体电路3A的制造方法的步骤的横截面视图。参考图37和38，氮化物基半导体电路3A的制造方法包含：提供衬底结构30。衬底结构30包括具有掺杂剂的半导体衬底300，且半导体衬底具有区3a和与区3a相邻的区3b。半导体衬底301嵌入在半导体衬底300的区3b中。半导体衬底300的顶表面3000和半导体衬底301的顶表面3010共平面。半导体衬底301的掺杂剂不同于半导体衬底300的掺杂剂，且半导体衬底300和半导体衬底301之间形成pn结302。
参考图39，氮化物基半导体电路3A的制造方法包含：在衬底结构30上形成氮化物基异质结构31。氮化物基异质结构31配置在衬底结构30上，且氮化物基半导体层310、311之间的界面和衬底结构30的顶表面平行。
参考图40-43，氮化物基半导体电路3A的制造方法包含：在氮化物基异质结构31上形成连接器32。
参考图44，氮化物基半导体电路3A的制造方法包含：蚀刻穿过氮化物基异质结构31。
参考图45，氮化物基半导体电路3A的制造方法包含：形成连接通孔38。连接通孔38包含互连件380和互连件381。互连件380将半导体衬底300的区3a电连接到连接器32中的一个，且互连件381将半导体衬底301电连接到连接器32中的另一个。
具体来说，参考图37，在实施例的制造方法中，提供半导体衬底300，且半导体衬底具有掺杂剂。参考图38，半导体衬底301在高温下通过离子植入和扩散形成。换句话说，提供衬底结构的步骤包含：提供具有掺杂剂的衬底；以及掺杂另一类型的掺杂剂以形成半导体衬底301，衬底的其余部分形成半导体衬底300。例如，半导体衬底300具有p型掺杂剂，半导体衬底301通过n型离子植入形成。因此，半导体衬底300的顶表面3000和半导体衬底301的顶表面3010共平面。
在一些实施例中，半导体衬底301可以是半导体衬底300中的n型阱。
参考图39，氮化物基半导体层311和氮化物基半导体层310通过外延生长技术形成。
参考图40，栅极连接器322、325配置在氮化物基异质结构31上。栅极连接器322包含经掺杂氮化物基半导体层3222和电极3221，且栅极连接器325包含经掺杂氮化物基半导体层3252和电极3251。经掺杂氮化物基半导体层3222、3252配置在氮化物基异质结构31上。电极3221配置在经掺杂氮化物基半导体层3222上，且电极3251配置在经掺杂氮化物基半导体层3252上。例如，经掺杂氮化物基半导体层3222、3252通过外延生长技术形成，且经掺杂氮化物基半导体层3222、3252用p型掺杂剂掺杂。因此，图36中所示的HEMT结构是常开HEMT结构。
参考图41，钝化层33配置在栅极连接器322、325和氮化物基异质结构31上。例如，钝化层33包含氮化物，且钝化层33覆盖栅极连接器322、325的顶表面和侧表面。
参考图42，蚀刻钝化层33，并形成多个开口330。开口330用于欧姆接触。
参考图43，漏极连接器320、324和源极连接器321、323配置在图42中所示的开口330中。
参考图44，ILD层391、通孔36、图案化导电层34、IMD层392和通孔37配置在连接器32和钝化层33上方。ILD层391配置在连接器32和钝化层33上，且通孔36通过ILD层391。图案化导电层34配置在ILD层391上，且通孔36将图案化导电层34电连接到连接器32。
IMD层392配置在图案化导电层34上，且通孔37通过IMD层392。通孔37电连接到图案化导电层34。
并且，蚀刻IMD层392、ILD层391、钝化层33、氮化物基异质结构31及部分的半导体衬底301，并形成开口382。开口382暴露半导体衬底301。
参考图45，配置图案化导电层35和互连件380、381。图案化导电层35配置在IMD层392和通孔37上，且互连件381配置在图44中所示的开口382中。图案化导电层35位于连接器32上方，且图案化导电层35电连接到连接器32。图案化导电层35具有多个垫，且垫350电连接源极连接器321和漏极连接器324。并且，图案化导电层34将连接器32电连接到图案化导电层35。
此外，图36中所示的钝化层393经配置并覆盖图案化导电层35的部分，图案化导电层35的其余部分暴露以用于另一连接。
通孔36、37、图案化导电层34、35和互连件381将半导体衬底301电连接到源极连接器321，且通孔36、37、图案化导电层34、35和互连件380将半导体衬底300电连接到源极连接器323。因此，在氮化物基半导体电路3A的HEMT结构的操作期间，pn结302加反向偏压，且半导体衬底301和半导体衬底300的电压可为不同的。
图46是根据本公开的实施例的氮化物基半导体电路3B的俯视图，图47是根据图46中的剖切线I5的氮化物基半导体电路3B的横截面视图，并且为了清楚起见，在俯视图中省略了氮化物基半导体电路3B的部分层。图46仅示出衬底结构30和图案化导电层35的俯视图。
氮化物基半导体电路3B包含衬底结构30、氮化物基异质结构31、连接器32、图案化导电层34、35和连接通孔38，它们与氮化物基半导体电路3A类似，有关这些类似组件的详细描述将不再重复。
在此实施例中，钝化层33包含氧化物层332和氮化物层331。氧化物层332覆盖栅极连接器325，且没有氧化物层332覆盖栅极连接器322。氮化物层331覆盖栅极连接器325上的氧化物层332，且氮化物层331直接覆盖栅极连接器322。
例如，在此实施例中，氧化物层332包括二氧化硅，且氧化物层332通过PECVD施加。氮化物层331包括氮化硅，且氮化物层331通过LPCVD施加。氧化物层332的氢浓度不同于氮化物层331的氢浓度，且经掺杂氮化物基半导体层3252与氧化物层332直接接触。经掺杂氮化物基半导体层3222、3252是用p型掺杂剂掺杂的，经掺杂氮化物基半导体层3222中镁的激活和经掺杂氮化物基半导体层3252中镁的激活在高温热处理期间可为不同的。因此，区3b上方的HEMT结构的阈值电压不同于区3a上方的HEMT结构的阈值电压。因此，HEMT结构不会因为电压尖脉冲或电压泄漏意外开启。
一方面，半导体衬底301在衬底结构30的顶表面上的投影形状是圆形。因此，半导体衬底301可具有足以用于HEMT结构沉积的面积。
在此实施例中，在半导体衬底301上方的HEMT结构位于上部，在半导体衬底300的区3a上方的HEMT结构位于下部，并且半导体衬底301电连接到位于上部的HEMT结构的源极连接器321，半导体衬底300电连接到位于下部的HEMT结构的源极连接器323。但是，本公开不限于此。
图48是根据本公开的实施例的氮化物基半导体电路3C的俯视图，图49是根据图48中的剖切线I6的氮化物基半导体电路3C的横截面视图，并且为了清楚起见，在俯视图中省略了氮化物基半导体电路3C的部分层。图48仅示出衬底结构30和图案化导电层35的俯视图。
氮化物基半导体电路3C包含氮化物基异质结构31、连接器32、钝化层33、通孔36、37、图案化导电层34、35，它们与氮化物基半导体电路3A类似，有关这些类似组件的详细描述将不再重复。
在此实施例中，氮化物基半导体电路3C包含连接通孔38。连接通孔38包含互连件380和互连件381。互连件380将半导体衬底300的区3a电连接到连接器32的源极连接器321。互连件381将半导体衬底301电连接到连接器32的源极连接器323。换句话说，源极连接器321与半导体衬底300共享相同电压，且源极连接器323与半导体衬底301共享相同电压。此外，互连件380将半导体衬底300的区3a电连接到连接器32的漏极连接器324。
在此实施例中，氮化物基半导体电路3C可形成半桥电路，且漏极连接器320、栅极连接器322、源极连接器321及区3a上方的部分氮化物基异质结构31形成HEMT结构，且HEMT结构位于氮化物基半导体电路3C的上部。换句话说，半导体衬底300电连接到氮化物基半导体电路3C的上部的HEMT结构的源极连接器321。
漏极连接器324、栅极连接器325和源极连接器323及区3b上方的氮化物基异质结构31的另一部分形成另一HEMT结构，且HEMT结构位于氮化物基半导体电路3C的下部。换句话说，半导体衬底301电连接到氮化物基半导体电路3C的下部的HEMT结构的源极连接器323。
例如，半导体衬底300具有n型掺杂剂，半导体衬底301具有p型掺杂剂。源极连接器323接地，而源极连接器321将接收高电压。因此，pn结302在衬底结构30上方的HEMT结构的操作期间可加反向偏压。
图50是根据本公开的一些实施例的氮化物基半导体电路的横截面视图。氮化物基半导体电路3D具有衬底结构30、氮化物基异质结构31、连接器32、ILD层391、IMD层392、图案化导电层34、35和连接通孔38，它们与氮化物基半导体电路3C类似，关于这些类似组件的详细描述将不再重复。
在此实施例中，氮化物基半导体电路3D包含钝化层33，且钝化层33包含氧化物层332和氮化物层331。氧化物层332直接接触栅极连接器325，栅极连接器322与氧化物层332隔离，且氮化物层331覆盖氧化物层332。
此外，栅极连接器325具有电极3251和经掺杂氮化物基半导体层3252，且栅极连接器322具有电极3221和经掺杂氮化物基半导体层3222。经掺杂氮化物基半导体层3222、3252配置在氮化物基异质结构31上，且电极3221、3251分别配置在经掺杂氮化物基半导体层3222、3252上。在此实施例中，氧化物层332与经掺杂氮化物基半导体层3252直接接触，且电极3251与氧化物层332隔离。因此，由连接器323～325形成的HEMT结构的阈值电压可不同于由连接器320-322形成的HEMT结构的阈值电压，且不增加氮化物基半导体电路3D的厚度。
在实施例中，图50中所示的氧化物层332可施加到图47中所示的氮化物基半导体电路3B。
选择和描述实施例是为了最佳地解释本公开的原理及其实际应用，使得所属领域的其他技术人员能够理解本公开的各种实施例，并且能够进行适合于预期的特定用途的各种修改。
如本文中所使用且不另外定义，术语“大体上(substantially/substantial)”、“大致”和“约”用于描述并考虑较小变化。当与事件或情形结合使用时，所述术语可涵盖事件或情形明确发生的情况以及事件或情形近似于发生的情况。例如，当结合数值使用时，所述术语可涵盖小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。术语“大体上共面”可指沿同一平面定位的在数微米内的两个表面，例如沿同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内的两个表面。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个提及物。在描述一些实施例时，一个组件设置“在另一组件上或之上”可涵盖前者组件直接在后者组件上(例如，与后者组件物理接触)的情况，以及一个或多个中间组件定位在前者组件和后者组件之间的情况。
虽然已参考本公开的具体实施例描述并说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书定义的本公开的真实精神和范围的情况下，进行各种改变及取代等效物。图示可能未必按比例绘制。归因于制造工艺和公差，本公开中的工艺再现与实际设备之间可能存在区别。此外，应理解，实际装置和层可能会偏离附图中的矩形层描绘，并且由于共形沉积、蚀刻等制造工艺，可能包含角、表面或边缘、圆角等。可能存在未具体说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限制性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适宜于本公开的目标、精神和范围。所有此类修改都既定在所附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下将这些操作组合、细分或重新排序以形成等效方法。因此，除非在本文中具体指示，否则操作的次序和分组并非限制性的。

Claims (21)

1.一种氮化物基半导体电路，其特征在于，包括：
衬底结构，其包括：
第一型半导体衬底，其具有第一区以及相邻所述第一区的第二区;以及
第二型半导体衬底，其嵌入所述第一型半导体衬底的所述第二区，其中所述第一型半导体衬底的顶表面和所述第二型半导体衬底的顶表面共平面，且所述第一型半导体衬底具有第一掺杂剂，且所述第二型半导体衬底具有第二掺杂剂以在所述第一型半导体衬底和所述第二型半导体衬底之间形成pn结；
氮化物基异质结构，其配置在所述衬底结构上；
多个连接器，其配置在所述氮化物基异质结构上；以及
多个连接通孔，其穿过所述氮化物基异质结构，其中所述多个连接通孔包括：
第一互连件，其电连接所述第一型半导体衬底的所述第一区到所述多个连接器中的一个；
第二互连件，其电连接所述第二型半导体衬底到所述多个连接器中的另一个；
所述多个连接器包括第一及第二源极连接器、第一及第二漏极连接器以及第一及第二栅极连接器，其中所述第一栅极连接器位于所述第一源极连接器和所述第一漏极连接器之间，所述第二栅极连接器位于所述第二源极连接器和所述第二漏极连接器之间；
氮化物基半导体电路，还包括：
氧化物层，其与所述第二栅极连接器接触且与所述第一栅极连接器隔离；以及
氮化物层，其与所述第一栅极连接器接触。
2.根据权利要求1所述的氮化物基半导体电路，其特征在于，所述第一型半导体衬底和所述第二型半导体衬底之间的界面从横截面来看是凹形或凹状的。
3.根据权利要求1所述的氮化物基半导体电路，其特征在于，还包括第二图案化导电层，其配置在所述多个连接器上，其中所述第二图案化导电层电连接所述多个连接器，且所述第二图案化导电层具有多个垫，且所述多个垫中的一个电连接所述第一源极连接器以及所述第二漏极连接器。
4.根据权利要求3所述的氮化物基半导体电路，其特征在于，还包括第一图案化导电层，其配置在所述多个连接器和所述第二图案化导电层之间，其中所述第一图案化导电层电连接所述多个连接器至所述第二图案化导电层。
5.根据权利要求3所述的氮化物基半导体电路，其特征在于，电连接所述第一源极连接器以及所述第二漏极连接器的所述垫覆盖部分所述pn结且电连接到所述第二型半导体衬底。
6.根据权利要求3所述的氮化物基半导体电路，其特征在于，电连接所述第一源极连接器以及所述第二漏极连接器的所述垫覆盖所述第一区和所述第二区。
7.根据权利要求1所述的氮化物基半导体电路，其特征在于，所述第一互连件电连接所述第一型半导体衬底至所述第二源极连接器，且所述第二互连件电连接所述第二型半导体衬底至所述第一源极连接器。
8.根据权利要求1所述的氮化物基半导体电路，其特征在于，所述第一源极连接器、所述第一漏极连接器和所述第一栅极连接器配置在所述第二型半导体衬底上，且所述第二源极连接器、所述第二漏极连接器和所述第二栅极连接器配置在所述第一型半导体衬底上。
9.根据权利要求1所述的氮化物基半导体电路，其特征在于，所述第二栅极连接器包括：
经掺杂氮化物基半导体层，其配置在所述氮化物基异质结构上且与所述氧化物层直接接触；以及
电极，其配置在所述经掺杂氮化物基半导体层上。
10.根据权利要求9所述的氮化物基半导体电路，其特征在于，所述电极与所述氧化物层隔离。
11.根据权利要求1所述的氮化物基半导体电路，其特征在于，所述第二型半导体衬底在所述衬底结构的顶表面上的投影形状是矩形。
12.根据权利要求1所述的氮化物基半导体电路，其特征在于，所述第二型半导体衬底在所述衬底结构的顶表面上的投影形状是圆形。
13.根据权利要求1所述的氮化物基半导体电路，其特征在于，所述第二互连件通过所述氮化物基异质结构和所述第二型半导体衬底之间形成的界面，使所述第二互连件的端部部分嵌入在所述第二型半导体衬底中。
14.一种氮化物基半导体电路制造方法，其特征在于，包括：
提供衬底结构，其中所述衬底结构包括具有第一掺杂剂的第一型半导体衬底，且所述第一型半导体衬底具有第一区和与所述第一区相邻的第二区，且所述衬底结构包括第二型半导体衬底，其嵌入所述第一型半导体衬底的所述第二区，其中所述第一型半导体衬底的顶表面和所述第二型半导体衬底的顶表面共平面，且所述第二型半导体衬底具有第二掺杂剂以在所述第一型半导体衬底和所述第二型半导体衬底之间形成pn结；
在所述衬底结构上形成氮化物基异质结构；
在所述氮化物基异质结构上形成多个连接器；
蚀刻穿过所述氮化物基异质结构；以及
形成多个连接通孔；
其中所述多个连接通孔包括：
第一互连件，其电连接所述第一型半导体衬底的所述第一区至所述多个连接器中的一个；以及
第二互连件，其电连接所述第二型半导体衬底至所述多个连接器中的另一个；
所述多个连接器包括第一和第二源极连接器、第一和第二漏极连接器以及第一和第二栅极连接器，其中所述第一栅极连接器位于所述第一源极连接器和所述第一漏极连接器之间，所述第二栅极连接器位于所述第二源极连接器和所述第二漏极连接器之间；
提供氧化物层，其与所述第二栅极连接器接触且与所述第一栅极连接器隔离；以及
提供氮化物层，其与所述第一栅极连接器接触。
15.根据权利要求14所述的制造方法，其特征在于，提供所述衬底结构的步骤包括：
提供具有所述第一掺杂剂的半导体衬底；以及
掺杂所述第二掺杂剂以形成所述第二型半导体衬底，其中所述半导体衬底的其余部分形成所述第一型半导体衬底。
16.根据权利要求14所述的制造方法，其特征在于，还包括形成配置于所述多个连接器上的第二图案化导电层，
其中所述第二图案化导电层电连接所述多个连接器，且所述第二图案化导电层具有多个垫，且所述多个垫中的一个电连接所述第一源极连接器以及所述第二漏极连接器。
17.根据权利要求16所述的制造方法，其特征在于，在形成所述第二图案化导电层的步骤之前，所述方法还包括在所述多个连接器上形成第一图案化导电层，
其中所述第一图案化导电层电连接所述多个连接器至所述第二图案化导电层。
18.一种氮化物基半导体电路，其特征在于，包括：
第一型半导体衬底，其具有第一区以及相邻所述第一区的第二区；
第二型半导体衬底，其嵌入所述第一型半导体衬底的所述第二区，其中所述第一型半导体衬底的顶表面和所述第二型半导体衬底的顶表面共平面，且所述第一型半导体衬底具有第一掺杂剂，且所述第二型半导体衬底具有第二掺杂剂以形成pn结在所述第一型半导体衬底和所述第二型半导体衬底之间；
氮化物基异质结构，其同时配置在所述第一型半导体衬底和所述第二型半导体衬底上；
第一漏极连接器；
第一源极连接器；
第一栅极连接器，其配置在所述第一漏极连接器和所述第一源极连接器之间；
第二漏极连接器；
第二源极连接器；以及
第二栅极连接器，其配置在所述第二漏极连接器和所述第二源极连接器之间，
其中所述第一源极连接器和多个半导体衬底中的一个共享相同电压，所述第二源极连接器和所述多个半导体衬底中的另一个共享相同电压，且所述第一及第二型半导体衬底的电压加反向偏压在两者之间的所述pn结；
氧化物层，其与所述第一栅极连接器隔离；其中所述第二栅极连接器的至少一部分与所述氧化物层接触；
氮化物层，其与所述第一栅极连接器接触。
19.根据权利要求18所述的氮化物基半导体电路，其特征在于，进一步包括：
第一互连件，其穿过所述氮化物基异质结构；以及
第二互连件，其穿过所述氮化物基异质结构；
其中所述第一互连件将所述第一型半导体衬底电连接到多个源极连接器中的一个，且所述第二互连件将所述第二型半导体衬底电连接到所述多个源极连接器中的另一个。
20.根据权利要求19所述的氮化物基半导体电路，其特征在于，所述第一互连件将所述第一源极连接器电连接到所述第一型半导体衬底，且所述第二互连件将所述第二型半导体衬底电连接到所述第二源极连接器。
21.根据权利要求18所述的氮化物基半导体电路，其特征在于，所述第一型半导体衬底和所述第二型半导体衬底之间的界面从横截面来看是凹形或凹状的。
CN202280000195.2A 2022-01-07 2022-01-07 氮化物基半导体电路及其制造方法 Active CN114450804B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/070620 WO2023130337A1 (en) 2022-01-07 2022-01-07 Nitride-based semiconductor circuit and method for manufacturing thereof

Publications (2)

Publication Number Publication Date
CN114450804A CN114450804A (zh) 2022-05-06
CN114450804B true CN114450804B (zh) 2024-01-23

Family

ID=81360552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280000195.2A Active CN114450804B (zh) 2022-01-07 2022-01-07 氮化物基半导体电路及其制造方法

Country Status (2)

Country Link
CN (1) CN114450804B (zh)
WO (1) WO2023130337A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035841A (zh) * 2021-03-29 2021-06-25 英诺赛科（珠海）科技有限公司 具有结隔离结构的集成式芯片及其制作方法
CN113140566A (zh) * 2021-05-08 2021-07-20 英诺赛科（珠海）科技有限公司 具有隔离结构的集成式芯片及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035841A (zh) * 2021-03-29 2021-06-25 英诺赛科（珠海）科技有限公司 具有结隔离结构的集成式芯片及其制作方法
CN113140566A (zh) * 2021-05-08 2021-07-20 英诺赛科（珠海）科技有限公司 具有隔离结构的集成式芯片及其制作方法

Also Published As

Publication number Publication date
WO2023130337A1 (en) 2023-07-13
CN114450804A (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
US10600674B2 (en) Semiconductor devices with back surface isolation
JP2023093410A (ja) スクリーニングバックゲート効果を有するハイサイド及びローサイドＧａＮ ＦＥＴのモノリシック集積化
US20210050434A1 (en) Integrated Circuit and Bipolar Transistor
US10854711B2 (en) Isolation structure for active devices
US20090166795A1 (en) Schottky diode of semiconductor device and method for manufacturing the same
CN116504759B (zh) 一种半导体器件及其制备方法
CN114765216A (zh) 具多级自对准栅极和源极/漏极端子的晶体管及方法
CN114556561B (zh) 基于氮化物的半导体ic芯片及其制造方法
JP2019041036A (ja) 半導体装置及び半導体装置の製造方法
CN113964119A (zh) 半导体元件
CN114450804B (zh) 氮化物基半导体电路及其制造方法
CN114503261B (zh) 氮化物基半导体电路及其制造方法
CN117981087A (zh) 降低漏电流的氮化镓半导体装置及其制造方法
CN110875385B (zh) 半导体装置结构及其制造方法
TWI713218B (zh) 半導體裝置
TWI849920B (zh) 高電子遷移率電晶體及其製造方法
US20230065509A1 (en) Group iii-v ic with different sheet resistance 2-deg resistors
CN115663025B (zh) 氮化物基半导体器件及其制造方法
US11929440B2 (en) Fabrication method for JFET with implant isolation
CN111146286B (zh) 半导体装置
TWI670775B (zh) 半導體裝置結構及其製造方法
US10446677B2 (en) Semiconductor structures and method for fabricating the same
CN118198119A (zh) 具有稳健的栅极的增强模式晶体管和方法
US20050180231A1 (en) Complimentary lateral nitride transistors
CN116960150A (zh) 高电子迁移率晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant