CN219513047U - 减小高频电流崩塌效应的GaN-HEMT器件 - Google Patents
减小高频电流崩塌效应的GaN-HEMT器件 Download PDFInfo
- Publication number
- CN219513047U CN219513047U CN202320871883.8U CN202320871883U CN219513047U CN 219513047 U CN219513047 U CN 219513047U CN 202320871883 U CN202320871883 U CN 202320871883U CN 219513047 U CN219513047 U CN 219513047U
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- aln
- electrode
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
减小高频电流崩塌效应的GaN‑HEMT器件，涉及半导体技术领域。包括从下而上依次连接的衬底、AlN间隔层、Al组分渐变缓冲AlGaN层、掺C高阻GaN层、GaN沟道层、AlN插入层、AlGaN势垒层、AlN阻挡层和隔离层；所述GaN沟道层和AlN阻挡层之间，位于D极欧姆接触金属、S极欧姆接触金属外侧设有ISO隔离区；所述AlN阻挡层上设有位于隔离层内的掺Mg P‑GaN盖帽层；所述掺Mg P‑GaN盖帽层的顶部设有与之相连，并位于隔离层内的G电极肖特基接触金属；本实用新型避免了因为AlGaN势垒层过刻，导致器件在高频下动态电阻相比静态电阻比值大，造成严重的高频电流崩塌效应。
Description
技术领域
本实用新型涉及半导体技术领域，尤其涉及减小高频电流崩塌效应的GaN-HEMT器件。
背景技术
在电力电子器件技术领域，以GaN和SiC为代表的第三代半导体越来越被人们重视，其中GaN具有禁带宽度大、临界击穿场强和电子迁移率高等优点，在快充、数据中心、OBC、太阳能逆变器等功率器件市场具有强大的应用潜力。
目前GaN在功率器件的主要应用形式是GaN HEMT器件，自1993年Khan等人制作出了第一个AlGaN/GaN高电子迁移率晶体管（HEMT），水平结构的GaN HEMT器件以其优于Si器件的电学性能和更低的能耗受到人们的广泛关注。
GaN HEMT器件具有优于传统Si器件的性能，在最主流的PGaN增强型GaN HEMT器件制备过程中，P-GaN的刻蚀是最重要的一步工艺，由于实际P-GaN刻蚀过程中，外延片不同区域掺Mg P-GaN盖帽层有一定的厚度误差，通常造成P-GaN刻不尽或者P-GaN层下方AlGaN势垒层过刻，这两种现象都会导致GaN HEMT沟道层2DEG浓度下降，不但造成器件的导通电阻上升、电流密度下降，而且使器件在高频下动态电阻相比静态电阻比值大，对器件的性能和使用造成巨大的影响。
实用新型内容
本实用新型针对以上问题，提供了一种提高电流密度、减小高频电流崩塌效应的减小高频电流崩塌效应的GaN-HEMT器件。
本实用新型的技术方案是：减小高频电流崩塌效应的GaN-HEMT器件，包括从下而上依次连接的衬底、AlN间隔层、Al组分渐变缓冲AlGaN层、掺C高阻GaN层、GaN沟道层、AlN插入层、AlGaN势垒层、AlN阻挡层和隔离层；
所述GaN沟道层和AlN阻挡层之间，位于D极欧姆接触金属、S极欧姆接触金属外侧设有ISO隔离区；
所述AlN阻挡层上设有位于隔离层内的掺Mg P-GaN盖帽层；
所述掺Mg P-GaN盖帽层的顶部设有与之相连，并位于隔离层内的G电极肖特基接触金属；
所述隔离层内设有延伸至AlN阻挡层的S极欧姆槽和D极欧姆槽；所述S极欧姆槽内设有S极欧姆接触金属；所述D极欧姆槽内设有D极欧姆接触金属；
所述隔离层内，位于G电极肖特基接触金属的上方设有水平延伸至S极欧姆接触金属的S极场板。
具体的，所述衬底的平均厚度为1mm-5mm；
所述AlN间隔层的平均厚度为100nm-1000nm；
所述Al组分渐变缓冲AlGaN层的平均厚度为1000nm-5000nm；
所述掺C高阻GaN层的平均厚度为3000nm-8000nm。
具体的，所述GaN沟道层的平均厚度为100-500nm；
所述AlN插入层的平均厚度小于2nm；
所述AlGaN势垒层的平均厚度为10-50nm。
具体的，所述AlN阻挡层的平均厚度小于2nm；
所述掺Mg P-GaN盖帽层的平均厚度为20nm-200nm。
本实用新型避免实际P-GaN刻蚀过程中，造成的P-GaN刻不尽或者P-GaN层下方AlGaN势垒层过刻的问题，避免因为GaN HEMT沟道层2DEG浓度下降，造成的器件的导通电阻上升、电流密度下降的问题，提升了器件的通流能力；也避免了因为AlGaN势垒层过刻，导致器件在高频下动态电阻相比静态电阻比值大，造成严重的高频电流崩塌效应。
附图说明
图1是本实用新型的工艺流程图，
图2是步骤S100的示意图，
图3是步骤S200的示意图，
图4是步骤S300的示意图，
图5是步骤S400的示意图，
图6是步骤S500的示意图，
图7是步骤S600的示意图，
图8是步骤S700的示意图，
图9是步骤S800的示意图，
图10是步骤S900的示意图，
图中1是衬底，2是AlN间隔层，3是 Al组分渐变缓冲AlGaN层，4是掺C高阻GaN层，5是GaN沟道层，6是AlN插入层，7是AlGaN势垒层，8是AlN阻挡层，9是掺Mg P-GaN盖帽层，10是隔离层，11是ISO隔离区，12是S极欧姆接触金属，13是D极欧姆接触金属，14是G电极肖特基接触金属，15是S极场板。
具体实施方式
下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。
在本实用新型的描述中，需要理解的是，术语“上”、 “下”、 “左”、 “右”、 “竖直”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。在本实用新型的描述中，除非另有说明， “多个”的含义是两个或两个以上。
在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、 “相连”、 “连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接 ；可以是机械连接，也可以是电连接 ；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
本实用新型参照图1-10所示：
一种防止AlGaN过刻蚀的GaN-HEMT器件的制备方法，包括以下步骤：
S100，在Si、蓝宝石或者SiC衬底1上依次制备AlN间隔层2、Al组分渐变缓冲AlGaN层3和掺C高阻GaN层4，参照图2所示；
进一步限定，步骤S100中：
所述衬底1的平均厚度为1mm-5mm；
所述AlN间隔层2的平均厚度为100nm-1000nm；
所述Al组分渐变缓冲AlGaN层3的平均厚度为1000nm-5000nm；
所述掺C高阻GaN层4的平均厚度为3000nm-8000nm；
相应地，在满足各层应力叠加小和各层晶格失配小的情况下选择以上各层具体厚度，以及渐变缓冲AlGaN层中各层Al组分和高阻GaN层中C掺杂浓度，允许外延片不同位置处以上各层厚度有误差；
本案中衬底1平均厚度1mm，AlN间隔层2平均厚度200nm，渐变缓冲buffer层平均厚度1500nm，高阻GaN层平均厚度4000nm；衬底1是电阻率10Ω.cm的掺B的Si衬底，渐变缓冲buffer层由300nm Al0.7Ga0.3N、600nm Al0.5Ga0.5N、300nm Al0.4Ga0.6N、300nm Al0.2Ga0.8N四层组成，高阻GaN层掺C后电阻率为108Ω.cm。
，在掺C高阻GaN层4上依次制备GaN沟道层5、AlN插入层6和AlGaN势垒层7，参照图3所示；
进一步限定，步骤S200中：
所述GaN沟道层5的平均厚度为100-500nm；
所述AlN插入层6的平均厚度小于2nm；
所述AlGaN势垒层7的平均厚度为10-50nm；
相应地，在满足各层应力叠加小、各层晶格失配小和适当的2DEG浓度条件下选择以上各层具体厚度，以及AlGaN势垒层7中Al组分大小，允许外延片不同位置处以上各层厚度有误差
本案中GaN沟道层5平均厚度200nm，AlN插入层6平均厚度0.8nm，AlGaN势垒层7平均厚度15nm；AlGaN势垒层7组分是Al0.2Ga0.8N。
S300，在AlGaN势垒层7上依次制备AlN阻挡层8和掺Mg P-GaN盖帽层9，参照图4所示；
进一步限定，步骤S300中：
所述AlN阻挡层8的平均厚度小于2nm；
所述掺Mg P-GaN盖帽层9的平均厚度为20nm-200nm；
相应地，在满足各层应力叠加小、各层晶格失配小和AlN插入层6位置2DEG完全耗尽条件下选择以上各层具体厚度，以及掺Mg P-GaN盖帽层9中Mg掺杂浓度，允许外延片不同位置处以上各层厚度有误差；
本案中AlN阻挡层8平均厚度1nm，掺Mg P-GaN盖帽层9平均厚度80nm；掺Mg P-GaN盖帽层9中Mg掺杂浓度3e19 cm-3，迁移率6cm2/(V.S)。
在上述步骤中制备的GaN HEMT外延片上制备GaN HEMT器件，首先绘制相应版图并制备光刻板，相应地，使用光刻板进行以下工艺步骤；
S400，在外延片上对栅极区域外进行掺Mg P-GaN盖帽层9刻蚀并沉积隔离层10，参照图5所示；
进一步限定，步骤S400包括：
S410，通过外延片清洗、涂胶、光刻、显影，对栅极区域使用光刻胶进行保护，对栅极区域外未使用光刻胶保护区域进行掺Mg P-GaN盖帽层9刻蚀，随后清洗掉光刻胶，并沉积一层Si3N4隔离层10；
步骤S410中，掺Mg P-GaN盖帽层9使用ICP干法刻蚀，刻蚀气体为Cl2和BCl3，Cl2和BCl3的流量和比例设定无特殊要求，满足Cl离子起刻蚀作用、B离子与Al反应生成即可，刻蚀速率0.5nm-1nm/min，刻蚀时间为1.1倍的掺Mg P-GaN盖帽层9厚度与刻蚀速率的比值，保证掺Mg P-GaN盖帽层9被完全刻蚀，Si3N4或SiO2的平均厚度在100-500nm，在满足各层应力叠加小的条件下选择该层具体厚度；
相应地，由于AlN阻挡层8的存在，B离子刻蚀到该层会与AlN阻挡层8中Al组分反应，生成硬度极大的AlB2，AlB2可以阻挡刻蚀反应的发生，保护AlN阻挡层8下方的AlGaN势垒层7不会被刻蚀；
本案中，Cl2和BCl3的流量均设定为1mT，刻蚀速率1nm/min，刻蚀时间90min，Si3N4隔离层10平均厚度200nm。
，对外延片上无源区进行ISO隔离，参照图6所示；
进一步限定，步骤S500包括：
S510，通过外延片清洗、涂胶、光刻、显影，对器件有源区使用光刻胶进行保护，对外延片上无源区进行ISO隔离，随后清洗掉光刻胶：
S520， 高能离子可以使用F、H等物质，能破坏掉无源区中GaN沟道层5、AlN插入层6、AlGaN势垒层7和AlN阻挡层8的内部晶格结构，使其变为高阻态的ISO隔离区11，则ISO隔离区起到电性隔离作用，注入能量和注入次数可以根据具体工艺进行设定和调整。
本案中，使用高能离子F注入，注入角度为7度，分三次注入，三次注入能量和剂量分别为140 KeV和1.2e14cm-3、80 KeV和0.6e14cm-3、40 KeV和0.4e14cm-3；
S600，在外延片上制备D极欧姆接触金属13、S极欧姆接触金属12，参照图7所示；
进一步限定，步骤S600包括：
S610，通过外延片清洗、涂胶、光刻、显影，对D、S电极区域外使用光刻胶进行保护，对D、S电极区域进行刻蚀，D、S电极区域刻蚀深度不小于步骤S400中隔离层10的厚度，保证Si3N4或SiO2隔离层10完全刻蚀的情况下，AlGaN势垒层7可以选择刻蚀或不刻蚀；随后清洗掉光刻胶；
S620，可选地，可以使用金属剥离工艺，通过外延片清洗、涂胶、光刻、显影，将D、S电极区域外使用光刻胶保护，随后沉积相应厚度的欧姆接触金属，制备D、S电极欧姆金属，随后清洗掉光刻胶；
可选地，可以使用金属刻蚀工艺，先沉积相应厚度的欧姆接触金属，通过外延片涂胶、光刻、显影，对D、S电极区域使用光刻胶进行保护，使用ICP干法刻蚀将D、S电极区域外金属刻蚀掉，刻蚀深度不小于S750中沉积的相应厚度的欧姆接触金属，保证D、S电极区域外金属完全刻蚀，制备D、S电极欧姆金属，随后清洗掉光刻胶；
相应地，采用高温退火工艺形成欧姆接触，并沉积平均厚度100-500nm的Si3N4或者SiO2阻挡层，在满足各层应力叠加小的条件下选择该层具体厚度；
本案中，D、S电极区域刻蚀深度200nm，使用金属剥离工艺，对D、S电极区域外使用光刻胶进行保护，沉积20nmTi/ 130nmNi/50nmAg /50nmAl，将D、S电极区域外金属连同光刻胶一块剥离，形成D、S电极欧姆金属，采用850℃高温退火30s使D、S电极欧姆金属与下层2DEG连接，形成欧姆接触，随后沉积一层140nm 厚度的Si3N4隔离层10。
700，在外延片上制备G电极肖特基接触金属14和G极Pad金属，参照图8所示；
进一步限定，步骤S700包括：
S710，通过外延片清洗、涂胶、光刻、显影，对G电极区域外使用光刻胶进行保护，对G电极区域进行刻蚀，随后清洗掉光刻胶；
可选地，步骤S710中，G电极区域进行刻蚀的深度不小于Si3N4或SiO2隔离层10厚度总和，保证Si3N4或SiO2隔离层10完全刻蚀的条件下，尽可能不对P-GaN层进行刻蚀；
S720，可选地，可以使用金属剥离工艺，通过外延片清洗、涂胶、光刻、显影，对G电极和G极Pad区域外使用光刻胶进行保护，沉积相应厚度的肖特基接触金属，将G电极和G极Pad区域外金属连同光刻胶一块剥离，制备G电极肖特基金属和G极Pad金属，随后清洗掉光刻胶；
可选地，可以使用金属刻蚀工艺，先沉积相应厚度的肖特基接触金属，通过外延片涂胶、光刻、显影，对G电极和G极Pad区域使用光刻胶进行保护，使用ICP干法刻蚀将G电极和G极Pad区域外金属刻蚀掉，刻蚀深度不小于沉积的相应厚度的肖特基接触金属，保证G电极和G极Pad区域外金属完全刻蚀，制备G电极欧姆金属和G极Pad金属，随后清洗掉光刻胶；
G电极肖特基金属和G极Pad金属是互联的；
随后沉积一层Si3N4或者SiO2隔离层10，Si3N4或者SiO2的平均厚度在100-500nm，在满足各层应力叠加小的条件下选择该层具体厚度。
本案中，G电极区域刻蚀深度340nm，使用金属剥离工艺，对G电极区域和设计的G极Pad区域外使用光刻胶进行保护，沉积50nmNi/150nmAu，将G电极区域和设计的G极Pad区域外金属连同光刻胶一块剥离，形成G电极肖特基接触金属和G极Pad金属，随后沉积一层140nm 厚度的Si3N4隔离层10。
，在外延片上制备S极场板15，G、S、D极Pad金属，参照图9所示；
进一步限定，S810，通过外延片清洗、涂胶、光刻、显影，对S、D极和G、S、D极Pad区域外使用光刻胶进行保护，对S、D极和G、S、D极Pad区域进行刻蚀，随后清洗掉光刻胶；
可选地，步骤S810中，刻蚀深度不小于S600和S700中沉积的Si3N4或SiO2隔离层10厚度总和，保证Si3N4或SiO2隔离层10完全刻蚀的条件下，尽可能不对下层金属进行刻蚀
S820，可选地，可以使用金属剥离工艺，通过外延片清洗、涂胶、光刻、显影，对S极场板15，S、D极和G、S、D极Pad区域外使用光刻胶进行保护，沉积相应厚度的金属层，金属层可以是任何导通电阻低的金属，将S极场板15和G、S、D极Pad区域外金属连同光刻胶一块剥离，制备S极场板15和G、S、D极Pad金属，随后清洗掉光刻胶；
可选地，可以使用金属刻蚀工艺，先沉积相应厚度的金属层，金属层可以是任何导通电阻低的金属，通过外延片涂胶、光刻、显影，对S极场板15和G、S、D极Pad区域使用光刻胶进行保护，使用ICP干法刻蚀将S极场板15和G、S、D极Pad区域外金属刻蚀掉，刻蚀深度不小于沉积的相应厚度的金属层，保证S极场板15和G、S、D极Pad区域外金属完全刻蚀，制备S极场板15和G、S、D极Pad金属，随后清洗掉光刻胶；
相应地，S极场板15和S极通孔是互联的，G极Pad和G极是互联的，S极Pad和S极是互联的，D极Pad和D极是互联的；
可以根据设计和需求制备单场板或多级场板，重复S800步骤即可以制备多级场板。
本案中，刻蚀深度280nm，使用金属剥离工艺，对S极场板15，S、D极和G、S、D极Pad区域外使用光刻胶进行保护，沉积50nmTi/150nmAl，将S极场板15，S、D极和G、S、D极Pad区域外金属连同光刻胶一块剥离，制备S极场板15，G、S、D极Pad金属。
，在外延片上制备隔离层和G、S、D极Pad开窗，参照图10所示；
S910，沉积设计厚度的Si3N4或SiO2作为第一钝化层，设定厚度的PI作为第二钝化层；
可选地，Si3N4或SiO2平均厚度为100-5000nm，PI平均厚度为500-5000nm，具体厚度与设计耐压相匹配；；
S920，通过外延片清洗、涂胶、光刻、显影，对G、S、D极Pad区域外使用光刻胶进行保护，对G、S、D极Pad区域进行刻蚀，随后清洗掉光刻胶；
相应地，步骤S920中刻蚀深度不小于沉积的第一钝化层和第二钝化层厚度之和（本案刻蚀深度6000nm），保证钝化层完全刻蚀的条件下，尽可能不对Pad金属进行刻蚀；
本案中，沉积1000nm Si3N4作为第一钝化层，5000nmPI作为第二钝化层，刻蚀深度6000nm。
整个器件制备完成。
参照图10所示，一种防止AlGaN过刻蚀的GaN-HEMT器件，包括从下而上依次连接的衬底1、AlN间隔层2、Al组分渐变缓冲AlGaN层3、掺C高阻GaN层4、GaN沟道层5、AlN插入层6、AlGaN势垒层7、AlN阻挡层8和隔离层10；
所述GaN沟道层5和AlN阻挡层8之间，位于D极欧姆接触金属13、S极欧姆接触金属12外侧设有ISO隔离区11；ISO隔离区11从下而上依次与GaN沟道层5、AlN插入层6、AlGaN势垒层7、AlN阻挡层8外侧相连；
所述AlN阻挡层8上设有位于隔离层10内的掺Mg P-GaN盖帽层9；
所述掺Mg P-GaN盖帽层9的顶部设有与之相连，并位于隔离层10内的G电极肖特基接触金属14；
所述隔离层10上设有延伸至AlN阻挡层8的S极欧姆槽和D极欧姆槽；所述S极欧姆槽内设有S极欧姆接触金属12；所述D极欧姆槽内设有D极欧姆接触金属13；
所述S极欧姆接触金属12的顶面和D极欧姆接触金属13的顶面分别位于隔离层10顶面的下方；
所述隔离层10内，位于G电极肖特基接触金属14的上方设有水平延伸至S极欧姆接触金属12的S极场板15。
本案一种防止AlGaN势垒层过刻蚀的GaN- HEMT器件的优点是：在保证掺Mg P-GaN盖帽层9完全刻蚀的条件下，使刻蚀反应气体与AlN阻挡层8产生反应生成硬度极大的AlB2，起到防止AlGaN势垒层7被刻蚀的现象，能够显著提高器件的电流密度、降低器件动态电阻漂移。相同工艺条件下，参照表1所示，本文所述的一种防止AlGaN势垒层7过刻蚀的GaN-HEMT器件（本器件）相比不带AlN阻挡层8结构的GaN-HEMT器件（对比器件1），电流密度提升30%，100K HZ频率下动态电阻与静态电阻的比值比从1.8降低到1.2，相比市面上在售的主流产品（对比器件2），电流密度提升20%，100K HZ频率下动态电阻与静态电阻的比值从1.5降低到1.2，如表1所示：
表1：
| Sample | 电流密度（A/mm2） | 动态电阻比@100K HZ |
| 本器件 | 5 | 1.2 |
| 对比器件1 | 3.5 | 1.8 |
| 对比器件2 | 4 | 1.5 |
对于本案所公开的内容，还有以下几点需要说明：
（1）、本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构，其他结构可参考通常设计；
（2）、在不冲突的情况下，本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例；
以上，仅为本案所公开的具体实施方式，但本公开的保护范围并不局限于此，本案所公开的保护范围应以权利要求的保护范围为准。
Claims (4)
1.减小高频电流崩塌效应的GaN-HEMT器件，其特征在于，包括从下而上依次连接的衬底（1）、AlN间隔层（2）、Al组分渐变缓冲AlGaN层（3）、掺C高阻GaN层（4）、GaN沟道层（5）、AlN插入层（6）、AlGaN势垒层（7）、AlN阻挡层（8）和隔离层（10）；
所述GaN沟道层（5）和AlN阻挡层（8）之间，位于D极欧姆接触金属（13）、S极欧姆接触金属（12）外侧设有ISO隔离区（11）；
所述AlN阻挡层（8）上设有位于隔离层（10）内的掺Mg P-GaN盖帽层（9）；
所述掺Mg P-GaN盖帽层（9）的顶部设有与之相连，并位于隔离层（10）内的G电极肖特基接触金属（14）；
所述隔离层（10）内设有延伸至AlN阻挡层（8）的S极欧姆槽和D极欧姆槽；所述S极欧姆槽内设有S极欧姆接触金属（12）；所述D极欧姆槽内设有D极欧姆接触金属（13）；
所述隔离层（10）内，位于G电极肖特基接触金属（14）的上方设有水平延伸至S极欧姆接触金属（12）的S极场板（15）。
2.根据权利要求1所述的减小高频电流崩塌效应的GaN-HEMT器件，其特征在于， 所述衬底（1）的平均厚度为1mm-5mm；
所述AlN间隔层（2）的平均厚度为100nm-1000nm；
所述Al组分渐变缓冲AlGaN层（3）的平均厚度为1000nm-5000nm；
所述掺C高阻GaN层（4）的平均厚度为3000nm-8000nm。
3.根据权利要求1所述的减小高频电流崩塌效应的GaN-HEMT器件，其特征在于， 所述GaN沟道层（5）的平均厚度为100-500nm；
所述AlN插入层（6）的平均厚度小于2nm；
所述AlGaN势垒层（7）的平均厚度为10-50nm。
4.根据权利要求1所述的减小高频电流崩塌效应的GaN-HEMT器件，其特征在于， 所述AlN阻挡层（8）的平均厚度小于2nm；
所述掺Mg P-GaN盖帽层（9）的平均厚度为20nm-200nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320871883.8U CN219513047U (zh) | 2023-04-19 | 2023-04-19 | 减小高频电流崩塌效应的GaN-HEMT器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320871883.8U CN219513047U (zh) | 2023-04-19 | 2023-04-19 | 减小高频电流崩塌效应的GaN-HEMT器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219513047U true CN219513047U (zh) | 2023-08-11 |
Family
ID=87547530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202320871883.8U Active CN219513047U (zh) | 2023-04-19 | 2023-04-19 | 减小高频电流崩塌效应的GaN-HEMT器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219513047U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117423694A (zh) * | 2023-12-19 | 2024-01-19 | 扬州扬杰电子科技股份有限公司 | 一种高频通流稳定的GaN HEMT器件及其制备方法 |
-
2023
- 2023-04-19 CN CN202320871883.8U patent/CN219513047U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117423694A (zh) * | 2023-12-19 | 2024-01-19 | 扬州扬杰电子科技股份有限公司 | 一种高频通流稳定的GaN HEMT器件及其制备方法 |
| CN117423694B (zh) * | 2023-12-19 | 2024-02-13 | 扬州扬杰电子科技股份有限公司 | 一种高频通流稳定的GaN HEMT器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN103972284B (zh) | 半导体器件 | |
| CN102881720B (zh) | 半导体结构及其形成方法 | |
| JP6050563B2 (ja) | 化合物半導体装置及びその製造方法 | |
| CN116230535A (zh) | 一种防止AlGaN过刻蚀的GaN-HEMT器件的制备方法 | |
| JP5353735B2 (ja) | 半導体装置およびその製造方法 | |
| CN104022148A (zh) | 具有AlSiN钝化层的异质结构功率晶体管 | |
| CN103930978B (zh) | 场效应晶体管及其制造方法 | |
| US8643065B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN111900203B (zh) | 一种GaN基高空穴迁移率晶体管及其制备方法 | |
| CN106033724A (zh) | Iii族氮化物增强型hemt及其制备方法 | |
| CN219513047U (zh) | 减小高频电流崩塌效应的GaN-HEMT器件 | |
| CN116504631A (zh) | 一种自对准栅金属增强型GaN-HEMT器件及其制备方法 | |
| WO2020181548A1 (zh) | GaN基超结型垂直功率晶体管及其制作方法 | |
| US20110156052A1 (en) | Semiconductor device having JFET and method for manufacturing the same | |
| CN113113480A (zh) | 具有p-GaN盖帽层的HEMT器件及制备方法 | |
| CN114883407B (zh) | 基于Fin-FET栅结构HEMT及其制作方法 | |
| CN219435812U (zh) | 刻蚀自终止的GaN HEMT器件结构 | |
| CN113035935B (zh) | GaN器件及制备方法 | |
| CN116387157A (zh) | 一种具有刻蚀自终止效果的GaN-HEMT器件的制备方法 | |
| CN109888012B (zh) | GaN基超结型垂直功率晶体管及其制作方法 | |
| CN108352408A (zh) | 半导体装置、电子部件、电子设备以及半导体装置的制造方法 | |
| CN114883396B (zh) | 一种凹陷式Fin-JFET栅结构HEMT及制作方法 | |
| KR20140131167A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| CN112768508B (zh) | 背栅全控型AlGaN/GaN异质结增强型功率HEMT器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |