CN116504631A - 一种自对准栅金属增强型GaN-HEMT器件及其制备方法 - Google Patents
一种自对准栅金属增强型GaN-HEMT器件及其制备方法 Download PDFInfo
- Publication number
- CN116504631A CN116504631A CN202310421714.9A CN202310421714A CN116504631A CN 116504631 A CN116504631 A CN 116504631A CN 202310421714 A CN202310421714 A CN 202310421714A CN 116504631 A CN116504631 A CN 116504631A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- gan
- epitaxial wafer
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 title claims abstract description 133
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 38
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 32
- 230000008569 process Effects 0.000 claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims abstract description 22
- 238000001259 photo etching Methods 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract 9
- 238000002955 isolation Methods 0.000 claims description 72
- 238000005530 etching Methods 0.000 claims description 49
- 238000004140 cleaning Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 238000004026 adhesive bonding Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 230000002687 intercalation Effects 0.000 claims description 3
- 238000009830 intercalation Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 239000000460 chlorine Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 238000006263 metalation reaction Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
一种自对准栅金属增强型GaN‑HEMT器件及其制备方法。涉及半导体技术领域。本发明提出的一种自对准栅金属增强型GaN‑HEMT器件的制备方法，具有以下优点：采用自对准工艺制备栅极，使栅金属边缘和P‑GaN边缘对齐；1、避免了由于光刻的精度、对齐误差导致肖特基金属和P‑GaN位置偏差，造成肖特基金属部分挂在P‑GaN侧壁，与AlGaN势垒层接触，形成漏电通道；2、避免了部分P‑GaN上方不存在肖特基金属，以及该现象造成的减弱栅极对器件的控制能力，影响器件的跨导，减弱栅下导电通道的能力，影响器件的通流能力的问题，显著提高了器件的栅极控制能力和电流密度值。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种采用自对准工艺制备栅极，进而制备增强型 GaN-HEMT器件的一种自对准栅金属增强型GaN-HEMT器件及其制备方法。
背景技术
在电力电子器件技术领域，以GaN和SiC为代表的第三代半导体越来越被人们重视，其中GaN具有禁带宽度大、临界击穿场强和电子迁移率高等优点，在快充、数据中心、OBC、太阳能逆变器等功率器件市场具有强大的应用潜力。
目前GaN在功率器件的主要应用形式是GaN HEMT器件，自1993年Khan等人制作出了第一个AlGaN/GaN高电子迁移率晶体管（HEMT），水平结构的GaN HEMT器件以其优于Si器件的电学性能和更低的能耗受到人们的广泛关注。
GaN HEMT器件具有优于传统Si器件的性能，在最主流的PGaN增强型GaN HEMT器件制备过程中，栅极的制备至关重要，栅极的性能决定了器件的整体性能，目前市场上制备P-GaN增强型GaN HEMT器件栅极，通常先刻蚀栅极区域外P-GaN盖帽层，随后在栅极区域P-GaN盖帽层上方沉积隔离层，并在栅极区域P-GaN盖帽层上方刻蚀隔离层，最后沉积肖特基金属与栅极区域P-GaN接触形成肖特基接触。由于栅极区域的P-GaN盖帽层和肖特基金属是非自对准工艺制备的，为了避免光刻的精度、对齐误差导致肖特基金属和P-GaN位置偏差，造成肖特基金属部分挂在P-GaN侧壁，与AlGaN势垒层接触，形成漏电通道；通常在在栅极区域P-GaN盖帽层上方刻蚀隔离层时，都会将刻蚀边缘相对P-GaN盖帽层边缘向里缩0.25um，确保肖特基金属完全沉积在P-GaN盖帽层上，但该工艺会使部分P-GaN上方不存在肖特基金属，不但减弱了栅极对器件的控制能力，影响器件的跨导，而且减弱栅下导电通道的能力，影响器件的通流能力。
发明内容
本发明针对以上问题，提供了一种实现栅金属和P-GaN的边缘对齐，避免目前主流工艺存在的部分P-GaN上方不存在肖特基金属的问题的一种自对准栅金属增强型GaN-HEMT器件及其制备方法。
本发明的技术方案是：一种自对准栅金属增强型GaN-HEMT器件的制备方法，包括以下步骤：
S100，制备P-GaN HEMT结构的外延片；
S200，在外延片上制备ISO隔离区；
S300，在外延片上制备S电极槽和D电极槽；
S400，在S电极槽和D极电极槽上制备S极欧姆接触金属和D极欧姆接触金属，并在S极欧姆接触金属和D极欧姆接触金属上制备第一隔离层；
S500，在外延片上通过金属剥离工艺制备自对准G极肖特基接触金属，并在自对准G极肖特基接触金属上制备第二隔离层；
S600，在外延片上G、S、D电极区域外进行P-GaN盖帽层刻蚀；
S700，在外延片上沉积第三隔离层并对G、S、D电极区域刻蚀开窗。
具体的，步骤S100中：
所述外延片包括从下而上依次连接的衬底、AlN间隔层、Al组分渐变缓冲AlGaN层、掺C高阻GaN层、GaN沟道层、AlN插入层、AlGaN势垒层和掺Mg P-GaN盖帽层；
具体的，所述衬底的平均厚度为1mm-5mm；
所述AlN间隔层的平均厚度为100nm-1000nm；
所述Al组分渐变缓冲AlGaN层的平均厚度为1000nm-5000nm；
所述掺C高阻GaN层的平均厚度为3000nm-8000nm；
所述GaN沟道层的平均厚度为100-500nm；
所述AlN插入层的平均厚度小于2nm；
所述AlGaN势垒层的平均厚度为10-50nm；
所述掺Mg P-GaN盖帽层的平均厚度为20nm-200nm。
所述外延片的内部结构和制备工艺是行业通用，无特殊要求。
具体的，步骤S200包括：
S210，通过外延片清洗、涂胶、光刻、显影，对器件有源区使用光刻胶进行保护；
S220，使用高能离子注入外延片无源区，破坏掉无源区中GaN沟道层、AlN插入层、AlGaN势垒层和掺Mg P-GaN盖帽层的内部晶格结构，使其变为高阻态的ISO隔离区，ISO隔离区起到电性隔离的作用，随后清洗掉光刻胶。
具体的，步骤S300包括：
S310，通过外延片清洗、涂胶、光刻、显影，对D、S电极区域外使用光刻胶进行保护，对D、S电极区域进行刻蚀，制备S电极槽、D电极槽，随后清洗掉光刻胶；
所述的S电极槽、D电极槽的槽底位于AlGaN势垒层中，保证P-GaN盖帽层完全刻蚀。
具体的，步骤S400包括：
S410，外延片清洗、涂胶、光刻、显影，在S电极槽、D电极槽中制备S极欧姆接触金属、D极欧姆接触金属和第一隔离层，所述的欧姆接触是指采用高温退火工艺使欧姆金属向下渗透到2DEG处，形成欧姆接触；
所述第一隔离层位于S极欧姆接触金属、D极欧姆接触金属上方，范围大小与S极欧姆接触金属、D极欧姆接触金属一致。
具体的，步骤S500包括：
S510，通过外延片清洗、涂胶、光刻、显影，对G电极区域外使用光刻胶进行保护，使用剥离工艺，制备自对准G极肖特基接触金属和第二隔离层；
所述第二隔离层位于G极肖特基接触金属上方，范围大小与G极肖特基接触金属一致。
具体的，步骤S600包括：
S610，通过外延片清洗，采用S400和S500中沉积的第一隔离层和第二隔离层作为硬掩模，对G、S、D电极区域外进行P-GaN盖帽层刻蚀。
具体的，步骤S700包括：
S710，在外延片上沉积第三隔离层，通过外延片清洗、涂胶、光刻、显影，对G、S、D电极区域外使用光刻胶进行保护，对G、S、D电极区域进行刻蚀开窗；
所述刻蚀开窗工艺，刻蚀深度为G、S、D电极区域金属上方隔离层总厚度。
一种自对准栅金属增强型GaN-HEMT器件，包括从下而上依次连接的
外延片和第三隔离层；
所述外延片的外侧设有ISO隔离区；
所述第三隔离层上设有延伸至外延片内的S电极槽、D电极槽；
所述S电极槽内设有S极欧姆接触金属；
所述D电极槽内设有D极欧姆接触金属；
所述第三隔离层内设有P-GaN盖帽层和与P-GaN盖帽层连接的G极肖特基接触金属。
本发明提出的一种自对准栅金属增强型GaN-HEMT器件的制备方法，具有以下优点：采用自对准工艺制备栅极，使栅金属边缘和P-GaN边缘对齐；1、避免了由于光刻的精度、对齐误差导致肖特基金属和P-GaN位置偏差，造成肖特基金属部分挂在P-GaN侧壁，与AlGaN势垒层接触，形成漏电通道；2、避免了部分P-GaN上方不存在肖特基金属，以及该现象造成的减弱栅极对器件的控制能力，影响器件的跨导，减弱栅下导电通道的能力，影响器件的通流能力的问题，显著提高了器件的栅极控制能力和电流密度值。
附图说明
图1是本发明的工艺流程图，
图2是步骤S100的示意图，
图3是步骤S200的示意图，
图4是步骤S300的示意图，
图5是步骤S400的示意图，
图6是步骤S500的示意图，
图7是步骤S600的示意图，
图8是步骤S700的示意图，
图9是市场主流器件的栅结构示意图，
图中1是外延片，2是衬底，3是AlN间隔层，4是 Al组分渐变缓冲AlGaN层，5是掺C高阻GaN层，6是GaN沟道层，7是AlN插入层，8是AlGaN势垒层，9是掺Mg P-GaN盖帽层，10是ISO隔离区，11是S电极槽，12是D电极槽，13是S极欧姆接触金属，14是D极欧姆接触金属，15是G极肖特基接触金属，16-1是第一隔离层，16-2是第二隔离层，16-3是第三隔离层。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“上”、 “下”、 “左”、 “右”、 “竖直”、 “水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，除非另有说明， “多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、 “连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接 ；可以是机械连接，也可以是电连接 ；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
本发明参照图1-9所示：
一种自对准栅金属增强型GaN-HEMT器件的制备方法，包括以下步骤：
S100，在Si、蓝宝石或SiC衬底2上依次制备AlN间隔层3、Al组分渐变缓冲AlGaN层4、掺C高阻GaN层5、GaN沟道层6、AlN插入层7、AlGaN势垒层8和掺Mg P-GaN盖帽层9构成外延片1，参照图2所示；
进一步限定，步骤S100中：
所述衬底2的平均厚度为1mm-5mm；
所述AlN间隔层3的平均厚度为100nm-1000nm；
所述Al组分渐变缓冲AlGaN层4的平均厚度为1000nm-5000nm；
所述掺C高阻GaN层5的平均厚度为3000nm-8000nm；
所述GaN沟道层6的平均厚度为100-500nm；
所述AlN插入层7的平均厚度小于2nm；
所述AlGaN势垒层8的平均厚度为10-50nm；
所述掺Mg P-GaN盖帽层9的平均厚度为20nm-200nm；
相应地，在满足各层应力叠加小和各层晶格失配小的情况下选择以上各层具体厚度，以及渐变缓冲AlGaN层4中各层Al组分、掺C高阻GaN层5中C掺杂浓度、AlGaN势垒层8中Al组分大小和掺Mg P-GaN盖帽层9的Mg掺杂浓度，允许外延片不同位置处以上各层厚度有误差；
本案中衬底2平均厚度1mm，AlN间隔层3平均厚度200nm，渐变缓冲buffer层4平均厚度1500nm，高阻GaN层5平均厚度4000nm，GaN沟道层6平均厚度200nm，AlN插入层7平均厚度0.8nm，AlGaN势垒层8平均厚度15nm，掺Mg P-GaN盖帽层9平均厚度80nm；衬底2是电阻率10Ω.cm的掺B的Si衬底，渐变缓冲buffer层4由300nm Al0.7Ga0.3N、600nm Al0.5Ga0.5N、300nmAl0.4Ga0.6N、300nm Al0.2Ga0.8N四层组成，高阻GaN层5掺C后电阻率为108Ω.cm，AlGaN势垒层8的铝组分是Al0.2Ga0.8N，掺Mg P-GaN盖帽层9中Mg掺杂浓度是3e19 cm-3，迁移率为6cm2/(V.S)；
所述外延片1）的内部结构和制备工艺是行业通用，无特殊要求。
在上述步骤中制备的GaN HEMT外延片上制备GaNHEMT器件，首先绘制相应版图并制备光刻板，相应地，使用光刻板进行以下工艺步骤；
S200，在外延片上制备ISO隔离区10，参照图3所示；
进一步限定，步骤S200包括：
S210，通过外延片清洗、涂胶、光刻、显影，对器件有源区使用光刻胶进行保护，在外延片上无源区进行ISO隔离，随后清洗掉光刻胶：
S220， 高能离子可以使用F、H等物质，能破坏掉无源区中GaN沟道层6、AlN插入层7、AlGaN势垒层8和掺Mg P-GaN盖帽层9内部晶格结构即可，注入能量和注入次数可以根据具体工艺进行设定和调整；
本案中，使用高能离子F注入，注入角度为7度，分三次注入，三次注入能量和剂量分别为140 KeV和1.2e14cm-3、80 KeV和0.6e14cm-3、40 KeV和0.4e14cm-3；
S300，在外延片1上制备S电极槽11、D电极槽12，参照图4所示；
进一步限定，步骤S300包括：
S310，通过外延片清洗、涂胶、光刻、显影，对D、S电极区域外使用光刻胶进行保护，对D、S电极区域进行刻蚀；
步骤S310中，选择干法刻蚀工艺，刻蚀气体使用氯基气体，刻蚀速率设定1-50nm/min，刻蚀时间取决于S电极槽11、D电极槽12的槽底在AlGaN势垒层8中具体位置；
本案中，采用ICP干法刻蚀工艺，Cl2作为刻蚀气体，刻蚀速率10nm/min，刻蚀时间设定8.5min，刻蚀深度85nm。
，在S电极槽11和D极电极槽12上制备S极欧姆接触金属13和D极欧姆接触金属14，并在S极欧姆接触金属13和D极欧姆接触金属14上制备第一隔离层16-1；参照图5所示；
进一步限定，步骤S400包括：
S410，外延片清洗、涂胶、光刻、显影，在S电极槽11、D电极槽12中制备S极欧姆接触金属13、D极欧姆接触金属14和第一隔离层16-1，所述的欧姆接触，采用高温退火工艺使欧姆金属向下渗透到2DEG处，形成欧姆接触；
所述第一隔离层16-1位于S极欧姆接触金属13、D极欧姆接触金属14上方，范围大小与S极欧姆接触金属13、D极欧姆接触金属14一致；
步骤S410中，使用剥离工艺制备S极欧姆接触金属13、D极欧姆接触金属14和第一隔离层16-1，通过外延片清洗、涂胶、光刻、显影，将S电极槽11、D电极槽12区域外使用光刻胶保护，先沉积相应厚度的欧姆金属和隔离层物质，随后清洗掉光刻胶，使S电极槽11、D电极槽12区域外沉积的欧姆金属、隔离层物质和光刻胶一块去除，制备S极欧姆接触金属13、D极欧姆接触金属14和第一隔离层16-1；
本案中，沉积20nmTi/ 130nmNi/50nmAg /50nmAl作为欧姆金属和140nm 厚度的Si3N4作为第一隔离层16-1，采用850℃高温退火30s，使D、S电极欧姆金属与下层2DEG连接，形成欧姆接触。
，在外延片1上通过金属剥离工艺制备自对准G极肖特基接触金属15，并在自对准G极肖特基接触金属15上制备第二隔离层16-2；参照图6所示；
进一步限定，步骤S500包括：
S510，外延片清洗、涂胶、光刻、显影，在设计的G电极区域制备自对准G极肖特基接触金属15和第二隔离层16-2；
所述第二隔离层16-2位于G极肖特基接触金属15上方，范围大小与G极肖特基接触金属15一致；
步骤S510中，使用剥离工艺制备自对准G极肖特基接触金属15和第二隔离层16-2，通过外延片清洗、涂胶、光刻、显影，将设计的G电极区域外使用光刻胶保护，先后沉积相应厚度的肖特基金属和隔离层物质，随后清洗掉光刻胶，使G电极区域外沉积的肖特基金属、隔离层物质和光刻胶一块去除，制备自对准G极肖特基接触金属15和第二隔离层16-2；
本案中，沉积50nmNi/150nmAu 作为肖特基金属和140nm 厚度的Si3N4作为第二隔离层16-2。
，在外延片上制备D极欧姆接触金属16、S极欧姆接触金属15，参照图7所示；
S610，外延片清洗，采用S400和S500中沉积的第一隔离层16-1和第二隔离层16-2作为硬掩模，对G、S、D电极区域外进行P-GaN盖帽层9刻蚀；
所述刻蚀过程，使用对P-GaN盖帽层9和隔离层有选择性刻蚀作用的刻蚀气体，达到刻蚀P-GaN盖帽层9、不刻蚀第一隔离层16-1和第二隔离层16-2的效果；
步骤S610中，选择干法刻蚀工艺，刻蚀气体使用氯基气体，刻蚀速率设定0.1-10nm/min区间，刻蚀时间设定为1.1倍的掺Mg P-GaN盖帽层9厚度与刻蚀速率的比值，保证掺Mg P-GaN盖帽层12被完全刻蚀。
本案中，采用ICP干法刻蚀，刻蚀气体使用Cl2、刻蚀速率1nm/min、刻蚀时间90min。
，在外延片上沉积第三隔离层16-3并对G、S、D电极区域刻蚀开窗，参照图8所示；
S710，在外延片上沉积第三隔离层16-3，通过外延片清洗、涂胶、光刻、显影，对G、S、D电极区域外使用光刻胶进行保护，对G、S、D电极区域进行刻蚀开窗；
所述刻蚀开窗工艺，刻蚀深度为G、S、D电极区域金属上方隔离层的厚度。
步骤S710中，选择干法刻蚀工艺，刻蚀气体使用氟基气体，刻蚀速率设定在1-100nm/min区间，刻蚀时间设定为1.1倍的刻蚀深度与刻蚀速率的比值，保证G、S、D电极区域金属上方隔离层被完全刻蚀。
本案中，刻蚀深度280nm，采用ICP干法刻蚀，刻蚀气体使用CF4、刻蚀速率20nm/min、刻蚀时间15min。
整个器件制备完成。
参照图8所示，
一种自对准栅金属增强型GaN-HEMT器件，包括从下而上依次连接的外延片1和第三隔离层16-3；
所述外延片1的外侧设有ISO隔离区10；
所述第三隔离层16-3上设有延伸至外延片1内的S电极槽11、D电极槽12；
所述S电极槽11内设有S极欧姆接触金属13；
所述D电极槽12内设有D极欧姆接触金属14；
所述第三隔离层16-3内设有P-GaN盖帽层9和与P-GaN盖帽层9连接的G极肖特基接触金属15。
外延片1进一步限定，所述外延片1从下而上包括依次连接的衬底2、AlN间隔层3、Al组分渐变缓冲AlGaN层4、掺C高阻GaN层5、GaN沟道层6、AlN插入层7、AlGaN势垒层8和P-GaN盖帽层9；
掺Mg P-GaN盖帽层9进一步限定，所述P-GaN盖帽层9为掺Mg P-GaN盖帽层9，位于第三隔离层16-3内，掺Mg P-GaN盖帽层9和G电极肖特基接触金属15范围大小相同。
进一步限定S电极槽11、D电极槽12，所述S电极槽11、D电极槽12的槽底分别位于AlGaN势垒层8内。
进一步限定S极欧姆接触金属13、D极欧姆接触金属14和G电极肖特基接触金属15，S极欧姆接触金属13、D极欧姆接触金属14和G电极肖特基接触金属15上表面低于第三隔离层16-3的上表面。
本案一种自对准栅金属增强型GaN-HEMT器件，优点是：采用自对准工艺制备栅极，使栅金属边缘和P-GaN边缘对齐；1、避免了由于光刻的精度、对齐误差导致肖特基金属和P-GaN位置偏差，造成肖特基金属部分挂在P-GaN侧壁，与AlGaN势垒层接触，形成漏电通道；2、避免了部分P-GaN上方不存在肖特基金属，如图9所示，以及该现象造成的减弱栅极对器件的控制能力，影响器件的跨导，减弱栅下导电通道的能力，影响器件的通流能力的问题，显著提高了器件的跨导性能和电流密度值。
相同工艺条件下，参照表1所示，本文所述的一种自对准栅金属增强型GaN-HEMT器件（本器件，如图8所示）相比市场上主流GaN- HEMT器件（对比器件，如图9所示），电流密度提升20%，跨导系数提升25%，显著提升了器件的栅极控制能力和电流密度值，如表1所示：
表1：
对于本案所公开的内容，还有以下几点需要说明：
（1）、本案所公开的实施例附图只涉及到与本案所公开实施例所涉及到的结构，其他结构可参考通常设计；
（2）、在不冲突的情况下，本案所公开的实施例及实施例中的特征可以相互组合以得到新的实施例；
以上，仅为本案所公开的具体实施方式，但本公开的保护范围并不局限于此，本案所公开的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种自对准栅金属增强型GaN-HEMT器件的制备方法，其特征在于，包括以下步骤：
S100，制备P-GaN HEMT结构的外延片（1）；
S200，在外延片（1）上制备ISO隔离区（10）；
S300，在外延片（1）上制备S电极槽（11）和D电极槽（12）；
S400，在S电极槽（11）和D极电极槽（12）上制备S极欧姆接触金属（13）和D极欧姆接触金属（14），并在S极欧姆接触金属（13）和D极欧姆接触金属（14）上制备第一隔离层（16-1）；
S500，在外延片（1）上通过金属剥离工艺制备自对准G极肖特基接触金属（15），并在自对准G极肖特基接触金属（15）上制备第二隔离层（16-2）；
S600，在外延片（1）上G、S、D电极区域外进行P-GaN盖帽层（9）刻蚀；
S700，在外延片上沉积第三隔离层（16-3）并对G、S、D电极区域刻蚀开窗。
2.根据权利要求1所述的一种自对准栅金属增强型GaN-HEMT器件的制备方法，其特征在于，步骤S100中：
所述外延片（1）包括从下而上依次连接的衬底（2）、AlN间隔层（3）、Al组分渐变缓冲AlGaN层（4）、掺C高阻GaN层（5）、GaN沟道层（6）、AlN插入层（7）、AlGaN势垒层（8）和掺Mg P-GaN盖帽层（9）。
3.根据权利要求1所述的一种自对准栅金属增强型GaN-HEMT器件的制备方法，其特征在于，所述衬底（2）的平均厚度为1mm-5mm；
所述AlN间隔层（3）的平均厚度为100nm-1000nm；
所述Al组分渐变缓冲AlGaN层（4）的平均厚度为1000nm-5000nm；
所述掺C高阻GaN层（5）的平均厚度为3000nm-8000nm；
所述GaN沟道层（6）的平均厚度为100-500nm；
所述AlN插入层（7）的平均厚度小于2nm；
所述AlGaN势垒层（8）的平均厚度为10-50nm；
所述掺Mg P-GaN盖帽层（9）的平均厚度为20nm-200nm。
4.根据权利要求1所述的一种自对准栅金属增强型GaN-HEMT器件的制备方法，其特征在于，步骤S200包括：
S210，通过外延片清洗、涂胶、光刻、显影，对器件有源区使用光刻胶进行保护；
S220，使用高能离子注入外延片无源区，破坏掉无源区中GaN沟道层（6）、AlN插入层（7）、AlGaN势垒层（8）和掺Mg P-GaN盖帽层（9）的内部晶格结构，使其变为高阻态的ISO隔离区（10），ISO隔离区（10）起到电性隔离的作用，随后清洗掉光刻胶。
5.根据权利要求1所述的一种自对准栅金属增强型GaN-HEMT器件的制备方法，其特征在于，步骤S300包括：
S310，通过外延片清洗、涂胶、光刻、显影，对D、S电极区域外使用光刻胶进行保护，对D、S电极区域进行刻蚀，制备S电极槽（11）、D电极槽（12），随后清洗掉光刻胶；
所述的S电极槽（11）、D电极槽（12）的槽底位于AlGaN势垒层（8）中，保证P-GaN盖帽层（9）完全刻蚀。
6.根据权利要求1所述的一种自对准栅金属增强型GaN-HEMT器件的制备方法，其特征在于，步骤S400包括：
S410，外延片清洗、涂胶、光刻、显影，在S电极槽（11）、D电极槽（12）中制备S极欧姆接触金属（13）、D极欧姆接触金属（14）和第一隔离层（16-1），所述的欧姆接触是指采用高温退火工艺使欧姆金属向下渗透到2DEG处，形成欧姆接触；
所述第一隔离层（16-1）位于S极欧姆接触金属（13）、D极欧姆接触金属（14）上方，范围大小与S极欧姆接触金属（13）、D极欧姆接触金属（14）一致。
7.根据权利要求1所述的一种自对准栅金属增强型GaN-HEMT器件的制备方法，其特征在于，步骤S500包括：
S510，通过外延片清洗、涂胶、光刻、显影，对G电极区域外使用光刻胶进行保护，使用剥离工艺，制备自对准G极肖特基接触金属（15）和第二隔离层（16-2）；
所述第二隔离层（16-2）位于G极肖特基接触金属（15）上方，范围大小与G极肖特基接触金属（15）一致。
8.根据权利要求1所述的一种自对准栅金属增强型GaN-HEMT器件的制备方法，其特征在于，步骤S600包括：
S610，通过外延片清洗，采用S400和S500中沉积的第一隔离层（16-1）和第二隔离层（16-2）作为硬掩模，对G、S、D电极区域外进行P-GaN盖帽层（9）刻蚀。
9.根据权利要求1所述的一种自对准栅金属增强型GaN-HEMT器件的制备方法，其特征在于，步骤S700包括：
S710，在外延片上沉积第三隔离层（16-3），通过外延片清洗、涂胶、光刻、显影，对G、S、D电极区域外使用光刻胶进行保护，对G、S、D电极区域进行刻蚀开窗；
所述刻蚀开窗工艺，刻蚀深度为G、S、D电极区域金属上方隔离层总厚度。
10.一种自对准栅金属增强型GaN-HEMT器件，其特征在于，包括从下而上依次连接的
外延片（1）和第三隔离层（16-3）；
所述外延片1的外侧设有ISO隔离区10；
所述第三隔离层（16-3）上设有延伸至外延片（1）内的S电极槽（11）、D电极槽（12）；
所述S电极槽（11）内设有S极欧姆接触金属（13）；
所述D电极槽（12）内设有D极欧姆接触金属（14）；
所述第三隔离层（16-3）内设有P-GaN盖帽层（9）和与P-GaN盖帽层（9）连接的G极肖特基接触金属（15）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310421714.9A CN116504631A (zh) | 2023-04-19 | 2023-04-19 | 一种自对准栅金属增强型GaN-HEMT器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310421714.9A CN116504631A (zh) | 2023-04-19 | 2023-04-19 | 一种自对准栅金属增强型GaN-HEMT器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116504631A true CN116504631A (zh) | 2023-07-28 |
Family
ID=87327808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310421714.9A Pending CN116504631A (zh) | 2023-04-19 | 2023-04-19 | 一种自对准栅金属增强型GaN-HEMT器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116504631A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117423694A (zh) * | 2023-12-19 | 2024-01-19 | 扬州扬杰电子科技股份有限公司 | 一种高频通流稳定的GaN HEMT器件及其制备方法 |
| CN117423726A (zh) * | 2023-12-19 | 2024-01-19 | 扬州扬杰电子科技股份有限公司 | 一种增加器件鲁棒性的GaN HEMT器件及其制备方法 |
-
2023
- 2023-04-19 CN CN202310421714.9A patent/CN116504631A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117423694A (zh) * | 2023-12-19 | 2024-01-19 | 扬州扬杰电子科技股份有限公司 | 一种高频通流稳定的GaN HEMT器件及其制备方法 |
| CN117423726A (zh) * | 2023-12-19 | 2024-01-19 | 扬州扬杰电子科技股份有限公司 | 一种增加器件鲁棒性的GaN HEMT器件及其制备方法 |
| CN117423694B (zh) * | 2023-12-19 | 2024-02-13 | 扬州扬杰电子科技股份有限公司 | 一种高频通流稳定的GaN HEMT器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9837518B2 (en) | Semiconductor device | |
| CN116504631A (zh) | 一种自对准栅金属增强型GaN-HEMT器件及其制备方法 | |
| US8946780B2 (en) | Ohmic contact schemes for group III-V devices having a two-dimensional electron gas layer | |
| KR101810710B1 (ko) | 개선된 접합부를 갖는 반도체 소자 및 이를 제조하는 방법 | |
| JP2019512886A (ja) | バイパスされたゲート構造を有するトランジスタ | |
| CN109545850A (zh) | 半导体元件及其制造方法 | |
| JP2011082397A (ja) | 半導体装置およびその製造方法 | |
| CN102637735B (zh) | 化合物半导体器件及其制造方法 | |
| CN116230535A (zh) | 一种防止AlGaN过刻蚀的GaN-HEMT器件的制备方法 | |
| TW201413960A (zh) | 化合物半導體裝置及其製造方法 | |
| CN114127955B (zh) | 半导体装置及其制造方法 | |
| US8421119B2 (en) | GaN related compound semiconductor element and process for producing the same and device having the same | |
| CN117276335B (zh) | 一种具有解耦合反向导通能力的增强型GaN HEMT及其制作方法 | |
| CN219513047U (zh) | 减小高频电流崩塌效应的GaN-HEMT器件 | |
| WO2020181548A1 (zh) | GaN基超结型垂直功率晶体管及其制作方法 | |
| TW201635522A (zh) | 半導體單元 | |
| US20170154987A1 (en) | Normally-off high electron mobility transistors and fabrication methods thereof | |
| CN112310208A (zh) | 增强型氮化镓基晶体管及其制备方法、电子装置 | |
| CN115132838A (zh) | 半导体结构 | |
| US20220359669A1 (en) | Nitride semiconductor device and method of manufacturing the same | |
| CN114127954B (zh) | 半导体装置及其制造方法 | |
| CN117981087A (zh) | 降低漏电流的氮化镓半导体装置及其制造方法 | |
| CN108352408A (zh) | 半导体装置、电子部件、电子设备以及半导体装置的制造方法 | |
| CN114981935A (zh) | 氮化物半导体装置的制造方法及氮化物半导体装置 | |
| CN112420828A (zh) | 一种常闭型高电子迁移率晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |