CN114981935A - 氮化物半导体装置的制造方法及氮化物半导体装置 - Google Patents

氮化物半导体装置的制造方法及氮化物半导体装置 Download PDF

Info

Publication number
CN114981935A
CN114981935A CN202180009694.3A CN202180009694A CN114981935A CN 114981935 A CN114981935 A CN 114981935A CN 202180009694 A CN202180009694 A CN 202180009694A CN 114981935 A CN114981935 A CN 114981935A
Authority
CN
China
Prior art keywords
layer
nitride semiconductor
gate electrode
gate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180009694.3A
Other languages
English (en)
Inventor
大岳浩隆
近松健太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN114981935A publication Critical patent/CN114981935A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

氮化物半导体装置的制造方法包括：第二工序，在栅极层材料膜上形成作为栅电极的材料膜的栅电极膜；第三工序，选择性地对栅电极膜进行蚀刻，从而形成脊形状的栅电极(22)；以及第四工序，选择性地对栅极层材料膜进行蚀刻，从而形成脊形状的半导体栅极层(21)，该半导体栅极层在其表面的宽度中间部配置有栅电极(22)。第三工序包括：第一蚀刻工序，其用于形成从栅电极(22)的上端到厚度方向中途的第一部分(22A)；以及第二蚀刻工序，其是蚀刻条件与第一蚀刻工序不同的工序，用于形成栅电极的剩余的第二部分(22B)。

Description

氮化物半导体装置的制造方法及氮化物半导体装置
技术领域
本发明涉及由III族氮化物半导体(以下，有时简称为“氮化物半导体”)构成的氮化物半导体装置的制造方法及氮化物半导体装置。
背景技术
III族氮化物半导体是在III-V族半导体中使用氮作为V族元素的半导体。氮化铝(AlN)、氮化镓(GaN)、氮化铟(InN)是代表例。通常，可以表示为AlxInyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)。
提出了使用这样的氮化物半导体的HEMT(High Electron Mobility Transistor；高电子迁移率晶体管)。这样的HEMT例如包括由GaN构成的电子传输层和在该电子传输层上外延生长的由AlGaN构成的电子供给层。以与电子供给层相接的方式形成一对源电极及漏电极，在它们之间配置栅电极。
为了由GaN与AlGaN的晶格失配引起的极化，在电子传输层内，在从电子传输层与电子供给层的界面向内方数
Figure BDA0003750603020000011
分量的位置形成二维电子气体。将该二维电子气体作为沟道，连接源极-漏极间。若通过对栅电极施加控制电压，而切断二维电子气体，则源极-漏极间被切断。在未对栅电极施加控制电压的状态下，源极-漏极间导通，因此成为常导通型的器件。
使用氮化物半导体的器件具有高耐压、高温动作、大电流密度、高速开关以及低导通电阻这样的特征，因此例如在专利文献1中提出了应用于功率器件。
专利文献1公开了如下结构：通过在AlGaN电子供给层上层叠脊形状的p型GaN栅极层(氮化物半导体栅极层)，在其上配置栅电极，利用从p型GaN栅极层扩展的耗尽层使沟道消失，从而实现常关。
现有技术文献
专利文献
专利文献1：日本特开2017-73506号公报
专利文献2：美国专利第8823012号说明书
发明内容
发明所要解决的课题
作为使用p型GaN栅极层的HEMT的一个课题，存在栅极-源极间的漏电流。漏电流的路径主要存在两个。
第一个是从栅电极正下方通过p型GaN栅极层和电子供给层到达电子传输层，通过二维电子气到达源电极的路径。通过该路径的漏电流受到电子供给层的势垒高度、栅电极与p型GaN栅极层的界面的肖特基势垒高度、p型GaN栅极层以及电子供给层内产生的电场的影响。
第二个是从栅电极通过p型GaN栅极层以及电子供给层的表面和侧面到达源电极的路径。通过该路径的漏电流受到p型GaN栅极层以及电子供给层的表面电阻、侧面电阻的影响。
作为降低通过第二个路径的漏电流的技术，有如下技术：通过在p型GaN栅极层的表面的宽度中间部形成栅电极，从而降低了通过p型GaN栅极层的表面和侧面流向源电极的漏电流(参照专利文献2)。
即，在专利文献2中，通过在p型GaN栅极层的表面两侧部形成未形成栅电极的区域，增大栅电极的侧面的下边缘与p型GaN栅极层的对应的侧面的上边缘之间的距离，从而降低通过p型GaN栅极层的侧面的漏电流。以下，有时将p型GaN栅极层的表面两侧部的没有形成栅电极的区域称为壁架(Ledge)。
在制造专利文献2所记载的GaN器件时，在p型GaN栅极层的材料层(以下，称为p型GaN层)的表面形成栅电极膜后，选择性地对栅电极膜进行蚀刻。此时，若对p型GaN层的表面赋予的蚀刻损伤大，则例如氮从p型GaN层的表面脱离而n型化。因此，即使在p型GaN栅极层上存在壁架，也无法使p型GaN栅极层的表面高电阻化，无法降低栅极漏电流。
另外，在栅电极与p型GaN栅极层进行肖特基接触的情况下，在栅电极的两侧缘部产生电场集中。由此，与栅电极的宽度中央部相比，两侧缘部的肖特基势垒容易降低，还存在能够产生由该现象引起的栅极漏电流这样的其他问题。
本发明的目的在于提供一种能够降低栅极漏电流的氮化物半导体装置的制造方法以及氮化物半导体装置。
用于解决课题的方案
本发明的一个实施方式提供一种氮化物半导体装置的制造方法，其包括：第一工序，在基板的上方依次形成第一氮化物半导体层、第二氮化物半导体层和栅极层材料膜，该第一氮化物半导体层构成电子传输层，该第二氮化物半导体层构成电子供给层，该栅极层材料膜作为包含受主型杂质的氮化物半导体栅极层的材料膜；第二工序，在所述栅极层材料膜上形成作为栅电极的材料膜的栅电极膜；第三工序，选择性地对所述栅电极膜进行蚀刻，从而形成脊形状的所述栅电极；第四工序，选择性地对所述栅极层材料膜进行蚀刻，从而形成脊形状的所述半导体栅极层，该半导体栅极层在其表面的宽度中间部配置有所述栅电极；以及第五工序，以覆盖所述第二氮化物半导体层的露出的表面、所述氮化物半导体栅极层的侧面和露出的表面、以及所述栅电极的侧面的方式形成钝化膜，所述第三工序包括：第一蚀刻工序，其用于形成从所述栅电极的上端到厚度方向中途的第一部分；以及第二蚀刻工序，其是蚀刻条件与所述第一蚀刻工序不同的工序，且用于形成所述栅电极的剩余的第二部分，所述第二氮化物半导体层的露出的表面、所述氮化物半导体栅极层的侧面和露出的表面、以及所述栅电极的侧面被同一钝化膜覆盖。
在该结构中，在第二蚀刻工序中，与第一蚀刻工序相比，能够进行蚀刻损伤小的蚀刻。由此，与通过第一蚀刻工序形成栅电极整体的情况相比，能够降低施加于半导体栅极层的表面的蚀刻损伤。由此，能够降低从栅电极通过半导体栅极层以及第二氮化物半导体层的表面和侧面流向源电极的栅极漏电流。
在本发明的一实施方式中，通过所述第一蚀刻工序除去的所述栅电极膜的厚度比通过所述第二蚀刻工序除去的所述栅电极膜的厚度大。
在本发明的一实施方式中，如果以90度以上的角度表示越朝向所述第二部分则所述第一部分的宽度越窄的情况下的所述第一部分的两侧面相对于所述半导体栅极层的表面的倾斜角，以90度以下的角度表示越朝向所述第二部分则所述第一部分的宽度越宽的情况下的所述第二部分的两侧面相对于所述半导体栅极层的表面的倾斜角，则第一部分的各侧面相对于半导体栅极层的表面的平均倾斜角度在80度以上且95度以下的范围内。
在本发明的一实施方式中，所述第二蚀刻工序的每单位时间的纵向的蚀刻速度比所述第一蚀刻工序的每单位时间的纵向的蚀刻速度慢。
在本发明的一实施方式中，在所述第二蚀刻工序中被蚀刻的横向量比在所述第一蚀刻工序中被蚀刻的横向量多。
在本发明的一实施方式中，所述第二蚀刻工序为干法蚀刻。
在本发明的一实施方式中，所述第二蚀刻工序是湿法蚀刻。
在本发明的一实施方式中，所述第一蚀刻工序为干法蚀刻。
在本发明的一实施方式中，还包括以下工序：在所述第三工序与所述第四工序之间，以在所述栅极层材料膜上覆盖所述栅电极的方式形成第一绝缘膜之后，对所述第一绝缘膜进行回蚀，形成覆盖所述栅电极的侧面的侧壁。
在本发明的一实施方式中，还包括以下工序：在所述第二工序与所述第三工序之间，在所述栅电极膜层的表面形成第二绝缘膜之后，选择性地对所述第二绝缘膜进行蚀刻，从而在所述栅电极膜层的表面形成掩模，在所述第三工序中，使用所述掩模对所述栅电极膜进行蚀刻。
在本发明的一实施方式中，还包括以下工序：在所述第四工序与所述第五工序之间除去所述侧壁。
在本发明的一实施方式中，还包括以下工序：在所述第四工序与所述第五工序之间除去所述掩模和所述侧壁。
在本发明的一实施方式中，在所述第五工序之后，还包括以下工序：在钝化膜上形成阻挡金属的工序；在隔着所述半导体栅极层对置的位置形成贯通所述阻挡金属和所述钝化膜的源极接触孔和漏极接触孔的工序；在阻挡金属上形成至少覆盖所述源极接触孔和漏极接触孔的源极-漏极电极膜的工序；以及选择性地对所述源极-漏极电极膜以及所述阻挡金属进行蚀刻，从而形成源电极以及漏电极的工序。
本发明的一实施方式提供一种氮化物半导体装置，其包括：基板；第一氮化物半导体层，其形成于所述基板的上方，且构成电子传输层；第二氮化物半导体层，其形成于所述第一氮化物半导体层上，且带隙比所述第一氮化物半导体层大，并构成电子供给层；脊形状的半导体栅极层，其形成于所述第二氮化物半导体层上，且包含受主型杂质；脊状的栅电极，其形成于所述半导体栅极层的表面宽度中间部上；钝化膜，其形成为覆盖所述第二氮化物半导体层表面的露出面以及所述栅电极的侧面和表面；以及源电极和漏电极，其隔着所述半导体栅极层对置配置在所述第二氮化物半导体层上，在脊宽方向的截面视角下，所述栅电极由矩形状的第一部分和从所述第一部分的下表面的宽度中间部向下方突出的第二部分构成，所述第二氮化物半导体层表面的露出面以及所述栅电极的侧面和表面被同一钝化膜覆盖。
在该结构中，与形成第一部分时相比，在形成第二部分时，能够进行蚀刻损伤小的蚀刻。由此，与仅由第一部分构成栅电极整体的栅电极的情况相比，能够降低施加于半导体栅极层的表面的蚀刻损伤。由此，能够降低从栅电极通过半导体栅极层以及第二氮化物半导体层的表面和侧面流向源电极的栅极漏电流。
在本发明的一实施方式中，如果以90度以上的角度表示越朝向所述第二部分则所述第一部分的宽度越窄的情况下的所述第一部分的两侧面相对于所述半导体栅极层的表面的倾斜角，以90度以下的角度表示越朝向所述第二部分则所述第一部分的宽度越宽的情况下的所述第二部分的两侧面相对于所述半导体栅极层的表面的倾斜角，则第一部分的各侧面相对于半导体栅极层的表面的平均倾斜角度在80度以上且95度以下的范围内。
在本发明的一实施方式中，所述第一氮化物半导体层由GaN层构成，所述第二氮化物半导体层由AlxGa1-xN层构成，其中0＜x≤1，所述第三氮化物半导体层由p型GaN层构成。
在本发明的一实施方式中，所述受主型杂质是Mg或Zn。
在本发明的一实施方式中，所述栅电极与所述半导体栅极层进行肖特基接触。
参照附图，通过以下叙述的实施方式的说明来明确本发明中的上述的、或者其他的目的、特征以及效果。
附图说明
图1是用于说明本发明的一实施方式的氮化物半导体装置的结构的剖视图。
图2A是主要表示栅电极的局部放大剖视图，图2B是表示栅电极的变形例的局部放大剖视图，是与图2对应的局部放大剖视图。
图3A是表示图1的氮化物半导体装置的制造工序的一例的剖视图。
图3B是表示图3A的下一工序的剖视图。
图3C是表示图3B的下一工序的剖视图。
图3D是表示图3C的下一工序的剖视图。
图3E是表示图3D的下一工序的剖视图。
图3F是表示图3E的下一工序的剖视图。
图3G是表示图3F的下一工序的剖视图。
图3H是表示图3G的下一工序的剖视图。
图3I是表示图3H的下一工序的剖视图。
图3J是表示图3I的下一工序的剖视图。
图3K是表示图3J的下一工序的剖视图。
图3L是表示图3K的下一工序的剖视图。
图3M是表示图3L的下一工序的剖视图。
具体实施方式
图1是用于说明本发明的一实施方式的氮化物半导体装置的结构的剖视图。图2A是主要表示栅电极的局部放大剖视图。
氮化物半导体装置1包括：基板2；缓冲层3，其形成于基板2的表面；第一氮化物半导体层4，其在缓冲层3上外延生长；第二氮化物半导体层5，其在第一氮化物半导体层4上外延生长；以及栅极部20，其形成于第二氮化物半导体层5上。
此外，该氮化物半导体装置1包括覆盖第二氮化物半导体层5和栅极部20的钝化膜6和形成于钝化膜6上的阻挡金属膜7。此外，该氮化物半导体装置1包括贯通形成于钝化膜6与阻挡金属膜7的层叠膜的源极接触孔8以及漏极接触孔9而与第二氮化物半导体层5接触的源电极10以及漏电极11。源电极10及漏电极11隔开间隔地配置。源电极10形成为覆盖栅极部20。
基板2例如也可以是低电阻的硅基板。低电阻的硅基板例如也可以是具有0.001Ωmm～0.5Ωmm(更具体而言是0.01Ωmm～0.1Ωmm左右)的电阻率的p型基板。另外，基板2除了低电阻的硅基板之外，也可以是低电阻的SiC基板、低电阻的GaN基板等。基板2的厚度在半导体工艺中例如为650μm左右，在芯片化的前阶段被磨削至300μm以下左右。基板2与源电极10电连接。
在本实施方式中，缓冲层3由层叠有多个氮化物半导体膜的多层缓冲层构成。在本实施方式中，缓冲层3由与基板2的表面相接的由AlN膜构成的第一缓冲层(省略图示)、和层叠于该第一缓冲层的表面(与基板2相反侧的表面)的由AlN/AlGaN超晶格层构成的第二缓冲层(省略图示)构成。第一缓冲层的膜厚为100nm～500nm左右。第二缓冲层的膜厚为500nm～2μm左右。缓冲层3例如可以由AlGaN的单膜或者复合膜或AlGaN/GaN超晶格膜构成。
第一氮化物半导体层4构成电子传输层。在该实施方式中，第一氮化物半导体层4由GaN层构成，其厚度为0.5μm～2μm左右。另外，为了抑制在第一氮化物半导体层4中流动的漏电流，也可以在表面区域以外导入用于半绝缘性的杂质。在该情况下，杂质的浓度优选为4×1016cm-3以上。另外，杂质例如为C或Fe。
第二氮化物半导体层5构成电子供给层。第二氮化物半导体层5由带隙比第一氮化物半导体层4大的氮化物半导体构成。具体而言，第二氮化物半导体层5由Al组成比第一氮化物半导体层4高的氮化物半导体构成。在氮化物半导体中，Al组成越高，坏隙越大。在本实施方式中，第二氮化物半导体层5由AlxGa1-xN层(0＜x≤1)构成。Al的组成优选为10％～30％，更优选为10％～15％。第二氮化物半导体层5的厚度优选为5nm～25nm，更优选为15nm～25nm。
这样，第一氮化物半导体层(电子传输层)4和第二氮化物半导体层(电子供给层)5由带隙(Al组成)不同的氮化物半导体构成，在它们之间产生晶格失配。而且，由于第一氮化物半导体层4和第二氮化物半导体层5的自发极化和它们之间的晶格失配引起的压电极化，第一氮化物半导体层4与第二氮化物半导体层5的界面处的第一氮化物半导体层4的传导带的能级低于费米能级。由此，二维电子气体(2DEG)12在第一氮化物半导体层4内扩散到接近第一氮化物半导体层4与第二氮化物半导体层5的界面的位置(例如距界面数
Figure BDA0003750603020000071
左右的距离)。
栅极部20包括在第二氮化物半导体层5上外延生长的脊形状的氮化物半导体栅极层(以下，称为“半导体栅极层21”)和在半导体栅极层21上形成的脊形状的栅电极22。栅极部20在源极接触孔8与漏极接触孔9之间偏向源极接触孔8地配置。
半导体栅极层21由掺杂有受主型杂质的氮化物半导体构成。更具体而言，半导体栅极层21由掺杂有受主型杂质的AlyGa1-yN(0≤y＜1，y＜x)层构成。在本实施方式中，半导体栅极层21由掺杂有受主型杂质的GaN层(p型GaN层)构成。在本实施方式中，半导体栅极层21的横截面为矩形状。
半导体栅极层21是为了在栅极部20的正下方的区域中使由第一氮化物半导体层4(电子传输层)和第二氮化物半导体层5(电子供给层)形成的界面的传导带变化，在不施加栅极电压的状态下，在栅极部20的正下方的区域不产生二维电子气体12而设置的。
在本实施方式中，受主型杂质是Mg(镁)。受主型杂质也可以是Zn(锌)等Mg以外的受主型杂质。
半导体栅极层21的膜厚优选大于100nm，更优选为110nm以上。半导体栅极层21的膜厚更优选为110nm以上且150nm以下。其理由是，能够提高正方向的栅极最大额定电压。在该实施方式中，半导体栅极层21的膜厚为110nm左右。
在脊宽方向的截面观察时，栅电极22由矩形状的第一部分(上侧部分)22A和从第一部分22A的下表面的宽度中间部向下方突出的矩形状的第二部分(下侧部分)22B构成。第一部分22A的宽度比半导体栅极层21的宽度窄。在俯视观察时，第一部分22A的两侧缘比半导体栅极层21的对应侧缘更靠内侧后退。
第二部分22B的宽度比第一部分22A的宽度窄。在俯视观察时，第二部分22B的两侧缘比第一部分22A的对应侧缘更靠内侧后退。第二部分22B形成在半导体栅极层21的上表面的宽度中间部上。在俯视观察时，第二部分22B的两侧缘比半导体栅极层21的对应侧缘更靠内侧后退。
栅电极22的膜厚为100nm～200nm左右。第一部分22A的厚度比第二部分22B的厚度厚。第一部分22A的厚度为110nm～190nm左右。第二部分22B的厚度为10nm～90nm左右。第一部分22A的两侧面大致垂直。在本实施方式中，如图2A所示，第一部分22A的两侧面形成为越朝向第二部分22B则第一部分22A的宽度越窄的倾斜面。另外，如图2B所示，第一部分22A的两侧面也可以形成为越朝向第二部分22B则第一部分22A的宽度越变宽的倾斜面。
如图2A所示，如果以90度以上的角度θ(参照图2A)表示越朝向第二部分22B则第一部分22A的宽度越变窄的情况下的第一部分22A的两侧面相对于半导体栅极层21的表面的倾斜角，如图2B所示，以90度以下的角度θ(参照图2B)表示越朝向第二部分22B则第一部分22A的宽度越变宽的情况下的第一部分22A的两侧面相对于半导体栅极层21的表面的倾斜角，则第一部分22A的各侧面相对于半导体栅极层21的表面的平均倾斜角度θ优选在80度以上且95度以下的范围内。
使第一部分22A的厚度比第二部分22B的厚度厚的理由如下。如后所述，用于形成第一部分22A的蚀刻与用于形成第二部分22B的蚀刻相比，每单位时间的纵向的蚀刻速度快。因此，第一部分22A的两侧面大致垂直地形成。
在氮化物半导体装置1的制造过程中，在栅电极22的两侧面形成侧壁(SiO2膜44)(参照后述的图3F、图3G)，该侧壁成为用于形成半导体栅极层21的掩模的一部分。此时，如果两侧面的垂直度高的第一部分22A的膜厚比两侧面的垂直度低的第二部分22B薄，则难以在栅电极22的两侧面适当地形成侧壁。在本实施方式中，两侧面的垂直度高的第一部分22A的膜厚比两侧面的垂直度低的第二部分22B厚，因此能够在栅电极22的两侧面适当地形成侧壁。其结果，能够将半导体栅极层21形成为适当的形状。
将半导体栅极层21上表面的栅电极22(第二部分22B)的一侧缘与半导体栅极层21的对应侧缘之间的区域称为第一壁架(lead)La。另外，将半导体栅极层21上表面的栅电极22(第二部分22B)的另一侧缘与第一壁架La的对应侧缘之间的区域称为第二壁架Lb。若设置这样的壁架La、Lb，则与未设置壁架的情况相比，栅电极22(第二部分22B)的两侧的下缘与半导体栅极层21的对应侧缘的上缘之间的距离变大，因此能够降低从栅电极22通过半导体栅极层21的表面和侧面流向源电极10的栅极漏电流。
在本实施方式中，栅电极22与半导体栅极层21的上表面进行肖特基接触。栅电极22由TiN构成。栅电极22也可以由由Ti膜、TiN膜和TiW膜中的任意一个单层膜或它们的两种以上的任意组合构成的复合膜构成。
钝化膜6覆盖第二氮化物半导体层5的表面(接触孔8、9所面向的区域除外)以及栅极部20的侧面和表面。即，第二氮化物半导体层5表面的露出面、半导体栅极层21的侧面和露出的表面以及栅电极22的侧面和表面被同一钝化膜6覆盖。钝化膜6的膜厚为50nm～200nm左右。在本实施方式中，钝化膜6由SiN膜构成。钝化膜6也可以由SiN膜、SiO2膜、SiON膜、AL2O3膜、AlN膜和AlON膜中的任意一个单膜或它们的两种以上的任意组合构成的复合膜构成。
在钝化膜6上选择性地形成有阻挡金属膜7。在本实施方式中，阻挡金属膜7由TiN膜构成，其厚度为50nm左右。阻挡金属膜7是为了防止构成源电极10以及漏电极11的金属材料在钝化膜6内扩散而设置的。
源电极10以及漏电极11例如由与第二氮化物半导体层5接触的第一金属层(欧姆金属层)、层叠于第一金属层的第二金属层(主电极金属层)、层叠于第二金属层的第三金属层(密接层)、以及层叠于第三金属层的第四金属层(阻挡金属层)构成。第一金属层例如是厚度为10nm～20nm左右的Ti层。第二金属层例如是厚度为100nm～300nm左右的AlCu层。第三金属层例如是厚度为10nm～20nm左右的Ti层。第四金属层例如是厚度为10nm～50nm左右的TiN层。
在该氮化物半导体装置1中，在第一氮化物半导体层4(电子传输层)上形成带隙(Al组成)不同的第二氮化物半导体层5(电子供给层)从而形成有异质结。由此，在第一氮化物半导体层4与第二氮化物半导体层5的界面附近的第一氮化物半导体层4内形成二维电子气体12，形成将该二维电子气体12用作沟道的HEMT。栅电极22隔着半导体栅极层21与第二氮化物半导体层5对置。
在栅电极22的下方，通过由p型GaN层构成的半导体栅极层21所包含的离子化受主，提高第一氮化物半导体层4以及第二氮化物半导体层5的能级。因此，第一氮化物半导体层4与第二氮化物半导体层5之间的异质结界面处的传导带的能级变得比费米能级大。因此，在栅电极22(栅极部20)的正下方，不形成由第一氮化物半导体层4和第二氮化物半导体层5的自发极化以及它们的晶格失配产生的压电极化引起的二维电子气体12。
因此，在未对栅电极22施加偏压时(零偏压时)，二维电子气体12形成的沟道在栅电极22的正下方被切断。这样，实现常关型的HEMT。当对栅电极22施加适当的导通电压(例如5V)时，在栅电极22的正下方的第一氮化物半导体层4内感应出沟道，栅电极22的两侧的二维电子气体12被连接。由此，源极-漏极间导通。
在使用时，例如，在源电极10与漏电极11之间施加漏电极11侧为正的预定的电压(例如50V～100V)。在该状态下，相对于栅电极22，以源电极10为基准电位(0V)，施加截断电压(0V)或导通电压(5V)。
图3A至图3M是用于说明上述氮化物半导体装置1的制造工序的一例的剖视图，表示制造工序中的多个阶段的截面结构。
首先，如图3A所示，通过MOCVD(Metal Organic Chemical Vapor Deposition，金属有机化学气相沉积)法，在基板2上外延生长缓冲层3、第一氮化物半导体层(电子传输层)4和第二氮化物半导体层(电子供给层)5。此外，通过MOCVD法在第二氮化物半导体层5上外延生长作为半导体栅极层21的材料膜的栅极层材料膜41。
接着，如图3B所示，例如通过溅射法，以覆盖露出的整个表面的方式形成作为栅电极22的材料膜的栅电极膜42。然后，例如通过等离子体CVD(chemical vapor deposition：化学气相沉积)法，在栅电极膜42上形成SiN膜43。
接着，如图3C所示，例如通过干法蚀刻，留下栅电极膜42表面的栅电极制作预定区域上的SiN膜43，选择性地除去SiN膜43。
接着，如图3D所示，将SiN膜43作为掩模，对栅电极膜42进行干法蚀刻，由此形成栅电极22的第一部分22A。将该蚀刻工序称为第一蚀刻工序。
接下来，如图3E所示，将SiN膜43以及第一部分22A作为掩模，对栅电极膜42进行干法蚀刻，由此形成栅电极22的第二部分22B。将该蚀刻工序称为第二蚀刻工序。
由此，形成栅电极22。即，形成栅电极22的工序包括用于形成从栅电极22的上端到厚度方向中途的第一部分22A的第一蚀刻工序和用于形成栅电极22的剩余的第二部分22B的第二蚀刻工序。
第二蚀刻工序的纵向(垂直方向)的每单位时间的蚀刻速度比第一蚀刻工序的纵向的每单位时间的蚀刻速度慢。即，第二蚀刻工序的蚀刻与第一蚀刻工序的蚀刻相比，垂直性低。另一方面，优选在第二蚀刻工序中被蚀刻的横向量比在第一蚀刻工序中被蚀刻的横向量多。
这样的蚀刻特性的差异通过改变第一蚀刻工序和第二蚀刻工序的蚀刻条件来实现。例如，也可以使第二蚀刻工序的蚀刻功率(偏置用高频功率)比第一蚀刻工序的蚀刻功率小。另外，也可以使第二蚀刻工序的蚀刻气体流量比第一蚀刻工序的蚀刻气体流量少。另外，也可以使第二蚀刻工序和第一蚀刻工序的蚀刻气体的种类不同。另外，也可以使蚀刻功率、蚀刻气体流量以及蚀刻气体的种类的任意两个以上的组合在第一蚀刻工序与第二蚀刻工序之间不同。
另外，也可以将第二蚀刻工序中的基板温度设定得比第一蚀刻工序中的基板温度高，调整蚀刻生成物的量，由此制作成品形状。
接着，如图3F所示，例如通过等离子体CVD法，以覆盖露出的整个表面的方式形成SiO2膜44。
接着，如图3G所示，例如通过干法蚀刻，对SiO2膜44进行回蚀，由此形成覆盖栅电极22和SiN膜43的侧面的SiO2膜44(侧壁)。
接着，如图3H所示，通过将SiN膜43和SiO2膜44作为掩模的干法蚀刻，将栅极层材料膜41图案化。由此，得到脊形状的半导体栅极层21。
接下来，如图3I所示，通过湿法蚀刻除去SiN膜43和SiO2膜44。由此，得到由脊形状的半导体栅极层21和形成在半导体栅极层21的上表面的宽度中间部上的栅电极22构成的栅极部20。
接着，如图3J所示，以覆盖露出的整个表面的方式形成钝化膜6。钝化膜6例如由SiN构成。
接着，如图3K所示，在钝化膜6的表面形成阻挡金属膜7。阻挡金属膜7例如由TiN构成。
接下来，如图3L所示，在钝化膜6和阻挡金属膜7的层叠膜上形成到达第二氮化物半导体层5的源极接触孔8和漏极接触孔9。
接着，如图3M所示，以覆盖露出的整个表面的方式形成源极-漏极电极膜45。
最后，通过光刻以及蚀刻对源极-漏极电极膜45以及阻挡金属膜7进行图案化，由此形成与第二氮化物半导体层5接触的源电极10以及漏电极11。这样，得到图1所示的结构的氮化物半导体装置1。
在上述氮化物半导体装置1的制造方法中，形成栅电极22的工序包括用于形成从栅电极22的上端到厚度方向中途的第一部分22A的第一蚀刻工序和用于形成栅电极22的剩余的第二部分22B的第二蚀刻工序。在第二蚀刻工序中，与第一蚀刻工序相比，进行每单位时间的纵向的蚀刻速度慢的蚀刻。即，在第一蚀刻工序中进行垂直性优先的蚀刻，在第二蚀刻工序中进行低损伤优先的蚀刻。
因此，与通过第一蚀刻工序形成栅电极22整体的情况相比，能够减少施加于半导体栅极层21的表面的蚀刻损伤。由此，能够抑制氮从半导体栅极层21的表面脱离而n型化，因此能够使半导体栅极层21的表面高电阻化。由此，能够降低从栅电极22通过半导体栅极层21以及第二氮化物半导体层(电子供给层)5的表面和侧面流向源电极10的栅极漏电流。
在上述氮化物半导体装置1的制造方法中，第一部分22A通过垂直性优先的蚀刻而形成，因此能够使第一部分22A的两侧面大致垂直。由此，能够在栅电极的两侧适当地形成绝缘物，该绝缘物成为对半导体栅极层21进行蚀刻时的掩模的一部分。其结果，能够将半导体栅极层21形成为适当的形状。
以上，对本发明的一实施方式进行了说明，但本发明也能够以其他的实施方式来实施。
例如，在上述的实施方式中，在第二蚀刻工序(参照图3E)中，通过干法蚀刻形成第二部分22B，但也可以通过湿法蚀刻形成第二部分22B。
另外，在上述的实施方式中，通过图3F以及图3G所示的工序，在栅电极22的两侧面形成有由SiO2膜44构成的侧壁，但也可以取代这些工序而使用抗蚀剂来形成覆盖栅电极22整体的掩模。
另外，也可以在位于源电极以及漏电极的正下方的第二氮化物半导体层中包含Si。
另外，在上述的实施方式中，作为基板2的材料例例示了硅，除此以外，也能够应用蓝宝石基板、QST基板等任意的基板材料。
对本发明的实施方式进行了详细说明，但这些只不过是为了明确本发明的技术内容而使用的具体例，本发明并不限定于这些具体例来进行解释，本发明的范围仅由所附权利要求的范围来限定。
本申请对应于2020年1月24日向日本专利局提交的日本特愿2020-010249号，该申请的全部公开在此通过引用被纳入。
符号说明
1—氮化物半导体装置；2—基板；3—缓冲层；4—第一氮化物半导体层；5—第二氮化物半导体层；6—钝化膜；7—阻挡金属膜；8—源极接触孔；9—漏极接触孔；10—源电极；11—漏电极；12—二维电子气体(2DEG)；20—栅极部；21—氮化物半导体栅极层；22—栅电极；22A—第一部分；22B—第二部分；41—栅极层材料膜；42—栅电极膜；43—SiN膜；44—SiO2膜；45—源极-漏极电极膜。

Claims (18)

1.一种氮化物半导体装置的制造方法，其特征在于，包括：
第一工序，在基板的上方依次形成第一氮化物半导体层、第二氮化物半导体层和栅极层材料膜，该第一氮化物半导体层构成电子传输层，该第二氮化物半导体层构成电子供给层，该栅极层材料膜作为包含受主型杂质的氮化物半导体栅极层的材料膜；
第二工序，在所述栅极层材料膜上形成作为栅电极的材料膜的栅电极膜；
第三工序，选择性地对所述栅电极膜进行蚀刻，从而形成脊形状的所述栅电极；
第四工序，选择性地对所述栅极层材料膜进行蚀刻，从而形成脊形状的所述半导体栅极层，该半导体栅极层在其表面的宽度中间部配置有所述栅电极；以及
第五工序，以覆盖所述第二氮化物半导体层的露出的表面、所述氮化物半导体栅极层的侧面和露出的表面、以及所述栅电极的侧面的方式形成钝化膜，
所述第三工序包括：第一蚀刻工序，其用于形成从所述栅电极的上端到厚度方向中途的第一部分；以及第二蚀刻工序，其是蚀刻条件与所述第一蚀刻工序不同的工序，且用于形成所述栅电极的剩余的第二部分，
所述第二氮化物半导体层的露出的表面、所述氮化物半导体栅极层的侧面和露出的表面、以及所述栅电极的侧面被同一钝化膜覆盖。
2.根据权利要求1所述的氮化物半导体装置的制造方法，其特征在于，
通过所述第一蚀刻工序除去的所述栅电极膜的厚度比通过所述第二蚀刻工序除去的所述栅电极膜的厚度大。
3.根据权利要求1或2所述的氮化物半导体装置的制造方法，其特征在于，
如果以90度以上的角度表示越朝向所述第二部分则所述第一部分的宽度越窄的情况下的所述第一部分的两侧面相对于所述半导体栅极层的表面的倾斜角，以90度以下的角度表示越朝向所述第二部分则所述第一部分的宽度越宽的情况下的所述第二部分的两侧面相对于所述半导体栅极层的表面的倾斜角，则第一部分的各侧面相对于半导体栅极层的表面的平均倾斜角度在80度以上且95度以下的范围内。
4.根据权利要求1至3中任一项所述的氮化物半导体装置的制造方法，其特征在于，
所述第二蚀刻工序的每单位时间的纵向的蚀刻速度比所述第一蚀刻工序的每单位时间的纵向的蚀刻速度慢。
5.根据权利要求1至4中任一项所述的氮化物半导体装置的制造方法，其特征在于，
在所述第二蚀刻工序中被蚀刻的横向量比在所述第一蚀刻工序中被蚀刻的横向量多。
6.根据权利要求1至5中任一项所述的氮化物半导体装置的制造方法，其特征在于，
所述第二蚀刻工序为干法蚀刻。
7.根据权利要求1至5中任一项所述的氮化物半导体装置的制造方法，其特征在于，
所述第二蚀刻工序为湿法蚀刻。
8.根据权利要求6或7中任一项所述的氮化物半导体装置的制造方法，其特征在于，
所述第一蚀刻工序为干法蚀刻。
9.根据权利要求1至8中任一项所述的氮化物半导体装置的制造方法，其特征在于，
还包括以下工序：在所述第三工序与所述第四工序之间，以在所述栅极层材料膜上覆盖所述栅电极的方式形成第一绝缘膜之后，对所述第一绝缘膜进行回蚀，形成覆盖所述栅电极的侧面的侧壁。
10.根据权利要求9所述的氮化物半导体装置的制造方法，其特征在于，
还包括以下工序：在所述第二工序与所述第三工序之间，在所述栅电极膜层的表面形成第二绝缘膜之后，选择性地对所述第二绝缘膜进行蚀刻，从而在所述栅电极膜层的表面形成掩模，
在所述第三工序中，使用所述掩模对所述栅电极膜进行蚀刻。
11.根据权利要求9所述的氮化物半导体装置的制造方法，其特征在于，
还包括以下工序：在所述第四工序与所述第五工序之间除去所述侧壁。
12.根据权利要求10所述的氮化物半导体装置的制造方法，其特征在于，
还包括以下工序：在所述第四工序与所述第五工序之间除去所述掩模和所述侧壁。
13.根据权利要求1至12中任一项所述的氮化物半导体装置的制造方法，其特征在于，
在所述第五工序之后，还包括以下工序：
在钝化膜上形成阻挡金属的工序；
在隔着所述半导体栅极层对置的位置形成贯通所述阻挡金属和所述钝化膜的源极接触孔和漏极接触孔的工序；
在阻挡金属上形成至少覆盖所述源极接触孔和漏极接触孔的源极-漏极电极膜的工序；以及
选择性地对所述源极-漏极电极膜以及所述阻挡金属进行蚀刻，从而形成源电极以及漏电极的工序。
14.一种氮化物半导体装置，其特征在于，包括：
基板；
第一氮化物半导体层，其形成于所述基板的上方，且构成电子传输层；
第二氮化物半导体层，其形成于所述第一氮化物半导体层上，且带隙比所述第一氮化物半导体层大，并构成电子供给层；
脊形状的半导体栅极层，其形成于所述第二氮化物半导体层上，且包含受主型杂质；
脊状的栅电极，其形成于所述半导体栅极层的表面宽度中间部上；
钝化膜，其形成为覆盖所述第二氮化物半导体层表面的露出面以及所述栅电极的侧面和表面；以及
源电极和漏电极，其隔着所述半导体栅极层对置配置在所述第二氮化物半导体层上，
在脊宽方向的截面视角下，所述栅电极由矩形状的第一部分和从所述第一部分的下表面的宽度中间部向下方突出的第二部分构成，
所述第二氮化物半导体层表面的露出面以及所述栅电极的侧面和表面被同一钝化膜覆盖。
15.根据权利要求14所述的氮化物半导体装置，其特征在于，
如果以90度以上的角度表示越朝向所述第二部分则所述第一部分的宽度越窄的情况下的所述第一部分的两侧面相对于所述半导体栅极层的表面的倾斜角，以90度以下的角度表示越朝向所述第二部分则所述第一部分的宽度越宽的情况下的所述第二部分的两侧面相对于所述半导体栅极层的表面的倾斜角，则第一部分的各侧面相对于半导体栅极层的表面的平均倾斜角度在80度以上且95度以下的范围内。
16.根据权利要求14或15中任一项所述的氮化物半导体装置，其特征在于，
所述第一氮化物半导体层由GaN层构成，
所述第二氮化物半导体层由AlxGa1-xN层构成，其中0＜x≤1，
所述第三氮化物半导体层由p型GaN层构成。
17.根据权利要求14至16中任一项所述的氮化物半导体装置，其特征在于，
所述受主型杂质为Mg或Zn。
18.根据权利要求14至17中任一项所述的氮化物半导体装置，其特征在于，
所述栅电极与所述半导体栅极层进行肖特基接触。
CN202180009694.3A 2020-01-24 2021-01-15 氮化物半导体装置的制造方法及氮化物半导体装置 Pending CN114981935A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020010249 2020-01-24
JP2020-010249 2020-01-24
PCT/JP2021/001163 WO2021149599A1 (ja) 2020-01-24 2021-01-15 窒化物半導体装置の製造方法および窒化物半導体装置

Publications (1)

Publication Number Publication Date
CN114981935A true CN114981935A (zh) 2022-08-30

Family

ID=76992747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180009694.3A Pending CN114981935A (zh) 2020-01-24 2021-01-15 氮化物半导体装置的制造方法及氮化物半导体装置

Country Status (5)

Country Link
US (1) US20230043312A1 (zh)
JP (1) JPWO2021149599A1 (zh)
CN (1) CN114981935A (zh)
DE (1) DE112021000415T5 (zh)
WO (1) WO2021149599A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023189048A1 (ja) * 2022-03-29 2023-10-05 ローム株式会社 窒化物半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315368A (ja) * 1992-05-13 1993-11-26 Sony Corp 電界効果トランジスタ
US8823012B2 (en) 2009-04-08 2014-09-02 Efficient Power Conversion Corporation Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same
TW201513341A (zh) * 2013-08-01 2015-04-01 Efficient Power Conversion Corp 用於增強模式氮化鎵電晶體之具有自對準凸出部的閘極
JP2015073002A (ja) * 2013-10-02 2015-04-16 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
WO2017051530A1 (ja) * 2015-09-25 2017-03-30 パナソニックＩｐマネジメント株式会社 半導体装置
JP6767741B2 (ja) * 2015-10-08 2020-10-14 ローム株式会社 窒化物半導体装置およびその製造方法
US10283614B1 (en) * 2018-02-01 2019-05-07 United Microelectronics Corp. Semiconductor structure including high electron mobility transistor device
JP7086763B2 (ja) 2018-07-11 2022-06-20 マクセル株式会社 放送受信装置

Also Published As

Publication number Publication date
DE112021000415T5 (de) 2022-10-27
WO2021149599A1 (ja) 2021-07-29
JPWO2021149599A1 (zh) 2021-07-29
US20230043312A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
US9837518B2 (en) Semiconductor device
JP7317936B2 (ja) 窒化物半導体装置
WO2020213291A1 (ja) 窒化物半導体装置およびその製造方法
WO2010084727A1 (ja) 電界効果トランジスタ及びその製造方法
US11462635B2 (en) Nitride semiconductor device and method of manufacturing the same
US7465968B2 (en) Semiconductor device and method for fabricating the same
JP7369725B2 (ja) 窒化物半導体装置
JP2011238931A (ja) エンハンスメントモード電界効果デバイスおよびそれを製造する方法
JP2023156484A (ja) 窒化物半導体装置およびその製造方法
US20210376136A1 (en) Nitride semiconductor device
JP7216523B2 (ja) 窒化物半導体装置
US20220359669A1 (en) Nitride semiconductor device and method of manufacturing the same
CN114981935A (zh) 氮化物半导体装置的制造方法及氮化物半导体装置
US11600721B2 (en) Nitride semiconductor apparatus and manufacturing method thereof
TWI815160B (zh) 氮化物半導體裝置
JP2022084364A (ja) 窒化物半導体装置およびその製造方法
JP7513595B2 (ja) 窒化物半導体装置およびその製造方法
WO2023127520A1 (ja) 窒化物半導体装置およびその製造方法
US20240030333A1 (en) Nitride semiconductor device
JP2023019807A (ja) 窒化物半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination